JPH0677799A - アナログスイッチ回路 - Google Patents
アナログスイッチ回路Info
- Publication number
- JPH0677799A JPH0677799A JP24720892A JP24720892A JPH0677799A JP H0677799 A JPH0677799 A JP H0677799A JP 24720892 A JP24720892 A JP 24720892A JP 24720892 A JP24720892 A JP 24720892A JP H0677799 A JPH0677799 A JP H0677799A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- elements
- current source
- switch
- analog switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 ２つのバイポーラトランジスタを抱き合わせ
構成としたアナログスイッチ回路において、各バイポー
ラトランジスタのベース電流を均一化し、効率のよいス
イッチング動作が得られるようにする。 【構成】 第１のＮＰＮトランジスタＱ１のコレクタと
第２のＮＰＮトランジスタＱ２のエミッタを接続すると
共にＱ１のエミッタとＱ２のコレクタとを接続してスイ
ッチ部を構成し、Ｑ１，Ｑ２のベースに、それぞれ抵抗
素子Ｒ２，Ｒ３の一方の端子を接続し、Ｒ２，Ｒ３の他
方の端子は共通にして定電流源ＣS に接続すると共にＲ
２，Ｒ３に流れる電流を制御するコントロール用のＮＰ
ＮトランジスタＱ３に接続して、アナログスイッチ回路
を構成する。
構成としたアナログスイッチ回路において、各バイポー
ラトランジスタのベース電流を均一化し、効率のよいス
イッチング動作が得られるようにする。 【構成】 第１のＮＰＮトランジスタＱ１のコレクタと
第２のＮＰＮトランジスタＱ２のエミッタを接続すると
共にＱ１のエミッタとＱ２のコレクタとを接続してスイ
ッチ部を構成し、Ｑ１，Ｑ２のベースに、それぞれ抵抗
素子Ｒ２，Ｒ３の一方の端子を接続し、Ｒ２，Ｒ３の他
方の端子は共通にして定電流源ＣS に接続すると共にＲ
２，Ｒ３に流れる電流を制御するコントロール用のＮＰ
ＮトランジスタＱ３に接続して、アナログスイッチ回路
を構成する。
Description
【０００１】
【産業上の利用分野】この発明は、バイポーラトランジ
スタを有する半導体集積回路に利用されるアナログスイ
ッチ回路に関する。
スタを有する半導体集積回路に利用されるアナログスイ
ッチ回路に関する。
【０００２】
【従来の技術】従来、バイポーラトランジスタを有する
半導体集積回路に利用される単純なアナログスイッチと
しては、単一のバイポーラトランジスタや、単一のＭＯ
Ｓトランジスタを用いて構成したものがあり、また双方
向スイッチとしては、２つのバイポーラトランジスタの
コレクタとエミッタ及びエミッタとコレクタを互いに接
続した抱き合わせ構成のものや、ＰＭＯＳトランジスタ
とＮＭＯＳトランジスタの各ソース及びドレインをそれ
ぞれ共通に接続した抱き合わせ構成のものなどがある。
半導体集積回路に利用される単純なアナログスイッチと
しては、単一のバイポーラトランジスタや、単一のＭＯ
Ｓトランジスタを用いて構成したものがあり、また双方
向スイッチとしては、２つのバイポーラトランジスタの
コレクタとエミッタ及びエミッタとコレクタを互いに接
続した抱き合わせ構成のものや、ＰＭＯＳトランジスタ
とＮＭＯＳトランジスタの各ソース及びドレインをそれ
ぞれ共通に接続した抱き合わせ構成のものなどがある。
【０００３】２つのバイポーラトランジスタを抱き合わ
せ構成とした双方向アナログスイッチ回路の場合、２つ
のバイポーラトランジスタのベースを共通にしてスイッ
チングコントロール用トランジスタで制御される定電流
源を接続し、双方向のスイッチをオンさせるときには、
スイッチングコントロール用トランジスタをオフさせる
ことにより、定電流が２つのバイポーラトランジスタの
ベース電流となるようにして、コレクタ−エミッタ間を
オンさせる。オフさせるときには、定電流がスイッチン
グコントロール用トランジスタ側に流れるようにして、
スイッチを構成している２つのバイポーラトランジスタ
のベース電流を零にし、スイッチをオフさせるようにな
っている。
せ構成とした双方向アナログスイッチ回路の場合、２つ
のバイポーラトランジスタのベースを共通にしてスイッ
チングコントロール用トランジスタで制御される定電流
源を接続し、双方向のスイッチをオンさせるときには、
スイッチングコントロール用トランジスタをオフさせる
ことにより、定電流が２つのバイポーラトランジスタの
ベース電流となるようにして、コレクタ−エミッタ間を
オンさせる。オフさせるときには、定電流がスイッチン
グコントロール用トランジスタ側に流れるようにして、
スイッチを構成している２つのバイポーラトランジスタ
のベース電流を零にし、スイッチをオフさせるようにな
っている。
【０００４】次に、このような構成の従来のアナログス
イッチ回路を図示して説明する。図８は、バイポーラト
ランジスタの抱き合わせ構成のスイッチ部と、該スイッ
チ部をオン・オフさせるためのコントロール部を含むア
ナログスイッチ回路の回路構成を示し、図９は、バイポ
ーラトランジスタのＶBE−Ｉb 特性を示すグラフであ
る。図８において、ＮＰＮトランジスタＱ１，Ｑ２が抱
き合わせ構成のスイッチ部で、Ｑ１のエミッタとＱ２の
コレクタが接続されてスイッチ端子Ａ２へ導出され、Ｑ
１のコレクタとＱ２のエミッタとが接続されてスイッチ
端子Ａ１へ導出されている。ＣS はＮＰＮトランジスタ
Ｑ１，Ｑ２駆動用の定電流源で、Ｑ１，Ｑ２のベースと
ＮＰＮトランジスタＱ３のコレクタに接続されている。
ＮＰＮトランジスタＱ３はＱ１，Ｑ２をオン・オフさせ
るためのコントロール用トランジスタで、ベースにはベ
ース電流リミッタ用の抵抗Ｒ１が接続され、エミッタは
低電位側電源ラインＶＳＳに接続されている。なお図８
において、ＶＣＣは高電位側電源ライン、ＣＮＴはスイ
ッチコントロール信号入力端子で、抵抗Ｒ１の一端が接
続されている。
イッチ回路を図示して説明する。図８は、バイポーラト
ランジスタの抱き合わせ構成のスイッチ部と、該スイッ
チ部をオン・オフさせるためのコントロール部を含むア
ナログスイッチ回路の回路構成を示し、図９は、バイポ
ーラトランジスタのＶBE−Ｉb 特性を示すグラフであ
る。図８において、ＮＰＮトランジスタＱ１，Ｑ２が抱
き合わせ構成のスイッチ部で、Ｑ１のエミッタとＱ２の
コレクタが接続されてスイッチ端子Ａ２へ導出され、Ｑ
１のコレクタとＱ２のエミッタとが接続されてスイッチ
端子Ａ１へ導出されている。ＣS はＮＰＮトランジスタ
Ｑ１，Ｑ２駆動用の定電流源で、Ｑ１，Ｑ２のベースと
ＮＰＮトランジスタＱ３のコレクタに接続されている。
ＮＰＮトランジスタＱ３はＱ１，Ｑ２をオン・オフさせ
るためのコントロール用トランジスタで、ベースにはベ
ース電流リミッタ用の抵抗Ｒ１が接続され、エミッタは
低電位側電源ラインＶＳＳに接続されている。なお図８
において、ＶＣＣは高電位側電源ライン、ＣＮＴはスイ
ッチコントロール信号入力端子で、抵抗Ｒ１の一端が接
続されている。
【０００５】このように構成されたアナログスイッチ回
路において、スイッチ端子Ａ１とＡ２間のＮＰＮトラン
ジスタＱ１，Ｑ２をオフさせるには、ＣＮＴ端子にコン
トロール用ＮＰＮトランジスタＱ３がオンできる電位を
与え、Ｑ３をオンさせる。Ｑ３をオンさせると、Ｑ１，
Ｑ２にはベース電流が供給されず、Ｑ１，Ｑ２はオフ状
態となる。次に、スイッチ端子Ａ１とＡ２間のＮＰＮト
ランジスタＱ１，Ｑ２をオンさせるには、ＣＮＴ端子に
コントロール用ＮＰＮトランジスタＱ３がオフする電位
を与える。Ｑ３がオフすると、定電流源ＣS からの電流
Ｉref はＱ１とＱ２のベース電流Ｉb1とＩb2とを供給
し、Ｑ１とＱ２をオンさせる。
路において、スイッチ端子Ａ１とＡ２間のＮＰＮトラン
ジスタＱ１，Ｑ２をオフさせるには、ＣＮＴ端子にコン
トロール用ＮＰＮトランジスタＱ３がオンできる電位を
与え、Ｑ３をオンさせる。Ｑ３をオンさせると、Ｑ１，
Ｑ２にはベース電流が供給されず、Ｑ１，Ｑ２はオフ状
態となる。次に、スイッチ端子Ａ１とＡ２間のＮＰＮト
ランジスタＱ１，Ｑ２をオンさせるには、ＣＮＴ端子に
コントロール用ＮＰＮトランジスタＱ３がオフする電位
を与える。Ｑ３がオフすると、定電流源ＣS からの電流
Ｉref はＱ１とＱ２のベース電流Ｉb1とＩb2とを供給
し、Ｑ１とＱ２をオンさせる。
【０００６】
【発明が解決しようとする課題】ところで、図８に示し
た構成の従来のアナログスイッチ回路では、例えばスイ
ッチ端子Ａ１がＡ２よりも高い電位に設定されていて、
コントロール用トランジスタＱ３をオフさせて、スイッ
チ端子Ａ１，Ａ２間のトランジスタＱ１，Ｑ２をオンさ
せる時、定電流源ＣS からの電流Ｉref は、Ｑ１が順方
向にオンするようなベース電流Ｉb1と、Ｑ２が逆方向に
オンするようなベース電流Ｉb2とになる。またＱ１のベ
ース・エミッタ間電圧ＶBEとＱ２のベース・コレクタ間
電圧ＶBCは等しくなり、且つＱ１のコレクタにはコレク
タ電流Ｉc1，Ｑ２のエミッタにはエミッタ電流Ｉe2が流
れる。
た構成の従来のアナログスイッチ回路では、例えばスイ
ッチ端子Ａ１がＡ２よりも高い電位に設定されていて、
コントロール用トランジスタＱ３をオフさせて、スイッ
チ端子Ａ１，Ａ２間のトランジスタＱ１，Ｑ２をオンさ
せる時、定電流源ＣS からの電流Ｉref は、Ｑ１が順方
向にオンするようなベース電流Ｉb1と、Ｑ２が逆方向に
オンするようなベース電流Ｉb2とになる。またＱ１のベ
ース・エミッタ間電圧ＶBEとＱ２のベース・コレクタ間
電圧ＶBCは等しくなり、且つＱ１のコレクタにはコレク
タ電流Ｉc1，Ｑ２のエミッタにはエミッタ電流Ｉe2が流
れる。
【０００７】ところが図９のＶBE−Ｉb 特性に示すよう
に、Ｑ１のＶBEとＱ２のＶBCが等しいとき（Ｑ１のＶBE
＝Ｑ２のＶBC＝ＶB ）、Ｑ１のベース電流Ｉb1とＱ２の
ベース電流Ｉb2は、Ｉb1≪Ｉb2となる。
に、Ｑ１のＶBEとＱ２のＶBCが等しいとき（Ｑ１のＶBE
＝Ｑ２のＶBC＝ＶB ）、Ｑ１のベース電流Ｉb1とＱ２の
ベース電流Ｉb2は、Ｉb1≪Ｉb2となる。
【０００８】更にバイポーラトランジスタが順方向動作
時のｈFE1 は、逆方向動作時のｈFE2 と比較して、ｈ
FE1 ≫ｈFE2 となり、前述のコレクタ電流Ｉc1，エミッ
タ電流Ｉe2は、それぞれ、Ｉc1＝ｈFE1 ・Ｉb1，Ｉe2＝
ｈFE2 ・Ｉb2と表され、スイッチ端子Ａ１，Ａ２間の電
流Ｉは、定電流源ＣS の電流Ｉref の殆どが逆方向動作
するトランジスタＱ２のベース電流として占有されてし
まい、スイッチング動作として大変効率の悪い値しか得
られない。
時のｈFE1 は、逆方向動作時のｈFE2 と比較して、ｈ
FE1 ≫ｈFE2 となり、前述のコレクタ電流Ｉc1，エミッ
タ電流Ｉe2は、それぞれ、Ｉc1＝ｈFE1 ・Ｉb1，Ｉe2＝
ｈFE2 ・Ｉb2と表され、スイッチ端子Ａ１，Ａ２間の電
流Ｉは、定電流源ＣS の電流Ｉref の殆どが逆方向動作
するトランジスタＱ２のベース電流として占有されてし
まい、スイッチング動作として大変効率の悪い値しか得
られない。
【０００９】またスイッチ端子Ａ１かＡ２より低い電位
に設定されていて、スイッチ端子Ａ１，Ａ２間のスイッ
チングトランジスタＱ１，Ｑ２をオンさせる場合も同様
に、効率の悪いスイッチング動作しか得られない。
に設定されていて、スイッチ端子Ａ１，Ａ２間のスイッ
チングトランジスタＱ１，Ｑ２をオンさせる場合も同様
に、効率の悪いスイッチング動作しか得られない。
【００１０】そこで、本発明は、上記従来のアナログス
イッチ回路における順方向動作のバイポーラトランジス
タＱ１のベース電流Ｉb1と、逆方向動作のバイポーラト
ランジスタＱ２のベース電流Ｉb2が、Ｉb1≪Ｉb2となら
ず、Ｉb1≒Ｉb2になるように改善し、効率のよいスイッ
チング動作が得られるようにしたアナログスイッチ回路
を提供することを目的とする。
イッチ回路における順方向動作のバイポーラトランジス
タＱ１のベース電流Ｉb1と、逆方向動作のバイポーラト
ランジスタＱ２のベース電流Ｉb2が、Ｉb1≪Ｉb2となら
ず、Ｉb1≒Ｉb2になるように改善し、効率のよいスイッ
チング動作が得られるようにしたアナログスイッチ回路
を提供することを目的とする。
【００１１】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、互いにエミッタとコレクタ及び
コレクタとエミッタをそれぞれ接続した２つのバイポー
ラトランジスタからなるスイッチ部と、該スイッチ部の
２つのバイポーラトランジスタのベース電流を供給する
電流源と該ベース電流を制御する手段を備えたコントロ
ール部とからなるアナログスイッチ回路において、前記
スイッチ部を構成する２つのバイポーラトランジスタの
各ベースに対してそれぞれ抵抗成分の素子を介して、前
記コントロール部からベース電流を流し込むか、あるい
は前記コントロール部へベース電流を引き出せるように
構成するものである。
決するため、本発明は、互いにエミッタとコレクタ及び
コレクタとエミッタをそれぞれ接続した２つのバイポー
ラトランジスタからなるスイッチ部と、該スイッチ部の
２つのバイポーラトランジスタのベース電流を供給する
電流源と該ベース電流を制御する手段を備えたコントロ
ール部とからなるアナログスイッチ回路において、前記
スイッチ部を構成する２つのバイポーラトランジスタの
各ベースに対してそれぞれ抵抗成分の素子を介して、前
記コントロール部からベース電流を流し込むか、あるい
は前記コントロール部へベース電流を引き出せるように
構成するものである。
【００１２】このように構成されたアナログスイッチ回
路では、抵抗成分の素子を介して各ベースに対してベー
ス電流を流し込むか、あるいはベース電流を引き出すこ
とによって、スイッチ部を構成する２つのバイポーラト
ランジスタをオンさせることができ、この際、抵抗成分
の素子で２つのバイポーラトランジスタのベース電流を
個別に生成し、逆方向動作しようとするバイポーラトラ
ンジスタのベース電流を抵抗成分の素子によって電流値
を制限してやることによって、順方向動作するバイポー
ラトランジスタのベースにも効率のよいベース電流が得
られる。したがって効率のよいスイッチング動作が得ら
れるようにしたアナログスイッチ回路を実現することが
でき、またオン抵抗の低減、クランプなどのスイッチン
グ時間の短縮などが可能となる。
路では、抵抗成分の素子を介して各ベースに対してベー
ス電流を流し込むか、あるいはベース電流を引き出すこ
とによって、スイッチ部を構成する２つのバイポーラト
ランジスタをオンさせることができ、この際、抵抗成分
の素子で２つのバイポーラトランジスタのベース電流を
個別に生成し、逆方向動作しようとするバイポーラトラ
ンジスタのベース電流を抵抗成分の素子によって電流値
を制限してやることによって、順方向動作するバイポー
ラトランジスタのベースにも効率のよいベース電流が得
られる。したがって効率のよいスイッチング動作が得ら
れるようにしたアナログスイッチ回路を実現することが
でき、またオン抵抗の低減、クランプなどのスイッチン
グ時間の短縮などが可能となる。
【００１３】
【実施例】次に実施例について説明する。図１は、本発
明に係るアナログスイッチ回路の第１実施例を示す回路
構成図で、図２は、その動作を説明するためのＶBE−Ｉ
b特性を示している。図１において、Ｑ１，Ｑ２はスイ
ッチ部を構成する第１及び第２のＮＰＮトランジスタ、
Ｒ２，Ｒ３はベース電流制限抵抗、Ｑ３はＱ１，Ｑ２の
スイッチングコントロール用のＮＰＮトランジスタ、Ｒ
１はＱ３のベース電流制限抵抗、ＣS はスイッチ部のス
イッチングに必要なＱ１，Ｑ２のベース電流用の定電流
源、Ａ１，Ａ２はスイッチ部の端子、ＶＣＣは高電位側
電源ライン、ＶＳＳは低電位側電源ライン、ＣＮＴはＱ
３のベースへのスイッチングコントロール信号の入力端
子である。
明に係るアナログスイッチ回路の第１実施例を示す回路
構成図で、図２は、その動作を説明するためのＶBE−Ｉ
b特性を示している。図１において、Ｑ１，Ｑ２はスイ
ッチ部を構成する第１及び第２のＮＰＮトランジスタ、
Ｒ２，Ｒ３はベース電流制限抵抗、Ｑ３はＱ１，Ｑ２の
スイッチングコントロール用のＮＰＮトランジスタ、Ｒ
１はＱ３のベース電流制限抵抗、ＣS はスイッチ部のス
イッチングに必要なＱ１，Ｑ２のベース電流用の定電流
源、Ａ１，Ａ２はスイッチ部の端子、ＶＣＣは高電位側
電源ライン、ＶＳＳは低電位側電源ライン、ＣＮＴはＱ
３のベースへのスイッチングコントロール信号の入力端
子である。
【００１４】次に、このように構成されたアナログスイ
ッチの動作について説明する。スイッチ部の端子Ａ１，
Ａ２間をオフさせる場合には、ＣＮＴ端子にコントロー
ル用ＮＰＮトランジスタＱ３がオンできる電位を与え
る。これによりＱ３にはベース電流Ｉb3が供給され、Ｑ
３のコレクタにはＩb3のｈFE倍のコレクタ電流Ｉc3を得
ることができる。この際、定電流源ＣS からの電流Ｉ
ref が、Ｉref ＜Ｉb3・ｈFEであれば、スイッチ部のＮ
ＰＮトランジスタＱ１，Ｑ２にはベース電流が供給され
ず、スイッチ端子Ａ１，Ａ２間はオンしない。
ッチの動作について説明する。スイッチ部の端子Ａ１，
Ａ２間をオフさせる場合には、ＣＮＴ端子にコントロー
ル用ＮＰＮトランジスタＱ３がオンできる電位を与え
る。これによりＱ３にはベース電流Ｉb3が供給され、Ｑ
３のコレクタにはＩb3のｈFE倍のコレクタ電流Ｉc3を得
ることができる。この際、定電流源ＣS からの電流Ｉ
ref が、Ｉref ＜Ｉb3・ｈFEであれば、スイッチ部のＮ
ＰＮトランジスタＱ１，Ｑ２にはベース電流が供給され
ず、スイッチ端子Ａ１，Ａ２間はオンしない。
【００１５】次に、スイッチ部の端子Ａ１，Ａ２間のＮ
ＰＮトランジスタＱ１，Ｑ２をオンさせるには、ＣＮＴ
端子にコントロール用ＮＰＮトランジスタＱ３がオフす
る電位を与える。これによりＱ３にはベース電流Ｉb3が
供給されず、Ｑ３のコレクタ電流Ｉc3も流れない。した
がって、定電流源ＣS からの電流Ｉref はＱ１とＱ２の
ベース電流Ｉb1′とＩb2′を供給し、Ｑ１とＱ２をオン
させる。この際、例えばスイッチ端子Ａ１がＡ２よりも
高い電位に設定されている場合、定電流Ｉrefは順方向
動作のＱ１のベース電流Ｉb1′と、逆方向動作のＱ２の
ベース電流Ｉb2′とになる。すなわち、定電流源ＣS と
各ベース電流制限抵抗Ｒ２，Ｒ３との接続点Ｂとスイッ
チ端子Ａ２間の電位ＶA は、次式（１）で表される。 ＶA ＝Ｒ２・Ｉb1′＋ＶBE1 ＝Ｒ３・Ｉb2′＋ＶBC2 ・・・・・・（１） ここでＶBE1 は第１のＮＰＮトランジスタＱ１のベース
・エミッタ間電圧、ＶBC2 は第２のＮＰＮトランジスタ
Ｑ２のベース・コレクタ間電圧であり、また上記（１）
式は次式（２）で表される。 ＶA ＝ＶT ｌｎ（Ｉb1′／ＩS ）＋Ｉb1′・Ｒ２ ＝ＶT ｌｎ（Ｉb2′／ＩS ）＋Ｉb2′・Ｒ３・・・・・・ （２） ここで、ＶT は熱電圧（＝ｋＴ／ｑ≒0.026 ，Ｔ＝300
Ｋ時）、ＩS は逆方向飽和電流である。
ＰＮトランジスタＱ１，Ｑ２をオンさせるには、ＣＮＴ
端子にコントロール用ＮＰＮトランジスタＱ３がオフす
る電位を与える。これによりＱ３にはベース電流Ｉb3が
供給されず、Ｑ３のコレクタ電流Ｉc3も流れない。した
がって、定電流源ＣS からの電流Ｉref はＱ１とＱ２の
ベース電流Ｉb1′とＩb2′を供給し、Ｑ１とＱ２をオン
させる。この際、例えばスイッチ端子Ａ１がＡ２よりも
高い電位に設定されている場合、定電流Ｉrefは順方向
動作のＱ１のベース電流Ｉb1′と、逆方向動作のＱ２の
ベース電流Ｉb2′とになる。すなわち、定電流源ＣS と
各ベース電流制限抵抗Ｒ２，Ｒ３との接続点Ｂとスイッ
チ端子Ａ２間の電位ＶA は、次式（１）で表される。 ＶA ＝Ｒ２・Ｉb1′＋ＶBE1 ＝Ｒ３・Ｉb2′＋ＶBC2 ・・・・・・（１） ここでＶBE1 は第１のＮＰＮトランジスタＱ１のベース
・エミッタ間電圧、ＶBC2 は第２のＮＰＮトランジスタ
Ｑ２のベース・コレクタ間電圧であり、また上記（１）
式は次式（２）で表される。 ＶA ＝ＶT ｌｎ（Ｉb1′／ＩS ）＋Ｉb1′・Ｒ２ ＝ＶT ｌｎ（Ｉb2′／ＩS ）＋Ｉb2′・Ｒ３・・・・・・ （２） ここで、ＶT は熱電圧（＝ｋＴ／ｑ≒0.026 ，Ｔ＝300
Ｋ時）、ＩS は逆方向飽和電流である。
【００１６】ＶA とＩb1′，Ｉb2′の関係をグラフで示
すと、図２のようになる。この図２からわかるように、
ベース電流制限抵抗Ｒ２，Ｒ３を第１及び第２のＮＰＮ
トランジスタＱ１，Ｑ２のベースにそれぞれ挿入するこ
とによって、両者のベース電流の差（Ｉb2′−Ｉb1′）
の値を、図９で示した従来のアナログスイッチ回路のベ
ース電流の差（Ｉb2−Ｉb1）より、小さくすることが可
能となる。
すと、図２のようになる。この図２からわかるように、
ベース電流制限抵抗Ｒ２，Ｒ３を第１及び第２のＮＰＮ
トランジスタＱ１，Ｑ２のベースにそれぞれ挿入するこ
とによって、両者のベース電流の差（Ｉb2′−Ｉb1′）
の値を、図９で示した従来のアナログスイッチ回路のベ
ース電流の差（Ｉb2−Ｉb1）より、小さくすることが可
能となる。
【００１７】このようにして、スイッチ端子Ａ１，Ａ２
間には、Ｉ＝ｈFE1 ・Ｉb1′＋ｈFE2 ・Ｉb2′で表され
るスイッチング電流Ｉが得られ、効率のよいスイッチン
グ動作ができる。なお、ｈFE1 はＮＰＮトランジスタの
順方向動作時のｈFE、ｈFE2はＮＰＮトランジスタの逆
方向動作時のｈFEで、両者はｈFE1 ≫ｈFE2 の関係にあ
る。
間には、Ｉ＝ｈFE1 ・Ｉb1′＋ｈFE2 ・Ｉb2′で表され
るスイッチング電流Ｉが得られ、効率のよいスイッチン
グ動作ができる。なお、ｈFE1 はＮＰＮトランジスタの
順方向動作時のｈFE、ｈFE2はＮＰＮトランジスタの逆
方向動作時のｈFEで、両者はｈFE1 ≫ｈFE2 の関係にあ
る。
【００１８】またスイッチ端子Ａ１がＡ２よりも低い電
位に設定されていて、端子Ａ１，Ａ２間のＮＰＮトラン
ジスタＱ１，Ｑ２をオンさせる場合も、上記と同様に動
作し、効率のよいスイッチング動作を得ることができ
る。
位に設定されていて、端子Ａ１，Ａ２間のＮＰＮトラン
ジスタＱ１，Ｑ２をオンさせる場合も、上記と同様に動
作し、効率のよいスイッチング動作を得ることができ
る。
【００１９】次に、第２実施例を図３に示した回路構成
図に基づいて説明する。この実施例は、第１及び第２の
ＮＰＮトランジスタＱ１，Ｑ２からなるスイッチ部のコ
ントロール部を、定電流源ＣS と、Ｑ１，Ｑ２のオン・
オフ制御及びＱ１，Ｑ２のベース電流制限用の抵抗成分
の素子として機能させるＰＭＯＳトランジスタＰ１，Ｐ
２とで構成するものであり、ＣＮＴ端子はＰ１，Ｐ２の
ゲートに接続されている。
図に基づいて説明する。この実施例は、第１及び第２の
ＮＰＮトランジスタＱ１，Ｑ２からなるスイッチ部のコ
ントロール部を、定電流源ＣS と、Ｑ１，Ｑ２のオン・
オフ制御及びＱ１，Ｑ２のベース電流制限用の抵抗成分
の素子として機能させるＰＭＯＳトランジスタＰ１，Ｐ
２とで構成するものであり、ＣＮＴ端子はＰ１，Ｐ２の
ゲートに接続されている。
【００２０】次に、このように構成されたアナログスイ
ッチ回路の動作について説明する。スイッチ端子Ａ１，
Ａ２間のＮＰＮトランジスタＱ１，Ｑ２をオフさせると
きは、ＣＮＴ端子にＰＭＯＳトランジスタＰ１，Ｐ２が
オフする電位を与える。これによりＱ１，Ｑ２のベース
には電流が流れず、スイッチ端子Ａ１，Ａ２間はオンし
ない。スイッチ端子Ａ１，Ａ２間をオンさせる場合は、
ＣＮＴ端子にＰ１，Ｐ２がオンする電位を与える。これ
によりＰ１，Ｐ２がオンすると、Ｐ１，Ｐ２のオン抵抗
ＲONが前記第１実施例におけるベース電流制限抵抗Ｒ
２，Ｒ３と同一の役割を果たし、効率のよいスイッチン
グ電流を流させ、スイッチ端子Ａ１，Ａ２間をオンす
る。但し、この際、ＰＭＯＳトランジスタＰ１，Ｐ２の
Ｗ／Ｌ（ここでＷはＭＯＳトランジスタのゲート幅、Ｌ
はＭＯＳトランジスタのゲート長）を考慮してオン抵抗
ＲONを適切に設定してやる必要がある。
ッチ回路の動作について説明する。スイッチ端子Ａ１，
Ａ２間のＮＰＮトランジスタＱ１，Ｑ２をオフさせると
きは、ＣＮＴ端子にＰＭＯＳトランジスタＰ１，Ｐ２が
オフする電位を与える。これによりＱ１，Ｑ２のベース
には電流が流れず、スイッチ端子Ａ１，Ａ２間はオンし
ない。スイッチ端子Ａ１，Ａ２間をオンさせる場合は、
ＣＮＴ端子にＰ１，Ｐ２がオンする電位を与える。これ
によりＰ１，Ｐ２がオンすると、Ｐ１，Ｐ２のオン抵抗
ＲONが前記第１実施例におけるベース電流制限抵抗Ｒ
２，Ｒ３と同一の役割を果たし、効率のよいスイッチン
グ電流を流させ、スイッチ端子Ａ１，Ａ２間をオンす
る。但し、この際、ＰＭＯＳトランジスタＰ１，Ｐ２の
Ｗ／Ｌ（ここでＷはＭＯＳトランジスタのゲート幅、Ｌ
はＭＯＳトランジスタのゲート長）を考慮してオン抵抗
ＲONを適切に設定してやる必要がある。
【００２１】次に図４に示した第３実施例を説明する。
この実施例は、図３に示した第２実施例におけるコント
ロール部の定電流源ＣS を省き、ＰＭＯＳトランジスタ
Ｐ１，Ｐ２を、スイッチ部を構成する第１及び第２のＮ
ＰＮトランジスタＱ１，Ｑ２の各ベースと高電位側電源
ラインＶＣＣ間に接続して構成したものである。このよ
うに構成したアナログスイッチ回路において、スイッチ
端子Ａ１，Ａ２間をオフさせる動作は図３に示した第２
実施例と同様である。スイッチ端子Ａ１，Ａ２間をオン
させる場合は、ＣＮＴ端子にＰ１，Ｐ２がオンする電位
を与える。Ｐ１，Ｐ２がオンしたときの各ドレイン電流
は、Ｐ１のオン抵抗ＲON1 ，Ｐ２のオン抵抗ＲON2 と、
Ｑ１のＶBE，Ｑ２のＶBCで決まり、それぞれＱ１，Ｑ２
のベース電流となる。すなわち、効率のよいベース電流
は、Ｐ１，Ｐ２のＷ／Ｌを考慮し、オン抵抗ＲON1 ，Ｒ
ON2 を管理することによって得ることができる。要する
に、オン抵抗ＲON1 ，ＲON2 が、図３に示した第２実施
例のＰ１，Ｐ２と同一の役割を果たし、同様のスイッチ
電流を得ることができ、効率のよいスイッチング動作を
行わせることができる。
この実施例は、図３に示した第２実施例におけるコント
ロール部の定電流源ＣS を省き、ＰＭＯＳトランジスタ
Ｐ１，Ｐ２を、スイッチ部を構成する第１及び第２のＮ
ＰＮトランジスタＱ１，Ｑ２の各ベースと高電位側電源
ラインＶＣＣ間に接続して構成したものである。このよ
うに構成したアナログスイッチ回路において、スイッチ
端子Ａ１，Ａ２間をオフさせる動作は図３に示した第２
実施例と同様である。スイッチ端子Ａ１，Ａ２間をオン
させる場合は、ＣＮＴ端子にＰ１，Ｐ２がオンする電位
を与える。Ｐ１，Ｐ２がオンしたときの各ドレイン電流
は、Ｐ１のオン抵抗ＲON1 ，Ｐ２のオン抵抗ＲON2 と、
Ｑ１のＶBE，Ｑ２のＶBCで決まり、それぞれＱ１，Ｑ２
のベース電流となる。すなわち、効率のよいベース電流
は、Ｐ１，Ｐ２のＷ／Ｌを考慮し、オン抵抗ＲON1 ，Ｒ
ON2 を管理することによって得ることができる。要する
に、オン抵抗ＲON1 ，ＲON2 が、図３に示した第２実施
例のＰ１，Ｐ２と同一の役割を果たし、同様のスイッチ
電流を得ることができ、効率のよいスイッチング動作を
行わせることができる。
【００２２】次に第４実施例を図５に基づいて説明す
る。この実施例は、図１に示した第１実施例におけるス
イッチ部を構成する第１及び第２のＮＰＮトランジスタ
Ｑ１，Ｑ２の代わりにＰＮＰトランジスタＱ４，Ｑ５を
用い、またスイッチングコントロール部のコントロール
用ＮＰＮトランジスタＱ３の代わりにＰＮＰトランジス
タＱ６を用い、更に定電流源ＣS を低電位側電源ライン
ＶＳＳ側に配置して構成したものである。この実施例の
スイッチ端子Ａ１，Ａ２間のオン・オフ動作は、第１実
施例と比べてＮＰＮトランジスタ動作とＰＮＰトランジ
スタ動作の差のみで、同様に効率的なスイッチング動作
が得られる。
る。この実施例は、図１に示した第１実施例におけるス
イッチ部を構成する第１及び第２のＮＰＮトランジスタ
Ｑ１，Ｑ２の代わりにＰＮＰトランジスタＱ４，Ｑ５を
用い、またスイッチングコントロール部のコントロール
用ＮＰＮトランジスタＱ３の代わりにＰＮＰトランジス
タＱ６を用い、更に定電流源ＣS を低電位側電源ライン
ＶＳＳ側に配置して構成したものである。この実施例の
スイッチ端子Ａ１，Ａ２間のオン・オフ動作は、第１実
施例と比べてＮＰＮトランジスタ動作とＰＮＰトランジ
スタ動作の差のみで、同様に効率的なスイッチング動作
が得られる。
【００２３】第６図は、第５実施例を示す回路構成図で
ある。この実施例は、図３に示した第２実施例における
スイッチ部を構成する第１及び第２のＮＰＮトランジス
タＱ１，Ｑ２の代わりにＰＮＰトランジスタＱ４，Ｑ５
を用い、またスイッチコントロール部の２つのＰＭＯＳ
トランジスタＰ１，Ｐ２の代わりにＮＭＯＳトランジス
タＮ１，Ｎ２を用い、更に定電流源ＣS を低電位側電源
ラインＶＳＳ側に配置して構成したものである。この実
施例の動作も、第２実施例と比べて、ＮＰＮトランジス
タ動作とＰＮＰトランジスタ動作の差、及びＰＭＯＳト
ランジスタ動作とＮＭＯＳトランジスタ動作の差のみ
で、同様に効率的なスイッチング動作が得られる。
ある。この実施例は、図３に示した第２実施例における
スイッチ部を構成する第１及び第２のＮＰＮトランジス
タＱ１，Ｑ２の代わりにＰＮＰトランジスタＱ４，Ｑ５
を用い、またスイッチコントロール部の２つのＰＭＯＳ
トランジスタＰ１，Ｐ２の代わりにＮＭＯＳトランジス
タＮ１，Ｎ２を用い、更に定電流源ＣS を低電位側電源
ラインＶＳＳ側に配置して構成したものである。この実
施例の動作も、第２実施例と比べて、ＮＰＮトランジス
タ動作とＰＮＰトランジスタ動作の差、及びＰＭＯＳト
ランジスタ動作とＮＭＯＳトランジスタ動作の差のみ
で、同様に効率的なスイッチング動作が得られる。
【００２４】第７図は、第６実施例を示す回路構成図で
ある。この実施例は、図４に示した第３実施例における
スイッチ部を構成する第１及び第２のＮＰＮトランジス
タＱ１，Ｑ２の代わりにＰＮＰトランジスタＱ４，Ｑ５
を用い、またスイッチコントロール部の２つのＰＭＯＳ
トランジスタＰ１，Ｐ２の代わりにＮＭＯＳトランジス
タＮ１，Ｎ２を用いて構成したものである。この実施例
の動作も、同様に第３実施例と比べて、ＮＰＮトランジ
スタ動作とＰＮＰトランジスタ動作の差、及びＰＭＯＳ
トランジスタ動作とＮＭＯＳトランジスタ動作の差のみ
で、同様に効率的なスイッチング動作が得られる。
ある。この実施例は、図４に示した第３実施例における
スイッチ部を構成する第１及び第２のＮＰＮトランジス
タＱ１，Ｑ２の代わりにＰＮＰトランジスタＱ４，Ｑ５
を用い、またスイッチコントロール部の２つのＰＭＯＳ
トランジスタＰ１，Ｐ２の代わりにＮＭＯＳトランジス
タＮ１，Ｎ２を用いて構成したものである。この実施例
の動作も、同様に第３実施例と比べて、ＮＰＮトランジ
スタ動作とＰＮＰトランジスタ動作の差、及びＰＭＯＳ
トランジスタ動作とＮＭＯＳトランジスタ動作の差のみ
で、同様に効率的なスイッチング動作が得られる。
【００２５】
【発明の効果】以上実施例に基づいて説明したように、
本発明はスイッチ部を構成する２つのバイポーラトラン
ジスタの各ベースに対してそれぞれ抵抗成分の素子を介
して定電流を流し込むか、あるいは引き出すように構成
したので、逆方向にオンするバイポーラトランジスタの
ベース電流として定電流の殆どが消費されることを防ぐ
ことができる。これによりスイッチ・オン時は、スイッ
チ部を構成するバイポーラトランジスタのコレクタ電流
を効率よく得ることができ、またオン抵抗の低減、クラ
ンプなどのスイッチング時間の短縮などが可能となる。
本発明はスイッチ部を構成する２つのバイポーラトラン
ジスタの各ベースに対してそれぞれ抵抗成分の素子を介
して定電流を流し込むか、あるいは引き出すように構成
したので、逆方向にオンするバイポーラトランジスタの
ベース電流として定電流の殆どが消費されることを防ぐ
ことができる。これによりスイッチ・オン時は、スイッ
チ部を構成するバイポーラトランジスタのコレクタ電流
を効率よく得ることができ、またオン抵抗の低減、クラ
ンプなどのスイッチング時間の短縮などが可能となる。
【図１】本発明に係るアナログスイッチ回路の第１実施
例を示す回路構成図である。
例を示す回路構成図である。
【図２】図１に示した第１実施例のベース電流特性を示
す図である。
す図である。
【図３】第２実施例を示す回路構成図である。
【図４】第３実施例を示す回路構成図である。
【図５】第４実施例を示す回路構成図である。
【図６】第５実施例を示す回路構成図である。
【図７】第６実施例を示す回路構成図である。
【図８】従来のアナログスイッチ回路の構成例を示す回
路構成図である。
路構成図である。
【図９】図８に示した従来例のＶBE−Ｉb 特性を示す図
である。
である。
Ｑ１ 第１のＮＰＮトランジスタ Ｑ２ 第２のＮＰＮトランジスタ Ｑ３ コントロール用ＮＰＮトランジスタ Ｒ１，Ｒ２，Ｒ３ ベース電流制限抵抗 ＣS 定電流源 ＶＣＣ 高電位側電源ライン ＶＳＳ 低電位側電源ライン ＣＮＴ スイッチングコントロール信号入力端子 Ｐ１，Ｐ２ ＰＭＯＳトランジスタ Ｑ４，Ｑ５ ＰＮＰトランジスタ Ｑ３ コントロール用ＰＮＰトランジスタ Ｎ１，Ｎ２ ＮＭＯＳトランジスタ
Claims (7)
- 【請求項１】 互いにエミッタとコレクタ及びコレクタ
とエミッタをそれぞれ接続した２つのバイポーラトラン
ジスタからなるスイッチ部と、該スイッチ部の２つのバ
イポーラトランジスタのベース電流を供給する電流源と
該ベース電流を制御する手段を備えたコントロール部と
からなるアナログスイッチ回路において、前記スイッチ
部を構成する２つのバイポーラトランジスタの各ベース
に対してそれぞれ抵抗成分の素子を介して、前記コント
ロール部からベース電流を流し込むか、あるいは前記コ
ントロール部へベース電流を引き出せるように構成し
て、前記スイッチ部をオン・オフさせることを特徴とす
るアナログスイッチ回路。 - 【請求項２】 前記スイッチ部の２つのバイポーラトラ
ンジスタを第１及び第２のＮＰＮトランジスタで構成
し、前記２つの抵抗成分の素子を第１及び第２の抵抗素
子で構成し、前記コントロール部の電流源を定電流源と
すると共にベース電流制御手段を第３のＮＰＮトランジ
スタで構成し、該第３のＮＰＮトランジスタで抵抗素子
に流れる電流を制御するようにしたことを特徴とする請
求項１記載のアナログスイッチ回路。 - 【請求項３】 前記スイッチ部の２つのバイポーラトラ
ンジスタを第１及び第２のＮＰＮトランジスタで構成
し、前記２つの抵抗成分の素子を第１及び第２のＰＭＯ
Ｓトランジスタで構成すると共に前記コントロール部の
電流源を定電流源とし、前記第１及び第２のＰＭＯＳト
ランジスタに前記２つの抵抗成分の素子と前記コントロ
ール部のベース電流制御手段の機能をもたせるようにし
たことを特徴とする請求項１記載のアナログスイッチ回
路。 - 【請求項４】 前記スイッチ部の２つのバイポーラトラ
ンジスタを第１及び第２のＮＰＮトランジスタで構成
し、前記２つの抵抗成分の素子と前記コントロール部の
電流源を第１及び第２のＰＭＯＳトランジスタで構成
し、前記第１及び第２のＰＭＯＳトランジスタに前記抵
抗成分の素子と前記コントロール部のベース電流制御手
段の機能をもたせるようにしたことを特徴とする請求項
１記載のアナログスイッチ回路。 - 【請求項５】 前記スイッチ部の２つのバイポーラトラ
ンジスタを第１及び第２のＰＮＰトランジスタで構成
し、前記２つの抵抗成分の素子を第１及び第２の抵抗素
子で構成し、前記コントロール部の電流源を定電流源と
すると共にベース電流制御手段を第３のＰＮＰトランジ
スタで構成し、該第３のＰＮＰトランジスタで抵抗素子
に流れる電流を制御するようにしたことを特徴とする請
求項１記載のアナログスイッチ回路。 - 【請求項６】 前記スイッチ部の２つのバイポーラトラ
ンジスタを第１及び第２のＰＮＰトランジスタで構成
し、前記２つの抵抗成分の素子を第１及び第２のＮＭＯ
Ｓトランジスタで構成すると共に前記コントロール部の
電流源を定電流源とし、前記第１及び第２のＮＭＯＳト
ランジスタに前記２つの抵抗成分の素子と前記コントロ
ール部のベース電流制御手段の機能をもたせるようにし
たことを特徴とする請求項１記載のアナログスイッチ回
路。 - 【請求項７】 前記スイッチ部の２つのバイポーラトラ
ンジスタを第１及び第２のＰＮＰトランジスタで構成
し、前記２つの抵抗成分の素子と前記コントロール部の
電流源を第１及び第２のＮＭＯＳトランジスタで構成
し、前記第１及び第２のＮＭＯＳトランジスタに前記抵
抗成分の素子と前記コントロール部のベース電流制御手
段の機能をもたせるようにしたことを特徴とする請求項
１記載のアナログスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24720892A JPH0677799A (ja) | 1992-08-25 | 1992-08-25 | アナログスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24720892A JPH0677799A (ja) | 1992-08-25 | 1992-08-25 | アナログスイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677799A true JPH0677799A (ja) | 1994-03-18 |
Family
ID=17160058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24720892A Withdrawn JPH0677799A (ja) | 1992-08-25 | 1992-08-25 | アナログスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677799A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101532120B1 (ko) * | 2011-11-01 | 2015-06-26 | 삼성전기주식회사 | 스위치 |
| CN109245752A (zh) * | 2018-10-22 | 2019-01-18 | 上海艾为电子技术股份有限公司 | 一种调整电路和模拟开关 |
-
1992
- 1992-08-25 JP JP24720892A patent/JPH0677799A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101532120B1 (ko) * | 2011-11-01 | 2015-06-26 | 삼성전기주식회사 | 스위치 |
| CN109245752A (zh) * | 2018-10-22 | 2019-01-18 | 上海艾为电子技术股份有限公司 | 一种调整电路和模拟开关 |
| CN109245752B (zh) * | 2018-10-22 | 2024-02-27 | 上海艾为电子技术股份有限公司 | 一种调整电路和模拟开关 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6093530A (ja) | 定電流源回路を有する差動増幅回路 | |
| JPH06188721A (ja) | ディジタル電流スイッチ | |
| JPH0677799A (ja) | アナログスイッチ回路 | |
| JP2639350B2 (ja) | 演算増幅器 | |
| JPH0230902Y2 (ja) | ||
| JPH06101672B2 (ja) | 電圧比較回路 | |
| JPH0480406B2 (ja) | ||
| JP3194798B2 (ja) | クランプ機能付きスイッチ回路 | |
| US4240024A (en) | Temperature compensated current source | |
| JP2776034B2 (ja) | 定電流回路 | |
| KR900006434B1 (ko) | 이득제어회로 | |
| JP3791319B2 (ja) | 差動増幅器 | |
| JPH06177731A (ja) | 電流切換回路 | |
| JPH0721741B2 (ja) | 電圧安定化回路 | |
| JP3059893B2 (ja) | スイッチ回路 | |
| JPH07202667A (ja) | 半導体装置 | |
| JP2776528B2 (ja) | 定電圧回路 | |
| JPH07245557A (ja) | パワーｍｏｓトランジスタの駆動回路 | |
| JPS60106225A (ja) | スイツチング回路 | |
| JPS6211528B2 (ja) | ||
| JPH0934573A (ja) | 起動回路 | |
| JPS59211326A (ja) | 半導体集積回路装置 | |
| JPH09260971A (ja) | 差動増幅器 | |
| JPH0531765B2 (ja) | ||
| JPS6367013A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |