JPH06177731A - 電流切換回路 - Google Patents
電流切換回路Info
- Publication number
- JPH06177731A JPH06177731A JP4321741A JP32174192A JPH06177731A JP H06177731 A JPH06177731 A JP H06177731A JP 4321741 A JP4321741 A JP 4321741A JP 32174192 A JP32174192 A JP 32174192A JP H06177731 A JPH06177731 A JP H06177731A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- transistors
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
- H03K17/6285—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several outputs only combined with selecting means
- H03K17/6292—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several outputs only combined with selecting means using current steering means
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】スイッチトランジスタのベース電流を補正する
事で、精度良く定電流を所望の負荷に流すこと。 【構成】カレントミラー回路，スイッチ回路，ベース電
流補正用トランジスタＴｒＡ，ＴｒＢから構成される電
流切換回路３は、電流設定回路２により設定された定電
流がスイッチ切換回路４により選択されたスイッチトラ
ンジスタＴｒｓｗ１〜Ｔｒｓｗｎをオンさせることで、
目的の負荷Ｚ１〜Ｚｎに電流を流す。この時、トランジ
スタＴｒＡ，ＴｒＢで、スイッチトランジスタのベース
電流を補正することで、精度良く負荷に電流を流すこと
を可能とした。
事で、精度良く定電流を所望の負荷に流すこと。 【構成】カレントミラー回路，スイッチ回路，ベース電
流補正用トランジスタＴｒＡ，ＴｒＢから構成される電
流切換回路３は、電流設定回路２により設定された定電
流がスイッチ切換回路４により選択されたスイッチトラ
ンジスタＴｒｓｗ１〜Ｔｒｓｗｎをオンさせることで、
目的の負荷Ｚ１〜Ｚｎに電流を流す。この時、トランジ
スタＴｒＡ，ＴｒＢで、スイッチトランジスタのベース
電流を補正することで、精度良く負荷に電流を流すこと
を可能とした。
Description
【０００１】
【産業上の利用分野】本発明は電流切換回路に関し、特
にベース電流補正回路を有する定電流切換回路に関す
る。
にベース電流補正回路を有する定電流切換回路に関す
る。
【０００２】
【従来の技術】一般に、電流切換回路とは、図２に示す
ように、負荷Ｚ１からＺｎのうち、スイッチ切換回路２
１の選択した負荷にのみ定電流２２を流す回路である。
ように、負荷Ｚ１からＺｎのうち、スイッチ切換回路２
１の選択した負荷にのみ定電流２２を流す回路である。
【０００３】このような従来の電流切換回路を、図３に
示す。図３において、点線で囲んだ部分が、電流切換回
路３である。オペアンプ（オペレーション増幅器）４
１，抵抗Ｒ１，ＮＰＮトランジスタＴｒ４，リファレン
ス電圧Ｖｒｅｆ源４５により構成される電流設定回路２
にて設定した電流Ｉ０を、トランジスタＴｒ１，Ｔｒ
２，Ｔｒ３で構成されたカレントミラー回路の基準側ト
ランジスタＴｒ１に流すと、カレントミラー側のトラン
ジスタＴｒ２に電流が流れる。このトランジスタＴｒ２
のコレクタを流れる電流をＩ１とおく。トランジスタＴ
ｒｓｗ１〜Ｔｒｓｗｎの各ベース電圧をスイッチ切換回
路４にてコントロールし、電流を流したい負荷に接続し
たトランジスタＴｒｓｗをオンすることで、所望の負荷
に電流を流す。この負荷に流れる電流をＩｚｘとおく
と、Ｉ０とＩｚｘとの関係は、スイッチトランジスタの
ベース電流をＩＢ２ｘとおくと、次の（１），（２）式
で示される。
示す。図３において、点線で囲んだ部分が、電流切換回
路３である。オペアンプ（オペレーション増幅器）４
１，抵抗Ｒ１，ＮＰＮトランジスタＴｒ４，リファレン
ス電圧Ｖｒｅｆ源４５により構成される電流設定回路２
にて設定した電流Ｉ０を、トランジスタＴｒ１，Ｔｒ
２，Ｔｒ３で構成されたカレントミラー回路の基準側ト
ランジスタＴｒ１に流すと、カレントミラー側のトラン
ジスタＴｒ２に電流が流れる。このトランジスタＴｒ２
のコレクタを流れる電流をＩ１とおく。トランジスタＴ
ｒｓｗ１〜Ｔｒｓｗｎの各ベース電圧をスイッチ切換回
路４にてコントロールし、電流を流したい負荷に接続し
たトランジスタＴｒｓｗをオンすることで、所望の負荷
に電流を流す。この負荷に流れる電流をＩｚｘとおく
と、Ｉ０とＩｚｘとの関係は、スイッチトランジスタの
ベース電流をＩＢ２ｘとおくと、次の（１），（２）式
で示される。
【０００４】 Ｉ１＝Ｉ０−ＩＢ１ …（１） Ｉｚｘ＝Ｉ１−ＩＢ２ｘ …（２） ここで、トランジスタＴｒ３のベース電流ＩＢ１は、次
の（３）式となる。
の（３）式となる。
【０００５】 ＩＢ１＝２（Ｉ０−ＩＢ１）／｛ｈＦＥ（Ｔｒ１）×ｈＦＥ（Ｔｒ３）｝ ＩＢ１＝２Ｉ０／｛ｈＦＥ（Ｔｒ１）×ｈＦＥ（Ｔｒ３）＋２｝ …（３） 次に、Ｔｒｓｗｘのベース電流ＩＢ２ｘは、次式とな
る。
る。
【０００６】ＩＢ２ｘ＝Ｉｚｘ／ｈＦＥ（Ｔｒｓｗｘ） 従って、前記（３）式より、ＩＢ１＜＜Ｉ０となり、Ｉ
Ｂ１はほぼ０となる。よって、前記（１）式より、Ｉ１
＝Ｉ０となる。
Ｂ１はほぼ０となる。よって、前記（１）式より、Ｉ１
＝Ｉ０となる。
【０００７】次に、Ｉｚｘ＝Ｉ０（１−１／ｈＦＥｓｗ
ｘ）となるから、スイッチトランジスタのｈＦＥにより
Ｉｚｘが変動してしまう。
ｘ）となるから、スイッチトランジスタのｈＦＥにより
Ｉｚｘが変動してしまう。
【０００８】尚、前記各式において、ｈＦＥ（Ｔｒ１）
はトランジスタＴｒ１の直流電流増幅率，ｈＦＥ（Ｔｒ
３）はトランジスタＴｒ３のｈＦＥ，ｈＦＥ（Ｔｒｓｗ
ｘ）はトランジスタＴｒｓｗｘのｈＦＥをそれぞれ示し
ている。
はトランジスタＴｒ１の直流電流増幅率，ｈＦＥ（Ｔｒ
３）はトランジスタＴｒ３のｈＦＥ，ｈＦＥ（Ｔｒｓｗ
ｘ）はトランジスタＴｒｓｗｘのｈＦＥをそれぞれ示し
ている。
【０００９】次に、従来の技術で、トランジスタＴｒｓ
ｗのベース電流ＩＢ２ｘを補正する回路の一例を図４に
示す。
ｗのベース電流ＩＢ２ｘを補正する回路の一例を図４に
示す。
【００１０】図４において、トランジスタＴｒ１，Ｔｒ
２，Ｔｒ３で構成するカレントミラー回路の出力側トラ
ンジスタＴｒ２のコレクタと、トランジスタＴｒｓｗ１
〜Ｔｒｓｗｎの共通エミッタとの間に、トランジスタＴ
ｒｓｗと同一サイズのトランジスタＴｒ５を挿入し、ト
ランジスタＴｒ５のエミッタとトランジスタＴｒ２のカ
レクタとを接続し、トランジスタＴｒ５のコレクタとト
ランジスタＴｒｓｗ１〜Ｔｒｓｗｎの共通エミッタを接
続する。トランジスタＴｒ５のベースをベース電流補正
回路内のトランジスタＴｒ８，Ｔｒ９で構成する第１カ
レントミラー回路の基準側に接続し、カレントミラー回
路側をトランジスタＴｒ６，Ｔｒ７で構成する第２カレ
ントミラー回路の基準側に接続し、ミラー回路側はトラ
ンジスタＴｒｓｗ１〜Ｔｒｓｗｎの共通エミッタに接続
している。ただし、第２カレントミラー回路のミラー側
トランジスタＴｒ６は基準側トランジスタＴｒ７の２倍
のエミッタサイズ（Ｔｒ６：Ｔｒ７＝２：１）とする。
また、第１カレントミラー回路のトランジスタＴｒ８，
Ｔｒ９のエミッタは共通で、トランジスタＴｒ５のベー
スのバイアスを設定する素子即ちｍ段のダイオードＤ
１，Ｄ２，…，Ｄｍを接続している。
２，Ｔｒ３で構成するカレントミラー回路の出力側トラ
ンジスタＴｒ２のコレクタと、トランジスタＴｒｓｗ１
〜Ｔｒｓｗｎの共通エミッタとの間に、トランジスタＴ
ｒｓｗと同一サイズのトランジスタＴｒ５を挿入し、ト
ランジスタＴｒ５のエミッタとトランジスタＴｒ２のカ
レクタとを接続し、トランジスタＴｒ５のコレクタとト
ランジスタＴｒｓｗ１〜Ｔｒｓｗｎの共通エミッタを接
続する。トランジスタＴｒ５のベースをベース電流補正
回路内のトランジスタＴｒ８，Ｔｒ９で構成する第１カ
レントミラー回路の基準側に接続し、カレントミラー回
路側をトランジスタＴｒ６，Ｔｒ７で構成する第２カレ
ントミラー回路の基準側に接続し、ミラー回路側はトラ
ンジスタＴｒｓｗ１〜Ｔｒｓｗｎの共通エミッタに接続
している。ただし、第２カレントミラー回路のミラー側
トランジスタＴｒ６は基準側トランジスタＴｒ７の２倍
のエミッタサイズ（Ｔｒ６：Ｔｒ７＝２：１）とする。
また、第１カレントミラー回路のトランジスタＴｒ８，
Ｔｒ９のエミッタは共通で、トランジスタＴｒ５のベー
スのバイアスを設定する素子即ちｍ段のダイオードＤ
１，Ｄ２，…，Ｄｍを接続している。
【００１１】このベース電流補正回路のある電流切換回
路３′は、トランジスタＴｒ２のコレクタ電流をＩ１，
トランジスタＴｒ５のベース電流をＩＢ３，第１カレン
トミラー回路のトランジスタＴｒ８，Ｔｒ９のベース電
流をそれぞれＩＢ４，第２カレントミラー回路のトラン
ジスタＴｒ６，Ｔｒ７のベース電流をＩＢ５と２ＩＢ
５，トランジスタＴｒ６のコレクタ電流をＩ２とする
と、次の（４），（５）式が得られる。
路３′は、トランジスタＴｒ２のコレクタ電流をＩ１，
トランジスタＴｒ５のベース電流をＩＢ３，第１カレン
トミラー回路のトランジスタＴｒ８，Ｔｒ９のベース電
流をそれぞれＩＢ４，第２カレントミラー回路のトラン
ジスタＴｒ６，Ｔｒ７のベース電流をＩＢ５と２ＩＢ
５，トランジスタＴｒ６のコレクタ電流をＩ２とする
と、次の（４），（５）式が得られる。
【００１２】 Ｉｚｘ＝Ｉ１−ＩＢ３＋Ｉ２−ＩＢ２ｘ …（４） Ｉ２＝（ＩＢ３−２ＩＢ４−３ＩＢ５）×２ …（５） ゆえに、Ｉｚｘ＝Ｉ１−ＩＢ２ｘ＋ＩＢ３−４ＩＢ４−６ＩＢ５ ここで、トランジスタＴｒｓｗの１つと、トランジスタ
Ｔｒ５のトランジスタサイズが同一なので、ＩＢ２ｘ≒
ＩＢ３とおける。
Ｔｒ５のトランジスタサイズが同一なので、ＩＢ２ｘ≒
ＩＢ３とおける。
【００１３】またＩＢ４は、次のように示される。
【００１４】 ＩＢ４＝〔｛（Ｉ１−ＩＢ３）／ｈＦＥ（Ｔｒ５）｝−２ＩＢ４〕／ｈＦＥ（ Ｔｒ８） ゆえに、ＩＢ４＝（Ｉ１−ＩＢ３）／〔ｈＦＥ（Ｔｒ５）×｛ｈＦＥ（Ｔｒ８ ）＋２｝〕 そして、ＩＢ５は、次のようになる。
【００１５】 ＩＢ５＝（〔｛（Ｉ１−ＩＢ３）／ｈＦＥ（Ｔｒ５）｝−２ＩＢ４〕／｛ｈＦ Ｅ（Ｔｒ７）＋３｝ ゆえに、ＩＢ５＝〔｛（Ｉ１−ＩＢ３）／ＨＦＥ（Ｔｒ５）｝−２ＩＢ４〕／ ｛ｈＦＥ（Ｔｒ７）＋３｝ ＩＢ４＜＜Ｉ１より、ＩＢ４≒０ ＩＢ５＜＜Ｉ１より、ＩＢ５≒０ 前記（５）式を（４）式に代入して、次のようになる。
【００１６】 Ｉｚｘ＝Ｉ１−ＩＢ３＋２（ＩＢ３−２ＩＢＬ１−３ＩＢ５）−ＩＢ２ｘ ＝Ｉ１−ＩＢ３＋２ＩＢ３−ＩＢ３ ＝Ｉ１
【発明が解決しようとする課題】従来の電流切換回路３
においては、負荷に流れる電流はＩｚｘ＝Ｉ１×｛１＋
１／ＨＦＥ（ｓｗｘ）｝で決まるため、スイッチトラン
ジスタのｈＦＥ（Ｔｒｓｗｘ）が小さい時、１／ｈＦＥ
（ｓｗｘ）が無視できなくなり、Ｉｚｘ＜Ｉ１となる欠
点がある。
においては、負荷に流れる電流はＩｚｘ＝Ｉ１×｛１＋
１／ＨＦＥ（ｓｗｘ）｝で決まるため、スイッチトラン
ジスタのｈＦＥ（Ｔｒｓｗｘ）が小さい時、１／ｈＦＥ
（ｓｗｘ）が無視できなくなり、Ｉｚｘ＜Ｉ１となる欠
点がある。
【００１７】また、従来のベース電流を補正する回路に
おいては、一応補正は行えるが、そのために多大な素子
数を必要とする欠点がある。
おいては、一応補正は行えるが、そのために多大な素子
数を必要とする欠点がある。
【００１８】本発明の目的は、前記欠点を解決し、少な
い素子数で、ベース電流が補正できるようにした電流切
換回路を提供することにある。
い素子数で、ベース電流が補正できるようにした電流切
換回路を提供することにある。
【００１９】
【課題を解決するための手段】本発明の電流切換回路の
構成は、期待する電流を設定する電流設定回路をカレン
トミラー回路の基準側に接続し、スイッチ回路を構成す
る第１乃至第ｎのトランジスタの共通エミッタに前記カ
レントミラー回路の出力側を接続し、前記第１乃至第ｎ
のトランジスタのコレクタにそれぞれ第１乃至第ｎの負
荷を接続し、前記第１乃至第ｎのトランジスタのベース
にスイッチ切換回路を接続し、前記カレントミラー回路
の出力側のトランジスタと同様なサイズの第１の補正ト
ランジスタを前記出力側のトランジスタのエミッタ及び
ベースを共通接続して、前記第１乃至第ｎのトランジス
タと同様サイズの第２の補正トランジスタのエミッタを
前記第１の補正トランジスタのコレクタと接続し、前記
第２の補正トランジスタのベースを前記第１乃至第ｎの
トランジスタの共通エミッタに接続し、前記第２の補正
トランジスタのコレクタは接地又は負荷に接続したこと
を特徴とする。
構成は、期待する電流を設定する電流設定回路をカレン
トミラー回路の基準側に接続し、スイッチ回路を構成す
る第１乃至第ｎのトランジスタの共通エミッタに前記カ
レントミラー回路の出力側を接続し、前記第１乃至第ｎ
のトランジスタのコレクタにそれぞれ第１乃至第ｎの負
荷を接続し、前記第１乃至第ｎのトランジスタのベース
にスイッチ切換回路を接続し、前記カレントミラー回路
の出力側のトランジスタと同様なサイズの第１の補正ト
ランジスタを前記出力側のトランジスタのエミッタ及び
ベースを共通接続して、前記第１乃至第ｎのトランジス
タと同様サイズの第２の補正トランジスタのエミッタを
前記第１の補正トランジスタのコレクタと接続し、前記
第２の補正トランジスタのベースを前記第１乃至第ｎの
トランジスタの共通エミッタに接続し、前記第２の補正
トランジスタのコレクタは接地又は負荷に接続したこと
を特徴とする。
【００２０】
【実施例】図１は本発明の一実施例の電流切換回路を示
す回路図である。
す回路図である。
【００２１】図１において、本発明の一実施例の電流切
換回路は、比較電圧Ｖｒｅｆ源４５と、オペアンプ４１
と、ＮＰＮ型トランジスタＴｒ４と抵抗Ｒ１とから構成
される電流設定回路２にて負荷に流す定電流を設定し、
ＰＮＰ型トランジスタＴｒ１，Ｔｒ２，Ｔｒ３により構
成されるカレントミラー回路の入力側に定電流を流す。
出力側トランジスタＴｒ２のコレクタをＰＮＰ型スイッ
チトランジスタＴｒｓｗ１〜Ｔｒｓｗｎの共通エミッタ
に接続し、トランジスタＴｒｓｗ１からＴｒｓｗｎの各
コレクタは各々負荷Ｚ１〜Ｚｎに接続している。
換回路は、比較電圧Ｖｒｅｆ源４５と、オペアンプ４１
と、ＮＰＮ型トランジスタＴｒ４と抵抗Ｒ１とから構成
される電流設定回路２にて負荷に流す定電流を設定し、
ＰＮＰ型トランジスタＴｒ１，Ｔｒ２，Ｔｒ３により構
成されるカレントミラー回路の入力側に定電流を流す。
出力側トランジスタＴｒ２のコレクタをＰＮＰ型スイッ
チトランジスタＴｒｓｗ１〜Ｔｒｓｗｎの共通エミッタ
に接続し、トランジスタＴｒｓｗ１からＴｒｓｗｎの各
コレクタは各々負荷Ｚ１〜Ｚｎに接続している。
【００２２】そして、カレントミラー回路のトランジス
タＴｒ２とエミッタ及びベースを共通とする同一サイズ
のＰＮＰ型トランジスタＴｒＡと、スイッチトランジス
タと同一サイズのＰＮＰ型トランジスタＴｒＢとは、ト
ランジスタＴｒＡのコレクタとトランジスタＴｒＢのエ
ミッタとが接続しており、トランジスタＴｒＢのベース
はスイッチトランジスタの共通エミッタと接続し、コレ
クタは接地している。スイッチトランジスタＴｒｓｗ１
〜Ｔｒｓｗｎの各ベースは、各々スイッチ切換回路４と
接続している。
タＴｒ２とエミッタ及びベースを共通とする同一サイズ
のＰＮＰ型トランジスタＴｒＡと、スイッチトランジス
タと同一サイズのＰＮＰ型トランジスタＴｒＢとは、ト
ランジスタＴｒＡのコレクタとトランジスタＴｒＢのエ
ミッタとが接続しており、トランジスタＴｒＢのベース
はスイッチトランジスタの共通エミッタと接続し、コレ
クタは接地している。スイッチトランジスタＴｒｓｗ１
〜Ｔｒｓｗｎの各ベースは、各々スイッチ切換回路４と
接続している。
【００２３】次に、この電流切換回路の動作を説明す
る。カレントミラー回路の入力側に、電流Ｉ０が流れる
と、出力側トランジスタＴｒ２とトランジスタＴｒＡの
コレクタに電流Ｉ１が流れる。トランジスタＴｒＡのコ
レクタから出た電流が、トランジスタＴｒＢのエミッタ
に流れ、トランジスタＴｒＢのベース電流とトランジス
タＴｒ２のコレクタ電流との和が、スイッチトランジス
タＴｒｓｗ１からＴｒｓｗｎの共通エミッタに流れる。
トランジスタＴｒｓｗ１〜Ｔｒｓｗｎの各ベース電圧を
スイッチ切換回路４にてコントロールし、電流を流した
い負荷に接続したトランジスタＴｒｓｗｘをオンするこ
とで、負荷に電流が流れる。
る。カレントミラー回路の入力側に、電流Ｉ０が流れる
と、出力側トランジスタＴｒ２とトランジスタＴｒＡの
コレクタに電流Ｉ１が流れる。トランジスタＴｒＡのコ
レクタから出た電流が、トランジスタＴｒＢのエミッタ
に流れ、トランジスタＴｒＢのベース電流とトランジス
タＴｒ２のコレクタ電流との和が、スイッチトランジス
タＴｒｓｗ１からＴｒｓｗｎの共通エミッタに流れる。
トランジスタＴｒｓｗ１〜Ｔｒｓｗｎの各ベース電圧を
スイッチ切換回路４にてコントロールし、電流を流した
い負荷に接続したトランジスタＴｒｓｗｘをオンするこ
とで、負荷に電流が流れる。
【００２４】電流設定回路２にて、設定した電流Ｉ０と
トランジスタＴｒ２とトランジスタＴｒＡのコレクタに
流れる電流はＩ０≒Ｉ１とおける。また、トランジスタ
Ｔｒｓｗｘのベースを流れる電流をＩＢ２ｘ，トランジ
スタＴｒＢのベースを流れる電流をＩＢＢとすると、負
荷Ｚｘを流れる電流Ｉｚｘは、Ｉｚｘ＝Ｉ１＋ＩＢＢ−
ＩＢ２ｘとなる。
トランジスタＴｒ２とトランジスタＴｒＡのコレクタに
流れる電流はＩ０≒Ｉ１とおける。また、トランジスタ
Ｔｒｓｗｘのベースを流れる電流をＩＢ２ｘ，トランジ
スタＴｒＢのベースを流れる電流をＩＢＢとすると、負
荷Ｚｘを流れる電流Ｉｚｘは、Ｉｚｘ＝Ｉ１＋ＩＢＢ−
ＩＢ２ｘとなる。
【００２５】ここで、ＩＢＢは次式となる。
【００２６】 ＩＢＢ＝（Ｉ１−ＩＢＢ）／ｈＦＥ（ＴｒＢ） ゆえに、ＩＢＢ＝Ｉ１／｛ｈＦＥ（ＴｒＢ）＋１｝ ＩＢ２ｘを流れる電流は、ＩＢ２ｘ＝Ｉｚｘ／ｈＦＥ
（Ｔｒｓｗｘ）となる。
（Ｔｒｓｗｘ）となる。
【００２７】また、トランジスタＴｒｓｗｘとトランジ
スタＴｒＢは同一サイズなので、ｈＦＥ（Ｔｒｓｗ）≒
ｈＦＥ（ＴｒＢ）より、
スタＴｒＢは同一サイズなので、ｈＦＥ（Ｔｒｓｗ）≒
ｈＦＥ（ＴｒＢ）より、
【００２８】
【００２９】
【発明の効果】以上の説明で明らかな如く、本発明の電
流切換回路によれば、電流源より流れる電流を、スイッ
チのｈＦＥに関係なく、精度良く負荷に流すことができ
るという効果が得られ、そのために必要な素子数も、従
来のものと比較して極めて少ない構成でできるという効
果が得られる。
流切換回路によれば、電流源より流れる電流を、スイッ
チのｈＦＥに関係なく、精度良く負荷に流すことができ
るという効果が得られ、そのために必要な素子数も、従
来のものと比較して極めて少ない構成でできるという効
果が得られる。
【００３０】尚、本実施例では、ＰＮＰ型トランジスタ
で構成する電流切換回路をあげたが、これに限られるこ
とはなく、ＮＰＮ型トランジスタでも同様の効果が得ら
れる。また、一例としてスイッチトランジスタを複数個
から選ぶ場合について示したが、スイッチトランジスタ
が唯一つの場合でも本発明の目的を達成することができ
るのは明らかである。
で構成する電流切換回路をあげたが、これに限られるこ
とはなく、ＮＰＮ型トランジスタでも同様の効果が得ら
れる。また、一例としてスイッチトランジスタを複数個
から選ぶ場合について示したが、スイッチトランジスタ
が唯一つの場合でも本発明の目的を達成することができ
るのは明らかである。
【図１】本発明の一実施例の電流切換回路を示す回路図
である。
である。
【図２】電流切換回路の原理を示す回路図である。
【図３】従来の電流切換回路の回路図である。
【図４】従来のベース電流補正機能のある電流切換回路
の回路図である。
の回路図である。
Ｔｒ１〜Ｔｒ３，Ｔｒ５〜Ｔｒ７ ＰＮＰ型トランジ
スタ Ｔｒｓｗ１〜Ｔｒｓｗｎ ＰＮＰ型トランジスタ Ｔｒ４，Ｔｒ８，Ｔｒ９ ＮＰＮ型トランジスタ ＴｒＡ，ＴｒＢ ＰＮＰ型補正トランジスタ Ｒ１ 抵抗 Ｚ１〜Ｚｎ 負荷 Ｄ１〜Ｄｍ ダイオード １ 電源端子 ２ 電流設定回路 ３ 電流切換回路 ４ スイッチ切換回路
スタ Ｔｒｓｗ１〜Ｔｒｓｗｎ ＰＮＰ型トランジスタ Ｔｒ４，Ｔｒ８，Ｔｒ９ ＮＰＮ型トランジスタ ＴｒＡ，ＴｒＢ ＰＮＰ型補正トランジスタ Ｒ１ 抵抗 Ｚ１〜Ｚｎ 負荷 Ｄ１〜Ｄｍ ダイオード １ 電源端子 ２ 電流設定回路 ３ 電流切換回路 ４ スイッチ切換回路
Claims (2)
- 【請求項１】 期待する電流を設定する電流設定回路を
カレントミラー回路の基準側に接続し、スイッチ回路を
構成する第１乃至第ｎのトランジスタの共通エミッタに
前記カレントミラー回路の出力側を接続し、前記第１乃
至第ｎのトランジスタのコレクタにそれぞれ第１乃至第
ｎの負荷を接続し、前記第１乃至第ｎのトランジスタの
ベースにスイッチ切換回路を接続し、前記カレントミラ
ー回路の出力側のトランジスタと同様なサイズの第１の
補正トランジスタを前記出力側のトランジスタのエミッ
タ及びベースを共通接続して、前記第１乃至第ｎのトラ
ンジスタと同様サイズの第２の補正トランジスタのエミ
ッタを前記第１の補正トランジスタのコレクタと接続
し、前記第２の補正トランジスタのベースを前記第１乃
至第ｎのトランジスタの共通エミッタに接続し、前記第
２の補正トランジスタのコレクタは接地又は負荷に接続
したことを特徴とする電流切換回路。 - 【請求項２】 第１，第２の補正トランジスタが、出力
側のトランジスタと同じ導電型である請求項１に記載の
電流切換回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4321741A JP2776709B2 (ja) | 1992-12-01 | 1992-12-01 | 電流切換回路 |
| US08/159,229 US5434499A (en) | 1992-12-01 | 1993-11-30 | Constant current switching circuit provided with a base current compensating circuit |
| DE69312876T DE69312876T2 (de) | 1992-12-01 | 1993-12-01 | Mit einer Basisstromkompensationsschaltung versehener Konstantstromschaltkreis |
| EP93119388A EP0600475B1 (en) | 1992-12-01 | 1993-12-01 | A constant current switching circuit provided with a base current compensating circuit |
| KR1019930026014A KR0131568B1 (ko) | 1992-12-01 | 1993-12-01 | 베이스 전류 보상용 회로를 갖는 정전류 절환용 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4321741A JP2776709B2 (ja) | 1992-12-01 | 1992-12-01 | 電流切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177731A true JPH06177731A (ja) | 1994-06-24 |
| JP2776709B2 JP2776709B2 (ja) | 1998-07-16 |
Family
ID=18135932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4321741A Expired - Lifetime JP2776709B2 (ja) | 1992-12-01 | 1992-12-01 | 電流切換回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5434499A (ja) |
| EP (1) | EP0600475B1 (ja) |
| JP (1) | JP2776709B2 (ja) |
| KR (1) | KR0131568B1 (ja) |
| DE (1) | DE69312876T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4443469C2 (de) * | 1994-12-07 | 1997-10-23 | Telefunken Microelectron | Schaltungsanordnung mit einem Bipolartransistor |
| US5574678A (en) * | 1995-03-01 | 1996-11-12 | Lattice Semiconductor Corp. | Continuous time programmable analog block architecture |
| KR0134661B1 (ko) * | 1995-04-24 | 1998-04-25 | 김광호 | 전위전류 변환기 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2449611C3 (de) * | 1974-10-18 | 1978-05-11 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Stromübersetzerschaltung |
| JPS5741719A (en) * | 1980-08-22 | 1982-03-09 | Toshiba Corp | Current converting circuit |
| JPS617708A (ja) * | 1984-06-22 | 1986-01-14 | Mitsubishi Electric Corp | カレントミラ−回路 |
| JPS6174405A (ja) * | 1984-09-20 | 1986-04-16 | Toshiba Corp | カレントミラ−回路 |
| US4789819A (en) * | 1986-11-18 | 1988-12-06 | Linear Technology Corporation | Breakpoint compensation and thermal limit circuit |
| US4998074A (en) * | 1988-10-26 | 1991-03-05 | U.S. Philips Corporation | Transistor circuit with base-current compensation |
| JPH0775322B2 (ja) * | 1990-02-22 | 1995-08-09 | 富士通株式会社 | 半導体集積回路装置 |
| US5027014A (en) * | 1990-03-30 | 1991-06-25 | Texas Instruments Incorporated | Translator circuit and method of operation |
| US5079453A (en) * | 1990-09-04 | 1992-01-07 | Motorola, Inc. | Slope compensation circuit for stabilizing current mode converters |
| US5134310A (en) * | 1991-01-23 | 1992-07-28 | Ramtron Corporation | Current supply circuit for driving high capacitance load in an integrated circuit |
-
1992
- 1992-12-01 JP JP4321741A patent/JP2776709B2/ja not_active Expired - Lifetime
-
1993
- 1993-11-30 US US08/159,229 patent/US5434499A/en not_active Expired - Fee Related
- 1993-12-01 DE DE69312876T patent/DE69312876T2/de not_active Expired - Fee Related
- 1993-12-01 KR KR1019930026014A patent/KR0131568B1/ko not_active IP Right Cessation
- 1993-12-01 EP EP93119388A patent/EP0600475B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0600475A3 (en) | 1995-01-25 |
| DE69312876T2 (de) | 1998-03-19 |
| EP0600475B1 (en) | 1997-08-06 |
| US5434499A (en) | 1995-07-18 |
| KR940017169A (ko) | 1994-07-26 |
| KR0131568B1 (ko) | 1998-10-01 |
| EP0600475A2 (en) | 1994-06-08 |
| JP2776709B2 (ja) | 1998-07-16 |
| DE69312876D1 (de) | 1997-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| JP2510996B2 (ja) | 単一利得緩衝増幅器 | |
| EP0463857A1 (en) | Emitter-grounded amplifier circuit with bias circuit | |
| JP3242932B2 (ja) | 温度補償増幅器 | |
| US4361816A (en) | Current mirror amplifiers with programmable gain | |
| JP2861346B2 (ja) | 電流ミラー回路 | |
| GB2263597A (en) | Bias current source for a mixed pnp-npn amplifier | |
| JPH04315207A (ja) | 電源回路 | |
| JP2776709B2 (ja) | 電流切換回路 | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| KR100232242B1 (ko) | 스위칭 브릿지 증폭기 | |
| JP2908298B2 (ja) | 可変利得増幅器 | |
| JP3194798B2 (ja) | クランプ機能付きスイッチ回路 | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| US7411441B2 (en) | Bias circuitry | |
| JP2885848B2 (ja) | ヒステリシス回路 | |
| JP3312640B2 (ja) | スイッチ回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JPS6211528B2 (ja) | ||
| JP3393450B2 (ja) | Ｍａｘ回路およびｍｉｎ回路 | |
| JPS62220010A (ja) | スイツチング電流発生回路 | |
| JPH029729B2 (ja) | ||
| JPH0559607B2 (ja) | ||
| JPS59139710A (ja) | 演算増幅回路 | |
| JPH05303439A (ja) | カレントミラー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980331 |