JP2908298B2 - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JP2908298B2 JP2908298B2 JP7317265A JP31726595A JP2908298B2 JP 2908298 B2 JP2908298 B2 JP 2908298B2 JP 7317265 A JP7317265 A JP 7317265A JP 31726595 A JP31726595 A JP 31726595A JP 2908298 B2 JP2908298 B2 JP 2908298B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- terminal
- input terminal
- gain
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は利得を高速に可変に
切り換えることが可能な可変利得増幅器に関し、特に出
力オフセットを抑えた可変利得増幅器に関する。
切り換えることが可能な可変利得増幅器に関し、特に出
力オフセットを抑えた可変利得増幅器に関する。
【０００２】
【従来の技術】従来、可変利得増幅器において、増幅器
を通過する信号周波数の例えば１／１０程度の高速で利
得制御を必要とする場合は、図５に示すような構成の可
変利得増幅器が用いられていた。
を通過する信号周波数の例えば１／１０程度の高速で利
得制御を必要とする場合は、図５に示すような構成の可
変利得増幅器が用いられていた。
【０００３】図５を参照して、従来の可変利得増幅器
は、入力端子501、出力端子502、利得制御端子503、50
4、505、506、及び入力端子501と出力端子502の間に並
設され利得が互いに異なる複数の増幅器507、508、50
9、510を備えている。複数の増幅器507、508、509、510
は利得制御端子503〜506によりそれぞれ開閉（導通／非
導通）が制御されるスイッチＳＷ１〜ＳＷ４を介して一
つの電流源Ｉに接続されている。
は、入力端子501、出力端子502、利得制御端子503、50
4、505、506、及び入力端子501と出力端子502の間に並
設され利得が互いに異なる複数の増幅器507、508、50
9、510を備えている。複数の増幅器507、508、509、510
は利得制御端子503〜506によりそれぞれ開閉（導通／非
導通）が制御されるスイッチＳＷ１〜ＳＷ４を介して一
つの電流源Ｉに接続されている。
【０００４】利得制御端子503〜506のうちのいずれか一
つにＨighレベル（高レベル）が入力された場合、選択
された一つの増幅器（利得制御端子によりスイッチＳＷ
１〜ＳＷ４の一が閉成し電流源Ｉに接続された増幅器）
が作動して利得が定められる。
つにＨighレベル（高レベル）が入力された場合、選択
された一つの増幅器（利得制御端子によりスイッチＳＷ
１〜ＳＷ４の一が閉成し電流源Ｉに接続された増幅器）
が作動して利得が定められる。
【０００５】しかし、図５に示した従来の可変利得増幅
器では、利得を変化させることにより、動作する増幅器
が入れ替わるために、入力オフセットに利得が掛け合わ
された量の出力オフセットが生じる。
器では、利得を変化させることにより、動作する増幅器
が入れ替わるために、入力オフセットに利得が掛け合わ
された量の出力オフセットが生じる。
【０００６】例えば増幅器をバイポーラの差動増幅器で
構成し、増幅器507、508、509、510の利得が、それぞれ
0ｄＢ、8ｄＢ、16ｄＢ、24ｄＢであるとする。
構成し、増幅器507、508、509、510の利得が、それぞれ
0ｄＢ、8ｄＢ、16ｄＢ、24ｄＢであるとする。
【０００７】バイポーラトランジスタの順方向バイアス
電圧Ｖfの製造バラツキは±1mＶ程度見込まれ、入力オ
フセットとなる。
電圧Ｖfの製造バラツキは±1mＶ程度見込まれ、入力オ
フセットとなる。
【０００８】この場合、各設定利得に対して出力の最大
オフセットは、図６に示すようなものとなる。
オフセットは、図６に示すようなものとなる。
【０００９】すなわち、図５に示す増幅器507の最大オ
フセットは、±2.0mＶ（＝±（1mＶ−（−1mＶ））×0
ｄＢ）、増幅器507の最大オフセットは±5.0mＶ（＝±
（1mＶ−（−1mＶ））×8ｄＢ）、増幅器507の最大オフ
セットは±12.6mＶ（＝±（1mＶ−（−1mＶ））×16ｄ
Ｂ）、増幅器507の最大オフセットは±37.7mＶ（＝（±
1mＶ−（−1mＶ））×24ｄＢ）となる。
フセットは、±2.0mＶ（＝±（1mＶ−（−1mＶ））×0
ｄＢ）、増幅器507の最大オフセットは±5.0mＶ（＝±
（1mＶ−（−1mＶ））×8ｄＢ）、増幅器507の最大オフ
セットは±12.6mＶ（＝±（1mＶ−（−1mＶ））×16ｄ
Ｂ）、増幅器507の最大オフセットは±37.7mＶ（＝（±
1mＶ−（−1mＶ））×24ｄＢ）となる。
【００１０】従って、例えば、利得を16ｄＢに設定時の
出力オフセットが−12.6mＶ、24ｄＢに設定時の出力オ
フセットが＋37.7mＶの場合、この間の利得切り替え時
の出力オフセットは50.3mＶとなる。
出力オフセットが−12.6mＶ、24ｄＢに設定時の出力オ
フセットが＋37.7mＶの場合、この間の利得切り替え時
の出力オフセットは50.3mＶとなる。
【００１１】
【発明が解決しようとする課題】上記したように、利得
制御信号により複数の増幅器からある利得の増幅器を選
択して利得を調整する従来の可変利得増幅器では、利得
を切り替えた場合に、各々の増幅器が有する入力オフセ
ットが増幅され出力オフセットとなり、利得切り替え時
の最大出力オフセットは、最大利得時のプラス方向（ま
たはマイナス方向）の最大の出力オフセットと最大利得
の次に大きな利得のマイナス方向（またはプラス方向）
最大の出力オフセットとの和となり、このため利得切替
時に非常に大きな出力オフセットが現われるという問題
を有する。
制御信号により複数の増幅器からある利得の増幅器を選
択して利得を調整する従来の可変利得増幅器では、利得
を切り替えた場合に、各々の増幅器が有する入力オフセ
ットが増幅され出力オフセットとなり、利得切り替え時
の最大出力オフセットは、最大利得時のプラス方向（ま
たはマイナス方向）の最大の出力オフセットと最大利得
の次に大きな利得のマイナス方向（またはプラス方向）
最大の出力オフセットとの和となり、このため利得切替
時に非常に大きな出力オフセットが現われるという問題
を有する。
【００１２】従って、本発明は上記問題点に鑑みてなさ
れたものであって、高速で利得を切り換え可能であると
共に出力オフセットを低減する増幅器を提供することを
目的とする。
れたものであって、高速で利得を切り換え可能であると
共に出力オフセットを低減する増幅器を提供することを
目的とする。
【００１３】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、入力端子と、出力端子と、入力端をとも
に前記入力端子に接続し出力端をともに出力端子に接続
してなる利得の異なる複数の増幅器（Ｎ個、但しＮは２
以上の所定の整数）と、前記利得の異なる複数の増幅器
の活性化を制御する複数の制御入力端子と、を備え、前
記複数の制御入力端子のうち第１の制御入力端子は対応
する利得の最も小さな第１の増幅器を制御し、第２の制
御入力端子は前記第１の増幅器と前記第１の増幅器の次
に利得の小さな第２の増幅器とを制御し、第Ｎ番の制御
入力端子は前記第１の増幅器から第Ｎ番目に利得の小さ
な第Ｎの増幅器までを制御するという具合に構成されて
なることを特徴とする可変利得増幅器を提供する。
め、本発明は、入力端子と、出力端子と、入力端をとも
に前記入力端子に接続し出力端をともに出力端子に接続
してなる利得の異なる複数の増幅器（Ｎ個、但しＮは２
以上の所定の整数）と、前記利得の異なる複数の増幅器
の活性化を制御する複数の制御入力端子と、を備え、前
記複数の制御入力端子のうち第１の制御入力端子は対応
する利得の最も小さな第１の増幅器を制御し、第２の制
御入力端子は前記第１の増幅器と前記第１の増幅器の次
に利得の小さな第２の増幅器とを制御し、第Ｎ番の制御
入力端子は前記第１の増幅器から第Ｎ番目に利得の小さ
な第Ｎの増幅器までを制御するという具合に構成されて
なることを特徴とする可変利得増幅器を提供する。
【００１４】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に説明する。
して以下に説明する。
【００１５】図１に、本発明の第１の実施形態に係る可
変利得増幅器の構成を示す。
変利得増幅器の構成を示す。
【００１６】図１を参照して、本実施形態に係る可変利
得増幅器は、入力端子101、出力端子102、利得制御端子
103、104、105、106、入力端子101、出力端子102の間に
並設され、互いに利得の異なる複数の増幅器107、108、
109、110を備えている。
得増幅器は、入力端子101、出力端子102、利得制御端子
103、104、105、106、入力端子101、出力端子102の間に
並設され、互いに利得の異なる複数の増幅器107、108、
109、110を備えている。
【００１７】入力端子101は各々の増幅器107、108、10
9、110の入力端子となり、出力端子102は各々の増幅器1
07、108、109、110の出力端子となっている。
9、110の入力端子となり、出力端子102は各々の増幅器1
07、108、109、110の出力端子となっている。
【００１８】そして、利得制御端子106は増幅器107に接
続され、利得制御端子105は増幅器107、108に接続さ
れ、利得制御端子104は増幅器107、108、109に接続さ
れ、利得制御端子103は増幅器107、108、109、110に接
続されている。
続され、利得制御端子105は増幅器107、108に接続さ
れ、利得制御端子104は増幅器107、108、109に接続さ
れ、利得制御端子103は増幅器107、108、109、110に接
続されている。
【００１９】例えば各々の増幅器107、108、109、110の
利得をそれぞれ0ｄＢ、3.5ｄＢ、11.6ｄＢ、19.6ｄＢと
すると、利得制御端子106をＨighレベルとすることによ
り増幅器107が選択され利得は0ｄＢとなり、利得制御端
子105をＨighレベルとすることにより増幅器107と108と
が選択され利得は8ｄＢ（0ｄＢ＋3.5ｄＢ＝1倍＋1.5倍
＝2.5倍）となり、利得制御端子104をＨighレベルとす
ることにより増幅器107、108及び109が選択され利得は1
6ｄＢ（0ｄＢ＋3.5ｄＢ＋11.6ｄＢ＝1倍＋1.5倍＋3.8倍
＝6.3倍）となり、利得制御端子103をＨighレベルとす
ることにより増幅器107、108、109及び110が選択され利
得は24ｄＢ（0ｄＢ＋3.5ｄＢ＋11.6ｄＢ＋19.6dＢ＝1倍
＋1.5倍＋3.8倍＋9.5倍＝15.8倍）となり、これによ
り、図５の従来の可変利得増幅器と同様の利得を実現で
きる。
利得をそれぞれ0ｄＢ、3.5ｄＢ、11.6ｄＢ、19.6ｄＢと
すると、利得制御端子106をＨighレベルとすることによ
り増幅器107が選択され利得は0ｄＢとなり、利得制御端
子105をＨighレベルとすることにより増幅器107と108と
が選択され利得は8ｄＢ（0ｄＢ＋3.5ｄＢ＝1倍＋1.5倍
＝2.5倍）となり、利得制御端子104をＨighレベルとす
ることにより増幅器107、108及び109が選択され利得は1
6ｄＢ（0ｄＢ＋3.5ｄＢ＋11.6ｄＢ＝1倍＋1.5倍＋3.8倍
＝6.3倍）となり、利得制御端子103をＨighレベルとす
ることにより増幅器107、108、109及び110が選択され利
得は24ｄＢ（0ｄＢ＋3.5ｄＢ＋11.6ｄＢ＋19.6dＢ＝1倍
＋1.5倍＋3.8倍＋9.5倍＝15.8倍）となり、これによ
り、図５の従来の可変利得増幅器と同様の利得を実現で
きる。
【００２０】図１に示す本実施形態の可変利得増幅器
を、バイポーラトランジスタを用いた差動増幅器で構成
した場合の回路構成の一例を図２に示す。
を、バイポーラトランジスタを用いた差動増幅器で構成
した場合の回路構成の一例を図２に示す。
【００２１】［実施形態１］図２を参照して、本実施形
態は、一側端子が共に電源201に接続され抵抗値が同一
の二つの抵抗（共通負荷抵抗）202、203と、抵抗202の
他側端子にコレクタが接続され、ベースが入力端子218
に接続されるトランジスタ204と、抵抗203の他側端子に
コレクタが接続されると共に出力端子220に接続されベ
ースが基準電位端子219に接続されるトランジスタ205
と、トランジスタ204、205のエミッタ間に接続された抵
抗212よりなる差動対2-aと、同様にして接続された差動
トランジスタ対206、207と共通エミッタ抵抗213からな
る差動対2-bと、差動トランジスタ対208、209と共通エ
ミッタ抵抗214からなる差動対2-cと、差動トランジスタ
対210、211と共通エミッタ抵抗215からなる差動対2-d
と、を備えている。
態は、一側端子が共に電源201に接続され抵抗値が同一
の二つの抵抗（共通負荷抵抗）202、203と、抵抗202の
他側端子にコレクタが接続され、ベースが入力端子218
に接続されるトランジスタ204と、抵抗203の他側端子に
コレクタが接続されると共に出力端子220に接続されベ
ースが基準電位端子219に接続されるトランジスタ205
と、トランジスタ204、205のエミッタ間に接続された抵
抗212よりなる差動対2-aと、同様にして接続された差動
トランジスタ対206、207と共通エミッタ抵抗213からな
る差動対2-bと、差動トランジスタ対208、209と共通エ
ミッタ抵抗214からなる差動対2-cと、差動トランジスタ
対210、211と共通エミッタ抵抗215からなる差動対2-d
と、を備えている。
【００２２】さらに、接地された同一の電流値の電流源
216、217を備え、トランジスタ204のエミッタと電流源2
16との間に並設されてなる４つのスイッチ221、222、22
3、224と、トランジスタ205のエミッタと電流源217との
間に並設されてなる４つのスイッチ225、226、227、228
と、を備えている。
216、217を備え、トランジスタ204のエミッタと電流源2
16との間に並設されてなる４つのスイッチ221、222、22
3、224と、トランジスタ205のエミッタと電流源217との
間に並設されてなる４つのスイッチ225、226、227、228
と、を備えている。
【００２３】トランジスタ206のエミッタと電流源216と
の間に並設されてなる３つのスイッチ229、230、231
と、トランジスタ207のエミッタと電流源217との間に並
設されてなる３つのスイッチ232、233、234と、を備え
ている。
の間に並設されてなる３つのスイッチ229、230、231
と、トランジスタ207のエミッタと電流源217との間に並
設されてなる３つのスイッチ232、233、234と、を備え
ている。
【００２４】また、トランジスタ208のエミッタと電流
源216との間に並設されてなる２つのスイッチ235、236
と、トランジスタ209のエミッタと電流源217との間に並
設されてなるスイッチ237、238と、を備えている。
源216との間に並設されてなる２つのスイッチ235、236
と、トランジスタ209のエミッタと電流源217との間に並
設されてなるスイッチ237、238と、を備えている。
【００２５】そして、トランジスタ210のエミッタと電
流源216との間に挿入されたスイッチ239と、トランジス
タ211のエミッタと電流源217との間に挿入されたスイッ
チ240と、を備えている。
流源216との間に挿入されたスイッチ239と、トランジス
タ211のエミッタと電流源217との間に挿入されたスイッ
チ240と、を備えている。
【００２６】さらに、スイッチ221、225の開閉を制御す
る制御端子241と、スイッチ222、226、229、232の開閉
を制御する制御端子242と、スイッチ223、227、230、23
3、235、237の開閉を制御する制御端子243と、スイッチ
224、228、231、234、236、238、239、240の開閉を制御
する制御端子244と、を備えている。
る制御端子241と、スイッチ222、226、229、232の開閉
を制御する制御端子242と、スイッチ223、227、230、23
3、235、237の開閉を制御する制御端子243と、スイッチ
224、228、231、234、236、238、239、240の開閉を制御
する制御端子244と、を備えている。
【００２７】抵抗212、213、214、215の抵抗値は、各々
の差動対のみに電流源216、217の電流を流した場合に、
差動対2-a、差動対2-b、差動対2-c、差動対2-dの各々の
利得が0ｄＢ、3.5ｄＢ、11.6ｄＢ、19.6ｄＢとなるよう
な値とされている。
の差動対のみに電流源216、217の電流を流した場合に、
差動対2-a、差動対2-b、差動対2-c、差動対2-dの各々の
利得が0ｄＢ、3.5ｄＢ、11.6ｄＢ、19.6ｄＢとなるよう
な値とされている。
【００２８】制御端子241、242、243、244のいずれか一
つを選択することにより、制御端子が制御するスイッチ
に接続された差動対2-a〜2-dが増幅器として動作し、利
得が足し合わされ、0ｄＢ、8ｄＢ、16ｄＢ、24ｄＢの出
力が得られる。
つを選択することにより、制御端子が制御するスイッチ
に接続された差動対2-a〜2-dが増幅器として動作し、利
得が足し合わされ、0ｄＢ、8ｄＢ、16ｄＢ、24ｄＢの出
力が得られる。
【００２９】前記従来の可変利得増幅器と同様に、トラ
ンジスタの順方向バイアス電圧Ｖfのバラツキが±1mＶ
とした場合、利得切り替えによる出力最大オフセット
は、図３に示すようなものとなる。
ンジスタの順方向バイアス電圧Ｖfのバラツキが±1mＶ
とした場合、利得切り替えによる出力最大オフセット
は、図３に示すようなものとなる。
【００３０】例えば、各増幅器の入力オフセットが一様
に、＋側に現れた場合を○印で示す。この場合の最大出
力オフセットは0ｄＢと24ｄＢとの間で利得を切り替え
た時、29.9mＶとなる。
に、＋側に現れた場合を○印で示す。この場合の最大出
力オフセットは0ｄＢと24ｄＢとの間で利得を切り替え
た時、29.9mＶとなる。
【００３１】また、図３において、利得19.6ｄＢの増幅
器のみが反対方向に最大出力オフセットを有する場合は
△印で示され、この場合の最大出力オフセットは16ｄＢ
と24ｄＢとの間で利得を切り替えた時で19.0mＶとな
る。
器のみが反対方向に最大出力オフセットを有する場合は
△印で示され、この場合の最大出力オフセットは16ｄＢ
と24ｄＢとの間で利得を切り替えた時で19.0mＶとな
る。
【００３２】そして、あらゆるバラツキの方向を考えた
最大出力オフセットは、○印で示した場合となり、略2
9.6mＶとなる。
最大出力オフセットは、○印で示した場合となり、略2
9.6mＶとなる。
【００３３】よって、本実施形態に係る増幅器の出力オ
フセットの最大値は、図５に示した前記従来の増幅器の
約60％と低減することができる。
フセットの最大値は、図５に示した前記従来の増幅器の
約60％と低減することができる。
【００３４】［実施形態２］図４に、本発明の第２の実
施形態に係る回路構成を示す。
施形態に係る回路構成を示す。
【００３５】前記第１の実施形態では、差動増幅器がス
イッチを介して２つの電流源に接続されていたが、本実
施形態においては、差動増幅器4-aはスイッチ424、42
5、426、427を介して電流源420に、差動増幅器4-bはス
イッチ428、429、430を介して電流源420に、差動増幅器
4-cはスイッチ431、432を介して電流源420に、差動増幅
器4-dはスイッチ433を介して電流源420に接続されてい
る。より詳細には差動増幅器4-aは、電源端子に抵抗40
2、403を介してコレクタが接続された差動対トランジス
タとエミッタが抵抗412、413を介して共通接続され、抵
抗412、413の接続点が並列に接続されたスイッチ424〜4
27を介して電流源420に接続されて構成されている。制
御端子428はスイッチ424の開閉を制御し、制御端子429
はスイッチ425、428の開閉を制御し、制御端子430はス
イッチ426、429、431の開閉を制御し、制御端子431はス
イッチ427、430、432、433の開閉を制御する。
イッチを介して２つの電流源に接続されていたが、本実
施形態においては、差動増幅器4-aはスイッチ424、42
5、426、427を介して電流源420に、差動増幅器4-bはス
イッチ428、429、430を介して電流源420に、差動増幅器
4-cはスイッチ431、432を介して電流源420に、差動増幅
器4-dはスイッチ433を介して電流源420に接続されてい
る。より詳細には差動増幅器4-aは、電源端子に抵抗40
2、403を介してコレクタが接続された差動対トランジス
タとエミッタが抵抗412、413を介して共通接続され、抵
抗412、413の接続点が並列に接続されたスイッチ424〜4
27を介して電流源420に接続されて構成されている。制
御端子428はスイッチ424の開閉を制御し、制御端子429
はスイッチ425、428の開閉を制御し、制御端子430はス
イッチ426、429、431の開閉を制御し、制御端子431はス
イッチ427、430、432、433の開閉を制御する。
【００３６】本実施形態の構成を用いることによりスイ
ッチ回路が前記第１の実施形態と比べて半減し回路規模
の縮小が可能となる。
ッチ回路が前記第１の実施形態と比べて半減し回路規模
の縮小が可能となる。
【００３７】以上、本発明の実施形態としてバイポーラ
差動トランジスタの構成例を説明したが、本発明はバイ
ポーラトランジスタの構成にのみ限定されるものでな
く、例えばＭＯＳトランジスタ構成にも適用できること
は勿論である。
差動トランジスタの構成例を説明したが、本発明はバイ
ポーラトランジスタの構成にのみ限定されるものでな
く、例えばＭＯＳトランジスタ構成にも適用できること
は勿論である。
【００３８】
【発明の効果】以上説明したように、本発明の可変増幅
器は利得を切り替え時に生じる出力オフセットを小さく
する効果を有する。
器は利得を切り替え時に生じる出力オフセットを小さく
する効果を有する。
【図１】本発明の一実施形態に係る可変利得増幅器の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明の一実施形態に係る可変利得増幅器の増
幅器をバイポーラトランジスタの差動対で構成した回路
図である。
幅器をバイポーラトランジスタの差動対で構成した回路
図である。
【図３】図１に示す本発明の一実施例において各々の利
得における出力オフセットを説明するための図である。
得における出力オフセットを説明するための図である。
【図４】本発明の第２の実施形態に係る可変利得増幅器
の回路構成を示す図である。
の回路構成を示す図である。
【図５】従来の可変利得増幅器の構成を示すブロック図
である。
である。
【図６】図５の可変利得増幅器における各々の利得での
出力オフセットを示した図である。
出力オフセットを示した図である。
101 入力端子 102 出力端子 103、104、105、106 制御端子 201 電源 202、203 抵抗 204〜211 トランジスタ 212〜215 抵抗 216、217 電流源 218 入力端子 219 リファレンス端子 220 出力端子 221〜240 スイッチ 241〜244 制御端子 401 電源 402、403 抵抗 404〜411 トランジスタ 412〜419 抵抗 420 電流源 421 入力端子 422 リファレンス端子 423 出力端子 424〜427 スイッチ 428〜431 制御端子 501 入力端子 502 出力端子 503〜506 制御端子 507〜510 増幅器
Claims (3)
- 【請求項１】入力端子と、出力端子と、入力端をともに
前記入力端子に接続し出力端をともに出力端子に接続し
てなる利得の異なる複数の増幅器（Ｎ個、但しＮは２以
上の所定の整数）と、前記利得の異なる複数の増幅器の
活性化を制御する複数の制御入力端子と、を備え、 前記複数の制御入力端子のうち第１の制御入力端子は対
応する利得の最も小さな第１の増幅器を制御し、第２の
制御入力端子は前記第１の増幅器と前記第１の増幅器の
次に利得の小さな第２の増幅器とを制御し、第Ｎ番の制
御入力端子は前記第１の増幅器から第Ｎ番目に利得の小
さな第Ｎの増幅器までを制御するという具合に構成され
てなることを特徴とする可変利得増幅器。 - 【請求項２】前記制御入力端子の信号電位により開閉が
制御されるスイッチ群を前記増幅器と電源端子との間に
備え、 前記第１の制御入力端子に入力された制御信号により前
記第１の増幅器に対応して設けられた第１のスイッチが
閉成して前記第１の増幅器が作動し、 前記第２の制御入力端子に入力された制御信号により前
記第１のスイッチが閉成されると共に前記第２の増幅器
に対応して設けられた第２のスイッチが閉成して前記第
１の増幅器及び前記第２の増幅器が作動し、さらに、 前記第Ｎの制御入力端子に入力された制御信号により前
記第１のスイッチから前記第Ｎの増幅器に対応して設け
られた第Ｎのスイッチが同時に閉成して前記第１の増幅
器から前記第Ｎの増幅器が同時に作動することを特徴と
する請求項１記載の可変利得増幅器。 - 【請求項３】前記複数の増幅器が、第１の電源端子と第
２の電源端子との間に並列に接続され、前記第１の電源
端子に共通の負荷素子を介して第１の信号端子が接続さ
れると共に、第２の信号端子同士が抵抗を介して接続さ
れた複数の差動対トランジスタを含み、 前記差動対トランジスタの制御端子には少なくとも前記
入力端子からの入力信号が印加され前記負荷素子による
電圧降下を信号として前記出力端子に取り出すように構
成され、 前記複数の差動増幅器の前記第２の信号端子が前記制御
入力端子により開閉が制御されるスイッチ群を介して共
通の定電流源に接続されてなることを特徴とする請求項
１記載の可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7317265A JP2908298B2 (ja) | 1995-11-10 | 1995-11-10 | 可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7317265A JP2908298B2 (ja) | 1995-11-10 | 1995-11-10 | 可変利得増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09135129A JPH09135129A (ja) | 1997-05-20 |
| JP2908298B2 true JP2908298B2 (ja) | 1999-06-21 |
Family
ID=18086315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7317265A Expired - Fee Related JP2908298B2 (ja) | 1995-11-10 | 1995-11-10 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2908298B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7065155B2 (en) * | 2000-12-22 | 2006-06-20 | Atheros Communications, Inc. | Method and apparatus for a transceiver having a constant power output |
| JP2005117469A (ja) * | 2003-10-09 | 2005-04-28 | Sharp Corp | 電流切り替え回路、増幅器、携帯端末 |
| CN102780463B (zh) * | 2012-07-25 | 2017-02-08 | 哈尔滨理工大学 | 线性放大器高压级联装置及方法 |
-
1995
- 1995-11-10 JP JP7317265A patent/JP2908298B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09135129A (ja) | 1997-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100310405B1 (ko) | 이득제어증폭기및그제어방법 | |
| JPH08102628A (ja) | 差動増幅回路 | |
| EP0255172B1 (en) | Switching circuit with hysteresis | |
| US4982192A (en) | Digital-to-analog converter having common adjustment means | |
| US4361816A (en) | Current mirror amplifiers with programmable gain | |
| US6242983B1 (en) | Control circuit of variable current source in programmable gain amplifier | |
| JP2908298B2 (ja) | 可変利得増幅器 | |
| US6288660B1 (en) | BiCMOS circuit for controlling a bipolar current source | |
| US4767979A (en) | Switching circuit device using current mirror circuits | |
| EP0496449B1 (en) | Switching bridge amplifier | |
| US6265909B1 (en) | Three-valued switching circuit | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| WO1990016114A1 (en) | Digital to analog converters | |
| JP2776709B2 (ja) | 電流切換回路 | |
| JPH1117470A (ja) | 電子ボリューム | |
| JPH0746764B2 (ja) | 増幅器 | |
| JPS6382119A (ja) | コンパレ−タ | |
| JP3552434B2 (ja) | 遅延回路 | |
| JPH0519323B2 (ja) | ||
| US3900745A (en) | Waveform generator | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JPH0715250A (ja) | 増幅回路 | |
| JPS59147514A (ja) | 利得可変増幅回路 | |
| JPH0413693Y2 (ja) | ||
| JP4147625B2 (ja) | ボリウム装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980723 |
|
| LAPS | Cancellation because of no payment of annual fees |