JPH0746764B2 - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH0746764B2 JPH0746764B2 JP59141195A JP14119584A JPH0746764B2 JP H0746764 B2 JPH0746764 B2 JP H0746764B2 JP 59141195 A JP59141195 A JP 59141195A JP 14119584 A JP14119584 A JP 14119584A JP H0746764 B2 JPH0746764 B2 JP H0746764B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- transistors
- amplifier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は、オフセットを加減可能にした差動増幅器に
関する。
関する。
従来の技術 従来、半導体集積回路で構成される増幅器は、第５図に
示すような差動増幅器を用いて構成される。すなわち、
一対のトランジスタ２、４のエミッタを共通化し、この
エミッタと接地ラインとの間に定電流源６を設置して差
動増幅器を構成し、各トランジスタ２、４のベースに
は、増幅すべき信号または出力側からの帰還信号などを
加える入力端子８、10が形成されている。
示すような差動増幅器を用いて構成される。すなわち、
一対のトランジスタ２、４のエミッタを共通化し、この
エミッタと接地ラインとの間に定電流源６を設置して差
動増幅器を構成し、各トランジスタ２、４のベースに
は、増幅すべき信号または出力側からの帰還信号などを
加える入力端子８、10が形成されている。
この差動増幅器の各トランジスタ２、４のコレクタ側に
は、能動負荷としてトランジスタ12、14および抵抗16、
18から構成されるカレントミラー回路が設置されてい
る。
は、能動負荷としてトランジスタ12、14および抵抗16、
18から構成されるカレントミラー回路が設置されてい
る。
そして、差動増幅器の出力は、トランジスタ４のコレク
タ側から取り出されてトランジスタ20のベースに加えら
れる。トランジスタ20のコレクタと接地ライン（GND）
との間には、抵抗22が接続され、この抵抗22によってト
ランジスタ20のコレクタに発生する増幅出力が、出力端
子24から取り出されるようになっている。
タ側から取り出されてトランジスタ20のベースに加えら
れる。トランジスタ20のコレクタと接地ライン（GND）
との間には、抵抗22が接続され、この抵抗22によってト
ランジスタ20のコレクタに発生する増幅出力が、出力端
子24から取り出されるようになっている。
この増幅器において、オフセットを可変は、入力端子
８、10に加えられる入力電圧VIN1、VIN2を変化によって
与えられる。
８、10に加えられる入力電圧VIN1、VIN2を変化によって
与えられる。
発明が解決しようとする問題点 このような増幅器において、入力電圧VIN1、VIN2を一定
にしてオフセットを可変することは不可能であり、しか
も、入力電圧VIN1、VIN2の何れかに対応して高精度の出
力電圧を発生させることは非常に厄介であり、回路構成
上、高価になるとともに、信頼性についても低いものと
なる。
にしてオフセットを可変することは不可能であり、しか
も、入力電圧VIN1、VIN2の何れかに対応して高精度の出
力電圧を発生させることは非常に厄介であり、回路構成
上、高価になるとともに、信頼性についても低いものと
なる。
そこで、この発明は、入力電圧の変化を伴うことなく、
所望のオフセットの設定を可能にした増幅器を提供する
ことを目的とする。
所望のオフセットの設定を可能にした増幅器を提供する
ことを目的とする。
問題点を解決するための手段 この発明の増幅器は、第１図に例示するように、エミッ
タを共通にした第１および第２のトランジスタ（トラン
ジスタ２、４）からなる差動対のエミッタ側に定電流源
（６）を接続し、前記第１のトランジスタのベースに第
１の入力、前記第２のトランジスタのベースに第２の入
力を受けて増幅する差動増幅器と、前記第１のトランジ
スタのコレクタ側にベース・コレクタを共通にした第３
のトランジスタ（トランジスタ12）を接続し、前記第２
のトランジスタのコレクタ側にベースを前記第３のトラ
ンジスタのベースに共通に接続してなる第４のトランジ
スタ（トランジスタ14）を接続し、前記第３及び第４の
エミッタは電源側に接続されたカレントミラー回路と、
このカレントミラー回路の前記第３のトランジスタに対
し、ベースを共通にするとともに、電源とエミッタ側に
第１の抵抗（抵抗281、282・・・28N）を介挿して並列
に接続された１または複数の第５のトランジスタ（トラ
ンジスタ261、262・・・26N）と、この第５のトランジ
スタのエミッタと基準電位点との間に第２の抵抗（32）
を介して接続され、ベースに加えられるベース入力に応
じて電流を前記第５のトランジスタのエミッタ側から前
記基準電位点側に引き込んで前記第５のトランジスタに
流れる電流を制御して前記差動増幅器に任意のオフセッ
トを設定する第６のトランジスタ（30）とを備えて、前
記差動増幅器の前記第１または第２のトランジスタを通
して増幅出力を取り出すことを特徴とする。
タを共通にした第１および第２のトランジスタ（トラン
ジスタ２、４）からなる差動対のエミッタ側に定電流源
（６）を接続し、前記第１のトランジスタのベースに第
１の入力、前記第２のトランジスタのベースに第２の入
力を受けて増幅する差動増幅器と、前記第１のトランジ
スタのコレクタ側にベース・コレクタを共通にした第３
のトランジスタ（トランジスタ12）を接続し、前記第２
のトランジスタのコレクタ側にベースを前記第３のトラ
ンジスタのベースに共通に接続してなる第４のトランジ
スタ（トランジスタ14）を接続し、前記第３及び第４の
エミッタは電源側に接続されたカレントミラー回路と、
このカレントミラー回路の前記第３のトランジスタに対
し、ベースを共通にするとともに、電源とエミッタ側に
第１の抵抗（抵抗281、282・・・28N）を介挿して並列
に接続された１または複数の第５のトランジスタ（トラ
ンジスタ261、262・・・26N）と、この第５のトランジ
スタのエミッタと基準電位点との間に第２の抵抗（32）
を介して接続され、ベースに加えられるベース入力に応
じて電流を前記第５のトランジスタのエミッタ側から前
記基準電位点側に引き込んで前記第５のトランジスタに
流れる電流を制御して前記差動増幅器に任意のオフセッ
トを設定する第６のトランジスタ（30）とを備えて、前
記差動増幅器の前記第１または第２のトランジスタを通
して増幅出力を取り出すことを特徴とする。
作用 差動増幅器には能動負荷としてカレントミラー回路が設
置され、このカレントミラー回路の出力側トランジスタ
にベースを共通にして並列に接続された１または複数の
第１のトランジスタが設置されている。即ち、第１のト
ランジスタは、差動増幅器の能動負荷であるカレントミ
ラー回路と共動関係にある。
置され、このカレントミラー回路の出力側トランジスタ
にベースを共通にして並列に接続された１または複数の
第１のトランジスタが設置されている。即ち、第１のト
ランジスタは、差動増幅器の能動負荷であるカレントミ
ラー回路と共動関係にある。
そして、この第１のトランジスタの動作を制御するため
の第２のトランジスタが設置され、この第２のトランジ
スタのベースに加えられるベース入力に応じて第１のト
ランジスタの動作を制御することで、差動増幅器には任
意のオフセットが設定される。
の第２のトランジスタが設置され、この第２のトランジ
スタのベースに加えられるベース入力に応じて第１のト
ランジスタの動作を制御することで、差動増幅器には任
意のオフセットが設定される。
実施例 以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第１図はこの発明の増幅器の実施例を示し、第５図に示
す増幅器と同一部分には同一符号を付してある。
す増幅器と同一部分には同一符号を付してある。
エミッタが共通に接続された第１および第２のトランジ
スタ２、４で構成される差動増幅器に対して、第３のト
ランジスタ12、第４のトランジスタ14および抵抗16、18
でカレントミラー回路が能動負荷として接続されてい
る。このカレントミラー回路に対して共動関係を有する
１または２以上の第５のトランジスタ261、262・・・26
Nおよび第１の抵抗281、282・・・28Nが並列に接続され
ている。すなわち、各トランジスタ261、262・・・26N
のベースは、トランジスタ14のベースと共通に接続さ
れ、また、各抵抗281、282・・・28Nも並列に接続され
ている。
スタ２、４で構成される差動増幅器に対して、第３のト
ランジスタ12、第４のトランジスタ14および抵抗16、18
でカレントミラー回路が能動負荷として接続されてい
る。このカレントミラー回路に対して共動関係を有する
１または２以上の第５のトランジスタ261、262・・・26
Nおよび第１の抵抗281、282・・・28Nが並列に接続され
ている。すなわち、各トランジスタ261、262・・・26N
のベースは、トランジスタ14のベースと共通に接続さ
れ、また、各抵抗281、282・・・28Nも並列に接続され
ている。
そして、トランジスタ261、262・・・26Nのエミッタと
接地ラインとの間には、トランジスタ261、262・・・26
Nをカットオフ状態に切換えるスイッチング回路として
の第６のトランジスタ30が第２の抵抗32を介して設置さ
れ、このトランジスタ30のベースには、抵抗34を介して
制御入力端子36が形成され、スイッチング入力が加えら
れる。
接地ラインとの間には、トランジスタ261、262・・・26
Nをカットオフ状態に切換えるスイッチング回路として
の第６のトランジスタ30が第２の抵抗32を介して設置さ
れ、このトランジスタ30のベースには、抵抗34を介して
制御入力端子36が形成され、スイッチング入力が加えら
れる。
以上の構成において、動作を説明する。
入力端子８には第２図のＡに示す入力電圧VIN1、VIN2が
加えられ、入力端子10には第２図のＢに示す入力電圧V
IN2（＝VIN1）が与えられた場合において、第２図のＣ
に示すパルスC1が加えられると、トランジスタ30が導通
する。パルスC1のレベルは、トランジスタ30を導通状態
にするための電圧値、例えば、ダイオード電圧VF以上に
設定するものとする。
加えられ、入力端子10には第２図のＢに示す入力電圧V
IN2（＝VIN1）が与えられた場合において、第２図のＣ
に示すパルスC1が加えられると、トランジスタ30が導通
する。パルスC1のレベルは、トランジスタ30を導通状態
にするための電圧値、例えば、ダイオード電圧VF以上に
設定するものとする。
トランジスタ２のコレクタ側にはトランジスタ12および
抵抗16の直列回路、トランジスタ４のコレクタ側にはト
ランジスタ14および抵抗18の直列回路がそれぞれ直列に
接続され、トランジスタ14および抵抗18にはトランジス
タ261、262・・・26Nを介して抵抗281、282・・・28Nが
並列に接続され、しかも、トランジスタ261、262・・・
26Nのベースはトランジスタ14のベースと共通化され、
トランジスタ12と電流ミラー回路を構成している。した
がって、トランジスタ２、４からなる差動対は、これら
の接続関係を持つトランジスタ12、14、261、262・・・
26Nおよび抵抗16、18、281、282・・・28Nを負荷として
平衡関係に設定されている。
抵抗16の直列回路、トランジスタ４のコレクタ側にはト
ランジスタ14および抵抗18の直列回路がそれぞれ直列に
接続され、トランジスタ14および抵抗18にはトランジス
タ261、262・・・26Nを介して抵抗281、282・・・28Nが
並列に接続され、しかも、トランジスタ261、262・・・
26Nのベースはトランジスタ14のベースと共通化され、
トランジスタ12と電流ミラー回路を構成している。した
がって、トランジスタ２、４からなる差動対は、これら
の接続関係を持つトランジスタ12、14、261、262・・・
26Nおよび抵抗16、18、281、282・・・28Nを負荷として
平衡関係に設定されている。
ここで、トランジスタ261、262・・・26Nがトランジス
タ14とともに導通状態にある場合において、第２図のＡ
およびＢに示すように、等しいレベルＶの入力電圧
VIN1、VIN2が与えられているとき、出力端子24に発生す
る出力V0のレベルは零とする。
タ14とともに導通状態にある場合において、第２図のＡ
およびＢに示すように、等しいレベルＶの入力電圧
VIN1、VIN2が与えられているとき、出力端子24に発生す
る出力V0のレベルは零とする。
そこで、パルスC1が制御入力端子36に加えられると、そ
のＨレベル区間でトランジスタ30が導通状態となる。ト
ランジスタ30が導通すると、トランジスタ261、262・・
・26Nのエミッタはトランジスタ30を介して接地され、
その結果、トランジスタ261、262・・・26Nはカットオ
フ状態に移行する。即ち、トランジスタ４のコレクタ側
の負荷は、トランジスタ261、262・・・26Nのカットオ
フ状態への移行により、トランジスタ14および抵抗18の
みとなり、トランジスタ14側の負荷が増大し、かつ、オ
フセットが生じることになる。
のＨレベル区間でトランジスタ30が導通状態となる。ト
ランジスタ30が導通すると、トランジスタ261、262・・
・26Nのエミッタはトランジスタ30を介して接地され、
その結果、トランジスタ261、262・・・26Nはカットオ
フ状態に移行する。即ち、トランジスタ４のコレクタ側
の負荷は、トランジスタ261、262・・・26Nのカットオ
フ状態への移行により、トランジスタ14および抵抗18の
みとなり、トランジスタ14側の負荷が増大し、かつ、オ
フセットが生じることになる。
ここで、オフセットとは、入力電圧VIN1、VIN2にレベル
差がない場合にも、増幅器の特性により、出力V0が生じ
る現象をいい、その場合、入力レベルを同一にした場合
の出力電圧の値を出力オフセット値、同一レベルの出力
電圧が得られる入力電圧のレベル差を入力オフセット値
という。
差がない場合にも、増幅器の特性により、出力V0が生じ
る現象をいい、その場合、入力レベルを同一にした場合
の出力電圧の値を出力オフセット値、同一レベルの出力
電圧が得られる入力電圧のレベル差を入力オフセット値
という。
パルスC1が制御入力端子36に加えられたとき、出力V
0は、第２図のＤに示すように、出力D1が発生し、その
レベルは出力オフセット値を表す。
0は、第２図のＤに示すように、出力D1が発生し、その
レベルは出力オフセット値を表す。
また、入力端子10に加えられている入力電圧VIN1をΔV
INだけ低下させたとする。即ち、入力電圧VIN1、VIN2に
レベル差ΔVINとして例えば、18mVを与えたとき、第２
図のＤに示すように、出力D2が発生する。このとき、制
御入力端子36にパルスC1を与えてトランジスタ30を導通
状態に移行させ、トランジスタ261、262・・・26Nをカ
ットオフ状態に移行させても、出力V0に変化を生じな
い。この場合、入力オフセット値はΔVINとなる。
INだけ低下させたとする。即ち、入力電圧VIN1、VIN2に
レベル差ΔVINとして例えば、18mVを与えたとき、第２
図のＤに示すように、出力D2が発生する。このとき、制
御入力端子36にパルスC1を与えてトランジスタ30を導通
状態に移行させ、トランジスタ261、262・・・26Nをカ
ットオフ状態に移行させても、出力V0に変化を生じな
い。この場合、入力オフセット値はΔVINとなる。
以上の関係から明らかなように、入力電圧VIN1、VIN2を
一定レベルに設定した場合にも、トランジスタ30を導通
させてトランジスタ261、262・・・26Nをカットオフ状
態に移行させることにより、差動増幅器に入力オフセッ
ト電圧としてΔVINを設定できることが分かる。
一定レベルに設定した場合にも、トランジスタ30を導通
させてトランジスタ261、262・・・26Nをカットオフ状
態に移行させることにより、差動増幅器に入力オフセッ
ト電圧としてΔVINを設定できることが分かる。
この実施例において、抵抗281、282・・・28Nは、第３
図に示すように、単一の抵抗28に置き換えても良く、ま
た、図示しないが、トランジスタ261、262・・・26Nも
単一のトランジスタに置き換えても良い。
図に示すように、単一の抵抗28に置き換えても良く、ま
た、図示しないが、トランジスタ261、262・・・26Nも
単一のトランジスタに置き換えても良い。
また、第４図に示すように、各トランジスタ261、262・
・・26Nを独立させるとともに、各トランジスタ261、26
2・・・26Nに対して個別にカットオフ状態に切換えるト
ランジスタ30、抵抗32、34からなるスイッチング回路を
設置し、各トランジスタ261、262・・・26Nのベースに
制御入力端子361、362・・・36Nの１または２以上から
制御入力電圧VC1、VC1・・・VCNを選択的に加えてトラ
ンジスタ261、262・・・26Nの１または２以上を選択的
にカットオフ状態に切換えるようにしても良い。このよ
うにすれば、トランジスタ261、262・・・26Nの選択的
な導通によってオフセット値を任意に可変することがで
きる。
・・26Nを独立させるとともに、各トランジスタ261、26
2・・・26Nに対して個別にカットオフ状態に切換えるト
ランジスタ30、抵抗32、34からなるスイッチング回路を
設置し、各トランジスタ261、262・・・26Nのベースに
制御入力端子361、362・・・36Nの１または２以上から
制御入力電圧VC1、VC1・・・VCNを選択的に加えてトラ
ンジスタ261、262・・・26Nの１または２以上を選択的
にカットオフ状態に切換えるようにしても良い。このよ
うにすれば、トランジスタ261、262・・・26Nの選択的
な導通によってオフセット値を任意に可変することがで
きる。
発明の効果 以上説明したように、この発明によれば、入力電圧の変
化を伴うことなく、差動増幅器に任意のオフセットの設
定および制御を行うことができ、しかも、そのオフセッ
トの設定および制御は差動増幅器の能動負荷であるカレ
ントミラー回路に並設された１または複数の第１のトラ
ンジスタの動作を第２のトランジスタで制御するため、
極めて簡単な構成で実現できることから、製造コストの
低減をも図ることができる。
化を伴うことなく、差動増幅器に任意のオフセットの設
定および制御を行うことができ、しかも、そのオフセッ
トの設定および制御は差動増幅器の能動負荷であるカレ
ントミラー回路に並設された１または複数の第１のトラ
ンジスタの動作を第２のトランジスタで制御するため、
極めて簡単な構成で実現できることから、製造コストの
低減をも図ることができる。
第１図はこの発明の増幅器の実施例を示す回路図、第２
図はその動作を示す説明図、第３図および第４図はこの
発明の増幅器の他の実施例を示す回路図、第５図は従来
の増幅器を示す回路図である。 ２……第１のトランジスタ ４……第２のトランジスタ ６……定電流源 12……第３のトランジスタ 14……第４のトランジスタ 261、262・・・26N……第５のトランジスタ 281、282・・・28N……第１の抵抗 30……第６のトランジスタ 32……第２の抵抗
図はその動作を示す説明図、第３図および第４図はこの
発明の増幅器の他の実施例を示す回路図、第５図は従来
の増幅器を示す回路図である。 ２……第１のトランジスタ ４……第２のトランジスタ ６……定電流源 12……第３のトランジスタ 14……第４のトランジスタ 261、262・・・26N……第５のトランジスタ 281、282・・・28N……第１の抵抗 30……第６のトランジスタ 32……第２の抵抗
Claims (1)
- 【請求項１】エミッタを共通にした第１および第２のト
ランジスタからなる差動対のエミッタ側に定電流源を接
続し、前記第１のトランジスタのベースに第１の入力、
前記第２のトランジスタのベースに第２の入力を受けて
増幅する差動増幅器と、 前記第１のトランジスタのコレクタ側にベース・コレク
タを共通にした第３のトランジスタを接続し、前記第２
のトランジスタのコレクタ側にベースを前記第３のトラ
ンジスタのベースに共通に接続してなる第４のトランジ
スタを接続し、前記第３及び第４のエミッタは電源側に
接続されたカレントミラー回路と、 このカレントミラー回路の前記第３のトランジスタに対
し、ベースを共通にするとともに、電源とエミッタ側に
第１の抵抗を介挿して並列に接続された１または複数の
第５のトランジスタと、 この第５のトランジスタのエミッタと基準電位点との間
に第２の抵抗を介して接続され、ベースに加えられるベ
ース入力に応じて電流を前記第５のトランジスタのエミ
ッタ側から前記基準電位点側に引き込んで前記第５のト
ランジスタに流れる電流を制御して前記差動増幅器に任
意のオフセットを設定する第６のトランジスタと、 を備えて、前記差動増幅器の前記第１または第２のトラ
ンジスタを通して増幅出力を取り出すことを特徴とする
増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59141195A JPH0746764B2 (ja) | 1984-07-08 | 1984-07-08 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59141195A JPH0746764B2 (ja) | 1984-07-08 | 1984-07-08 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6120407A JPS6120407A (ja) | 1986-01-29 |
| JPH0746764B2 true JPH0746764B2 (ja) | 1995-05-17 |
Family
ID=15286364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59141195A Expired - Fee Related JPH0746764B2 (ja) | 1984-07-08 | 1984-07-08 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746764B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6292505A (ja) * | 1985-10-17 | 1987-04-28 | Yokogawa Electric Corp | 差動増幅回路 |
| US4754169A (en) * | 1987-04-24 | 1988-06-28 | American Telephone And Telegraph Company, At&T Bell Laboratories | Differential circuit with controllable offset |
| JP2674958B2 (ja) * | 1994-10-28 | 1997-11-12 | 日本電気アイシーマイコンシステム株式会社 | 差動増幅回路 |
| EP2342819B1 (en) | 2008-10-24 | 2013-08-21 | Saab AB | Cascode amplifier with increased linearity |
| CN106160681A (zh) * | 2015-03-30 | 2016-11-23 | 中航（重庆）微电子有限公司 | 一种自偏置cmos差分放大器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51123552A (en) * | 1975-04-22 | 1976-10-28 | Toshiba Corp | Transistor ciqcuit |
| JPS5775022A (en) * | 1980-10-29 | 1982-05-11 | Nec Corp | Comparator |
-
1984
- 1984-07-08 JP JP59141195A patent/JPH0746764B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51123552A (en) * | 1975-04-22 | 1976-10-28 | Toshiba Corp | Transistor ciqcuit |
| JPS5775022A (en) * | 1980-10-29 | 1982-05-11 | Nec Corp | Comparator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6120407A (ja) | 1986-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4274014A (en) | Switched current source for current limiting complementary symmetry inverter | |
| US4379268A (en) | Differential amplifier circuit | |
| JPH0570326B2 (ja) | ||
| US4109214A (en) | Unbalanced-to-balanced signal converter circuit | |
| KR900008159B1 (ko) | 차동증폭기 | |
| JPH0746764B2 (ja) | 増幅器 | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| KR920010238B1 (ko) | 증폭회로 | |
| GB2295288A (en) | Wideband constant impedance amplifiers | |
| JPH0324810B2 (ja) | ||
| JPH0287810A (ja) | 差動増幅回路 | |
| JPH03113613A (ja) | 広ダイナミックレンジ電流源回路 | |
| US5256983A (en) | Wide band amplifier | |
| JPH029729B2 (ja) | ||
| JPH0328585Y2 (ja) | ||
| JP2703953B2 (ja) | 電流増幅回路 | |
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JPS6167310A (ja) | Ａｇｃ増幅回路 | |
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JPH0715250A (ja) | 増幅回路 | |
| JPH0560688B2 (ja) | ||
| JPS6372209A (ja) | 演算増幅器 | |
| JPH0451094B2 (ja) | ||
| JPS6040737B2 (ja) | トランジスタ回路 | |
| JPH11136105A (ja) | 電圧比較回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |