JPH0715250A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH0715250A JPH0715250A JP5154842A JP15484293A JPH0715250A JP H0715250 A JPH0715250 A JP H0715250A JP 5154842 A JP5154842 A JP 5154842A JP 15484293 A JP15484293 A JP 15484293A JP H0715250 A JPH0715250 A JP H0715250A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- amplifier circuit
- current source
- load
- current sources
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】オフセット及びオフセットドリフトを低減させ
た増幅回路を提供すること。 【構成】電流源１，２と負荷３，４を共通にするｎ個の
複数の増幅回路５〜７が切り換えスイッチ８〜１０及び
結線１１〜１３を介して配線１４〜２９によって接続さ
れている。電流源１，２は、同じ電流値に設定するがラ
ンダムなバラツキが生じる。そこで、切り換えスイッチ
８〜１０で動作する増幅回路が選択された時、結線１１
〜１３によって、電流源１，２と負荷３，４の組み合せ
を順次入れ替える。 【効果】電流源のバラツキによって生じる直流オフセッ
トを、増幅回路の切り換え時に、電流源と負荷の組み合
せを変えることにより、交流信号に変換することで、電
流源によって生じるオフセットを低減させる。また、同
様に、オフセットドリフトも低減させる。
た増幅回路を提供すること。 【構成】電流源１，２と負荷３，４を共通にするｎ個の
複数の増幅回路５〜７が切り換えスイッチ８〜１０及び
結線１１〜１３を介して配線１４〜２９によって接続さ
れている。電流源１，２は、同じ電流値に設定するがラ
ンダムなバラツキが生じる。そこで、切り換えスイッチ
８〜１０で動作する増幅回路が選択された時、結線１１
〜１３によって、電流源１，２と負荷３，４の組み合せ
を順次入れ替える。 【効果】電流源のバラツキによって生じる直流オフセッ
トを、増幅回路の切り換え時に、電流源と負荷の組み合
せを変えることにより、交流信号に変換することで、電
流源によって生じるオフセットを低減させる。また、同
様に、オフセットドリフトも低減させる。
Description
【０００１】
【産業上の利用分野】本発明は、増幅回路に関し、特
に、直流バイアスの低オフセット及び、低オフセットド
リフトであることを備えた増幅回路に関する。
に、直流バイアスの低オフセット及び、低オフセットド
リフトであることを備えた増幅回路に関する。
【０００２】
【従来の技術】増幅回路において、特に、フィードバッ
クを有する制御回路に用いられる増幅回路は、オフセッ
トまたは、温度変化によるオフセットドリフトが、制御
信号に付加され、制御系において外乱として有害なもの
である。
クを有する制御回路に用いられる増幅回路は、オフセッ
トまたは、温度変化によるオフセットドリフトが、制御
信号に付加され、制御系において外乱として有害なもの
である。
【０００３】このため、増幅回路のオフセットまたは、
オフセットドリフトを少なくするため、増幅回路の入
力、出力において、可変抵抗器等を用いて調整する。あ
るいは、増幅回路を集積回路として作る場合にも、素子
の近接配置、抵抗のトリミングなどにより低オフセット
または、低オフセットドリフトとしている。
オフセットドリフトを少なくするため、増幅回路の入
力、出力において、可変抵抗器等を用いて調整する。あ
るいは、増幅回路を集積回路として作る場合にも、素子
の近接配置、抵抗のトリミングなどにより低オフセット
または、低オフセットドリフトとしている。
【０００４】
【発明が解決しようとする課題】前述の従来技術による
増幅回路は、オフセットを調整する時点での増幅回路の
環境、及び、素子特性値に合った調整がなされ、環境及
び素子特性の変化により、再びオフセットを生じること
となる。
増幅回路は、オフセットを調整する時点での増幅回路の
環境、及び、素子特性値に合った調整がなされ、環境及
び素子特性の変化により、再びオフセットを生じること
となる。
【０００５】また、集積回路で増幅回路を作り、集積回
路の特徴を用いて、近接配置をして低オフセット化を図
る場合でも、現状の集積回路技術においては、抵抗の相
対バラツキが数％程度、トランジスタのベース−エミッ
タ間電圧のバラツキが、数ｍＶ程度であり、十分なもの
ではない。
路の特徴を用いて、近接配置をして低オフセット化を図
る場合でも、現状の集積回路技術においては、抵抗の相
対バラツキが数％程度、トランジスタのベース−エミッ
タ間電圧のバラツキが、数ｍＶ程度であり、十分なもの
ではない。
【０００６】本発明の目的は、前記従来技術による増幅
回路の不具合を改善することであり、オフセット及びオ
フセットドリフトを低減させた増幅回路を提供すること
である。
回路の不具合を改善することであり、オフセット及びオ
フセットドリフトを低減させた増幅回路を提供すること
である。
【０００７】
【課題を解決するための手段】本発明による増幅回路
は、前述の目的を達成するために、複数の差動型の増幅
回路を、共通の負荷及び直流バイアス電流源に対して並
列に接続した回路であり、各々の増幅回路が１個ずつ切
り変わり動作し、さらに、各増幅回路によって、直流バ
イアスの流れる負荷と電流源の組み合せが入れ替わる。
これにより、出力に生じるオフセットが増幅回路を切り
変える毎に反転させ、平均化して低減させることを特徴
とする。
は、前述の目的を達成するために、複数の差動型の増幅
回路を、共通の負荷及び直流バイアス電流源に対して並
列に接続した回路であり、各々の増幅回路が１個ずつ切
り変わり動作し、さらに、各増幅回路によって、直流バ
イアスの流れる負荷と電流源の組み合せが入れ替わる。
これにより、出力に生じるオフセットが増幅回路を切り
変える毎に反転させ、平均化して低減させることを特徴
とする。
【０００８】
【作用】前記の特徴を有する増幅回路は、増幅回路を切
り変えることにより、出力に生じるオフセットが反転さ
れ、平均化してオフセットを低減させるため、環境条件
または素子特性が変化して、オフセット発生要因が増大
してもオフセット及びオフセットドリフトは低減され
る。
り変えることにより、出力に生じるオフセットが反転さ
れ、平均化してオフセットを低減させるため、環境条件
または素子特性が変化して、オフセット発生要因が増大
してもオフセット及びオフセットドリフトは低減され
る。
【０００９】さらに、これは、電流源をトランジスタと
抵抗器によって構成するような場合、つまり、複数の素
子によって構成した場合についても、オフセット要因
が、トランジスタ、あるいは抵抗器、あるいはその両方
であるように、複数に存在しても、電流源を要因とする
オフセットについては、いずれの場合にも、同様に有効
であり、オフセット及び、オフセットドリフトを低減す
ることが出来る。
抵抗器によって構成するような場合、つまり、複数の素
子によって構成した場合についても、オフセット要因
が、トランジスタ、あるいは抵抗器、あるいはその両方
であるように、複数に存在しても、電流源を要因とする
オフセットについては、いずれの場合にも、同様に有効
であり、オフセット及び、オフセットドリフトを低減す
ることが出来る。
【００１０】この様に本発明による増幅回路は、オフセ
ット及びオフセットドリフトを低減させることができ
る。
ット及びオフセットドリフトを低減させることができ
る。
【００１１】
【実施例】以下に、本発明の一実施例を図面を用いて詳
細に説明する。
細に説明する。
【００１２】図１は本発明による低オフセット及び低オ
フセットドリフトの増幅回路の構成を示すブロック図で
ある。
フセットドリフトの増幅回路の構成を示すブロック図で
ある。
【００１３】本実施例による増幅回路は、図１に示す如
く、電流源１、電流源２を共通のバイアス電源とし、ま
た、負荷３、負荷４を共通の負荷として、それらの間
に、ｎ個の複数の差動型の増幅回路５〜７が並列に、切
り換えスイッチ８〜１０、及び、結線１１〜１３を介し
て、配線１４〜２９によって接続されている。尚、増幅
回路５〜７は、増幅率、回路規模等が同一でも、あるい
は、異なっていても、本発明の効果を損なうことはな
い。負荷３及び負荷４は、基本的には同一の構成とする
が、電流源によるオフセット分を除いた他の回路による
オフセット成分を調整できる構成とし、調整することは
出来る。電流源１及び電流源２についても同一の構成と
するが、トリミング等による調整ができる構成であり、
配線２８及び配線２９を流れる電流がより均等になるよ
うに調整されたものでも構わない。電流源は、それを構
成する素子の複数の特性のバラツキ、経時変化、環境変
動による変化に対して、完全に等しくすることは困難で
あり、オフセット及びオフセットドリフトの要因となる
からである。増幅回路５〜７は切り換えスイッチ８〜１
０によって切り換えられ動作するが、常に、どれか１つ
だけが選択され、動作するものとする。但し、増幅回
路、切り換えスイッチ、結線等を同一にし、同一の動作
をするものを同時に選択することは構わない。しかし、
ここでは、そのような場合も１つの増幅回路として扱う
こととする。結線１１〜１３には、結線１１のタイプと
結線１２のタイプの２タイプある。
く、電流源１、電流源２を共通のバイアス電源とし、ま
た、負荷３、負荷４を共通の負荷として、それらの間
に、ｎ個の複数の差動型の増幅回路５〜７が並列に、切
り換えスイッチ８〜１０、及び、結線１１〜１３を介し
て、配線１４〜２９によって接続されている。尚、増幅
回路５〜７は、増幅率、回路規模等が同一でも、あるい
は、異なっていても、本発明の効果を損なうことはな
い。負荷３及び負荷４は、基本的には同一の構成とする
が、電流源によるオフセット分を除いた他の回路による
オフセット成分を調整できる構成とし、調整することは
出来る。電流源１及び電流源２についても同一の構成と
するが、トリミング等による調整ができる構成であり、
配線２８及び配線２９を流れる電流がより均等になるよ
うに調整されたものでも構わない。電流源は、それを構
成する素子の複数の特性のバラツキ、経時変化、環境変
動による変化に対して、完全に等しくすることは困難で
あり、オフセット及びオフセットドリフトの要因となる
からである。増幅回路５〜７は切り換えスイッチ８〜１
０によって切り換えられ動作するが、常に、どれか１つ
だけが選択され、動作するものとする。但し、増幅回
路、切り換えスイッチ、結線等を同一にし、同一の動作
をするものを同時に選択することは構わない。しかし、
ここでは、そのような場合も１つの増幅回路として扱う
こととする。結線１１〜１３には、結線１１のタイプと
結線１２のタイプの２タイプある。
【００１４】今、切り換えスイッチ８が接続され、増幅
回路５が選択され動作する場合を考える。電流源１を流
れる電流は、配線２８→２２→１６→１４とたどること
が出来、負荷３を流れる。電流源２を流れる電流は、配
線２９→２３→１７→１５とたどることが出来、負荷４
を流れる。従って、電流源１は負荷３と、電流源２は負
荷４と接続され動作する。次に、切り換えスイッチ８が
切り離され、切り換えスイッチ９が接続され増幅回路６
が選択され動作する場合を考える。電流源１を流れる電
流は、配線２８→２５→１９→１５とたどることが出
来、負荷４を流れる。電流源２を流れる電流は、配線２
９→２４→１８→１４とたどることが出来、負荷３を流
れる。従って、今度は、電流源１は負荷４と、電流源２
は負荷３と接続される。
回路５が選択され動作する場合を考える。電流源１を流
れる電流は、配線２８→２２→１６→１４とたどること
が出来、負荷３を流れる。電流源２を流れる電流は、配
線２９→２３→１７→１５とたどることが出来、負荷４
を流れる。従って、電流源１は負荷３と、電流源２は負
荷４と接続され動作する。次に、切り換えスイッチ８が
切り離され、切り換えスイッチ９が接続され増幅回路６
が選択され動作する場合を考える。電流源１を流れる電
流は、配線２８→２５→１９→１５とたどることが出
来、負荷４を流れる。電流源２を流れる電流は、配線２
９→２４→１８→１４とたどることが出来、負荷３を流
れる。従って、今度は、電流源１は負荷４と、電流源２
は負荷３と接続される。
【００１５】出力ＶOUTに発生する差動のオフセット電
圧は、増幅回路、切り換えスイッチ回路で生じる分を除
いて考えると、電流源と負荷によって決まる。電流源と
負荷の関係が前述のように入れ替わる場合には、出力Ｖ
OU Tに発生する差動のオフセット電圧も反転することに
なる。
圧は、増幅回路、切り換えスイッチ回路で生じる分を除
いて考えると、電流源と負荷によって決まる。電流源と
負荷の関係が前述のように入れ替わる場合には、出力Ｖ
OU Tに発生する差動のオフセット電圧も反転することに
なる。
【００１６】従って、電流源と負荷の組み合せが周期的
に変わる時、直流成分のオフセット電圧が、等価的に交
流信号に変換され、出力ＶOUTに現われることになり、
ある時間内のオフセットが低減できる。素子特性の経時
変化、あるいは、環境条件の変化によって生じるオフセ
ットドリフトについても、動作状態で同様に低減でき
る。但し、ドリフトについては、ドリフトの要因となる
条件等の変化よりも速く、短い周期で、電流源と負荷の
組み合せを変えることが、より効果的である。
に変わる時、直流成分のオフセット電圧が、等価的に交
流信号に変換され、出力ＶOUTに現われることになり、
ある時間内のオフセットが低減できる。素子特性の経時
変化、あるいは、環境条件の変化によって生じるオフセ
ットドリフトについても、動作状態で同様に低減でき
る。但し、ドリフトについては、ドリフトの要因となる
条件等の変化よりも速く、短い周期で、電流源と負荷の
組み合せを変えることが、より効果的である。
【００１７】増幅回路、切り換えスイッチ、結線の構成
は、図１の位置を入れ替わってもよく、また、共通化し
て簡略化することも可能であり、その場合にも同様の効
果が期待できる。
は、図１の位置を入れ替わってもよく、また、共通化し
て簡略化することも可能であり、その場合にも同様の効
果が期待できる。
【００１８】電流源と負荷の組み合せを周期的に変化さ
せる時、電流源１と負荷３の組み合せになる時間と、電
流源１と負荷４の組み合せになる時間を等しくするよう
にした時、最大の効果を得ることが出来、その時間の比
をずらすと、効果は低下する。
せる時、電流源１と負荷３の組み合せになる時間と、電
流源１と負荷４の組み合せになる時間を等しくするよう
にした時、最大の効果を得ることが出来、その時間の比
をずらすと、効果は低下する。
【００１９】図４は、結線１１のタイプをＡ、結線１２
のタイプをＢとし、４個の増幅回路及び切り替え回路の
場合の、切り替え信号の入力波形と出力オフセットの波
形を、結線条件により変わる様子を示したものである。
図４からわかるように、各増幅回路の動作時間を等しく
した場で、オフセット低減を最大に引き出せる組み合せ
は６通りとなる。このことから、増幅回路の切り替え用
信号の入力波形の条件、及び接続する増幅回路の数、結
線条件を変えると、多くの回路の実現性がわかる。
のタイプをＢとし、４個の増幅回路及び切り替え回路の
場合の、切り替え信号の入力波形と出力オフセットの波
形を、結線条件により変わる様子を示したものである。
図４からわかるように、各増幅回路の動作時間を等しく
した場で、オフセット低減を最大に引き出せる組み合せ
は６通りとなる。このことから、増幅回路の切り替え用
信号の入力波形の条件、及び接続する増幅回路の数、結
線条件を変えると、多くの回路の実現性がわかる。
【００２０】図２は、トランジスタと抵抗により増幅回
路２個の場合についての実施例であり、図３は、その時
の入出力波形の一例を示したものである。トランジスタ
３３，３４，３６，３７，３９〜４４は、同じ特性のも
のとし、エミッタ電流が１〔ｍＡ〕のときベース・エミ
ッタ電圧が０．７〔Ｖ〕、電流増幅率が１００、ベース
・エミッタ電圧の特性バラツキを±３〔ｍＶ〕、電流増
幅率のバラツキを±５％とする。また、抵抗３１，３
２，３５，３７は、１〔ＫΩ〕、抵抗４５，４６は５０
０〔Ω〕とする。
路２個の場合についての実施例であり、図３は、その時
の入出力波形の一例を示したものである。トランジスタ
３３，３４，３６，３７，３９〜４４は、同じ特性のも
のとし、エミッタ電流が１〔ｍＡ〕のときベース・エミ
ッタ電圧が０．７〔Ｖ〕、電流増幅率が１００、ベース
・エミッタ電圧の特性バラツキを±３〔ｍＶ〕、電流増
幅率のバラツキを±５％とする。また、抵抗３１，３
２，３５，３７は、１〔ＫΩ〕、抵抗４５，４６は５０
０〔Ω〕とする。
【００２１】トランジスタ４４のベース・エミッタ電圧
のバラツキが−３〔ｍＶ〕、電流増幅率が１０５にずれ
たとする。また、抵抗４６も−３％ずれているとする。
この時、出力ＶOUT２には、およそ３０〔ｍＶ〕のオフ
セットが発生する。入力ＶＩＮに差動で１００〔ｍＶｐ
−ｐ〕の信号を入力し、ＣＬＫ１−Ｐ，ＣＬＫ２−Ｐに
図３で示す信号を入力すると、図３に示す出力ＶOUT２
に示すような出力となる。これは、自動利得調整用に使
われる回路の例であり、出力ＶOUT２の波形を積分し、
制御信号を得る。このことからわかるように、電流源に
よるオフセット及びオフセットドリフトは完全に除去す
ることが可能である。
のバラツキが−３〔ｍＶ〕、電流増幅率が１０５にずれ
たとする。また、抵抗４６も−３％ずれているとする。
この時、出力ＶOUT２には、およそ３０〔ｍＶ〕のオフ
セットが発生する。入力ＶＩＮに差動で１００〔ｍＶｐ
−ｐ〕の信号を入力し、ＣＬＫ１−Ｐ，ＣＬＫ２−Ｐに
図３で示す信号を入力すると、図３に示す出力ＶOUT２
に示すような出力となる。これは、自動利得調整用に使
われる回路の例であり、出力ＶOUT２の波形を積分し、
制御信号を得る。このことからわかるように、電流源に
よるオフセット及びオフセットドリフトは完全に除去す
ることが可能である。
【００２２】また、増幅回路の入力信号及び切り替えス
イッチ回路の入力信号を工夫することで、変調器等の動
作も可能であり、広く応用できる。
イッチ回路の入力信号を工夫することで、変調器等の動
作も可能であり、広く応用できる。
【００２３】電流源以外の回路によるオフセット分は、
負荷３及び負荷４を調整することで、低減できるが、調
整する場合には、増幅回路の入力は加えずに、切り替え
スイッチの入力信号を入力した状態でオフセット値が最
小になるように調整するとより効果的である。
負荷３及び負荷４を調整することで、低減できるが、調
整する場合には、増幅回路の入力は加えずに、切り替え
スイッチの入力信号を入力した状態でオフセット値が最
小になるように調整するとより効果的である。
【００２４】
【発明の効果】以上述べた様に本発明による増幅回路
は、増幅回路を複数持ち、負荷及びバイアス電流源の組
み合せを変えることにより、電流源で発生するオフセッ
ト分をキャンセルでき、オフセット及び、オフセットド
リフトの少ない増幅回路が実現することができる。
は、増幅回路を複数持ち、負荷及びバイアス電流源の組
み合せを変えることにより、電流源で発生するオフセッ
ト分をキャンセルでき、オフセット及び、オフセットド
リフトの少ない増幅回路が実現することができる。
【図１】本発明の一実施例による低オフセット増幅回路
の構成を示すブロック図。
の構成を示すブロック図。
【図２】本発明を用いた、トランジスタによる差動増幅
回路２個の振幅制御用増幅回路の例。
回路２個の振幅制御用増幅回路の例。
【図３】図２の回路の各部の入力及び出力波形。
【図４】図１のブロック図のｎ＝４の時の結線条件と入
力及び出力の波形の一例。
力及び出力の波形の一例。
１…電流源１、 ２…電流源２、 ３…負荷１、 ４…負荷２、 ５…増幅回路１、 ６…増幅回路２、 ７…増幅回路ｎ、 ８…切り換えスイッチ１、 ９…切り換えスイッチ２、 １０…切り換えスイッチｎ、 １１…結線１、 １２…結線２、 １３…結線ｎ、 １４〜２９…配線。
Claims (1)
- 【請求項１】複数の増幅回路が、共通の負荷及び直流バ
イアス電流源に対して、並列に接続されている回路にお
いて、増幅回路が１個ずつ切り変わり動作し、各増幅回
路により直流バイアス電流の流れる負荷と電流源の組み
合せを変えることにより、低オフセット及び低オフセッ
トドリフトであることを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5154842A JPH0715250A (ja) | 1993-06-25 | 1993-06-25 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5154842A JPH0715250A (ja) | 1993-06-25 | 1993-06-25 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0715250A true JPH0715250A (ja) | 1995-01-17 |
Family
ID=15593089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5154842A Pending JPH0715250A (ja) | 1993-06-25 | 1993-06-25 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715250A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319921A (ja) * | 2005-05-16 | 2006-11-24 | Nec Electronics Corp | 演算増幅器 |
| JP2011015077A (ja) * | 2009-06-30 | 2011-01-20 | Toshiba Corp | 信号増幅器 |
-
1993
- 1993-06-25 JP JP5154842A patent/JPH0715250A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319921A (ja) * | 2005-05-16 | 2006-11-24 | Nec Electronics Corp | 演算増幅器 |
| JP4605601B2 (ja) * | 2005-05-16 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | 演算増幅器 |
| JP2011015077A (ja) * | 2009-06-30 | 2011-01-20 | Toshiba Corp | 信号増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619169A (en) | Variable gain differential amplifier | |
| US4634897A (en) | Comparator having a hysteresis characteristic | |
| JPH05121973A (ja) | 増幅器 | |
| KR100393693B1 (ko) | 스위치가능한이득을가지며왜곡이감소된증폭기스테이지 | |
| US6236268B1 (en) | High-gain amplifier having a limited output dynamic range | |
| KR890004672B1 (ko) | 곱셈 회로 | |
| US20060238235A1 (en) | Switchable current mirror with feedback | |
| JPS5938773B2 (ja) | レベルシフト回路 | |
| JPH0715250A (ja) | 増幅回路 | |
| US6175226B1 (en) | Differential amplifier with common-mode regulating circuit | |
| US6559706B2 (en) | Mixer circuitry | |
| US6441645B2 (en) | Low voltage bipolar drive circuits | |
| US4521697A (en) | PNP comparator circuit having beta current error cancellation | |
| JPH04268810A (ja) | 遅延回路 | |
| JPH0746764B2 (ja) | 増幅器 | |
| US6172551B1 (en) | Wide dynamic-range current switches and switching methods | |
| JP3074888B2 (ja) | 半導体集積回路 | |
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| US4345216A (en) | Compensation of base-current-related error in current mirror amplifier circuitry | |
| JPH0543533Y2 (ja) | ||
| JPH0540456Y2 (ja) | ||
| JPH0526828Y2 (ja) | ||
| JPH03201809A (ja) | 差動出力回路 | |
| JPH018027Y2 (ja) | ||
| SU1332515A1 (ru) | Дифференциальный усилитель |