JP2006319921A - 演算増幅器 - Google Patents

Abstract

【課題】 簡単な回路構成で、オフセット電圧による影響が少ない演算増幅器を提供するものである。
【解決手段】 演算増幅器は、差動対部と、第１スイッチ部と、カレントミラー回路部と、第２スイッチ部とを具備し、第１スイッチ部と第２スイッチ部の各々を切り替えて、オフセット電圧をキャンセルする。第１スイッチ部は、差動対部の入力端子に入力する信号を切り替える。カレントミラー回路部は、差動対部の能動負荷になる。第２スイッチ部は、差動対部とカレントミラー回路部との間に接続され、差動対部とカレントミラー回路部との接続を入れ替える。このカレントミラー回路部は、負荷トランジスタ群とバイアストランジスタ群とがフォールデッドカスコード接続され、第３スイッチ部を具備する。負荷トランジスタ群は、フォールデッドカスコード接続の能動負荷として機能する。バイアストランジスタ群は、バイアス電圧がゲートに印加される。第３スイッチ部は、負荷トランジスタ群とバイアストランジスタ群との接続を切り替える。
【選択図】 図３

Description

本発明は、演算増幅器に関し、特にオフセット電圧による影響が少ない演算増幅器に関する。

従来、演算増幅器はバイポーラトランジスタで構成されるものが一般的であった。しかし、昨今はＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路と同居させる必要性やローパワーの要求から演算増幅器もＭＯＳトランジスタで構成することが多くなってきている。ＭＯＳトランジスタで演算増幅器を構成するには、ＭＯＳトランジスタ特有のアナログ特性を使うことにより、バイポーラトランジスタで構成する演算増幅器とは違った回路構成をとることがある。ＭＯＳトランジスタで構成された演算増幅器の応用分野の一つとしてＴＦＴ＿ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）ドライバＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）がある。このＬＣＤドライバＬＳＩは、出力バッファ回路やγ補正用の階調電源としてボルテージフォロワ構成の演算増幅器を複数個内蔵している。特に、この複数個の演算増幅器間のオフセット電圧差の小さなものが要求される。これは、ＴＦＴ＿ＬＣＤの特性上、１０ｍＶの電圧差でも人間の目には異なった階調として認識するからである。したがって、この分野では、非常に小さなオフセット電圧のＭＯＳ演算増幅器が要求される。

図１は、従来の映像表示装置の駆動に適用された演算増幅器の構成例を示す回路図である。この従来の演算増幅器は、特許文献１に開示されている増幅器である。この演算増幅器は、差動対を構成する２つのＰチャンネルＭＯＳトランジスタＭＰ１１／ＭＰ１２と、定電流源Ｉ１１と、カレントミラー回路を構成するＮチャンネルＭＯＳトランジスタＭＮ１１／ＭＮ１２と、ＮチャンネルＭＯＳトランジスタＭＮ１３と、定電流源Ｉ１２と、位相補償容量Ｃ１１と、ブレーク型のスイッチＳ１１、Ｓ１４、Ｓ１６、Ｓ１８と、メーク型スイッチＳ１２、Ｓ１３、Ｓ１５、Ｓ１７とを具備する。

差動対を構成する一方のＰチャンネルＭＯＳトランジスタＭＰ１１のドレインは、ＮチャンネルＭＯＳトランジスタＭＮ１１のドレインに接続される。また、差動対を構成する他方のＰチャンネルＭＯＳトランジスタＭＰ１２のドレインは、ＮチャンネルＭＯＳトランジスタＭＮ１２のドレインに接続されている。

定電流源Ｉ１１は、ＰチャンネルＭＯＳトランジスタＭＰ１１／ＭＰ１２の共通に接続されるソースと正電源ＶＤＤとの間に挿入され、この差動対をバイアスする。カレントミラー構成のＮチャンネルＭＯＳトランジスタＭＮ１１／ＭＮ１２は、差動対の能動負荷として機能し、入力される差動信号をシングルエンド信号に変換する。ＮチャンネルＭＯＳトランジスタＭＮ１３は、２段目の増幅回路を構成する。定電流源Ｉ１２は、正電源ＶＤＤとＮチャンネルＭＯＳトランジスタＭＮ１３のドレインとの間に挿入され、このＮチャンネルＭＯＳトランジスタＭＮ１３の能動負荷の働きをする。位相補償容量Ｃ１１は、ＮチャンネルＭＯＳトランジスタＭＮ１３のゲート・ドレイン間に接続される。

ブレーク型スイッチＳ１１は、ＮチャンネルＭＯＳトランジスタＭＮ１１のゲートとドレインとの間に接続される。メーク型スイッチＳ１２は、ＮチャンネルＭＯＳトランジスタＭＮ１２のゲートとドレインとの間に接続される。メーク型スイッチＳ１３は、ＮチャンネルＭＯＳトランジスタＭＮ１１のドレインとＮチャンネルＭＯＳトランジスタＭＮ１３のゲート間に接続される。ブレーク型スイッチＳ１４は、ＮチャンネルＭＯＳトランジスタＭＮ１２のドレインとＮチャンネルＭＯＳトランジスタＭＮ１３のゲート間に接続される。メーク型スイッチＳ１５は、ＰチャンネルＭＯＳトランジスタＭＰ１２のゲートと出力端子Ｖｏｕｔ間に接続される。ブレーク型スイッチＳ１６は、ＰチャンネルＭＯＳトランジスタＭＰ１１のゲートと出力端子Ｖｏｕｔ間に接続される。メーク型スイッチＳ１７は、ＰチャンネルＭＯＳトランジスタＭＰ１１のゲートと入力端子Ｖｉｎ間に接続される。ブレーク型スイッチＳ１８は、ＰチャンネルＭＯＳトランジスタＭＰ２のゲートと入力端子Ｖｉｎ間に接続される。

これらスイッチ群Ｓ１〜Ｓ８は、全て連動して制御され、奇数フレームと偶数フレームで切り替えられる。図１（ａ）が奇数フレーム時、図１（ｂ）が偶数フレーム時の各スイッチの状態を示したものである。

図１に示される演算増幅器は、スイッチＳ１１が閉じた時はＮチャンネルＭＯＳトランジスタＭＮ１２のドレインがそのシングルエンド出力となり、スイッチＳ１２が閉じた時はＮチャンネルＭＯＳトランジスタＭＮ１１のドレインがシングルエンド出力となる。このようにシングルエンド出力のノードがスイッチＳ１１とスイッチＳ１２の状態で入れ替わるため、スイッチＳ１３とスイッチＳ１４は、その出力ノードの選択を行う。このスイッチＳ１３とスイッチＳ１４を介して選択されるシングルエンド変換された信号は、出力トランジスタであるＮチャンネルＭＯＳトランジスタＭＮ１３のゲートに入力される。この時、定電流源Ｉ１２がＮチャンネルＭＯＳトランジスタＭＮ１３の能動負荷として働く。ＮチャンネルＭＯＳトランジスタＭＮ１３のドレインが出力端子Ｖｏｕｔとなる。位相補償容量Ｃ１１は、ミラー容量として位相補償の働きをする。

この演算増幅器は、バッファアンプとして使われるため、反転入力端子と出力端子を共通接続する、いわゆる電圧フォロワ接続になっている。スイッチＳ１１〜Ｓ１４を切り替えると、反転入力端子がＰチャンネルＭＯＳトランジスタＭＰ１１のゲートになったりＰチャンネルＭＯＳトランジスタＭＰ１２のゲートになったりする。スイッチＳ１５とスイッチＳ１６はこれを切り替える。これに伴い、正転入力端子も入れ替わるため、スイッチＳ１７とスイッチＳ１８はこれを切り替える。

すなわち、スイッチＳ１１とスイッチＳ１４が閉じた時、反転入力端子はＰチャンネルＭＯＳトランジスタＭＰ１１のゲートになる。従ってこの時、スイッチＳ１６は閉じられ、反転入力端子であるＰチャンネルＭＯＳトランジスタＭＰ１１のゲートと出力端子Ｖｏｕｔが共通接続されて電圧フォロワ接続となる。正転入力端子は、ＰチャンネルＭＯＳトランジスタＭＰ１２のゲートになるので、スイッチＳ１８を閉じて入力端子Ｖｉｎに接続する。

逆にスイッチＳ１２とスイッチＳ１３が閉じた時、反転入力端子はＰチャンネルＭＯＳトランジスタＭＰ１２のゲートになる。従ってこの時、スイッチＳ１５が閉じられ、反転入力端子であるＰチャンネルＭＯＳトランジスタＭＰ１２のゲートと出力端子Ｖｏｕｔが共通接続されて電圧フォロワ接続となる。正転入力端子は、ＰチャンネルＭＯＳトランジスタＭＰ１１のゲートになるので、スイッチＳ１７を閉じて入力端子Ｖｉｎに接続する。

このように、スイッチＳ１１〜Ｓ１８の切り替えにより２つの状態が存在することになる。この２つの状態を奇数フレームと偶数フレーム（または１水平期間）で切り替える。実際には１水平期間毎に切り替わる極性反転信号を用いてスイッチＳ１１〜Ｓ１８が切り替えられることが多い。

図１（ａ）に示されるスイッチの状態において、仮にオフセット電圧（＋Ｖｏｓ）が発生したと仮定する。スイッチＳ１１〜Ｓ１８が切り替えられて図１（ｂ）に示されるスイッチの状態になると、今度はオフセット電圧が−Ｖｏｓになる。従って、これらスイッチＳ１１〜Ｓ１８を奇数フレームと偶数フレーム（または１水平期間）で切り替えることにより空間的にオフセットを分散させることになり、平均するとオフセット電圧が零になる。したがって、人間の目には平均化された電圧、すなわちオフセット電圧が零として認識されるのである。言い換えれば、これは人間の目をごまかす手法である。

図２に、特開平６−３２６５２９号公報に開示されている典型的な増幅器の回路図が示される。この増幅器は、図１に示される増幅器のようにスイッチを切り替えてオフセットキャンセルするタイプではないが、比較対象として説明する。図２を参照すると、増幅器は、入力段２１、中間段２２、最終段２３に分けて考えることができる。入力段２１は、ＰチャンネルＭＯＳトランジスタＭＰ２０、ＭＰ２１、ＭＰ２２と、ＮチャンネルＭＯＳトランジスタＭＮ２０、ＭＮ２１、ＭＮ２２とを具備する。中間段２２は、ＰチャンネルＭＯＳトランジスタＭＰ２３、ＭＰ２４、ＭＰ２５、ＭＰ２６、ＭＰ２７、ＭＰ２８と、ＮチャンネルＭＯＳトランジスタＭＮ２３、ＭＮ２４、ＭＮ２５、ＭＮ２６、ＭＮ２７、ＭＮ２８とを具備する。最終段２３は、ＰチャンネルＭＯＳトランジスタＭＰ２９と、ＮチャンネルＭＯＳトランジスタＭＮ２９とを具備する。増幅器は、さらに、中間段２２と最終段２３との間に位相補償容量Ｃ２１、Ｃ２２を具備する。

ＰチャンネルＭＯＳトランジスタＭＰ２１、ＭＰ２２は、ソースが共通接続され、Ｐチャンネル受け差動対を構成する。このＰチャンネル受け差動対と正電源ＶＤＤ２との間に、ＰチャンネルＭＯＳトランジスタＭＰ２０が接続される。ＰチャンネルＭＯＳトランジスタＭＰ２０は、ソースを正電源ＶＤＤ２に接続され、ドレインをＰチャンネルＭＯＳトランジスタＭＰ２１／ＭＰ２２の共通接続されたソースに接続され、ゲートを定電圧源端子ＢＰ２１に接続される。ＰチャンネルＭＯＳトランジスタＭＰ２０は、定電流源の働きをする。

ＮチャンネルＭＯＳトランジスタＭＮ２１、ＭＮ２２は、ソースが共通接続され、Ｎチャンネル受け差動対を構成する。このＮチャンネル受け差動対と負電源ＶＳＳ２との間にＮチャンネルＭＯＳトランジスタＭＮ２０が接続される。ＮチャンネルＭＯＳトランジスタＭＮ２０は、ソースを負電源ＶＳＳ２に接続され、ドレインをＮチャンネルＭＯＳトランジスタＭＮ２１／ＭＮ２２の共通接続されたソースに接続され、ゲートを定電圧源端子ＢＮ２１に接続される。ＮチャンネルＭＯＳトランジスタＭＮ２０は、定電流源の働きをする。

ＰチャンネルＭＯＳトランジスタＭＰ２１のゲートとＮチャンネルＭＯＳトランジスタＭＮ２１のゲートは、入力端子ＩＮＮに接続される。ＰチャンネルＭＯＳトランジスタＭＰ２２のゲートとＮチャンネルＭＯＳトランジスタＭＮ２２のゲートは、入力端子ＩＮＰに接続される。ＰチャンネルＭＯＳトランジスタＭＰ２１のドレインは、中間段２２のＮチャンネルＭＯＳトランジスタＭＮ２３のドレインとＮチャンネルＭＯＳトランジスタＭＮ２５のソースとの接続ノードＣに接続される。ＰチャンネルＭＯＳトランジスタＭＰ２２のドレインは、ＮチャンネルＭＯＳトランジスタＭＮ２４のドレインとＮチャンネルＭＯＳトランジスタＭＮ２６のソースとの接続ノードＤに接続される。ＮチャンネルＭＯＳトランジスタＭＮ２１のドレインは、ＰチャンネルＭＯＳトランジスタＭＰ２３のドレインとＰチャンネルＭＯＳトランジスタＭＰ２５のソースとの接続ノードＡに接続される。ＮチャンネルＭＯＳトランジスタＭＮ２２のドレインは、ＰチャンネルＭＯＳトランジスタＭＰ２４のドレインとＰチャンネルＭＯＳトランジスタＭＰ２６のソースとの接続ノードＢに接続される。

ＰチャンネルＭＯＳトランジスタＭＰ２３、ＭＰ２４は、ソース同士、ゲート同士が互いに共通接続される。その共通接続されたソースは、正電源ＶＤＤ２に接続される。ＰチャンネルＭＯＳトランジスタＭＰ２３のドレインは、ノードＡに接続される。ＰチャンネルＭＯＳトランジスタＭＰ２４のドレインは、ノードＢに接続される。

ＰチャンネルＭＯＳトランジスタＭＰ２５は、ソースをノードＡに接続され、ドレインをＰチャンネルＭＯＳトランジスタＭＰ２３、ＭＰ２４の共通接続されたゲート、ＰチャンネルＭＯＳトランジスタＭＰ２７のソース、ＮチャンネルＭＯＳトランジスタＭＮ２７のドレインに接続される。ＰチャンネルＭＯＳトランジスタＭＰ２６は、ソースをノードＢに接続され、ドレインをＰチャンネルＭＯＳトランジスタＭＰ２８のソース、ＮチャンネルＭＯＳトランジスタＭＮ２８のドレイン、ＰチャンネルＭＯＳトランジスタＭＰ２９のゲートに接続される。ＰチャンネルＭＯＳトランジスタＭＰ２５、ＭＰ２６のゲートは共通接続され、かつ定電圧源端子ＢＰ２に接続される。

ＮチャンネルＭＯＳトランジスタＭＮ２３、ＭＮ２４は、ソース同士、ゲート同士が互いに共通接続される。その共通接続されたソースは、負電源ＶＳＳ２に接続される。ＮチャンネルＭＯＳトランジスタＭＮ２３のドレインは、ノードＣに接続される。ＮチャンネルＭＯＳトランジスタＭＮ２４のドレインは、ノードＤに接続される。

ＮチャンネルＭＯＳトランジスタＭＮ２５は、ソースをノードＣに接続され、ドレインをＮチャンネルＭＯＳトランジスタＭＮ２３、ＭＮ２４の共通接続されたゲート、ＮチャンネルＭＯＳトランジスタＭＮ２７のソース、ＰチャンネルＭＯＳトランジスタＭＰ２７のドレインに接続される。ＮチャンネルＭＯＳトランジスタＭＮ２６は、ソースをノードＤに接続され、ドレインをＮチャンネルＭＯＳトランジスタＭＮ２８のソース、ＰチャンネルＭＯＳトランジスタＭＰ２８のドレイン、ＮチャンネルＭＯＳトランジスタＭＮ２９のゲートに接続される。ＮチャンネルＭＯＳトランジスタＭＮ２５、ＭＮ２６のゲートは共通接続され、かつ定電圧源端子ＢＮ２２に接続される。

ＰチャンネルＭＯＳトランジスタＭＰ２７は、ゲートを定電圧源端子ＢＰ２３に接続され、ソースをＰチャンネルＭＯＳトランジスタＭＰ２５のドレインに接続され、ドレインをＮチャンネルＭＯＳトランジスタＭＮ２５のドレインに接続される。ＮチャンネルＭＯＳトランジスタＭＮ２７は、ゲートを定電圧源端子ＢＮ２３に接続され、ソースをＮチャンネルＭＯＳトランジスタＭＮ２５のドレインに接続され、ドレインをＰチャンネルＭＯＳトランジスタＭＰ２５のドレインに接続される。ＰチャンネルＭＯＳトランジスタＭＰ２７とＮチャンネルＭＯＳトランジスタＭＮ２７は、浮遊定電流源の働きをする。

ＰチャンネルＭＯＳトランジスタＭＰ２８は、ゲートを定電圧源端子ＢＰ２４に接続され、ソースをＰチャンネルＭＯＳトランジスタＭＰ２６のドレインに接続され、ドレインをＮチャンネルＭＯＳトランジスタＭＮ２６のドレインに接続される。ＮチャンネルＭＯＳトランジスタＭＮ２８は、ゲートを定電圧源端子ＢＮ２４に接続され、ソースをＮチャンネルＭＯＳトランジスタＭＮ２６のドレインに接続され、ドレインをＰチャンネルＭＯＳトランジスタＭＰ２６のドレインに接続される。ＰチャンネルＭＯＳトランジスタＭＰ２８とＮチャンネルＭＯＳトランジスタＭＮ２８は、浮遊定電流源の働きをする。

ＰチャンネルＭＯＳトランジスタＭＰ２９は、ソースを正電源ＶＤＤ２に接続され、ゲートをＰチャンネルＭＯＳトランジスタＭＰ２８のソースに接続され、ドレインを出力端子ＯＵＴに接続される出力トランジスタである。ＮチャンネルＭＯＳトランジスタＭＮ２９は、ソースを負電源ＶＳＳ２に接続され、ゲートをＮチャンネルＭＯＳトランジスタＭＮ２８のソースに接続され、ドレインを出力端子ＯＵＴに接続される出力トランジスタである。

位相補償容量Ｃ２１は、一端をノードＢに接続され、他端を出力端子ＯＵＴに接続される。位相補償容量Ｃ２２は、一端をノードＤに接続され、他端を出力端子ＯＵＴに接続される。

図２に示される差動増幅器は、いわゆるＲａｉｌ−ｔｏ−Ｒａｉｌアンプである。入力段２１は、Ｒａｉｌ−ｔｏ−Ｒａｉｌを実現するために、ＰチャンネルＭＯＳトランジスタの差動対とＮチャンネルＭＯＳトランジスタの差動対を抱き合わせにした差動段構成となっている。したがって、ＰチャンネルＭＯＳトランジスタの差動対の出力とＮチャンネルＭＯＳトランジスタの差動対の出力を加算する必要がある。そのため、いわゆるフォールデッドカスコード接続のノードＡとノードＢとノードＣとノードＤの各々に差動段出力が接続されている。このように接続することによりＰチャンネルＭＯＳトランジスタの差動対とＮチャンネルＭＯＳトランジスタの差動対の出力を電流加算している。このような構成により、ＰチャンネルＭＯＳトランジスタの差動対が動作しない入力信号の範囲では、ＮチャンネルＭＯＳトランジスタの差動対が動作する。逆にＮチャンネルＭＯＳトランジスタの差動対が動作しない入力信号の範囲では、ＰチャンネルＭＯＳトランジスタの差動対が動作する。結果として、全電源電圧の入力範囲で動作する入力段を得ることが可能となる。

特開平１１−２４９６２３号公報 特開平６−３２６５２９号公報

上述したようにオフセットキャンセルするＰチャンネル受け差動増幅器は、図１に示される回路により対応でき、この通りに設計すれば問題ない。また、Ｎチャンネル受け差動増幅器の場合も図１のトランジスタの極性を逆にするだけで可能である。しかし、これ以外の差動増幅器では、図１と同様の考え方が適用できない場合がある。例えば、図２に示されるような差動増幅器において、図１と同じような原理を導入しようとすると回路が非常に複雑になる。図１のように単純に、能動負荷として働くトランジスタの入れ替えだけでは所望の動作をしない。即ち、ＰチャンネルＭＯＳトランジスタＭＰ２３〜ＭＰ２６、及びＮチャンネルＭＯＳトランジスタＭＮ２３〜ＭＮ２６のカレントミラー回路の入力と出力を入れ替え、かつ出力トランジスタＭＰ２９、ＭＮ２９のゲートへの接続を変更するだけでは所望の動作をしない。中間段２２のアイドリング電流を決めているトランジスタＭＰ２７／ＭＮ２７と能動負荷への接続と、出力段２３のアイドリング電流を決めているトランジスタＭＰ２８／ＭＮ２８と出力トランジスタＭＰ２９／ＭＮ２９との接続を全て切り替える必要がある。これらを実現しようとすると、切り替えに必要なスイッチの数が膨大になるという問題があった。

本発明は、簡単な回路構成で、オフセット電圧による影響が少ない演算増幅器を提供するものである。

以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の観点では、演算増幅器は、差動対部（ＭＮ１／ＭＮ２、ＭＰ１／ＭＰ２）と、第１スイッチ部（Ｓ５／Ｓ６、Ｓ７／Ｓ８）と、カレントミラー回路部（ＭＰ３〜ＭＰ６、ＭＮ３〜ＭＮ６）と、第２スイッチ部（Ｓ１、Ｓ２）とを具備し、第１スイッチ部（Ｓ５／Ｓ６、Ｓ７／Ｓ８）と第２スイッチ部（Ｓ１、Ｓ２）の各々を切り替えて、オフセット電圧をキャンセルする。第１スイッチ部（Ｓ５／Ｓ６、Ｓ７／Ｓ８）は、差動対部（ＭＮ１／ＭＮ２、ＭＰ１／ＭＰ２）の入力端子に入力する信号を切り替える。カレントミラー回路部（ＭＰ３〜ＭＰ６、ＭＮ３〜ＭＮ６）は、差動対部（ＭＮ１／ＭＮ２、ＭＰ１／ＭＰ２）の能動負荷になる。第２スイッチ部（Ｓ１、Ｓ２）は、差動対部（ＭＮ１／ＭＮ２、ＭＰ１／ＭＰ２）とカレントミラー回路部（ＭＰ３〜ＭＰ６、ＭＮ３〜ＭＮ６）との間に接続され、差動対部（ＭＮ１／ＭＮ２、ＭＰ１／ＭＰ２）とカレントミラー回路部（ＭＰ３〜ＭＰ６、ＭＮ３〜ＭＮ６）との接続を入れ替える。

このカレントミラー回路部（ＭＰ３〜ＭＰ６、ＭＮ３〜ＭＮ６）はフォールデッドカスコード接続され、負荷トランジスタ群（ＭＰ５／ＭＰ６、ＭＮ５／ＭＮ６）と、バイアストランジスタ群（ＭＰ３／ＭＰ４、ＭＮ３／ＭＮ４）と、第３スイッチ部（Ｓ３、Ｓ４）とを具備する。負荷トランジスタ群（ＭＰ５／ＭＰ６、ＭＮ５／ＭＮ６）は、フォールデッドカスコード接続の能動負荷として機能する。バイアストランジスタ群（ＭＰ３／ＭＰ４、ＭＮ３／ＭＮ４）は、バイアス電圧がゲートに印加される。第３スイッチ部（Ｓ３、Ｓ４）は、負荷トランジスタ群（ＭＰ５／ＭＰ６、ＭＮ５／ＭＮ６）とバイアストランジスタ群（ＭＰ３／ＭＰ４、ＭＮ３／ＭＮ４）との接続を切り替える。

本発明によれば、簡単な回路構成で、オフセット電圧による影響が少ない演算増幅器を提供することができる。特に、この演算増幅器は、映像分野の代表的な回路であるＬＣＤドライバに適する。

（第１の実施の形態）
図３は本発明を実施するための最良の形態に係る差動増幅器回路の等価回路である。以下、この図面に基づき説明する。

本発明の差動増幅器回路は、Ｎチャンネル受け差動対を構成するＮチャンネルＭＯＳトランジスタＭＮ１／ＭＮ２と、Ｐチャンネル受け差動対を構成するＰチャンネルＭＯＳトランジスタＭＰ１／ＭＰ２と、スイッチＳ１〜Ｓ８と、ＰチャンネルＭＯＳトランジスタＭＰ３〜ＭＰ６と、ＮチャンネルＭＯＳトランジスタＭＮ３〜ＭＮ６と、定電流源Ｉ１〜Ｉ３と、定電圧源Ｖ１、Ｖ２と、出力バッファアンプ２とを具備する。

Ｎチャンネル受け差動対を構成するＮチャンネルＭＯＳトランジスタＭＮ１／ＭＮ２は、正転入力端子および出力端子に接続された反転入力端子に差動入力対を接続される。Ｐチャンネル受け差動対を構成するＰチャンネルＭＯＳトランジスタＭＰ１／ＭＰ２は、正転入力端子および出力端子に接続された反転入力端子に差動入力対が接続される。

スイッチＳ１は、ＮチャンネルＭＯＳトランジスタＭＮ１／ＭＮ２の各々のドレインの接続を切り替える。スイッチＳ２は、ＰチャンネルＭＯＳトランジスタＭＰ１／ＭＰ２の各々のドレインの接続を切り替える。

ＰチャンネルＭＯＳトランジスタＭＰ５／ＭＰ６は、ソース同士、及びゲート同士が互いに共通接続され、そのソースを正電源ＶＤＤに接続される。ＰチャンネルＭＯＳトランジスタＭＰ５／ＭＰ６は、フォールデッドカスコード接続の能動負荷として働く。

ＮチャンネルＭＯＳトランジスタＭＮ５／ＭＮ６は、同じくソース同士、及びゲート同士が互いに共通接続され、そのソースを負電源ＶＳＳに接続される。ＮチャンネルＭＯＳトランジスタＭＮ５／ＭＮ６は、フォールデッドカスコード接続の能動負荷として働く。

ＰチャンネルＭＯＳトランジスタＭＰ３／ＭＰ４は、各々のゲートが互いに共通接続され、定電圧源Ｖ１が接続される。ＰチャンネルＭＯＳトランジスタＭＰ３／ＭＰ４のソースは、スイッチＳ３を介してＰチャンネルＭＯＳトランジスタＭＰ５／ＭＰ６のドレインに接続される。ＰチャンネルＭＯＳトランジスタＭＰ３のドレインは、ＰチャンネルＭＯＳトランジスタＭＰ５／ＭＰ６の共通接続されるゲートに接続される。

ＮチャンネルＭＯＳトランジスタＭＮ３／ＭＮ４は、各々のゲートが互いに共通接続され、定電圧源Ｖ２が接続される。ＮチャンネルＭＯＳトランジスタＭＮ３／ＭＮ４のソースは、スイッチＳ４を介してＮチャンネルＭＯＳトランジスタＭＮ５／ＭＮ６のドレインに接続される。ＮチャンネルＭＯＳトランジスタＭＮ３のドレインは、ＮチャンネルＭＯＳトランジスタＭＮ５／ＭＮ６の共通接続されるゲートに接続される。

スイッチＳ３は、ＰチャンネルＭＯＳトランジスタＭＰ５／ＭＰ６の各ドレインと、ＰチャンネルＭＯＳトランジスタＭＰ３／ＭＰ４の各ソースとの間に接続される。即ち、スイッチＳ３は、ＰチャンネルＭＯＳトランジスタＭＰ５のドレインとＰチャンネルＭＯＳトランジスタＭＰ３／ＭＰ４の各ソースとの間の接続を切り替える。また、スイッチＳ３は、ＰチャンネルＭＯＳトランジスタＭＰ６のドレインとＰチャンネルＭＯＳトランジスタＭＰ３／ＭＰ４の各ソースとの間の接続を切り替える。

スイッチＳ４は、ＮチャンネルＭＯＳトランジスタＭＮ５／ＭＮ６の各ドレインと、ＮチャンネルＭＯＳトランジスタＭＮ３／ＭＮ４の各ソースとの間に接続される。即ち、スイッチＳ４は、ＮチャンネルＭＯＳトランジスタＭＮ５のドレインとＮチャンネルＭＯＳトランジスタＭＮ３／ＭＮ４の各ソースとの間の接続を切り替える。また、スイッチＳ４は、ＮチャンネルＭＯＳトランジスタＭＮ６のドレインとＮチャンネルＭＯＳトランジスタＭＮ３／ＭＮ４の各ソースとの間の接続を切り替える。

スイッチＳ５は、その共通端子を入力端子Ｉｎ＋に接続される。スイッチＳ５のメーク端子はＮチャンネルＭＯＳトランジスタＭＮ１のゲートに、ブレーク端子はＮチャンネルＭＯＳトランジスタＭＮ２のゲートにそれぞれ接続されている。スイッチＳ６は、その共通端子を出力端子Ｖｏｕｔに接続される。スイッチＳ６のブレーク端子はＮチャンネルＭＯＳトランジスタＭＮ１のゲートに接続され、メーク端子はＮチャンネルＭＯＳトランジスタＭＮ２のゲートに接続されている。即ち、スイッチＳ５は、Ｎチャンネル受け差動対の正転入力信号を切り替え、スイッチＳ６は、Ｎチャンネル受け差動対の反転入力信号を切り替える。

スイッチＳ７は、その共通端子を入力端子ＩＮ＋に接続される。スイッチＳ７のメーク端子はＰチャンネルＭＯＳトランジスタＭＰ１のゲートに接続され、ブレーク端子はＰチャンネルＭＯＳトランジスタＭＰ２のゲートに接続されている。スイッチＳ８は、その共通端子を出力端子Ｖｏｕｔに接続される。スイッチＳ８のブレーク端子はＰチャンネルＭＯＳトランジスタＭＰ１のゲートに接続され、メーク端子はＰチャンネルＭＯＳトランジスタＭＰ２のゲートに接続されている。即ち、スイッチＳ７は、Ｐチャンネル受け差動対の正転入力信号を切り替え、スイッチＳ８は、Ｐチャンネル受け差動対の反転入力信号を切り替える。

定電流源Ｉ１は、共通に接続されるＮチャンネルＭＯＳトランジスタＭＮ１／ＭＮ２のソースと負電源ＶＳＳとの間に接続される。定電流源Ｉ２は、共通に接続されるＰチャンネルＭＯＳトランジスタＭＰ１／ＭＰ２のソースと正電源ＶＤＤとの間に接続される。

定電流源Ｉ３は、浮遊電流源である。定電流源Ｉ３の一端は、ＰチャンネルＭＯＳトランジスタＭＰ３のドレインとＰチャンネルＭＯＳトランジスタＭＰ５／ＭＰ６のゲートとが接続されるノードに共通接続される。他端は、ＮチャンネルＭＯＳトランジスタＭＮ３のドレインとＮチャンネルＭＯＳトランジスタＭＮ５／ＭＮ６のゲートとが接続されるノードに共通接続される。

定電圧源Ｖ１は、ＰチャンネルＭＯＳトランジスタＭＰ３／ＭＰ４の共通接続されるゲートと正電源ＶＤＤとの間に接続される。定電圧源Ｖ２は、ＮチャンネルＭＯＳトランジスタＭＮ３／ＭＮ４の共通接続されるゲートと負電源ＶＳＳ間に接続される。

出力バッファアンプ２は、２つの入力を各々ＰチャンネルＭＯＳトランジスタＭＰ４のドレインと、ＮチャンネルＭＯＳトランジスタＭＮ４のドレインとに接続され、出力バッファとして機能する。出力バッファアンプ２の出力は、出力端子Ｖｏｕｔに接続され、反転入力端子にフィードバックされる。

次に図３を参照して、本演算増幅器の動作を説明する。スイッチＳ１とスイッチＳ５とスイッチＳ６は、スイッチ群ＳＷ１として連動し、同時に駆動される。また、スイッチＳ２とスイッチＳ７とスイッチＳ８は、スイッチ群ＳＷ２として連動し、同時に駆動される。スイッチＳ３とスイッチＳ４は、それぞれ独立に駆動される。即ち、駆動パターンは、４つのスイッチ群の場合分けになる。

（１）スイッチ群ＳＷ１（Ｓ１、Ｓ５、Ｓ６）
（２）スイッチ群ＳＷ２（Ｓ２、Ｓ７、Ｓ８）
（３）スイッチ群ＳＷ３（Ｓ３）
（４）スイッチ群ＳＷ４（Ｓ４）
これらのスイッチ群ＳＷ１〜ＳＷ４はそれぞれ独立に駆動することが可能である。例えば、スイッチ群ＳＷ１をスイッチングさせる場合を説明する。ここで、差動対を構成するＮチャンネルＭＯＳトランジスタＭＮ１／ＭＮ２の不整合要因で発生するオフセット電圧をＶｏｓ（Ｎ差動）とし、それ以外で生じるオフセット電圧のトータルをＶＯＳ（Ｎ差動以外）とする。入力電圧をＶＩＮとすると、出力電圧Ｖｏは次式で示される。

Ｖｏ＝ＶＩＮ＋ＶＯＳ（Ｎ差動以外）±Ｖｏｓ（Ｎ差動）
ここで“±”はスイッチ群ＳＷ１を切り替えることにより極性が入れ替わって出力されるためである。したがって、スイッチ群ＳＷ１を切り替えて時間平均を求めると、±Ｖｏｓ（Ｎ差動）の項は零になる。即ち、スイッチ群ＳＷ１をスイッチングすることによりＮチャンネルＭＯＳトランジスタＭＮ１／ＭＮ２の不整合要因で発生するオフセット電圧の影響が無くなる。

同様に、スイッチ群ＳＷ２を切り替える場合は、差動対を構成するＰチャンネルＭＯＳトランジスタＭＰ１／ＭＰ２の不整合要因で発生するオフセット電圧をＶｏｓ（Ｐ差動）とし、それ以外で生じるオフセット電圧のトータルをＶＯＳ（Ｐ差動以外）とし、入力電圧をＶＩＮとすると、出力電圧Ｖｏは次式で示される。

Ｖｏ＝ＶＩＮ＋ＶＯＳ（Ｐ差動以外）±Ｖｏｓ（Ｐ差動）
スイッチ群ＳＷ３、スイッチ群ＳＷ４の切り替えに関しても同様の考え方でオフセット電圧がスイッチの状態によって極性が入れ替わって出力される。このオフセット電圧は、スイッチ群ＳＷ１〜ＳＷ４をＯＮ／ＯＦＦさせて（切り替えて）平均化することによりそれぞれの素子群によるオフセット電圧は零となる。従って全体として全スイッチをＯＮ／ＯＦＦさせることで全部のオフセット電圧は平均化されて零になる。したがって、オフセット電圧の影響は小さくなる。

これら４つのスイッチ群に関し、それぞれＯＮ／ＯＦＦの２つの状態が存在するので、取り得る状態数は２の４乗で１６通りがある。しかし、この全ての状態を作り出す必要はない。例えば、スイッチ群ＳＷ１とスイッチ群ＳＷ２を連動させ、（ＳＷ１＋ＳＷ２）、ＳＷ３、ＳＷ４の３つのスイッチ群とすると、合計８通りの状態になる。さらに、全部のスイッチ群を連動させてＯＮ／ＯＦＦの２つの状態で切り替えても良い。このように、各スイッチ群は、どのように組み合せて連動させてもよい。

（第２の実施の形態）
図３における出力バッファアンプ２を具体化した演算増幅器の構成例を図４に示す。尚、図３と同じところは、その説明を省略する。図４を参照すると、出力バッファアンプ２は、ＰチャンネルＭＯＳトランジスタＭＰ８と、ＮチャンネルＭＯＳトランジスタＭＮ８と、ＰチャンネルＭＯＳトランジスタＭＰ７と、ＮチャンネルＭＯＳトランジスタＭＮ７と、容量Ｃ１と、容量Ｃ２とを具備する。なお、定電圧源Ｖ１、Ｖ２は、それぞれ定電圧端子ＢＰ２、ＢＮ２に接続されるものとして省略されている。

ＰチャンネルＭＯＳトランジスタＭＰ８は、ゲートをＰチャンネルＭＯＳトランジスタＭＰ４のドレインに接続され、ソースを正電源ＶＤＤに接続され、ドレインを出力バッファアンプ２の出力Ｖｏｕｔに接続される。ＮチャンネルＭＯＳトランジスタＭＮ８は、ゲートをＮチャンネルＭＯＳトランジスタＭＮ４のドレインに接続され、ソースを負電源ＶＳＳに接続され、ドレインを出力バッファアンプ２の出力Ｖｏｕｔに接続される。

ＰチャンネルＭＯＳトランジスタＭＰ７は、ソースをＰチャンネルＭＯＳトランジスタＭＰ８のゲートに接続され、ゲートを定電圧源端子ＢＰ１に接続され、ドレインをＮチャンネルＭＯＳトランジスタＭＮ８のゲートに接続される。ＰチャンネルＭＯＳトランジスタＭＰ７は、ＰチャンネルＭＯＳトランジスタＭＰ８のアイドリング電流を決定する。

ＮチャンネルＭＯＳトランジスタＭＮ７は、ソースをＮチャンネルＭＯＳトランジスタＭＮ８のゲートに接続され、ゲートを定電圧源端子ＢＮ１に接続され、ドレインをＰチャンネルＭＯＳトランジスタＭＰ８のゲートに接続される。ＮチャンネルＭＯＳトランジスタＭＮ７は、ＮチャンネルＭＯＳトランジスタＭＮ８のアイドリング電流を決定する。

容量Ｃ１は、位相補償容量として働き、一端をＰチャンネルＭＯＳトランジスタＭＰ４のソースに接続され、他端を出力端子Ｖｏｕｔに接続される。容量Ｃ２は、同じく位相補償容量として働き、一端をＮチャンネルＭＯＳトランジスタＭＮ４のソースに接続され、他端を出力端子Ｖｏｕｔに接続される。

このＮチャンネルＭＯＳトランジスタＭＮ８とＰチャンネルＭＯＳトランジスタＭＰ８は、いわゆる浮遊定電流源として機能する。以下にこの浮遊定電流源の設定方法を説明する。まず、端子ＢＰ１に接続されている定電圧源の電圧Ｖ_{（ＢＰ１）}は、ＰチャンネルＭＯＳトランジスタＭＰ７のゲート・ソース間電圧Ｖ_{ＧＳ（ＭＰ７）}とＰチャンネルＭＯＳトランジスタＭＰ８のゲート・ソース間電圧Ｖ_{ＧＳ（ＭＰ８）}の和に等しいことから式（１）が成立する。
Ｖ_{（ＢＰ１）}＝Ｖ_{ＧＳ（ＭＰ７）}＋Ｖ_{ＧＳ（ＭＰ８）} ……（１）

ここで、Ｗをゲート幅とし、Ｌをゲート長とし、μを移動度とし、Ｃ_０を単位当たりのゲート酸化膜容量とし、Ｖ_Ｔを閾値電圧とし、Ｉ_Ｄをドレイン電流とすると、ゲート・ソース間電圧Ｖ_ＧＳは次式で示される。

差動対を構成するＮチャンネルＭＯＳトランジスタＭＮ１／ＭＮ２がアンプ動作している場合は両方のトランジスタのドレイン電流が等しい。従って、電流源Ｉ３の電流をＩ_３とすると、その各々のドレイン電流は、Ｉ３／２となる。一般的には浮遊電流源を構成しているＰチャンネルＭＯＳトランジスタＭＰ７とＮチャンネルＭＯＳトランジスタＭＮ７のドレイン電流が等しくなるように端子ＢＰ１と端子ＢＮ１のバイアス電圧を決定する。このとき、出力段ＰチャンネルＭＯＳトランジスタＭＰ８のアイドリング電流Ｉ_{ｉｄｌｅ（ＭＰ８）}と端子ＢＰ１のバイアス電圧の関係は、次式となる。ここで、β_{（ＭＰ７）}はＰチャンネルＭＯＳトランジスタＭＰ７のβを示し、β_{（ＭＰ８）}はＮチャンネルＭＯＳトランジスタＭＰ８のβを示す。

ここではバイアス電圧Ｖ_{（ＢＰ１）}を生成する定電圧源の具体的な回路は示さないが、この式（３）をＩ_{ｉｄｌｅ（ＭＰ８）}について解くことは可能である。実際の式は非常に複雑な式となるので、ここではその式を省略する。

同様にして、端子ＢＮ１に接続されている定電圧源の電圧Ｖ_{（ＢＮ１）}は、ＮチャンネルＭＯＳトランジスタＭＮ７のドレイン電流とＰチャンネルＭＯＳトランジスタＭＰ７のドレイン電流とが等しくなるように設定される。

以上のようにして、浮遊定電流源を設定する。ここで、端子ＢＮ１に接続される定電圧源（電圧Ｖ_{（ＢＮ１）}）と端子ＢＰ１に接続される定電圧源（電圧Ｖ_{（ＢＰ１）}）は、２個のＭＯＳトランジスタと定電流源を使って構成することにより、素子バラツキによる変動に強くなる。その構成によるとＶ（ＢＰ１）を回路に沿って展開した式に“２Ｖ_Ｔ”という項が現れる。したがって、上述した式（３）の左辺（Ｖ_{（ＢＰ１）}）は、右辺と同じ“２Ｖ_Ｔ”という項を含み、この項が左辺と右辺で相殺されるためである。なお、定電圧源の具体的回路例は図示しない。

（第３の実施の形態）
図５は、図４におけるＰチャンネル受け差動段を省略した回路である。Ｒａｉｌ−ｔｏ−Ｒａｉｌ特性が必要でない場合で、かつ入力電圧がＶｓｓ＋１ボルト程度〜ＶＤＤの範囲であれば、図４におけるＰチャンネル受け差動段は不要である。したがって、この場合、図４におけるＰチャンネル受け差動対を構成するＰチャンネルＭＯＳトランジスタＭＰ１／ＭＰ２と、定電流源Ｉ２とを省略することが可能である。これらの素子を省略しても正常なアンプ動作は可能である。回路動作は、基本的には上述した図３、図４における回路と同じである。したがってその動作説明を省略する。

（第４の実施の形態）
図６は、図４におけるＮチャンネル受け差動段を省略した回路である。Ｒａｉｌ−ｔｏ−Ｒａｉｌ特性が必要でない場合で、かつ入力電圧がＶｓｓ〜ＶＤＤ−１ボルト程度の範囲であれば、図４におけるＮチャンネル受け差動段は不要である。したがって、この場合、図４におけるＮチャンネル受け差動対を構成するＮチャンネルＭＯＳトランジスタＭＮ１／ＭＮ２と、定電流源Ｉ１とを省略することが可能である。これらの素子を省略しても正常なアンプ動作は可能である。回路動作は、基本的には上述した図３、図４における回路と同じである。したがってその動作説明を省略する。

ＬＣＤソースドライバーの出力アンプ、又はγ補正を決定する階調電源回路に用いる演算増幅器は、オフセット電圧が極力小さい回路が要求され、何らかの手段でオフセットキャンセルが必要である。本発明は、上述のように、簡単な回路構成で空間オフセットキャンセル回路を実現するものである。したがって、本発明によれば、演算増幅器は、オフセット電圧を空間的にばらまいて見かけ上のオフセット電圧による影響を小さくすることができ、例えば液晶パネルなどの容量性負荷を駆動するために用いられるＬＣＤドライバー用増幅回路やγ補正を決定する階調電源回路に適する。

従来の従来の空間オフセットキャンセル付き演算増幅器の構成例を示す回路図である。 従来の増幅器の構成例を示す回路図である。 本発明を実施するための最良の形態に係る差動増幅器の構成を示す回路図である。 図３における出力バッファアンプ２を具体化した例を示す回路図である。 本発明の演算増幅器の構成例を示す他の回路図である。 本発明の演算増幅器の構成例を示す他の回路図である。

符号の説明

ＭＰ１１、ＭＰ１２ ＰチャンネルＭＯＳトランジスタ
ＭＮ１１〜ＭＮ１３ ＮチャンネルＭＯＳトランジスタ
Ｓ１１〜Ｓ１８ スイッチ
Ｉ１１、Ｉ１２ 電流源
ＶＤＤ 正電源
ＤＳＳ 負電源
２１ 入力段
２２ 中間段
２３ 最終段
ＭＰ２０〜ＭＰ２９ ＰチャンネルＭＯＳトランジスタ
ＭＮ２０〜ＭＮ２９ ＮチャンネルＭＯＳトランジスタ
Ｃ２１、Ｃ２２ 位相補償容量
ＢＰ２１〜ＢＰ２４、ＢＮ２１〜ＢＮ２４ 定電圧源端子
ＩＮＮ、ＩＮＰ 入力端子
ＯＵＴ 出力端子
ＶＤＤ２ 正電源
ＶＳＳ２ 負電源
２ 出力バッファアンプ
ＭＰ１〜ＭＰ８ ＰチャンネルＭＯＳトランジスタ
ＭＮ１〜ＭＮ８ ＮチャンネルＭＯＳトランジスタ
Ｉ１〜Ｉ３ 定電流源
ＢＰ１、ＢＰ２、ＢＮ１、ＢＮ２ 定電圧源端子
Ｃ１、Ｃ２ 位相補償容量
Ｓ１〜Ｓ８ スイッチ
ＳＷ１〜ＳＷ４ スイッチ群
Ｉｎ＋ 入力端子
Ｖｏｕｔ 出力端子
ＶＤＤ 正電源
ＶＳＳ 負電源

Claims (12)

1. 差動対部と、
   前記差動対部の入力端子に入力される信号を切り替える第１スイッチ部と、
   前記差動対部の能動負荷になるカレントミラー回路部と、
   前記差動対部と前記カレントミラー回路部との間に接続され、前記差動対部と前記カレントミラー回路部との接続を入れ替える第２スイッチ部と
   を具備し、
   前記第１スイッチ部と前記第２スイッチ部の各々を切り替えてオフセット電圧をキャンセルする演算増幅器。
2. 前記第１スイッチ部と前記第２スイッチ部とは連動する
   請求項１に記載の演算増幅器。
3. 前記カレントミラー回路部はフォールデッドカスコード接続され、
   フォールデッドカスコード接続の能動負荷として機能する負荷トランジスタ群と、
   バイアス電圧がゲートに印加されるバイアストランジスタ群と、
   前記負荷トランジスタ群と前記バイアストランジスタ群との接続を切り替える第３スイッチ部と
   を具備する
   請求項１または請求項２に記載の演算増幅器。
4. 前記第１スイッチ部と前記第２スイッチ部と前記第３スイッチ部のうち少なくとも１つは、１行分の画素を表示する１水平期間毎に切り替わる極性反転信号により駆動される
   請求項３に記載の演算増幅器。
5. 前記差動対部は、
   ２つのＮチャンネルＭＯＳトランジスタを備えるＮチャンネル受け差動対と、
   ２つのＰチャンネルＭＯＳトランジスタを備えるＰチャンネル受け差動対と
   を備え、
   前記第１スイッチ部は、
   前記Ｎチャンネル受け差動対の入力端子に入力する信号を切り替える第１１スイッチ部と、
   前記Ｐチャンネル受け差動対の入力端子に入力する信号を切り替える第１２スイッチ部と
   を備え、
   前記カレントミラー回路部は、
   前記Ｎチャンネル受け差動対の能動負荷になる第１カレントミラー回路と、
   前記Ｐチャンネル受け差動対の能動負荷になる第２カレントミラー回路と
   を備え、
   前記第２スイッチ部は、
   前記Ｎチャンネル受け差動対と前記第１カレントミラー回路との間に接続され、前記Ｎチャンネル差動対と前記第１カレントミラー回路との接続を入れ替える第２１スイッチ部と、
   前記Ｐチャンネル受け差動対と前記第１カレントミラー回路との間に接続され、前記Ｐチャンネル差動対と前記第２カレントミラー回路との接続を入れ替える第２２スイッチ部と
   を備える
   請求項１に記載の演算増幅器。
6. 前記第１カレントミラー回路はフォールデッドカスコード接続され、
   フォールデッドカスコード接続の能動負荷として機能する第１負荷トランジスタ群と、
   バイアス電圧がゲートに印加される第１バイアストランジスタ群と、
   前記第１負荷トランジスタ群と前記第１バイアストランジスタ群との接続を切り替える第３１スイッチ部と
   を具備し、
   前記第２カレントミラー回路はフォールデッドカスコード接続され、
   フォールデッドカスコード接続の能動負荷として機能する第２負荷トランジスタ群と、
   バイアス電圧がゲートに印加される第２バイアストランジスタ群と、
   前記第２負荷トランジスタ群と前記第２バイアストランジスタ群との接続を切り替える第３２スイッチ部と
   を具備する
   請求項５に記載の演算増幅器。
7. 前記第１１スイッチ部と前記第１２スイッチ部、前記第２１スイッチ部と前記第２２スイッチ部、前記第３１スイッチ部と前記第３２スイッチ部のうち少なくとも１組は、１行分の画素を表示する１水平期間毎に切り替わる極性反転信号により駆動される
   請求項６に記載の演算増幅器。
8. 前記第１１スイッチ部と前記第２１スイッチ部とは連動し、
   前記第１２スイッチ部と前記第２２スイッチ部とは連動する
   請求項５から請求項７のいずれかに記載の演算増幅器。
9. 正転入力端子および出力端子に接続される反転入力端子に差動入力対を接続したＮチャンネル受け差動対トランジスタと、
   前記正転入力端子および前記反転入力端子に差動入力対を接続したＰチャンネル受け差動対トランジスタと、
   前記Ｎチャンネル受け差動対トランジスタの各々のドレインの接続先を切り替える第１のスイッチと、
   前記Ｐチャンネル受け差動対トランジスタの各々のドレインの接続先を切り替える第２のスイッチと、
   ソース同士が共通接続されて正電源に接続され、ゲート同士が共通接続され、フォールデッドカスコード接続の能動負荷として働く第１のＰチャンネルＭＯＳトランジスタ群と、
   ソース同士が共通接続されて負電源に接続され、ゲート同士が共通接続され、フォールデッドカスコード接続の能動負荷として働く第１のＮチャンネルＭＯＳトランジスタ群と、
   各々のゲートが互いに共通接続される第２のＰチャンネルＭＯＳトランジスタ群と、
   各々のゲートが互いに共通接続される第２のＮチャンネルＭＯＳトランジスタ群と、
   前記第１のＰチャンネルＭＯＳトランジスタ群の各ドレインと前記第２のＰチャンネルＭＯＳトランジスタ群の各ソースとの間に接続され、前記第１のＰチャンネルＭＯＳトランジスタ群の各ドレインと前記第２のＰチャンネルＭＯＳトランジスタ群の各ソースとの接続を入れ替える第３のスイッチと、
   前記第１のＮチャンネルＭＯＳトランジスタ群の各ドレインと前記第２のＮチャンネルＭＯＳトランジスタ群の各ソースとの間に接続され、前記第１のＮチャンネルＭＯＳトランジスタ群の各ドレインと前記第２のＮチャンネルＭＯＳトランジスタ群の各ソースとの接続を入れ替える第４のスイッチと、
   共通端子が入力端子に接続され、ブレーク端子とメーク端子の各々が前記Ｎチャンネル受け差動対トランジスタの各々のゲートに接続される第５のスイッチと、
   共通端子が出力端子に接続され、ブレーク端子とメーク端子の各々が前記Ｎチャンネル受け差動対トランジスタの各々のゲートに接続される第６のスイッチと、
   共通端子が入力端子に接続され、ブレーク端子とメーク端子の各々が前記Ｐチャンネル受け差動対トランジスタの各々のゲートに接続される第７のスイッチと、
   共通端子が出力端子に接続され、ブレーク端子とメーク端子の各々が前記Ｐチャンネル受け差動対トランジスタの各々のゲートに接続される第８のスイッチと、
   前記Ｎチャンネル受け差動対トランジスタの共通に接続されるソースと負電源との間に接続される第１の定電流源と、
   前記Ｐチャンネル受け差動対トランジスタの共通に接続されるソースと正電源との間に接続される第２の定電流源と、
   一端が前記第２のＰチャンネルＭＯＳトランジスタ群の一方のＰチャンネルＭＯＳトランジスタのドレインと前記第１のＰチャンネルＭＯＳトランジスタ群のゲートとに共通接続され、他端が前記第２のＮチャンネルＭＯＳトランジスタ群の一方のＮチャンネルＭＯＳトランジスタのドレインと前記第１のＮチャンネルＭＯＳトランジスタ群のゲートとに共通接続される浮遊電流源である第３の定電流源Ｉ３と、
   前記第２のＰチャンネルＭＯＳトランジスタ群の共通接続されるゲートと正電源間に接続される第１の定電圧源と、
   前記第２のＮチャンネルＭＯＳトランジスタ群の共通接続されるゲートと負電源間に接続される第２の定電圧源と、
   前記第２のＰチャンネルＭＯＳトランジスタ群の他方のＰチャンネルＭＯＳトランジスタのドレインと、前記第２のＮチャンネルＭＯＳトランジスタ群の他方のＮチャンネルＭＯＳトランジスタのドレインとに入力端子を接続され、出力バッファを構成する出力バッファアンプと
   を具備する演算増幅器。
10. 請求項９に記載の演算増幅器において、
    前記第１のスイッチと前記第５のスイッチと前記第６のスイッチとは、連動する第１スイッチ群をなし、同時に動作する演算増幅器。
11. 請求項９または請求項１０に記載の演算増幅器において、
    前記第２のスイッチと前記第７のスイッチと前記第８のスイッチとは、連動する第２スイッチ群をなし、同時に動作する演算増幅器。
12. 請求項９から請求項１１のいずれかに記載の演算増幅器において、
    連動する前記第１のスイッチと前記第５のスイッチと前記第６のスイッチとを含むスイッチ群と、
    連動する前記第２のスイッチと前記第７のスイッチと前記第８のスイッチとを含むスイッチ群と、
    前記第３のスイッチと、
    前記第４のスイッチと
    の切替の組み合わせによりスイッチ動作させる演算増幅器。

Images