JP2019168892A - 演算増幅回路及びこれを使用した電流検出装置 - Google Patents

Abstract

【課題】演算増幅器の入力オフセット電圧の極性が変化する場合でも、入力オフセット電圧の極性を一定に保持できる演算増幅回路及び電流検出装置を提供する。【解決手段】メイン半導体素子Ｍ１に並列に接続された電流センス半導体素子Ｍ２と電流検出用抵抗Ｒｉとの間に接続されて電流センス半導体素子の出力電位をメイン半導体素子の出力電位と等しく制御する電位制御回路１２を備え、電位制御回路は、電流センス半導体素子の出力電流を制御する電流制御素子Ｍ３と、電流センス半導体素子及びメイン半導体素子の出力電位差に応じた制御出力を電流制御素子に出力する演算増幅器１３とを備え、電流センス半導体素子及びメイン半導体素子の電位差に応じて演算増幅器の入力オフセット電圧の極性を判定する入力オフセット電圧極性判定部２０を設け、演算増幅器は、入力オフセット電圧極性判定部の極性判定信号に基づいて入力オフセット電圧の極性を一定に制御する。【選択図】図１

Description

本発明は、メイン半導体素子から負荷に供給する電流を検出する電流センス半導体素子を備えた演算増幅回路及びこれを使用した電流検出装置に関する。

この種の演算増幅回路としては、例えば、負荷に電流を供給するメイン半導体素子と並列に電流センス半導体素子を接続し、電流センス半導体素子の出力電流をメイン半導体素子出力電位と電流センス用半導体素子の出力電位とをオペアンプに入力し、このオペアンプの差動出力で電流制限用半導体素子を制御することにより、外付けの電流検出用抵抗の電位を制御するようにした半導体装置が提案されている（例えば、特許文献１参照）。

特開２００７−１３５２７４号公報

しかしながら、上記特許文献１に記載された先行技術では、電流センス半導体素子の出力電位とメイン半導体素子の出力電位を演算増幅器（オペアンプ）に入力し、この演算増幅器の差動出力で電流制限用半導体素子を制御する場合には、演算増幅器の非反転入力端子及び反転入力端子間に存在する入力オフセット電圧が問題となる。この演算増幅器の入力オフセット電圧の影響を排除するために、電流センス半導体素子の電流を検出するコンパレータの基準電圧を調整するようにしている。
この入力オフセット電圧は、演算増幅器の温度やパッケージ封止の前後で変化し、正負の極性が変化することがある。このような正負の極性が変化した場合には、特許文献１に記載された先行技術では対処することができず、入力オフセット電圧の変化によって電流検出誤差が大きくなるという課題がある。

そこで、本発明は、上記先行技術の課題に着目してなされたものであり、演算増幅器の入力オフセット電圧の極性が変化する場合でも、入力オフセット電圧の極性を一定に保持することができる演算増幅回路及びこれを使用した電流検出装置を提供することを目的としている。

上記目的を達成するために、本発明に係る演算増幅回路の一態様は、電源に接続されて負荷に駆動電流を供給するメイン半導体素子に並列に接続された電流センス半導体素子と電流検出用抵抗との間に接続されて電流センス半導体素子の出力電位をメイン半導体素子の出力電位と等しく制御する電位制御回路を備えている。この電位制御回路は、電流センス半導体素子及び電流検出用抵抗間に接続された電流制御素子と、非反転入力端子及び反転入力端子の一方に電流センス半導体素子の出力電位が入力され、非反転入力端子及び反転入力端子の他方にメイン半導体素子の出力電位が入力され、電流センス半導体素子及びメイン半導体素子の出力電位差に応じた制御信号を電流制御素子に出力する演算増幅器とを備え、電流センス半導体素子及びメイン半導体素子の電位差に応じて演算増幅器の入力オフセット電圧の極性を判定する入力オフセット電圧極性判定部を設け、演算増幅器は、入力オフセット電圧極性判定部の極性判定信号に基づいて入力オフセット電圧の極性を一定に制御する。

また、本発明に係る電流検出装置は、上記演算増幅回路を使用してメイン半導体素子から出力される駆動電流を検出するようにしている。

本発明に係る演算増幅回路の一態様によれば、演算増幅器の入力オフセット電圧の極性を検出して演算増幅器の入力オフセット電圧の極性が一定となるように制御するので、演算増幅器の入力オフセット電圧の極性が変化した場合でも入力オフセット電圧の極性を一定に制御することができる。
また、本発明に係る電流検出装置の一態様は、入力オフセット電圧の極性を一定に制御できる演算増幅器を使用して電流検出装置を構成するので、演算増幅器の入力オフセット電圧の極性の変化を防止して、電流センス半導体素子によるメイン半導体素子の駆動電流検出精度を高精度に維持することができる。

本発明の第１の実施形態を示す電流検出装置の一例を示すブロック図である。 図１のオフセット電圧極性制御演算増幅回路の具体的回路構成を示す回路図である。 選択信号ローレベルである場合のオフセット電圧極性制御演算回路の接続関係を示す回路図である。 選択信号がハイレベルである場合のオフセット電圧極性制御演算回路の接続関係を示す回路図である。 図１のチョッパーインバータ比較器の一例を示す回路図である。 チョッパーインバータ比較器にハイレベルのクロック信号が入力された状態の接続関係を示す回路図である。 チョッパーインバータ比較器にローレベルのクロック信号が入力された状態の接続関係を示す回路図である。 第１実施形態の動作の説明に供するタイムチャートであって、（ａ）はチョッパーインバータ比較器の入力電圧波形を示し、（ｂ）はチョッパーインバータ比較器内のインバータの入力電圧波形を示し、（ｃ）はチョッパーインバータ比較器内のインバータの出力電圧波形を示し、（ｄ）はチョッパーインバータ比較器から出力される比較信号の波形を示し、（ｅ）はトグルフリップフロップから出力される選択信号の波形を示し、（ｆ）はクロックパルス発生回路から出力されるクロックパルスの波形を示す。 先行技術の動作を説明する説明図であって、（ａ）は初期状態で入力オフセット電圧が負極性である場合の説明図、（ｂ）は入力オフセット電圧が正極性に変化した場合の説明図である。 本発明に係る電流検出装置の変形例を示すブロック図である。

次に、図面を参照して、本発明の一実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
以下、本発明の第１の実施形態に係る電流検出装置について図面を参照して説明する。

電流検出装置１０は、図１に示すように、電流検出対象となる例えばＮチャネルのＭＯＳＦＥＴで構成されるメイン半導体素子Ｍ１と、このメイン半導体素子Ｍ１から出力される駆動電流を検出する例えばＮチャネルのＭＯＳＦＥＴで構成される電流センス半導体素子Ｍ２とを備えている。
メイン半導体素子Ｍ１は、ドレインが電源端子Ｖｃｃに接続され、ソースが出力端子Ｖｏｕｔを介して負荷１１に接続され、ゲートがゲート信号入力端子Ｖｇａｔｅに接続されている。このメイン半導体素子Ｍ１はゲートに供給されるゲート信号に基づいて負荷１１に供給する駆動電流が制御される。

電流センス半導体素子Ｍ２は、メイン半導体素子Ｍ１に比較して電流供給能力が低いが特性がメイン半導体素子Ｍ１に相似となるＭＯＳＦＥＴで構成されている。この電流センス半導体素子Ｍ２は、ドレインが電源端子Ｖｃｃに接続され、ソースが電流検出用抵抗Ｒｉを介してグランド端子Ｇｎｄに接続され、ゲートがゲート信号入力端子Ｖｇａｔｅに接続されている。電流センス半導体素子Ｍ２は、メイン半導体素子Ｍ１から出力される駆動電流に比較して１／Ｋの検出電流が出力される。
電流センス半導体素子Ｍ２と電流検出用抵抗Ｒｉとの間には、電位制御回路１２が接続されている。この電位制御回路１２は、電流センス半導体素子Ｍ２の出力電位であるソース電位Ｖｓ１がメイン半導体素子Ｍ１の出力電位であるソース電位Ｖｓ２と等しくなるように電流センス半導体素子Ｍ２の出力電流を制御する。電位制御回路１２は、電流センス半導体素子Ｍ２と電流検出用抵抗Ｒｉとの間に接続された電流制御半導体素子としての例えばＮチャネルのＭＯＳＦＥＴＭ３と、演算増幅器１３とを備えている。

ＭＯＳＦＥＴＭ３は、ドレインが電流センス半導体素子Ｍ２のソースに接続され、ソースが電流検出用抵抗Ｒｉに接続され、ゲートが演算増幅器１３の出力端子に接続されている。
演算増幅器１３は、入力される選択信号ＳＬに応じて入力オフセット電圧極性が制御可能なオペアンプで構成されている。この演算増幅器１３の具体的構成は、図２に示すように、差動増幅回路１４と、プッシュプル出力段回路１５と、選択回路１６とで構成されている。差動増幅回路１４は、電源端子Ｖｃｃに接続されたカレントミラー回路１７を構成する一対の半導体素子となる例えばＰチャネルのＭＯＳＦＥＴＭ１１及びＭ１２と、これらＭＯＳＦＥＴＭ１１及びＭ１２と直列に接続された一対の差動対素子となる例えばＮチャネルのＭＯＳＦＥＴＭ１３及びＭ１４と、これらＭＯＳＦＥＴＭ１３及びＭ１４のソースと接地との間に接続された定電流源を構成するＮチャネルのＭＯＳＦＥＴＭ１５とを備えている。

ＭＯＳＦＥＴＭ１１及びＭ１２は、ソースが互いに接続された電源端子Ｖｃｃに接続され、ドレインが個別に一対のＭＯＳＦＥＴＭ１３及びＭ１４のドレインに接続され、ゲートが互いに接続されて選択回路１６の第２選択部１６ｂに接続されている。
ＭＯＳＦＥＴＭ１３及びＭ１４は、ゲートが選択回路１６の第１選択部１６ａに接続されている。
ＭＯＳＦＥＴＭ１５は、ゲートがバイアス電圧入力端子Ｂｉａｓに接続されている。
プッシュプル出力段回路１５は、電源端子Ｖｃｃ及び接地間に直列に接続されたＰチャネルのＭＯＳＦＥＴＭ２１及びＮチャネルのＭＯＳＦＥＴＭ２２を備えている。ＭＯＳＦＥＴＭ２１のドレイン及びＭＯＳＦＥＴＭ２２のドレイン間に出力端子Ｖｏｕｔが接続されている。また、ＭＯＳＦＥＴＭ２１のゲートは選択回路１６の第３選択部１６ｃに接続されている。ＭＯＳＦＥＴＭ２２はソースが接地され、ゲートが差動増幅回路１４のＭＯＳＦＥＴＭ１５のゲートとともにバイアス電圧入力端子Ｂｉａｓに接続されている。

選択回路１６は、第１選択部１６ａ、第２選択部１６ｂ及び第３選択部１６ｃを備えている。第１選択部１６ａは、二つの単極双投のアナログスイッチＳＷａ１及びＳＷａ２を有する。アナログスイッチＳＷａ１は、共通端子ｔｃが差動増幅回路１４のＭＯＳＦＥＴＭ１３のゲートに接続され、常閉端子ｔｎｃが非反転入力端子ＩＮ＋に接続され、常開端子ｔｎｏが反転入力端子ＩＮ−に接続されている。アナログスイッチＳＷａ２は、共通端子ｔｃが差動増幅回路１４のＭＯＳＦＥＴＭ１４のゲートに接続され、常閉端子ｔｎｃが反転入力端子ＩＮ−に接続され、常開端子ｔｎｏが非反転入力端子ＩＮ＋に接続されている。

第２選択部１６ｂは、一つの単極双投のアナログスイッチＳＷｂで構成されている。このアナログスイッチＳＷｂは、共通端子ｔｃが差動増幅回路１４のＭＯＳＦＥＴＭ１１及びＭ１２の互いに接続されたゲートに接続され、常閉端子ｔｎｃが差動増幅回路１４のＭＯＳＦＥＴＭ１１及びＭ１３の接続点に接続され、常開端子ｔｎｏが差動増幅回路１４のＭＯＳＦＥＴＭ１２及びＭ１４の接続点に接続されている。
第３選択部１６ｃは、一つの単極双投のアナログスイッチＳＷｃで構成されている。このアナログスイッチＳＷｃは、共通端子ｔｃがプッシュプル出力段回路１５のＭＯＳＦＥＴＭ２１のゲートに接続され、常閉端子ｔｎｃが差動増幅回路１４のＭＯＳＦＥＴＭ１２及びＭ１４の接続点である出力側に接続され、常開端子ｔｎｏが差動増幅回路１４のＭＯＳＦＥＴＭ１１及びＭ１３の接続点である出力側に接続されている。

そして、各アナログスイッチＳＷａ１、ＳＷａ２、ＳＷｂ及びＳＷｃは、後述する入力オフセット電圧極性判定部２０からの選択信号ＳＬがローレベル（以下、Ｌレベルと称す）であるときに共通端子ｔｃが常閉端子ｔｎｃに接続され、選択信号ＳＬがハイレベル（以下、Ｈレベルと称す）であるときに共通端子ｔｃが常開端子ｔｎｏに接続される。
したがって、演算増幅器１３は、選択信号ＳＬがＬレベルであるときに、図３に示すように、差動対半導体素子を構成するＭＯＳＦＥＴＭ１３のゲートが反転入力端子ＩＮ−に接続され、ＭＯＳＦＥＴＭ１４のゲートが非反転入力端子ＩＮ＋に接続される。また、カレントミラー回路１７を構成するＭＯＳＦＥＴＭ１１及びＭ１２の互いに接続されたゲートがＭＯＳＦＥＴＭ１１及びＭ１３の接続点に接続される。さらに、プッシュプル出力段回路１５のＭＯＳＦＥＴＭ２１のゲートが差動増幅回路１４のＭＯＳＦＥＴＭ１２及びＭ１４の接続点である出力側に接続される。

一方、選択信号ＳＬがＨレベルであるときには、図４に示すように、差動対半導体素子を構成するＭＯＳＦＥＴＭ１４のゲートが反転入力端子ＩＮ−に接続され、ＭＯＳＦＥＴＭ１３のゲートが非反転入力端子ＩＮ＋に接続される。また、カレントミラー回路１７を構成するＭＯＳＦＥＴＭ１１及びＭ１２の互いに接続されたゲートがＭＯＳＦＥＴＭ１２及びＭ１４の接続点に接続される。さらに、プッシュプル出力段回路１５のＭＯＳＦＥＴＭ２１のゲートが差動増幅回路１４のＭＯＳＦＥＴＭ１１及びＭ１３の接続点である出力端に接続される。

また、選択回路１６に対する選択信号ＳＬを生成する入力オフセット電圧極性判定部２０は、図１に示すように、チョッパーインバータ比較器２１と、クロックパルス発生回路２２と、トグルフリップフロップ２３とで構成されている。
チョッパーインバータ比較器２１は、図１に示すように、演算増幅器１３の非反転入力端子に入力される電流センス半導体素子Ｍ２のソース電位が入力される入力端子Ｖ−と、演算増幅器１３の反転入力端子に入力されるメイン半導体素子Ｍ１のソース電位か入力される入力端子Ｖ＋と、比較出力信号Ｓｃを出力する信号出力端子Ｖｏｕｔとを備えている。このチョッパーインバータ比較器２１の具体的構成は、図５に示すように、二つの充放電用コンデンサＣ１及びＣ２と、一つのインバータ３０と、一つの抵抗Ｒ１と、第１選択部３１ａ〜第５選択部３１ｅの五つの選択部を備えている。これら第１選択部３１ａ〜第５選択部３１ｅは、単極双投のアナログスイッチＳＷａ〜ＳＷｅで構成されている。

充放電用コンデンサＣ１の両端にそれぞれ第１選択部３１ａ及び第２アナログスイッチ電流検出用ＩＮ充放電用コンデンサＣ１の両端には、第１選択部３１ａ及び第２選択部３１ｂの共通端子ｔｃが接続されている。第１選択部３１ａの常閉端子ｔｎｃは第３選択部３１ｃのアナログスイッチＳＷｃの常閉端子ｔｎｃに接続され、常開端子ｎｏは入力端子Ｖ＋に接続されている。
第２選択部３１ｂのアナログスイッチＳＷｂは、常閉端子ｔｎｃがインバータ３０の入力端子に接続され、常開端子ｔｎｏが入力端子Ｖ−に接続されている。

第３選択部３２ｃのアナログスイッチＳＷｃは、共通端子ｔｃが充放電用コンデンサＣ２の一方端子に接続され、常閉端子ｔｎｃがアナログスイッチＳＷａの常閉端子ｔｎｃに接続され、常開端子ｔｎｏがアナログスイッチＳＷ２の常閉端子ｔｎｃとインバータ３０との接続点に接続されている。
第４選択部３２ｄのアナログスイッチＳＷｄは、共通端子ｔｃがアナログスイッチＳＷｂの常閉端子ｔｎｃ、アナログスイッチＳＷｃの常開端子ｔｎｏ及びインバータ３０の入力端子の接続点に接続され、常閉端子ｔｎｃが空き端子とされ、常開端子ｔｎｏがインバータ３０の出力端子に接続されている。

第５選択部３２ｅのアナログスイッチＳＷｅは、共通端子ｔｃが抵抗Ｒ１を介して接地され、常閉端子ｔｎｃがインバータ３０の出力端子及び第４選択部３２ｄのアナログスイッチＳＷｄの常開端子ｔｎｏとの接続点に接続され、常開端子ｔｎｏが接地されている。
そして、第５選択部３２ｅのアナログスイッチＳＷｅの共通端子ｔｃと抵抗Ｒ１との接続点が出力端子Ｖｏｕｔに接続されている。
ここで、アナログスイッチＳＷａ〜ＳＷｅは、クロックパルス発生回路２２から出力される矩形波状のクロックパルスＣＰがＨレベルであるときに共通端子ｔｃが常開端子ｔｎｏに接続され、クロックパルスＣＰがＬレベルであるときに共通端子ｔｃが常閉端子ｔｎｃに接続される。

したがって、チョッパーインバータ比較器２１は、クロックパルス発生回路２２から入力されるクロックパルスＣＰがＨレベルであるときに、図６に示すように、充電モードとなる。この充電モードでは、充放電用コンデンサＣ１の両端が入力端子Ｖ−及びＶ＋に接続されて、入力端子Ｖ−に入力される電流センス半導体素子Ｍ２のソース電位Ｖｓ２と入力端子Ｖ＋に入力されるメイン半導体素子Ｍ１のソース電位Ｖｓ１との電位差δＶが充電される。また、インバータ３０は入力端子及び出力端子が互いに接続され、その接続点が充放電用コンデンサＣ２の一端に接続され、この充放電用コンデンサＣ２の他端が接地される。このため、充放電用コンデンサＣ２にインバータ３０の閾値電圧Ｖｔｈが充電される。さらに、抵抗Ｒ１の両端が接地されるので、出力端子Ｖｏｕｔは接地電位となる。

また、チョッパーインバータ比較器２１は、クロックパルス発生回路２２から入力されるクロックパルスＣＰがＬレベルであるときに、図７に示すように、出力モードとなる。この出力モードは、充放電用コンデンサＣ１及びＣ２が直列に接続され、充放電用コンデンサＣ２の一端が接地され、充放電用コンデンサＣ２の他端と充放電用コンデンサＣ１の一端とが接続され、充放電用コンデンサＣ１の他端がインバータ３０の入力端子に接続され、このインバータ３０の出力端子が抵抗Ｒ１を介して接地される。このため、インバータ３０の入力端子には、充放電用コンデンサＣ１に充電された電流センス半導体素子Ｍ２のソース電位Ｖｓ２とメイン半導体素子Ｍ１のソース電位Ｖｓ１との電位差δＶとインバータ３０の閾値電圧Ｖｔｈとの和が入力される。

したがって、Ｖ＋＞Ｖ−であるとき、すなわち、メイン半導体素子Ｍ１のソース電位Ｖｓ１が電流センス半導体素子Ｍ２のソース電位Ｖｓ２より高い場合には、インバータ３０の入力電圧は閾値電圧Ｖｔｈより高い電圧となり、インバータ３０の出力はＬレベルとなる。
逆に、Ｖ＋＜Ｖ−であるとき、すなわち、電流センス半導体素子Ｍ２のソース電位Ｖｓ２がメイン半導体素子Ｍ１のソース電位Ｖｓ１より高い場合には、インバータ３０の入力電圧は、閾値電圧Ｖｔｈより低い電圧となり、インバータ３０の出力はＨレベルとなる。

よって、インバータ３０は、入力電圧Ｖ＋及びＶ−がＶ＋＜Ｖ−であるときに、クロックパルスがオフ状態となる一定周期の毎にＨレベルの比較信号ＳＣを出力端子Ｖｏｕｔからトグルフリップフロップ２３に出力する。
トグルフリップフロップ２３は、図１に示すように、Ｄ端子に否定出力端子Ｑｂの出力信号が入力され、クロック端子ＣＬＫにチョッパーインバータ比較器２１の比較信号ＳＣが入力され、肯定出力端子Ｑから選択信号ＳＬが演算増幅器１３の選択信号入力端子ｔｓに入力される。このトグルフリップフロップ２３では、クロック端子ＣＬＫにＨレベルの比較信号ＳＣが入力される毎に肯定出力端子Ｑから出力される選択信号ＳＬがＬレベルからＨレベルへ又はＨレベルからＬレベルへ反転する。

ここで、電位制御回路１２、入力オフセット電圧極性判定部２０を含んで演算増幅回路２５が構成されている。
また、電位制御回路１２と電流検出用抵抗Ｒｉとの間には、第１コンパレータ４１及び第２コンパレータ４２の非反転入力端子が接続されている。第１コンパレータ４１は、過電流異常を検出し、第２コンパレータ４２は、過電流異常よりは低い電流であるが定格電流よりは大きく継続すると異常を生じる可能性のある異常電流を検出する。

これらコンパレータ４１及び４２の反転入力端子は、メイン半導体素子Ｍ１のソースとグランド端子Ｇｎｄとの間に接続された分圧回路４３から基準電圧が供給されている。この分圧回路４３は、４つの抵抗Ｒ１〜Ｒ４が直列に接続されている。抵抗Ｒ１及びＲ２の接続点が第１コンパレータ４１の反転入力端子に接続され、抵抗Ｒ２及びＲ３の接続点が第２コンパレータ４２の反転入力端子に接続されている。さらに、分圧回路４３の抵抗Ｒ３及びＲ４の接続点には、定電流出力回路４４から出力される定電流が供給されている。
定電流出力回路４４は、ドレインが互いに接続されて電源端子Ｖｃｃに接続されたＮチャネルのＭＯＳＦＥＴＭ３１及びＭ３２を有し、ダイオード接続された一方のＭＯＳＦＥＴＭ３１のソースが可変抵抗を介してグランド端子Ｇｎｄに接続され、他方のＭＯＳＦＥＴＭ３２のソースが分圧回路４３の抵抗Ｒ３及びＲ４間に接続されている。

次に、上記第１実施形態の動作を説明する。
先ず、メイン半導体素子Ｍ１の駆動電流をＩｄとし、メイン半導体素子Ｍ１及び電流センス半導体素子Ｍ２のセンス比をＫとすると、電流センス半導体素子Ｍ２の出力電流はＩｄ／Ｋとなる。
このとき、演算増幅器１３の入力オフセット電圧ΔＶが“０”である場合には、演算増幅器１３の非反転入力端子Ｖ＋に入力される電流センス半導体素子Ｍ２のソース電位Ｖｓ１と反転入力端子Ｖ−に入力されるメイン半導体素子Ｍ１のソース電位Ｖｓ２の電位差に応じた出力ＭＯＳＦＥＴＭ３に出力されるので、電流センス半導体素子Ｍ２のソース電位Ｖｓ２がメイン半導体素子Ｍ１のソース電位Ｖｓ１と等しくなるように制御される。このときの電流センス半導体素子Ｍ２の出力電流はＩｄ／Ｋとなる。

この状態で、トグルフリップフロップ２３から出力される選択信号ＳＬが図８（ｅ）に示すようにＬレベルであるものとすると、演算増幅器１３では、図３の接続関係となり、反転入力端子が差動増幅回路１４のＭＯＳＦＥＴＭ１３のゲートに接続され、非反転入力端子がＭＯＳＦＥＴＭ２のゲートに接続される。また、差動増幅回路１４のＭＯＳＦＥＴＭ１２及びＭ１４の接続点から出力される差動出力がプッシュプル出力段回路１５のＭＯＳＦＥＴＭ２１のゲートに出力される。このため、出力端子Ｖｏｕｔから電流センス半導体素子Ｍ２のソース電位Ｖｓ２をメイン半導体素子Ｍ１のソース電位Ｖｓ１に等しくする制御出力がＭＯＳＦＥＴＭ３に出力される。

次に、演算増幅器１３に初期状態で負極性の入力オフセット電圧−ΔＶが生じている場合について説明する。この場合には、演算増幅器１３の反転入力端子に入力されるメイン半導体素子Ｍ１のソース電位Ｖｓ１が演算増幅器１３の非反転入力端子に入力される電流センス半導体素子Ｍ２のソース電位Ｖｓ２より高くなる。
このため、図８（ａ）に示すように、時点ｔ１でチョッパーインバータ比較器２１の入力端子Ｖ＋に入力されるメイン半導体素子Ｍ１のソース電位Ｖｓ１が入力端子Ｖ−に入力される電流センス半導体素子Ｍ２のソース電位Ｖｓ２に対して高くなる。

この状態で、クロックパルス発生回路２２からクロックパルスＣＰがチョッパーインバータ比較器２１に出力される。このクックパルスＣＰは、図８（ｆ）に示すように、時点ｔ１でＨレベルとなり、時点ｔ２でＬレベルに反転し、時点ｔ３で再度Ｈレベルに反転し、Ｈレベルの幅とＬレベルの幅とが等しい矩形波である。このクロックパルスＣＰは、チョッパーインバータ比較器２１における第１選択部３１ａのアナログスイッチＳＷ１ａ〜第５選択部３１ｅのアナログスイッチＳＷ１ｅに入力される。

このため、クロックパルスＣＰがＨレベルとなる時点ｔ１及びｔ２間では、チョッパーインバータ比較器２１の接続関係は図６に示すようになり、充放電用コンデンサＣ１には入力端子Ｖ＋及びＶ−に入力されるメイン半導体素子Ｍ１のソース電位Ｖｓ１と電流センス半導体素子Ｍ２のソース電位Ｖｓ２との電位差δＶが充電される。また、充放電用コンデンサＣ２にはインバータ３０の閾値電圧Ｖｔｈが充電される。したがって、インバータ３０に入力される入力電圧ＶＩＮｉｎ及びインバータ３０から出力される出力電圧ＶＩＮｏｕｔが、図８（ｂ）及び（ｃ）に示すように、ともに閾値電圧Ｖｔｈ（中間電圧）となる。このとき、出力端子Ｖｏｕｔは接地に接続されているので、チョッパーインバータ比較器２１から出力される比較信号ＳＣは、図８（ｄ）に示すように、接地電位であるＬレベルとなる。

このＬレベルの比較信号ＳＣがトグルフリップフロップ２３のＤ端子に入力されるので、トグルフリップフロップ２３の出力端子Ｑから出力される選択信号ＳＬは、図８（ｅ）に示すように、Ｌレベルを維持する。このため、演算増幅器１３は、図３に示す内部接続状態を維持する。入力オフセット電圧は負極性である−ΔＶを維持する。
この状態から、温度変化やパッケージ封止の影響により、演算増幅器１３の入力オフセット電圧−ΔＶが負極性から正極性に反転すると、これに応じてチョッパーインバータ比較器２１の入力端子Ｖ＋に入力されるメイン半導体素子Ｍ１のソース電位Ｖｓ１が、図８（ａ）に示すように、時点ｔ６から減少し、時点ｔ７で入力端子Ｖ−の電位より低くなる。

この場合には、時点ｔ５でクロックパルスＣＰが、図８（ｆ）に示すように、ＬレベルからＨレベルに反転するので、チョッパーインバータ比較器２１が図６に示す充放電用コンデンサＣ１及びＣ２に充電する充電モードとなっている。この充電モードが時点ｔ８まで継続される。このため、充放電用コンデンサＣ１には、時点ｔ５ではＶ＋＞Ｖ−であるので、電位差＋δＶが充電されるが、時点ｔ６以降はＶ＋が減少して行く。その後、時点ｔ６′ではＶ＋＝Ｖ−となるので、充放電用コンデンサＣ１の充電電圧が“０”となり、その後Ｖ＋＜Ｖ−となるので、電位差−δＶが充放電用コンデンサＣ１に充電される。

そして、時点ｔ８でクロックパルスＣＰが、図８（ｆ）に示すように、ＨレベルからＬレベルに変化する。このため、時点ｔ８で、チョッパーインバータ比較器２１の接続状態が図６に示す充放電用コンデンサＣ１及びＣ２が直列に接続されて充電電荷を放電する出力モードとなる。これに応じて、インバータ３０の入力端子に供給される入力電圧ＶＩＮｉｎは、図８（ｂ）に示すように、インバータ３０の閾値電圧Ｖｔｈより低下する。したがって、インバータ３０の出力端子から出力される出力電圧ＶＩＮｏｕｔは、図８（ｃ）に示すように、中間電圧（閾値電圧Ｖｔｈ）より高いＨレベルとなる。よって、チョッパーインバータ比較器２１から出力される比較信号ＳＣは、図８（ｄ）に示すように、時点ｔ８〜ｔ１０間でＨレベルとなる。この比較信号ＳＣがトグルフリップフロップ２３のＤ端子に出力される。
このため、トグルフリップフロップ２３の肯定出力端子Ｑから出力される選択信号ＳＬが、図８（ｅ）に示すように、ＬレベルからＨレベルに反転する。

一方、演算増幅器１３では、入力される選択信号ＳＬがＨレベルとなるので、図４に示すように、非反転入力端子に供給されている電流センス半導体素子Ｍ２のソース電位Ｖｓ２の入力先が差動増幅回路１４のＭＯＳＦＥＴＭ１４のゲートからＭＯＳＦＥＴＭ１３のゲートに変更される。これと同時に、反転入力端子に供給されているメイン半導体素子Ｍ１のソース電位Ｖｓ１の入力先が差増増幅回路１４のＭＯＳＦＥＴＭ１３のゲートからＭＯＳＦＥＴＭ１４のゲートに変更される。
したがって、演算増幅器１３の入力オフセット電圧ΔＶが負極性である状態から正極性に変化した場合に、非反転入力端子に入力されていた電流センス半導体素子Ｍ２のソース電位Ｖｓ２が反転入力端子に入力され、反転入力端子に入力されていたメイン半導体素子Ｍ１のソース電位Ｖｓ１が非反転入力端子に入力されたことと等価となり、演算増幅器１３の入力オフセット電圧は負極性−ΔＶに維持される。

これによって、チョッパーインバータ比較器３０の入力電圧Ｖ＋が増加することになり、入力電圧Ｖ−を超えて時点ｔ９で元のレベルに復帰する。このため、以後、チョッパーインバータ比較器２１から出力される比較信号ＳＣはＬレベルを維持し、トグルフリップフロップ２３から出力される選択信号ＳＬもＬレベルを維持する。
その後、演算増幅器１３の入力オフセット電圧ΔＶの極性が反転した場合には、上記と同様の動作を行って、チョッパーインバータ比較器２１からＨレベルとなる比較信号ＳＣがトグルフリップフロップ２３のＤ端子に入力されることにより、トグルフリップフロップ２３の出力端子Ｑから出力される選択信号ＳＬがＬレベルに反転する。このため、演算増幅器１３の接続関係が初期状態に復帰する。

このように、上記第１の実施形態によれば、入力オフセット電圧極性判定部２０に演算増幅器１３の非反転入力端子に供給される電流センス半導体素子Ｍ２のソース電位Ｖｓ２と、反転入力端子に供給されるメイン半導体素子Ｍ１のソース電位Ｖｓ１とを入力することにより、演算増幅器１３に生じている入力オフセット電圧の極性を判定する。この判定結果が、入力オフセット電圧ΔＶが負極性から正極性に変化したことを検出したときに、選択信号ＳＬをＬレベルからＨレベルに反転させる。このため、演算増幅器１３で非反転入力端子に供給されている電流センス半導体素子Ｍ２のソース電位Ｖｓ２が差動対半導体素子の一方から他方に切換えられる。これと同時に、演算増幅器１３の反転入力端子に供給されているメイン半導体素子Ｍ１のソース電位Ｖｓ１が差動対半導体素子の他方から一方に切換得られる。これによって演算増幅器１３の見かけ上の入力オフセット電圧ΔＶの極性が同一極性に維持される。

この状態で、電流検出用抵抗Ｒｉの電位が第２コンパレータ４２に設定された基準電位よりも高くなると、この第２コンパレータ４２からＨレベルの電流異常検出信号が出力される。そして、電流検出用抵抗Ｒｉの電位がさらに高くなって、第１コンパレータ４１に設定された基準電位を超えるとこの第１コンパレータ４１からＨレベルの過電流検出信号が出力される。
ちなみに、前述した従来技術では、入力オフセット電圧極性判定部２０を備えておらず、コンパレータ４１及び４２の基準電圧を変化させることで演算増幅器１３やコンパレーのオフセット電圧を補償するようにしている。

このため、図９（ａ）に示すように、初期状態で演算増幅器１３の入力オフセット電圧が負極性である場合について考える。ここで、メイン半導体素子Ｍ１に流れる電流をＩＭとし、電流センス半導体素子Ｍ２に流れる電流をＩＳとする。電流センス半導体素子Ｍ２のソース電位Ｖｓ２は、メイン半導体素子Ｍ１のソース電位Ｖｓ１よりも低くなる。このため、ドレイン−ソース間電圧は電流センス半導体素子Ｍ２の方が大きくなる。よって、電流センス半導体素子Ｍ２に流れる電流ＩＳは入力オフセット電圧が“０”の場合と比較して多く流れる。

このときの電流センス半導体素子Ｍ２の電流増加分をΔＩｄｍ／Ｋとすると、メイン半導体素子Ｍ１に流れる電流ＩＭの過電流Ｉｄａに対応する電流センス半導体素子Ｍ２に流れる電流ＩＳはＩｄａ／Ｋ＋ΔＩｄｍ／Ｋとなる。すなわち、演算増幅器１３に負の入力オフセット電圧がある場合にメイン半導体素子Ｍ１に流れる過電流Ｉｄａを正確に検出するには、図９（ａ）に示すように、電流センス半導体素子Ｍ２の電流の閾値ＩＳｏｃｔｈをＩｄａ／Ｋ＋ΔＩｄｍ／Ｋに設定しなければならない。

一方、電流センス半導体素子Ｍ２の電流の閾値ＩＳｏｃｔｈがこのままの状態で、温度変化やパッケージ封止によって演算増幅器１３の入力オフセット電圧が負極性から正極性に反転した場合には、ドレインソース間電圧は電流センス半導体素子Ｍ２よりもメイン半導体素子Ｍ１の方が大きくなるため、図９（ｂ）に示すように、電流センス半導体素子Ｍ２の電流ＩＳがＩｄａ／Ｋ＋ΔＩｄｍ／Ｋのときは、メイン半導体素子Ｍ１に流れる電流ＩＭは、Ｉｄａ＋２＊ΔＩｄｍとなり、電流検出誤差Ｉｄｅ＝２＊ΔＩｄｍだけメイン半導体素子Ｍ１側の過電流閾値ＩＭｏｃｔｈが増大してしまう。

以上より、先行技術では、演算増幅器の入力オフセット電圧の極性が変化しない場合には問題がないが、温度変化やパッケージ封止等によって演算増幅器の入力オフセット電圧の極性が変化する場合には過電流検出する際の電流検出精度が悪化するという問題がある。
これに対して、本願発明では、前述したように、演算増幅器１３の入力オフセット電圧ΔＶが負極性から正極性に変化した場合や正極性から負極性に復帰する場合に、入力オフセット電圧の極性を維持することができるので、電流検出精度を向上させることができる。

なお、上記実施形態では、入力オフセット電圧極性判定部２０がチョッパーインバータ比較器２１と、クロックパルス発生回路２２と、トグルフリップフロップ２３とで構成されている場合について説明したが、これに限定されるものではなく、図１０に示すように、トグルフリップフロップ２３を省略してチョッパーインバータ比較器２１の比較信号ＳＣを選択信号ＳＬとして直接演算増幅器１３の選択信号入力端子に入力するようにしてもよい。

この場合、比較信号ＳＣは、図８（ｄ）に示すように、演算増幅器１３の入力オフセット電圧ΔＶが負極性から正極性に変化したときにクロックパルスＣＰの半周期分の一定期間だけＨレベルとなるで、選択信号ＳＬがＬレベルに復帰した時点で演算増幅器１３の入力オフセット電圧ΔＶが正極性に復帰することになる。しかしながら、その次のサイクルで再度選択信号ＳＬがＨレベルとなって演算増幅器１３の入力オフセット電圧ΔＶが負極性に変化される。したがって、演算増幅器１３の入力オフセット電圧ΔＶの極性が負極性及び正極性を交互に繰り返すことになる。この場合でも、演算増幅器１３の入力オフセット電圧ΔＶが負極性から正極性に変化したままとなる場合に比較して電流検出精度の低下を抑制することができる。

また、上記実施形態では、演算増幅器１３の入力オフセット電圧ΔＶが負極性から正極性に変化する場合について説明したが、これに限定されるものではなく、演算増幅器１３の入力オフセット電圧ΔＶが正極性から負極性に変化する場合にも本発明を適用し得るものである。
さらに、上記実施形態では、演算増幅器１３の非反転入力端子に電流センス半導体素子Ｍ２のソース電位Ｖｓ２を入力し、反転入力端子にメイン半導体素子Ｍ１のソース電位Ｖｓ１を入力する場合について説明した。しかしながら、本発明では上記構成に限定されるものではなく、演算増幅器１３の反転入力端子に電流センス半導体素子Ｍ２のソース電位Ｖｓ２を入力し、非反転入力端子にメイン半導体素子Ｍ１のソース電位Ｖｓ２を入力するようにしてもよい。チョッパーインバータ比較器２１の入力端子Ｖ＋及びＶ−への入力についても同様である。

さらに、上記実施形態では、本発明に係る演算増幅回路を電流検出装置に適用した場合について説明したが、これに限定されるものではなく、演算増幅回路の非反転入力端子及び反転入力端子に入力される電位を等しくする制御を行う場合に、本発明の演算増幅回路を適用できる。

１０…電流検出装置、１１…負荷、Ｍ１…メイン半導体素子、Ｍ２…電流センス半導体素子、１２…電位制御回路、Ｍ３…ＭＯＳＦＥＴ、１３…演算増幅器、１４…差動増幅回路、１５…プッシュプル出力段回路、１６…選択回路、１７…カレントミラー回路、Ｍ１１〜Ｍ１５…ＭＯＳＦＥＴ、１６ａ…第１選択部、１６ｂ…第２選択部、１６ｃ…第３選択部、ＳＷａ１、ＳＷａ２、ＳＷｂ、ＳＷｃはアナログスイッチ、２０…入力オフセット電圧極性判定部、２１…チョッパーインバータ比較器、２２…クロックパルス発生回路、２３…トグルフリップフロップ、２５…演算増幅回路、Ｃ１、Ｃ２…充放電用コンデンサ、３０…インバータ、３１ａは第１選択部、３１ｂは第２選択部、３１ｃは第３選択部、３１ｄは第４選択部、３１ｅは第５選択部、ＳＷ１ａ〜ＳＷ１ｅはアナログスイッチ、４１…第１コンパレータ、４２…第２コンパレータ、４３…分圧回路、４４…定電流出力回路

Claims (5)

1. 電源に接続されて負荷に駆動電流を供給するメイン半導体素子と並列に接続された電流センス半導体素子と電流検出用抵抗との間に接続されて前記電流センス半導体素子の出力電位を前記メイン半導体素子の出力電位と等しく制御する電位制御回路と、
   前記電位制御回路は、前記電流センス半導体素子及び前記電流検出用抵抗間に接続された電流制御素子と、非反転入力端子及び反転入力端子の一方に前記電流センス半導体素子の出力電位が入力され、前記非反転入力端子及び前記反転入力端子の他方に前記メイン半導体素子の出力電位が入力され、前記電流センス半導体素子及び前記メイン半導体素子の出力電位差に応じた制御信号を前記電流制御素子に出力する演算増幅器とを備え、
   前記電流センス半導体素子及び前記メイン半導体素子の電位差に応じて前記演算増幅器の入力オフセット電圧の極性を判定する入力オフセット電圧極性判定部を設け、前記演算増幅器は、前記入力オフセット電圧極性判定部の極性判定信号に基づいて入力オフセット電圧の極性を一定に制御する演算増幅回路。
2. 前記入力オフセット電圧極性判定部は、前記電流センス半導体素子の出力電位及び前記メイン半導体素子の出力電位が入力されるチョッパーインバータ比較器で構成されている請求項１に記載の演算増幅回路。
3. 前記演算増幅器は、カレントミラー回路を構成する一対の半導体素子と、差動対を構成する一対の差動対素子とをそれぞれ直列に接続した差動増幅回路と、該差動増幅回路の差動出力が入力されるプッシュプル出力段回路と、前記一対の差動対素子の一方の制御端子に接続する非反転入力端子及び反転入力端子の一方を選択し、他方の制御端子に接続する非反転入力端子及び判定入力端子の他方を選択する第１選択部と、前記カレントミラー回路のダイオード接続する一対の半導体素子を選択する第２選択部と、前記プッシュプル出力段回路に接続する差動増幅回路の出力側を選択する第３選択部とを備え、
   前記第１選択部、前記第２選択部及び前記第３選択部には、前記入力オフセット電圧極性判定部から極性判定信号が選択信号として供給されている請求項１又は２に記載の演算増幅回路。
4. 前記入力オフセット電圧判定部と前記演算増幅器との間にトグルフリップフロップが接続されている請求項１から３の何れか一項に記載の演算増幅回路。
5. 前記請求項１から請求項４の何れか一項に記載された演算増幅回路を備えた電流検出装置。

Images