JP7149104B2 - 半導体集積回路、オーディオ出力装置、電子機器 - Google Patents

Description

本発明は、過電流保護技術に関する。

半導体集積回路には回路素子を保護するために、過電流保護回路が設けられる。図１は、パワートランジスタを備える半導体集積回路２のブロック図である。半導体集積回路２は、ＰＭＯＳトランジスタであるパワートランジスタ４、駆動回路６、過電流保護回路８を備える。パワートランジスタ４は、電源端子ＶＤＤと出力端子ＯＵＴの間に設けられる。出力端子ＯＵＴには負荷１０が接続される。

パワートランジスタ４がオンの状態で、出力端子ＯＵＴがショート（地絡）すると、パワートランジスタ４に大電流が流れる。過電流保護（ＯＣＰ：Over Current Protection）回路８は、パワートランジスタ４に流れる電流を監視し、所定のしきい値電流Ｉ_ＯＣＰを超えると、保護信号Ｓ_ＯＣＰをアサートする。駆動回路６は、保護信号Ｓ_ＯＣＰのアサートをラッチし、パワートランジスタ４をオフする（ラッチ停止）。

図２は、電源電圧Ｖ_ＤＤと出力電流Ｉ_ＯＵＴの関係を示す図である。横軸のＶ_ＭＩＮ、Ｖ_ＭＡＸは、動作保証範囲の最低電圧および最大電圧である。図中、３つのライン（i）、（ii）、（iii）が示される。簡単のため、パワートランジスタ４がフルオンしている状態を考えると、Ｖ_ＯＵＴ≒Ｖ_ＤＤとなる。ライン（i）は動作保証領域の上限を示しており、負荷１０により規定されるロードラインに応じて規定される。
Ｉ_ＯＵＴ＝Ｖ_ＯＵＴ／Ｒ_Ｌ≒Ｖ_ＤＤ／Ｒ_Ｌ
Ｒ_Ｌは負荷インピーダンスである。パワートランジスタのオン抵抗Ｒ_ＯＮは、負荷インピーダンスＲ_Ｌより十分に小さいため無視できる。

上側のライン（ii）は、過電流状態と判定すべき領域を規定しており、出力端子ＯＵＴが地絡したときの電圧－電流特性を表す。出力端子と接地間の地絡経路のインピーダンスは数十ｍΩと小さいため、出力端子の電圧Ｖ_ＯＵＴは０Ｖ付近となる。このときパワートランジスタ４のドレインソース間電圧は実質的に電源電圧Ｖ_ＤＤと等しく、Ｖ_ＤＤ＞Ｖ_ＧＳ－Ｖ_ＴＨの領域では、ＭＯＳＦＥＴは飽和領域で動作し、そのときのドレイン電流（すなわち出力電流Ｉ_ＯＵＴ）は、
Ｉ_ＯＵＴ＝β［１／２（Ｖ_ＧＳ－Ｖ_ＴＨ）^２］
で表される。βは定数である。簡単のため、ゲート電圧Ｖ_Ｇを一定とすると、Ｖ_ＧＳ＝Ｖ_ＤＤ－Ｖ_Ｇが成り立つから以下の式で近似され、上側のライン（ii）はこの近似式にもとづいて規定される。なお図２ではライン（ii）を直線に簡略化して描いている。
Ｉ_ＯＵＴ＝β［１／２（Ｖ_ＤＤ－Ｖ_ＴＨ）^２］

ライン（i）より下側の動作保証領域において、過電流保護が機能してはならず、ライン（ii）より上側の保護領域では、過電流保護が働かなければならない。したがって、過電流保護のしきい値Ｉ_ＯＣＰは、動作保証領域の最大電流Ｉ_Ａと、保護領域の最低電流Ｉ_Ｂの間に規定する必要がある。

ところが図２から分かるように、最低動作電圧Ｖ_ＭＩＮをさらに低くしていくと、電流Ｉ_ＡとＩ_Ｂの間隔が狭まり、しきい値Ｉ_ＯＣＰの設定が困難となる。あるいは、負荷１０のインピーダンスＲ_Ｌが低くなると、動作保証領域の上限を規定するライン（i）は上側にシフトし、しきい値Ｉ_ＯＣＰの設定が困難となる。

（iii）は、ＭＯＳＦＥＴのばらつきなどの影響で、特性（ii）が電流の減少する方向にシフトした状況を示す。このような状況では、減電圧状態において、地絡状態が発生しているにもかかわらず、出力電流Ｉ_ＯＵＴは過電流しきい値Ｉ_ＯＣＰより低くなり、過電流保護が機能しないという状況が生じうる。

なおこの問題を当業者の一般的な認識と捉えてはならず、当業者が独自に認識したものである。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、減電圧状態においても有効な過電流保護機能を有する半導体集積回路の提供にある。

本発明のある態様は、半導体集積回路に関する。半導体集積回路は、負荷と接続されるべき出力端子と、ソースが電源ラインと接続され、ドレインが出力端子と接続されるＰＭＯＳトランジスタであるハイサイドトランジスタと、ハイサイドトランジスタに流れる電流に応じた第１電流検出信号を、電源ラインの電源電圧と正の相関を有する第１しきい値と比較し、比較結果を示す第１過電流保護信号を生成する第１過電流保護回路と、第１過電流保護信号に応じて、ハイサイドトランジスタをターンオフする駆動回路と、を備える。

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、減電圧状態において過電流保護の喪失を防止できる。

パワートランジスタを備える半導体集積回路のブロック図である。 電源電圧Ｖ_ＤＤと出力電流Ｉ_ＯＵＴの関係を示す図である。 実施の形態に係る半導体集積回路の機能ブロック図である。 図３の半導体集積回路の動作を説明する図である。 図５（ａ）～（ｃ）は、変形例に係るの半導体集積回路の動作を説明する図である。 変形例に係る半導体集積回路の回路図である。 第１ＯＣＰ回路の構成例を示す回路図である。 第１ＯＣＰ回路のより具体的な構成例を示す図である。 実施の形態に係るオーディオアンプを備えるオーディオ出力装置のブロック図である。 ＢＴＬ形式のオーディオアンプを示すブロック図である。 図１１（ａ）～（ｃ）は、電子機器の外観図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

図３は、実施の形態に係る半導体集積回路４００の機能ブロック図である。半導体集積回路４００は、ハイサイドトランジスタＭＨ、駆動回路４１０、過電流保護（ＯＣＰ：Over Current Protection）回路４２０Ｈを備える。半導体集積回路４００は、電源電圧Ｖ_ＤＤを受ける電源端子ＶＤＤと、負荷１０が接続される出力（ＯＵＴ）端子を有する。

ハイサイドトランジスタＭＨはＰＭＯＳトランジスタであり、ソースが電源ライン（電源端子）ＶＤＤと接続され、ドレインがＯＵＴ端子と接続される。駆動回路４１０は、ハイサイドトランジスタＭＨのゲート電圧Ｖ_ＧＨを調節し、負荷１０の電気的状態を制御する。本実施の形態において、ハイサイドトランジスタＭＨに流れる電流（ソース電流Ｉ_ＳＲＣという）は、負荷１０に供給される出力電流Ｉ_ＯＵＴとなる。

第１ＯＣＰ回路４２０Ｈは、ハイサイドトランジスタＭＨに流れるソース電流Ｉ_ＳＲＣに応じた第１電流検出信号Ｉ_ＣＳ１を、電源ラインの電源電圧Ｖ_ＤＤと正の相関を有する第１しきい値Ｉ_ＯＣＰ１と比較し、比較結果を示す第１ＯＣＰ信号Ｓ_ＯＣＰ１を生成する。たとえば、第１ＯＣＰ信号Ｓ_ＯＣＰ１は、過電流状態（Ｉ_ＣＳ１＞Ｉ_ＯＣＰ１）において、アサート（ハイ）され、正常状態（Ｉ_ＣＳ１＜Ｉ_ＯＣＰ１）においてネゲート（ロー）される。

第１ＯＣＰ回路４２０Ｈは、機能的に、電流検出回路４３０、比較回路４４０、しきい値調節回路４５０を含むことができる。電流検出回路４３０は、ソース電流Ｉ_ＳＲＣに応じた電流検出信号Ｉ_ＣＳ１を生成する。比較回路４４０は、電流検出信号Ｉ_ＣＳ１を第１しきい値Ｉ_ＯＣＰ１と比較し、第１ＯＣＰ信号Ｓ_ＯＣＰ１を生成する。しきい値調節回路４５０は、第１しきい値Ｉ_ＯＣＰ１が電源電圧依存性を有するように、より具体的には電源電圧Ｖ_ＤＤと正の相関を有するように、第１しきい値Ｉ_ＯＣＰ１を変化させる。好ましくはしきい値Ｉ_ＯＣＰ１は、電源電圧Ｖ_ＤＤに対して線形に変化する。電流検出信号Ｉ_ＣＳ１およびしきい値Ｉ_ＯＣＰ１は、電流信号であってもよいし、電圧信号であってもよい。またしきい値調整回路４５０の出力信号は、電源電圧依存性を有するしきい値Ｉ_ＯＣＰ１そのものであってもよいし、比較回路４４０の内部で生成されるしきい値Ｉ_ＯＣＰ１を、電源電圧に応じて変化させるための信号（たとえば図７，図８の基準電流Ｉ_ＲＥＦ０）であってもよい。

駆動回路４１０は、第１ＯＣＰ信号Ｓ_ＯＣＰ１のアサートに応答してハイサイドトランジスタＭＨをターンオフする。より具体的には、第１ＯＣＰ信号Ｓ_ＯＣＰ１がアサートされると、フリップフロップ（ラッチ）に状態を保持し、ハイサイドトランジスタＭＨのゲート電圧Ｖ_ＧＨをハイ（ゲートソース間電圧をゼロ）として、ハイサイドトランジスタＭＨを遮断する。

以上が半導体集積回路４００の構成である。続いてその動作を説明する。図４は、図３の半導体集積回路４００の動作を説明する図である。横軸は電源電圧Ｖ_ＤＤを、縦軸は出力電流Ｉ_ＯＵＴ（ソース電流Ｉ_ＳＲＣ）を表す。図４には、図２に対応する３本の直線（i）～（iii）が示される。すなわち（i）は動作保証領域の上限であり、（ii）は地絡時の特性（典型値）を、（iii）はＭＯＳＦＥＴのばらつきを考慮したときの地絡時の特性を表す。

第１しきい値Ｉ_ＯＣＰ１の電源電圧Ｖ_ＤＤに対する傾き（ｄＩ_ＯＣＰ１／ｄＶ_ＤＤ）は、動作保証領域の上限（ロードライン（i））の傾きと等しいか、それより大きいことが好ましい。また第１しきい値Ｉ_ＯＣＰ１の電源電圧Ｖ_ＤＤに対する傾き（ｄＩ_ＯＣＰ１／ｄＶ_ＤＤ）は、短絡状態におけるロードライン（ii）の傾きと等しいか、それより小さいことが好ましい。

本実施の形態において、過電流保護のしきい値Ｉ_ＯＣＰ１は、電源電圧Ｖ_ＤＤに対して正の相関、すなわち右肩上がりの特性を示す。これにより、動作保証すべき電源電圧範囲Ｖ_ＭＩＮ～Ｖ_ＭＡＸにおいて、とりわけ減電圧状態において、地絡状態の特性（ii）、(iii)は、しきい値Ｉ_ＯＣＰ１とクロスせずにその上側に保たれるため、地絡が発生すると、Ｉ_ＳＲＣ＞Ｉ_ＯＣＰ１となり、過電流保護をかけることができる。

またすべての電源電圧範囲Ｖ_ＭＩＮ～Ｖ_ＭＡＸにおいて、過電流しきい値Ｉ_ＯＣＰ１は、動作保証領域より上側に位置するため、過電流保護によって、負荷１０に投入される電力が制限されることはない。

さらに実施の形態に係る半導体集積回路４００によれば、動作保証領域を拡大できるという利点がある。すなわち、最低電圧Ｖ_ＭＩＮを、さらに低い最低電圧Ｖ_ＭＩＮ’に設定したとしても、しきい値Ｉ_ＯＣＰ１はロードライン（i）、（iii）のいずれともクロスせず、それらの間の範囲に維持される。

また負荷１０に投入する電力を増大させると（すなわち負荷インピーダンスを小さくすると）、ロードライン（i）は、一点鎖線（iv）で示すように上側にシフトすることとなるが、しきい値Ｉ_ＯＣＰ１はロードライン（i）～（iv）のいずれともクロスせず、それらの間の範囲に維持される。

このように半導体集積回路４００によれば、動作保証領域を、横軸に関して低電圧方向に拡大でき、縦軸に関してより重負荷方向に拡大できる。

図４では、しきい値Ｉ_ＯＣＰ１を電源電圧に関してリニアに変化させたがその限りでない。図５（ａ）～（ｃ）は、変形例に係るの半導体集積回路４００の動作を説明する図である。図５（ａ）に示すように、しきい値Ｉ_ＯＣＰ１は電源電圧Ｖ_ＤＤに対してステップ状に変化してもよい。あるいは図５（ｂ）に示すように、しきい値Ｉ_ＯＣＰ１は電源電圧Ｖ_ＤＤに対して非線形に変化してもよい。あるいは図５（ｃ）に示すように、しきい値Ｉ_ＯＣＰ１は傾きの異なる直線の組み合わせであってもよい。

図６は、変形例に係る半導体集積回路４００Ａの回路図である。半導体集積回路４００Ａは、ハイサイドトランジスタＭＨとローサイドトランジスタＭＬからなるプッシュプル形式の出力段４０２を有する。ローサイドトランジスタＭＬはＮチャンネルＭＯＳＦＥＴであり、ドレインがＯＵＴ端子と接続され、ソースが接地（ＧＮＤ）端子と接続される。

駆動回路４１０は、ハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬのゲート電圧Ｖ_ＧＨ、Ｖ_ＧＬを調節し、負荷１０の電気的状態を制御する。ローサイドトランジスタＭＬに流れる電流をシンク電流Ｉ_ＳＩＮＫと称する。負荷１０に流れる電流Ｉ_ＯＵＴは、Ｉ_ＯＵＴ＝Ｉ_ＳＲＣ－Ｉ_ＳＩＮＫで表される。

第１ＯＣＰ回路４２０Ｈは、ソース電流Ｉ_ＳＲＣをしきい値ＩＯＣＰ１と比較し、比較結果に応じた第１ＯＣＰ信号Ｓ_ＯＣＰ１を生成する。同様に、第２ＯＣＰ回路４２０Ｌは、ローサイドトランジスタＭＬに流れるシンク電流Ｉ_ＳＩＮＫに応じた電流検出信号Ｉ_ＣＳ２をしきい値Ｉ_ＯＣＰ２と比較し、比較結果に応じた第２ＯＣＰ信号Ｓ_ＯＣＰ２を生成する。２つのしきい値Ｉ_ＯＣＰ１，Ｉ_ＯＣＰ２の少なくとも一方、好ましくは両方が、電源電圧依存性を有する。２つのしきい値Ｉ_ＯＣＰ１，Ｉ_ＯＣＰ２を連動させてもよく、それらを同一の値としてもよい。

この変形例によれば、ＯＵＴ端子が天絡（電源ラインとのショート）した場合にも、ローサイドトランジスタＭＬを適切に保護できる。また減電圧状態において、過電流保護の機能を維持できる。

続いて、第１ＯＣＰ回路４２０Ｈ（第２ＯＣＰ回路４２０Ｌ）の構成例を説明する。図７は、第１ＯＣＰ回路４２０Ｈの構成例を示す回路図である。ＯＣＰ回路４２０は、電流検出回路４３０、比較回路４４０、しきい値調節回路４５０を含む。

電流検出回路４３０は、出力段４０２のレプリカ回路を含む。このレプリカ回路は、ハイサイドトランジスタＭＨのレプリカトランジスタ４３１と、ローサイドトランジスタＭＬのレプリカトランジスタ４３２を含む。レプリカトランジスタ４３１，４３２のゲートは、トランジスタＭＨ，ＭＬのゲートと共通に接続される。レプリカトランジスタ４３１にはハイサイドトランジスタＭＨに流れるソース電流Ｉ_ＳＲＣに比例した検出電流Ｉ_ＳＲＣ’が流れる。この検出電流Ｉ_ＳＲＣ’は、電流検出信号Ｉ_ＣＳ１として比較回路４４０に供給される。しきい値調節回路４５０は、電源電圧依存性を有する基準電流Ｉ_ＲＥＦ０（Ｖ_ＤＤ）を生成する。比較回路４４０は、電流コンパレータであり、検出電流Ｉ_ＳＲＣ’を、基準電流Ｉ_ＲＥＦ０に応じたしきい値Ｉ_ＯＣＰ１と比較し、比較結果に応じた第１ＯＣＰ信号Ｓ_ＯＣＰ１を出力する。

駆動回路４１０は、差動増幅段４１２、ラッチ回路４１４、保護トランジスタ４１６を備える。差動増幅段４１２は、ハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬのゲート電圧Ｖ_ＧＨ，Ｖ_ＧＬを制御する。

保護トランジスタ４１６は、ハイサイドトランジスタＭＨのゲートソース間に設けられ、正常状態（非過電流状態）においてオフである。ラッチ回路４１４は、第１ＯＣＰ信号Ｓ_ＯＣＰ１がアサートされるとそれをラッチし、保護トランジスタ４１６のゲートにローを出力して保護トランジスタ４１６をオンさせる。これによりハイサイドトランジスタＭＨのゲートソース間がショートされ、ハイサイドトランジスタＭＨがオフとなる。

図８は、第１ＯＣＰ回路４２０Ｈのより具体的な構成例を示す図である。ラッチ回路４１４は、第１ＯＣＰ信号Ｓ_ＯＣＰ１を監視し、そのアサートが所定時間持続するとローを出力するタイマーラッチ回路であってもよい。

比較回路４４０は、第１抵抗Ｒ_２１、第２抵抗Ｒ_２２、カレントミラー回路４４２、第１電流源ＣＳ_１、第２電流源ＣＳ_２を含む。第１抵抗Ｒ_２１はレプリカトランジスタ４３１と電源ラインの間に設けられる。カレントミラー回路４４２は、第１抵抗Ｒ_２１および第２抵抗Ｒ_２２をソース負荷（あるいはエミッタ負荷）とする。第１電流源ＣＳ１は、カレントミラー回路４４２の入力側のトランジスタＭ_２１と接続され、第２電流源ＣＳ２は、カレントミラー回路４４２の出力側のトランジスタＭ_２２と接続される。カレントミラー回路４４２と第２電流源ＣＳ２の接続ノード（トランジスタＭ_２２のドレイン）の電圧にもとづいて、第１ＯＣＰ信号Ｓ_ＯＣＰ１が生成される。

トランジスタＭ_２１（Ｍ_２２）のゲート電圧は、第１抵抗Ｒ_２１，トランジスタＭ_２１および基準電流Ｉ_ＲＥＦ１に応じて定まり、Ｖ_ＤＤ－Ｒ_２１×Ｉ_ＲＥＦ１－Ｖ_ＴＨとなる。Ｖ_ＴＨはトランジスタＭ２１のゲートソース間電圧である。

電流検出信号Ｉ_ＳＲＣ’が十分に小さい状態では、トランジスタＭ_２１，Ｍ_２２のドレイン電圧は実質的に等しく、ある程度高い電圧レベルを維持する。

電流検出信号Ｉ_ＳＲＣ’が増大すると、第２抵抗Ｒ_２２の電圧降下が増加し、トランジスタＭ_２２のソース電圧が低下し、そのゲートソース間電圧が減少する。同じ基準電流Ｉ_ＲＥＦ２を維持するために、トランジスタＭ_２２のドレインソース間電圧は増大するから、トランジスタＭ_２２のドレイン電圧は低下する。たとえばトランジスタＭ_２２のドレイン電圧を、インバータ４４４によって２値化し、第１ＯＣＰ信号Ｓ_ＯＣＰ１としてもよい。第１ＯＣＰ信号Ｓ_ＯＣＰ１のレベルが変化するときの電流検出信号Ｉ_ＳＲＣ’が、しきい値Ｉ_ＯＣＰ１に相当し、このしきい値Ｉ_ＯＣＰ１は、基準電流Ｉ_ＲＥＦ１、Ｉ_ＲＥＦ２にもとづいて規定される。

上述のように、しきい値調節回路４５０は、電源電圧依存性を有する基準電流Ｉ_ＲＥＦ０を生成する。電源電圧依存性を有する基準電流Ｉ_ＲＥＦの生成方法は特に限定されず、公知の様々な回路を用いることができる。

この基準電流Ｉ_ＲＥＦ０は、比較回路４４０のしきい値Ｉ_ＯＣＰ１に電源電圧依存性を導入する。第１電流源ＣＳ１、第２電流源ＣＳ２は、基準電流Ｉ_ＲＥＦに応じた基準電流Ｉ_ＲＥＦ０をコピーし、基準電流Ｉ_ＲＥＦ１，Ｉ_ＲＥＦ２を生成する。電源電圧Ｖ_ＤＤが低下し、基準電流Ｉ_ＲＥＦ０が減少すると、基準電流Ｉ_ＲＥＦ１，Ｉ_ＲＥＦ２も減少する。これにより比較回路４４０におけるしきい値Ｉ_ＯＣＰ１は電源電圧依存性を有することとなる。

続いて半導体集積回路４００の用途を説明する。

図９は、実施の形態に係るオーディオアンプ１００を備えるオーディオ出力装置２００のブロック図である。オーディオ出力装置２００は、電気音響変換素子２０２およびオーディオアンプ１００を備える。

オーディオアンプ１００は、上述の半導体集積回路４００に対応する。オーディオアンプ１００は主として、オペアンプ１１０、バイアス回路１２０、第１ＯＣＰ回路１５０を備え、ひとつの半導体基板（ダイ）に集積化された機能ＩＣ（Integrated Circuit）である。

オペアンプ１１０は、複数の抵抗Ｒ_１１～Ｒ_１４とともにアンプ１０２を形成する。図９では、非反転型のアンプ１０２を示すがその限りでなく、反転型であってもよい。

オーディオアンプ１００のシャットダウン（ＳＤＢ）ピンには、シャットダウン（ＳＤＢ）信号が入力される。オーディオアンプ１００は、ＳＤＢ信号が第１レベル（たとえばロー）のときシャットダウン状態となり、第２レベル（たとえばハイ）のときシャットダウン解除となる。

バイアス回路１２０は、アンプ１０２のバイアス電圧Ｖ_ＢＩＡＳを生成する。バイアス回路１２０には、バイアス（ＢＩＡＳ）ピンを介してキャパシタＣ_１１が外付けされる。バイアス回路１２０は、シャットダウン解除に応答してバイアス電圧Ｖ_ＢＩＡＳの生成を開始する。バイアス電圧Ｖ_ＢＩＡＳは、キャパシタＣ_１１で決まる時定数にしたがって緩やかに上昇する。バイアス電圧Ｖ_ＢＩＡＳは、アンプ１０２に供給される。

オペアンプ１１０は、出力段１１２および差動増幅段１１４を含む。出力段１１２は、ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬを含むプッシュプル形式であり、図６の出力段４０２に対応する。また差動増幅段１１４は、図６の駆動回路４１０に対応する。差動増幅段１１４は、非反転入力端子（＋）と反転入力端子（－）の電圧が近づくように、出力段１１２を制御する。

第１ＯＣＰ回路１５０は、図６のＯＣＰ回路４２０Ｈに対応し、出力段１１２のハイサイドトランジスタＭＨに流れるソース電流Ｉ_ＳＲＣを過電流しきい値Ｉ_ＯＣＰと比較し、ソース電流Ｉ_ＳＲＣが過電流しきい値Ｉ_ＯＣＰを超えるとＯＣＰ信号Ｓ_ＯＣＰ１をアサートする。差動増幅段１１４は、ＯＣＰ信号Ｓ_ＯＣＰ１のアサートに応答して、ハイサイドトランジスタＭＨをオフする。オーディオアンプ１００はさらに、ローサイドトランジスタＭＬの過電流状態を検出する第２ＯＣＰ回路４２０Ｌを備えることができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（変形例１）
実施の形態ではシングルエンドのオーディオアンプ１００を説明したが、ＢＴＬ形式のオーディオアンプにも本発明は適用可能である。図１０は、ＢＴＬ形式のオーディオアンプ１００Ａを示すブロック図である。オーディオアンプ１００Ａは、アンプ１０２Ｐ、１０２Ｎを備える。アンプ１０２Ｐ，１０２Ｎそれぞれの構成は、上述のアンプ１０２と同様であるが、抵抗Ｒ_１３が接地されずに互いの入力と接続されている。

（変形例２）
実施の形態ではＭＯＳトランジスタで構成されるオーディオアンプを説明したが、一部のトランジスタをバイポーラトランジスタで構成してもよい。その場合、ゲート、ソース、ドレインを、ベース、エミッタ、コレクタと読み替えればよい。

（変形例３）
実施の形態ではしきい値電流Ｉ_ＯＣＰ１，Ｉ_ＯＣＰ２は温度依存性を有しないものとしたが、その限りでない。ハイサイドトランジスタＭＨやローサイドトランジスタＭＬのオン抵抗Ｒ_ＯＮは温度依存性を有し、温度係数は正である。つまり、温度が高くなると、図４のロードライン（ii）、（iii）は、下側にシフトする。そこでしきい値電流Ｉ_ＯＣＰ１，Ｉ_ＯＣＰ２に負の温度特性を持たせてもよい。温度が高くなり、短絡状態において流れる電流が小さくなる状況では、しきい値Ｉ_ＯＣＰ１，Ｉ_ＯＣＰ２を低下させることで、ロバストな保護が可能となる。

（変形例４）
第１ＯＣＰ回路４２０Ｈにおいて、電流Ｉ_ＳＲＣに応じた検出信号Ｉ_ＣＳ１をしきい値Ｉ_{ＯＣＰ１と}比較するための手段は限定されない。たとえば電流Ｉ_ＳＲＣを電圧の検出信号に変換し、しきい値ＩＯＣＰ１に対応するしきい値電圧Ｖ_ＯＣＰ１と比較してもよく、しきい値電圧Ｖ_ＯＣＰ１に電源電圧依存性を持たせればよい。第２ＯＣＰ回路４２０Ｌについても同様である。

（変形例５）
オーディオアンプ１００の用途としてオーディオアンプを例示したがその限りでなく、電源回路やモータドライバなど、出力段にパワートランジスタを有し、過電流状態においてラッチ停止すべき回路において広く本発明や利用することができる。

（用途）
最後に、オーディオ出力装置２００のアプリケーションを説明する。図１１（ａ）～（ｃ）は、電子機器１の外観図である。図１１（ａ）は電子機器１の一例であるディスプレイ装置６００である。ディスプレイ装置６００は、筐体６０２、スピーカ２を備える。オーディオ出力装置２００は筐体に内蔵され、スピーカ２を駆動する。スピーカ２は、電気音響変換素子２０２に相当する。

図１１（ｂ）は電子機器１の一例であるオーディオコンポ７００である。オーディオコンポ７００は、筐体７０２、スピーカ２を備える。オーディオ出力装置２００は筐体７０２に内蔵され、スピーカ２を駆動する。

図１１（ｃ）は電子機器１の一例である小型情報端末８００である。小型情報端末８００は、スマートフォン、タブレット端末、オーディオプレイヤ、デジタルカメラ、デジタルビデオカメラなどである。小型情報端末８００は、筐体８０２、スピーカ２、ディスプレイ８０４を備える。オーディオ出力装置２００は筐体８０２に内蔵され、スピーカ２を駆動する。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用の一側面を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００ オーディオアンプ
１０２ アンプ
１１０ オペアンプ
１１２ 出力段
１１４ 差動増幅段
１２０ バイアス回路
１５０ 第１ＯＣＰ回路
２００ オーディオ出力装置
２０２ 電気音響変換素子
４００ 半導体集積回路
４０２ 出力段
４１０ 駆動回路
４１２ 差動増幅段
４１４ ラッチ回路
４１６ 保護トランジスタ
４２０ ＯＣＰ回路
４２０Ｈ 第１ＯＣＰ回路
４２０Ｌ 第２ＯＣＰ回路
４３０ 電流検出回路
４３１，４３２ レプリカトランジスタ
４４０ 比較回路
ＣＳ１ 第１電流源
ＣＳ２ 第２電流源
４４２ カレントミラー回路
４４４ インバータ
４５０ しきい値調節回路
６００ ディスプレイ装置
６０２ 筐体
７００ オーディオコンポ
７０２ 筐体
８００ 小型情報端末
８０２ 筐体
８０４ ディスプレイ

Claims (12)

1. 負荷と接続されるべき出力端子と、
   ソースが電源ラインと接続され、ドレインが前記出力端子と接続されるＰＭＯＳトランジスタであるハイサイドトランジスタと、
   前記ハイサイドトランジスタに流れる電流に応じた第１電流検出信号を、前記電源ラインの電源電圧と正の相関を有する第１しきい値と比較し、比較結果を示す第１過電流保護信号を生成する第１過電流保護回路と、
   前記第１過電流保護信号に応じて、前記ハイサイドトランジスタをターンオフさせる駆動回路と、
   を備え、
   前記第１過電流保護回路は、
   前記ハイサイドトランジスタとゲートが共通に接続されたレプリカトランジスタと、
   前記レプリカトランジスタに流れる電流にもとづく前記第１電流検出信号を、前記第１しきい値と比較する比較回路と、
   を含み、
   前記比較回路は、
   第１抵抗と、
   前記レプリカトランジスタと前記電源ラインの間に設けられる第２抵抗と、
   前記第１抵抗および前記第２抵抗をソース／エミッタ負荷とするカレントミラー回路と、
   前記カレントミラー回路の入力と接続される第１電流源と、
   前記カレントミラー回路の出力と接続される第２電流源と、
   を含み、前記第１過電流保護信号は、前記カレントミラー回路と前記第２電流源の接続ノードの状態に応じており、前記第１電流源および前記第２電流源が生成する基準電流が、電源電圧依存性を有することを特徴とする半導体集積回路。
2. 前記第１しきい値は、前記電源電圧に対して線形に変化することを特徴とする請求項１に記載の半導体集積回路。
3. 前記第１しきい値の前記電源電圧に対する傾きは、動作保証領域の上限の傾きと等しいか、それより大きいことを特徴とする請求項２に記載の半導体集積回路。
4. 前記第１しきい値の前記電源電圧に対する傾きは、前記出力端子の地絡時におけるロードラインの傾きと等しいか、それより小さいことを特徴とする請求項２または３に記載の半導体集積回路。
5. 前記第１しきい値は、負の温度係数を有することを特徴とする請求項１から４のいずれかに記載の半導体集積回路。
6. ドレインが前記出力端子と接続され、ソースが接地ラインと接続されるＮＭＯＳトランジスタであるローサイドトランジスタと、
   前記ローサイドトランジスタに流れる電流に応じた第２電流検出信号を、前記電源電圧と正の相関を有する第２しきい値と比較し、比較結果を示す第２過電流保護信号を生成する第２過電流保護回路と、
   をさらに備え、
   前記駆動回路は、前記第２過電流保護信号に応じて、前記ローサイドトランジスタの駆動をラッチ停止することを特徴とする請求項１から５のいずれかに記載の半導体集積回路。
7. 前記第２しきい値は、前記電源電圧に対して線形に変化することを特徴とする請求項６に記載の半導体集積回路。
8. 前記第２しきい値は、前記第１しきい値と連動して変化することを特徴とする請求項６または７に記載の半導体集積回路。
9. 前記ハイサイドトランジスタおよび前記ローサイドトランジスタは、オペアンプのプッシュプル形式の出力段であることを特徴とする請求項６から８のいずれかに記載の半導体集積回路。
10. 前記オペアンプはオーディオ信号を増幅し、
    前記出力端子には、電気音響変換素子が接続されることを特徴とする請求項９に記載の半導体集積回路。
11. 電気音響変換素子と、
    前記電気音響変換素子を駆動するオーディオアンプを含む請求項１０に記載の半導体集積回路と、
    を備えることを特徴とするオーディオ出力装置。
12. 請求項１１に記載のオーディオ出力装置を備えることを特徴とする電子機器。

Images