JP6820171B2 - Ｄ級アンプ回路、その制御方法、オーディオ出力装置、電子機器 - Google Patents

Description

本発明は、スピーカやヘッドホンを駆動するＤ級アンプ回路に関する。

微弱なオーディオ信号を増幅し、スピーカやヘッドホンなどの電気音響変換素子を駆動するために、Ｄ級アンプ回路が用いられる。図１は、Ｄ級アンプ回路の出力段の回路図である。Ｄ級アンプ回路１００Ｒは、ハーフブリッジ型の出力段１０２と、駆動回路１０４Ｈ，１０４Ｌ、パルス幅変調器１０６を備える。

出力段１０２は、電源ピンＶＣＣと出力ピンＯＵＴの間に設けられたハイサイドトランジスタＭ_Ｈおよび出力ピンＯＵＴと接地ピンＧＮＤの間に設けられたローサイドトランジスタＭ_Ｌを含む。ＯＵＴピンは、ＬＣフィルタ２０４および出力カップリングキャパシタ２０５を介して電気音響変換素子２０２と接続される。

パルス幅変調器１０６は、アナログあるいはデジタルのオーディオ信号を受け、デューティ比（パルス幅）がオーディオ信号に応じて変化するＰＷＭ信号を生成する。駆動回路１０４Ｈ、１０４Ｌは、パルス幅変調器１０６が生成したＰＷＭ信号にもとづいて、ハイサイドトランジスタＭ_Ｈ、ローサイドトランジスタＭ_Ｌを駆動する。

出力段１０２に大電流が流れると、出力段１０２のトランジスタＭ_Ｈ，Ｍ_Ｌの回路素子の信頼性が低下するおそれがある。そこでＤ級アンプ回路１００Ｒの出力段１０２には過電流保護回路１２０Ｈ，１２０Ｌが設けられる。

過電流保護回路１２０Ｈは、ハイサイドトランジスタＭ_Ｈに流れる電流Ｉ_ＭＨを、過電流検出のしきい値Ｉ_ＯＣＰと比較する。ハイサイドトランジスタＭ_Ｈに流れる電流Ｉ_ＭＨがしきい値Ｉ_ＯＣＰを超えると過電流状態と判定され、ハイサイドトランジスタＭ_Ｈは強制的にターンオフされる。同様に過電流保護回路１２０Ｌは、ローサイドトランジスタＭ_Ｌに流れる電流Ｉ_ＭＬがしきい値Ｉ_ＯＣＰを超えると過電流状態と判定し、過電流状態においてローサイドトランジスタＭ_Ｌが強制的にターンオフされる。

過電流保護回路１２０Ｈ（１２０Ｌ）は、出力段１０２のスイッチングノイズの影響を受けやすい。そこで、所定の判定時間τ_１を規定し、判定時間τ_１よりも短い時間発生するＩ_ＭＨ＞Ｉ_ＯＣＰの状態はマスクし、判定時間τ_１より長くＩ_ＭＨ＞Ｉ_ＯＣＰの状態のみ過電流保護の対象とすることで、ノイズの影響を抑制できる。

図２（ａ）、（ｂ）は、過電流保護の動作を示す波形図である。はじめに図２（ａ）を参照して、通常の過電流保護動作を説明する。理解の容易化のために、Ｄ級アンプ回路１００Ｒの負荷として、ＬＣフィルタ２０４のインダクタＬにフォーカスする。一般的に、インダクタに流れる電流Ｉ_ＯＵＴと、インダクタの電圧ｖの間には、以下の式（１）が成り立つ。
Ｉ_ＯＵＴ＝１／Ｌ×∫ｖｄｔ …（１）
したがって、電圧ｖが一定であるとすれば、出力電流Ｉ_ＯＵＴは時間とともに一定の傾きで増大していく。図１のハーフブリッジのＤ級アンプにおいて、ハイサイドトランジスタＭ_Ｈがオンのとき、ｖ≒Ｖ_ＣＣであるから（電気音響変換素子２０２の電圧をゼロと近似している）、式（２）が成り立つ。
Ｉ_ＯＵＴ＝Ｖ_ＣＣ／Ｌ×ｔ …（２）

図２（ａ）において、時刻ｔ_０に出力電流Ｉ_ＯＵＴがしきい値Ｉ_ＯＣＰを超えると、それから判定時間τ_１の経過後の時刻ｔ_１に過電流保護が有効となる（ＯＣＰがハイレベル）。過電流保護状態ではハイサイドトランジスタＭ_Ｈが強制的にオフとなり、出力電流Ｉ_ＯＵＴが遮断される。判定時間τ_１の間に、出力電流Ｉ_ＯＵＴは、ΔＩ＝Ｖ_ＣＣ／Ｌ×τ_１増加することとなる。

本発明者は、図１のＤ級アンプ回路１００Ｒについて検討した結果、以下の課題を認識するに至った。

インダクタに直流（バイアス）電流を流すと、磁気飽和が発生し、インダクタンス値が低下する。これをインダクタの直流重畳特性という。図３は、インダクタの直流重畳特性を説明する図である。具体的には直流電流が許容電流Ｉ_{ＤＣ＿ＭＡＸ}より小さい領域では、インダクタンス値は実質的に一定値をとり、許容電流Ｉ_{ＤＣ＿ＭＡＸ}を超えると、インダクタンス値が急激に減少する。

図２（ｂ）には、ＬＣフィルタ２０４のインダクタＬに許容電流Ｉ_{ＤＣ＿ＭＡＸ}を超える直流電流が流れたときの動作が示される。磁気飽和が発生すると、インダクタンス値Ｌが低下する（そのときの値をＬ’とする）。そうすると、式（２）で示される出力電流Ｉ_ＯＵＴの傾きが急峻となる。

時刻ｔ_０に出力電流Ｉ_ＯＵＴがしきい値Ｉ_ＯＣＰを超えると、それから判定時間τ_１の経過後の時刻ｔ_１に過電流保護が有効となるが、この判定時間τ_１の間に、出力電流Ｉ_ＯＵＴは、ΔＩ＝Ｖ_ＣＣ／Ｌ’×τ_１増加するため、時刻ｔ_１において、出力電流Ｉ_ＯＵＴは、回路素子の信頼性が保証される領域を逸脱し、ハッチングを付した破壊領域に入るおそれがある。

なお同様の問題は、ＢＴＬ（Bridged Transformerless）方式のＤ級アンプにおいても生じうる。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、インダクタの直流重畳特性を考慮した過電流保護の提供にある。

本発明のある態様はＤ級アンプ回路に関する。Ｄ級アンプ回路は、インダクタを介して電気音響変換素子と接続されるブリッジ型の出力段と、オーディオ信号に応じたパルス信号に応じて、出力段を駆動する駆動回路と、（i）出力段を構成する監視対象のトランジスタに流れる電流が第１しきい値を超えた状態が所定の第１時間持続すると、または（ii）監視対象のトランジスタがターンオンしてから所定の第２時間経過以降に、監視対象のトランジスタに流れる電流が、第１しきい値より高い第２しきい値を超えると、過電流検出信号をアサートする過電流検出回路と、を備える。

インダクタに流れる直流電流成分が許容電流より小さい領域では、第１しきい値にもとづいて過電流状態を検出できる。またインダクタに流れる直流電流成分が許容電流を超え、磁気飽和によりインダクタのインダクタンス値が低下すると、トランジスタに流れる電流は第２しきい値に達する。この場合は、第１時間よりも短い検出遅延で過電流検出信号をアサートすることで、トランジスタに流れる電流が過度に上昇する前に、過電流状態を検出できる。

ここで、出力段のトランジスタがターンオンした直後は、ノイズの影響が大きい。一方、インダクタに流れる直流電流成分が許容電流を超えるのは、出力段のトランジスタがターンオンしてからある程度の時間が経過した以降であり、出力段のトランジスタがターンオンした直後に直流電流成分が許容電流を超えるのは希である。そこで監視対象のトランジスタがターンオンしてから所定の第２時間経過以降を、第２しきい値にもとづく過電流検出の条件とすることで、ノイズによる誤検出を防止できる。

過電流検出信号のアサートに応答して、監視対象のトランジスタがターンオフしてもよい。これによりサイクルバイサイクルの過電流保護が可能となる。

過電流検出信号のアサートが所定のサイクル数、連続発生すると、出力段のスイッチングを停止してもよい。これにより、磁気飽和状態が発生すると、過電流検出信号のアサートが連続発生する。そこでこの場合には出力段のスイッチングを停止することで、より
安全に回路を保護できる。

過電流検出回路は、監視対象のトランジスタに流れる電流に応じた電流検出信号を、第１しきい値に対応する第１しきい値電圧と比較し、比較結果を示す第１比較信号を生成する第１コンパレータと、電流検出信号を、第２しきい値に対応する第２しきい値電圧と比較し、比較結果を示す第２比較信号を生成する第２コンパレータと、第１比較信号および第２比較信号にもとづいて過電流検出信号を生成する判定回路と、を含んでもよい。

電流検出信号は、監視対象のトランジスタの電圧降下に応じていてもよい。これにより、低損失で電流を検出できる。

監視対象のトランジスタは、ハイサイドトランジスタとローサイドトランジスタの両方であってもよい。

出力段はフルブリッジ回路であってもよい。

Ｄ級アンプ回路は、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

本発明の別の態様は、オーディオ再生装置に関する。オーディオ再生装置は、電気音響変換素子と、上述のいずれかのＤ級アンプ回路と、Ｄ級アンプ回路と電気音響変換素子の間に設けられたインダクタを含むフィルタ回路と、を備えてもよい。

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、Ｄ級方式のＤ級アンプ回路の過電流を抑制できる。

Ｄ級アンプ回路の出力段の回路図である。 図２（ａ）、（ｂ）は、過電流保護の動作を示す波形図である。 インダクタの直流重畳特性を説明する図である。 実施の形態に係るＤ級アンプ回路を備えるオーディオ出力装置のブロック図である。 図５（ａ）、（ｂ）は、図４のＤ級アンプ回路の動作波形図である。 磁気飽和が持続的に生じたときのＤ級アンプ回路の動作波形図である。 Ｄ級アンプ回路の具体的な構成例を示す回路図である。 ＢＴＬ方式のＤ級アンプ回路のブロック図である。 図９（ａ）〜（ｃ）は、電子機器の外観図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

図４は、実施の形態に係るＤ級アンプ回路１００を備えるオーディオ出力装置２００のブロック図である。オーディオ出力装置２００は、図１と同様に、電気音響変換素子２０２、ＬＣフィルタ２０４、出力カップリングキャパシタ２０５およびＤ級アンプ回路１００を備える。

Ｄ級アンプ回路１００は、出力段１０２、駆動回路１０４Ｈ，１０４Ｌ、パルス幅変調器１０６、過電流検出回路１３０Ｈ，１３０Ｌを備え、ひとつの半導体基板に集積化された機能ＩＣである。

ハーフブリッジ型の出力段１０２は、ＬＣフィルタ２０４のインダクタＬおよび出力カップリングキャパシタ２０５を介して電気音響変換素子２０２と接続される。パルス幅変調器１０６は、オーディオ信号Ｓ_１を受け、パルス幅変調されたパルス信号Ｓ_２Ｈ，Ｓ_２Ｌを生成する。駆動回路１０４Ｈ，１０４Ｌはそれぞれ、パルス信号Ｓ_２Ｈ，Ｓ_２Ｌにもとづいて出力段１０２のハイサイドトランジスタＭ_Ｈ、ローサイドトランジスタＭ_Ｌを駆動する。なおハイサイドトランジスタＭ_ＨおよびローサイドトランジスタＭ_Ｌは、Ｄ級アンプ回路１００に外付けされるディスクリート素子であってもよい。この実施の形態ではハイサイドトランジスタＭ_ＨはＮチャンネルＭＯＳＦＥＴであり、駆動回路１０４Ｈには図示しないブートストラップ回路が接続される。

ハイサイドトランジスタＭ_Ｈがオン、ローサイドトランジスタＭ_Ｌがオフの区間、ＯＵＴピンには電源ピンＶＣＣに供給される入力電圧Ｖ_ＣＣに近い電圧が発生する。またハイサイドトランジスタＭ_Ｈがオフ、ローサイドトランジスタＭ_Ｌがオンの区間、ＯＵＴピンにはＧＮＤピンに供給される接地電圧Ｖ_ＧＮＤに近い電圧が発生する。ＯＵＴピンには、オーディオ信号Ｓ_１に応じてデューティ比が変化するパルス信号Ｖ_ＯＵＴが発生する。このパルス信号Ｖ_ＯＵＴがＬＣフィルタ２０４によって平滑化され、オーディオ信号Ｓ_１が電気音響変換素子２０２から再生される。

過電流検出回路１３０Ｈ，１３０Ｌはそれぞれ、ハイサイドトランジスタＭ_Ｈ、ローサイドトランジスタＭ_Ｌを監視対象とし、機能的には同様に構成される。ここでは過電流検出回路１３０Ｌの構成、動作を説明する。

過電流検出回路１３０Ｌは、（i）出力段１０２を構成する監視対象のトランジスタＭ_Ｌに流れる電流Ｉ_ＭＬが第１しきい値Ｉ_ＯＣＰ１を超えた状態が、所定の第１時間（判定時間とも称する）τ_１持続すると、過電流検出信号Ｓ_３Ｌをアサート（たとえばハイレベル）する。これを第１条件と称する。

また過電流検出回路１３０Ｌは、（ii）監視対象のトランジスタＭ_Ｌがターンオンしてから所定の第２時間（マスク時間と称する）τ_２の経過以降に、監視対象のトランジスタＭ_Ｌに流れる電流Ｉ_ＭＬが、第１しきい値Ｉ_ＯＣＰ１より高い第２しきい値Ｉ_ＯＣＰ２を超えると、過電流検出信号Ｓ_３Ｌをアサートする。これを第２条件と称する。第２条件に関して、電流Ｉ_ＭＬが第２しきい値Ｉ_ＯＣＰ２を超えてから過電流検出信号Ｓ_３Ｌがアサートされるまでの検出遅延（あるいは判定時間）τ_３は、第１条件で規定される判定時間τ１よりも十分に短い。監視対象のトランジスタＭ_Ｌのターンオンのイベントは、トランジスタＭ_Ｌのゲート信号にもとづいて検出可能であるがその限りでなく、パルス信号Ｓ_２Ｌや、ＯＵＴピンの電圧Ｖ_ＯＵＴにもとづいて検出してもよいし、パルス幅変調器１０６の内部信号にもとづいて検出してもよい。

たとえば過電流検出回路１３０Ｌは、第１コンパレータ１３２、第２コンパレータ１３４、判定回路１３６を含む。第１コンパレータ１３２は、監視対象のトランジスタＭ_Ｌに流れる電流Ｉ_ＭＬに応じた電流検出信号Ｖ_ＣＳＬを、第１しきい値Ｉ_ＯＣＰ１に対応する第１しきい値電圧Ｖ_ＴＨ１と比較し、比較結果を示す第１比較信号Ｓ_４を生成する。たとえば第１比較信号Ｓ_４はＶ_ＣＳＬ＞Ｖ_ＴＨ１のとき、言い換えればＩ_ＭＬ＞Ｉ_ＯＣＰ１のときハイレベルとなり、Ｖ_ＣＳＬ＜Ｖ_ＴＨ１のとき、言い換えればＩ_ＭＬ＜Ｉ_ＯＣＰ１のときローレベルとなる。

第２コンパレータ１３４は、監視対象のトランジスタＭ_Ｌに流れる電流Ｉ_ＭＬに応じた電流検出信号Ｖ_ＣＳＬを、第２しきい値Ｉ_ＯＣＰ２に対応する第２しきい値電圧Ｖ_ＴＨ２と比較し、比較結果を示す第２比較信号Ｓ_５を生成する。たとえば第２比較信号Ｓ_５はＶ_ＣＳＬ＞Ｖ_ＴＨ２のとき、言い換えればＩ_ＭＬ＞Ｉ_ＯＣＰ２のときハイレベルとなり、Ｖ_ＣＳＬ＜Ｖ_ＴＨ２のとき、言い換えればＩ_ＭＬ＜Ｉ_ＯＣＰ２のときローレベルとなる。

判定回路１３６は、第１比較信号Ｓ_４および第２比較信号Ｓ_５にもとづいて過電流検出信号Ｓ３_Ｌを生成する。判定回路１３６は、第１比較信号Ｓ_４のハイレベルが第１時間τ_１持続すると、または、トランジスタＭ_Ｌのターンオンから第２時間τ_２経過以降に、第２比較信号Ｓ_５がハイレベルに遷移すると、過電流検出信号Ｓ_３Ｌをアサートする。

過電流検出回路１３０Ｈによって、ハイサイドトランジスタＭ_Ｈの電流Ｉ_ＭＨが監視され、過電流状態において過電流検出信号Ｓ_３Ｈがアサートされる。

過電流検出信号Ｓ_３Ｈ，Ｓ_３Ｌは、過電流保護に利用することができる。たとえばパルス幅変調器１０６は、過電流検出信号Ｓ_３Ｈがアサートされると、パルス信号Ｓ_２Ｈをオフレベルに遷移させ、ハイサイドトランジスタＭ_Ｈを強制的にターンオフする。同様にパルス幅変調器１０６は、過電流検出信号Ｓ_３Ｌがアサートされると、パルス信号Ｓ_２Ｌをオフレベルに遷移させ、ローサイドトランジスタＭ_Ｌを強制的にターンオフする。

あるいは過電流検出信号Ｓ_３Ｈ，Ｓ_３Ｌを、駆動回路１０４Ｈ，１０４Ｌに入力してもよい。駆動回路１０４Ｈは、過電流検出信号Ｓ_３Ｈがアサートされると、ハイサイドトランジスタＭ_Ｈのゲート信号をローレベルに遷移させ、ハイサイドトランジスタＭ_Ｈを強制的にターンオフしてもよい。同様に駆動回路１０４Ｌは、過電流検出信号Ｓ_３Ｌがアサートされると、ローサイドトランジスタＭ_Ｌのゲート信号をローレベルに遷移させ、ローサイドトランジスタＭ_Ｌを強制的にターンオフしてもよい。

より好ましくは、過電流検出信号Ｓ_３Ｈ，Ｓ_３Ｌのアサートが所定のサイクル数Ｎ（Ｎは２以上の整数）、連続発生した場合、出力段１０２のスイッチングを停止させる。

フェイル出力回路１０８は、過電流検出信号Ｓ_３Ｈ，Ｓ_３Ｌがアサートされると、フェイルピンＦＡＩＬの電気的状態を変化させる。ＦＡＩＬピンには外部のＣＰＵやマイクロコントローラなどのプロセッサ２０６が接続されており、プロセッサ２０６は、ＦＡＩＬピンの状態にもとづいて、Ｄ級アンプ回路１００において異常が発生しているか否かを判定できる。フェイル出力回路１０８は、オープンドレインあるいはオープンコレクタの出力段を含んでもよい。

以上がＤ級アンプ回路１００の構成である。続いてその動作を説明する。図５（ａ）、（ｂ）は、図４のＤ級アンプ回路１００の動作波形図である。ここでは過電流検出回路１３０Ｌの動作に着目する。

はじめに図５（ａ）を参照して、インダクタＬにおいて磁気飽和が生じてないときの動作を説明する。時刻ｔ_０にローサイドトランジスタＭ_Ｌがターンオンすると、それに流れる電流Ｉ_ＭＬが増大し始める。磁気飽和が発生していないとき、電流の傾きは小さい。時刻ｔ_１に電流Ｉ_ＭＬが第１しきい値Ｉ_ＯＣＰ１に到達すると、それから判定時間τ１の経過後の時刻ｔ_２に、過電流検出信号Ｓ_３Ｌがアサートされ、ローサイドトランジスタＭ_Ｌが強制的にターンオフされ、電流Ｉ_ＭＬが遮断される。

続いて図５（ｂ）を参照して、インダクタＬにおいて磁気飽和が生じたときの動作を説明する。時刻ｔ_０にローサイドトランジスタＭ_Ｌがターンオンすると、それに流れる電流Ｉ_ＭＬが増大し始める。ローサイドトランジスタＭ_Ｌのターンオンから第２時間τ_２が経過する時刻ｔ_１までの期間、第２条件にもとづく過電流検出は無効化される。

時刻ｔ_２にインダクタＬに流れる直流電流成分が許容電流Ｉ_{ＤＣ＿ＭＡＸ}を超えると、インダクタンスが低下し、電流Ｉ_ＭＬの傾きが増大する。時刻ｔ_３に電流Ｉ_ＭＬが第２しきい値Ｉ_ＯＣＰ２を超えると、直ちに（判定時間τ１より短い遅延で）、過電流検出信号Ｓ_３Ｌがアサートされ、ローサイドトランジスタＭ_Ｌが強制的にターンオフされ、電流Ｉ_ＭＬが遮断される。

なお当業者によれば、過電流検出回路１３０Ｈが過電流検出回路１３０Ｌと同様に動作することが理解される。以上がＤ級アンプ回路１００の動作である。続いてその利点を説明する。

Ｄ級アンプ回路１００によれば、図５（ａ）に示したように、インダクタＬに流れる直流電流成分が許容電流Ｉ_{ＤＣ＿ＭＡＸ}より小さく、磁気飽和が生じていない領域では、第１条件にしたがい、第１しきい値Ｉ_ＯＣＰ１にもとづいて過電流状態を検出できる。
またインダクタＬに流れる直流電流成分が許容電流Ｉ_{ＤＣ＿ＭＡＸ}を超え、磁気飽和によりインダクタＬのインダクタンス値が低下すると、トランジスタＭ_Ｌに流れる電流Ｉ_ＭＬは第２しきい値Ｉ_ＯＣＰ２に達する。この場合は、第１時間（判定時間）τ_１よりも短い検出遅延で過電流検出信号Ｓ_３Ｌをアサートすることで、トランジスタＭ_Ｌに流れる電流が過度に上昇する前に、過電流状態を検出でき、電流Ｉ_ＭＬがハッチングを付す破壊領域に入る前に、適切な保護を施すことができる。

ここで、出力段１０２のトランジスタＭ_Ｌがターンオンした直後は、ノイズの影響が大きくなる。一方、インダクタＬに流れる直流電流成分が許容電流Ｉ_{ＤＣ＿ＭＡＸ}を超えるのは、出力段１０２のトランジスタＭ_Ｌがターンオンしてからある程度の時間が経過した以降であり、したがって出力段１０２のトランジスタＭ_Ｌがターンオンした直後に直流電流成分が許容電流Ｉ_{ＤＣ＿ＭＡＸ}を超えるのは希である。そこで監視対象のトランジスタＭ_Ｌがターンオンしてから所定の第２時間経過τ_２以降を、第２しきい値Ｉ_ＯＣＰ２にもとづく過電流検出の条件とすることで、ノイズをマスクすることができ、ノイズに起因する過電流状態の誤検出を防止できる。

図６は、磁気飽和が持続的に生じたときのＤ級アンプ回路１００の動作波形図である。図６には、図５（ｂ）よりも長い、複数のスイッチングサイクルにわたる動作が示される。磁気飽和が発生すると、スイッチングサイクル毎に、ローサイドトランジスタＭ_Ｌの電流Ｉ_ＭＬが第２しきい値Ｉ_ＯＣＰ２を超える。過電流検出信号Ｓ_３Ｌのアサートの回数をカウンタでカウントし、カウント値が所定値Ｎに達すると、ＯＵＴピンがハイインピーダンスの状態（ハイサイドトランジスタＭ_Ｈ，ローサイドトランジスタＭ_Ｌの両方がオフ）で、出力段１０２のスイッチングが停止する。これにより、ノイズの影響を除去しつつ、磁気飽和が発生したときに、オーディオ信号の再生を停止することができる。

本発明は、図４の回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を容易、明確化するために、より具体的な構成例を説明する。

図７は、Ｄ級アンプ回路１００の具体的な構成例を示す回路図である。電流検出回路１５０Ｈ，１５０Ｌはそれぞれ、ハイサイドトランジスタＭ_Ｈ、ローサイドトランジスタＭ_Ｌに流れる電流を示す電流検出信号Ｖ_ＣＳＨ，Ｖ_ＣＳＬを発生する。電流検出信号Ｖ_ＣＳＨ，Ｖ_ＣＳＬはそれぞれ、ハイサイドトランジスタＭ_Ｈ、ローサイドトランジスタＭ_Ｌの電圧降下（すなわちドレインソース間電圧Ｖ_ＤＳ）に応じていてもよい。ハイサイドトランジスタＭ_Ｈのオン抵抗Ｒ_ＯＮが既知であるとき、ドレインソース間電圧Ｖ_ＤＳＨは、以下の式で表される。
Ｖ_ＤＳＨ＝Ｒ_ＯＮ×Ｉ_ＭＨ
ローサイドトランジスタについても同様である。

電流検出回路１５０Ｈは、ハイサイドトランジスタＭ_Ｈの電圧降下Ｖ_ＤＳＨを接地電圧基準にシフトし、必要に応じて適切な利得で増幅する。ローサイドトランジスタＭ_Ｌの電圧降下Ｖ_ＤＳＬはもともと接地電圧基準であるため電圧シフトは不要であり、電流検出回路１５０Ｌは、電圧降下Ｖ_ＤＳＬを必要に応じて適切な利得で増幅する。

上述のように過電流検出回路１３０Ｌは、第１コンパレータ１３２、第２コンパレータ１３４、判定回路１３６で構成することができる。判定回路１３６の時定数回路１４０は、第１比較信号Ｓ_４のアサートが判定時間τ_１持続すると、その出力Ｓ_６をアサート（たとえばハイレベル）する。第１コンパレータ１３２および時定数回路１４０の組み合わせによって、第１しきい値Ｉ_ＯＣＰ１を利用した第１条件による過電流検出が実現できる。

判定回路１３６のマスク回路１４２には、ローサイドトランジスタＭ_Ｌのターンオンイベントを示す信号（たとえばローサイドトランジスタＭ_Ｌのゲート信号など）が入力される。マスク回路１４２は、ローサイドトランジスタＭ_Ｌのターンオンイベントからマスク時間τ_２の間、第２比較信号Ｓ_５の変化をマスクする。ローサイドトランジスタＭ_Ｌのターンオンからマスク時間τ_２の経過以降に、第２比較信号Ｓ_５がアサートされると、マスク回路１４２の出力信号Ｓ_７がアサート（たとえばハイレベル）される。第２コンパレータ１３４およびマスク回路１４２の組み合わせによって、第２しきい値Ｉ_ＯＣＰ２を利用した第２条件による過電流検出が実現できる。

論理ゲート１４４は、２つの信号Ｓ_６、Ｓ_７の少なくとも一方がアサートされると、過電流検出信号Ｓ_３Ｌをアサートする。たとえば論理ゲート１４４はＯＲゲートで構成してもよい。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
本発明は、フルブリッジ型の出力段を有するＢＴＬ（Bridged Transformerless）方式のＤ級アンプにも適用可能である。図８は、ＢＴＬ方式のＤ級アンプ回路１００Ａのブロック図である。出力段１０２Ａは、４個のトランジスタＭ_ＨＰ，Ｍ_ＬＰ，Ｍ_ＨＮ，Ｍ_ＬＮを含む。過電流検出回路１３０Ｈ_Ｐ，１３０Ｌ_Ｐ，１３０Ｈ_Ｎ，１３０Ｌ_Ｎは、４個のトランジスタＭ_ＨＰ，Ｍ_ＬＰ，Ｍ_ＨＮ，Ｍ_ＬＮそれぞれの電流を監視対象として構成される。そのほかについては図４と同様である。ＢＴＬ方式のＤ級アンプの動作方式は限定されず、ＯＵＴＰピンの電圧Ｖ_ＯＵＴＰとＯＵＴＮピンの電圧Ｖ_ＯＵＴＮが相補的な関係となる差動方式であってもよい。

あるいはＤ級アンプは、フィルタレス方式で動作してもよい。フィルタレス方式であっても、ノイズの除去のためにインダクタＬが挿入され、そのインダクタＬにおいて磁気飽和が発生するおそれがあるため、本発明は有効である。

（第２変形例）
ハイサイドトランジスタＭ_ＨはＰチャンネルＭＯＳＦＥＴであってもよい。

（第３変形例）
過電流状態が検出されたときの保護処理は特に限定されない。たとえば、過電流が検出されたトランジスタのターンオフ、出力段のスイッチングの停止に代えて、あるいはそれに加えて、過電流検出信号Ｓ_３Ｈ，Ｓ_３Ｌを、図示しない上位のコントローラや、Ｄ級アンプ回路１００の外部に設けられるＣＰＵ（Central Processing Unit）やマイクロコントローラに供給するようにしてもよい。この場合、外部のＣＰＵ等において、適切な保護処理を実行できる。

（用途）
最後に、オーディオ出力装置２００のアプリケーションを説明する。図９（ａ）〜（ｃ）は、電子機器１の外観図である。図９（ａ）は電子機器１の一例であるディスプレイ装置６００である。ディスプレイ装置６００は、筐体６０２、スピーカ２を備える。オーディオ出力装置２００は筐体に内蔵され、スピーカ２を駆動する。スピーカ２は、電気音響変換素子２０２に相当する。

図９（ｂ）は電子機器１の一例であるオーディオコンポ７００である。オーディオコンポ７００は、筐体７０２、スピーカ２を備える。オーディオ出力装置２００は筐体７０２に内蔵され、スピーカ２を駆動する。

図９（ｃ）は電子機器１の一例である小型情報端末８００である。小型情報端末８００は、携帯電話、ＰＨＳ（Personal Handy-phone System）、ＰＤＡ（Personal Digital Assistant）、タブレットＰＣ（Personal Computer）、オーディオプレイヤなどである。小型情報端末８００は、筐体８０２、スピーカ２、ディスプレイ８０４を備える。オーディオ出力装置２００は筐体８０２に内蔵され、スピーカ２を駆動する。

１００…Ｄ級アンプ回路、１０２…出力段、１０４…駆動回路、１０６…パルス幅変調器、１３０…過電流検出回路、１３２…第１コンパレータ、１３４…第２コンパレータ、１３６…判定回路、２００…オーディオ出力装置、２０２…電気音響変換素子、２０４…ＬＣフィルタ、２０５…出力カップリングキャパシタ。

Claims (12)

1. インダクタを介して電気音響変換素子と接続されるブリッジ型の出力段と、
   オーディオ信号に応じたパルス信号に応じて、前記出力段を駆動する駆動回路と、
   （i）前記出力段を構成する監視対象のトランジスタに流れる電流が第１しきい値を超えた状態が所定の第１時間持続すると、または（ii）前記監視対象のトランジスタがターンオンしてから所定の第２時間経過以降に、前記監視対象のトランジスタに流れる電流が、第１しきい値より高い第２しきい値を超えると、過電流検出信号をアサートする過電流検出回路と、
   を備え、
   前記過電流検出回路は、
   前記監視対象のトランジスタに流れる電流に応じた電流検出信号を、前記第１しきい値に対応する第１しきい値電圧と比較し、比較結果を示す第１比較信号を生成する第１コンパレータと、
   前記電流検出信号を、前記第２しきい値に対応する第２しきい値電圧と比較し、比較結果を示す第２比較信号を生成する第２コンパレータと、
   前記第１比較信号および前記第２比較信号にもとづいて前記過電流検出信号を生成する判定回路と、
   を含むことを特徴とするＤ級アンプ回路。
2. 前記過電流検出信号のアサートに応答して、前記監視対象のトランジスタがターンオフすることを特徴とする請求項１に記載のＤ級アンプ回路。
3. 前記過電流検出信号のアサートが所定のサイクル数、連続発生すると、前記出力段のスイッチングが停止することを特徴とする請求項１または２に記載のＤ級アンプ回路。
4. 外部の回路と接続されるフェイルピンをさらに備え、前記過電流検出信号に応じて前記フェイルピンの電気的状態を変化させることを特徴とする請求項１から３のいずれかに記載のＤ級アンプ回路。
5. 前記電流検出信号は、前記監視対象のトランジスタの電圧降下に応じていることを特徴とする請求項１に記載のＤ級アンプ回路。
6. 前記監視対象のトランジスタは、ハイサイドトランジスタとローサイドトランジスタの両方であることを特徴とする請求項１から５のいずれかに記載のＤ級アンプ回路。
7. 前記出力段はフルブリッジ回路であることを特徴とする請求項１から６のいずれかに記載のＤ級アンプ回路。
8. ひとつの半導体基板に一体集積化されることを特徴とする請求項１から７のいずれかに記載のＤ級アンプ回路。
9. 電気音響変換素子と、
   請求項１から８のいずれかに記載のＤ級アンプ回路と、
   前記Ｄ級アンプ回路と前記電気音響変換素子の間に設けられたインダクタを含むフィルタ回路と、
   を備えることを特徴とするオーディオ出力装置。
10. 電気音響変換素子と、
    請求項１から８のいずれかに記載のＤ級アンプ回路と、
    前記Ｄ級アンプ回路と前記電気音響変換素子の間に設けられたインダクタを含むフィルタ回路と、
    を備えることを特徴とする電子機器。
11. インダクタを介して電気音響変換素子と接続されるＤ級アンプ回路の制御方法であって、
    オーディオ信号に応じたパルス信号を生成するステップと、
    前記パルス信号に応じて前記Ｄ級アンプ回路の出力段を駆動するステップと、
    （i）前記出力段を構成する監視対象のトランジスタに流れる電流が第１しきい値を超えた状態が所定の第１時間持続すると、または（ii）前記監視対象のトランジスタがターンオンしてから所定の第２時間経過以降に、前記監視対象のトランジスタに流れる電流が、第１しきい値より高い第２しきい値を超えると、過電流検出信号をアサートするステップと、
    を備え、
    前記過電流検出信号をアサートするステップは、
    前記監視対象のトランジスタに流れる電流に応じた電流検出信号を、前記第１しきい値に対応する第１しきい値電圧と比較し、比較結果を示す第１比較信号を生成するステップと、
    前記電流検出信号を、前記第２しきい値に対応する第２しきい値電圧と比較し、比較結果を示す第２比較信号を生成するステップと、
    前記第１比較信号および前記第２比較信号にもとづいて前記過電流検出信号を生成するステップと、
    を含むことを特徴とする制御方法。
12. 前記過電流検出信号のアサートが所定のサイクル数、連続発生すると、前記出力段のスイッチングを停止するステップをさらに備えることを特徴とする請求項１１に記載の制御方法。

Images