JP2008205662A

JP2008205662A - スイッチングアンプ

Info

Publication number: JP2008205662A
Application number: JP2007037276A
Authority: JP
Inventors: Toshifumi Okamura; 俊史岡村
Original assignee: Onkyo Corp
Current assignee: Onkyo Corp
Priority date: 2007-02-19
Filing date: 2007-02-19
Publication date: 2008-09-04
Anticipated expiration: 2027-02-19
Also published as: JP5191672B2

Abstract

【課題】スイッチ素子に過電流が流れたときに、所定時間遅延させて、過電流を検出することができるスイッチングアンプを提供する。
【解決手段】トランジスタＱ２、Ｑ３は、ＭＯＳＦＥＴ１５がオン状態のときにオン状態になりブートストラップ電圧＋ＶＢをコンデンサＣ３に出力し、ＭＯＳＦＥＴ１５がオフ状態のときにオフ状態になり電圧＋ＶＢのコンデンサＣ３への出力を遮断する。コンデンサＣ３は、電圧＋ＶＢによって、ＭＯＳＦＥＴ１５に流れる電流に対応する電圧まで充電され、その充電電圧を検出入力端子２１に供給する。ドライバ１１は、検出入力端子２１に入力された電圧が基準電圧以上である場合に、ＭＯＳＦＥＴ１５に過電流が流れていると判断し、駆動信号の出力を停止する。
【選択図】図２

Description

本発明は、出力段のスイッチ素子に流れる過電流を検出できるスイッチングアンプに関する。

図４は、従来のスイッチングアンプにおける、正側のＭＯＳＦＥＴ１５、ドライバ１１および検出回路（コンデンサＣ３）を示す回路図である。ＭＯＳＦＥＴ１５は、ドライバ１１の駆動信号出力端子２２から出力される駆動信号（ＰＷＭ信号）がハイレベルのときにオン状態となり、駆動信号がローレベルのときにオフ状態になる。ＭＯＳＦＥＴ１５がオン状態の時に、出力端子ＯＵＴには電源電圧＋ＶＤが出力される。なお、ダイオードＤ２は逆電流防止用のダイオードである。

ＭＯＳＦＥＴ１５のドレインからソースに向かって流れる電流が過電流になると、ＭＯＳＦＥＴ１５の破損につがなる。そこで、ブートストラップ電圧＋ＶＢによって、コンデンサＣ３をＭＯＳＦＥＴ１５のドレイン−ソース間電圧と、ダイオードＤ２の両端電圧との合計電圧まで所定の遅延時間かけて充電し、コンデンサＣ３の充電電圧がドライバ１１の検出入力端子２１に入力される。つまり、ＭＯＳＦＥＴ１５に流れる電流に対応する電圧をコンデンサＣ３で検出していることになる。ドライバ１１は、比較回路２３を内部に備えており、検出入力端子２１に入力される電圧が基準電圧以上である場合に、ＭＯＳＦＥＴ１５に過電流が流れていると判断し、駆動信号の出力を停止し、マイコンにエラー信号を出力するようになっている。

しかし、図４の回路では、ブートストラップ電圧＋ＶＢが常にコンデンサＣ３に接続されており、供給されているので、コンデンサＣ３は常に所定電圧まで充電された状態になっている。その結果、ＭＯＳＦＥＴ１５に過電流が流れていない場合にも、ドライバ１１は、ＭＯＳＦＥＴ１５に過電流が流れていると誤判断し、駆動信号の出力を停止し、マイコンにエラー信号を出力してしまうという問題がある。

また、図４の回路では、ＭＯＳＦＥＴ１５に過電流が生じると直ぐに、ドライバ１１がＭＯＳＦＥＴ１５に過電流が流れたと判断してしまう。そのため、瞬間的にＭＯＳＦＥＴ１５に過電流が流れただけではＭＯＳＦＥＴ１５の破損につながらないが、この場合にも駆動信号を停止し、エラー信号を出力してしまう。ＭＯＳＦＥＴ１５に過電流が流れたことを遅延して検出するために、コンデンサＣ３の容量を大きくすることが考えられるが、ＭＯＳＦＥＴ１５が動作開始する前にコンデンサＣ３が所定電圧まで充電されてしまい、駆動信号が出力されなくなるという問題がある。

特開２００５−２７８０３９号

本発明の目的は、スイッチ素子に過電流が流れたときに、所定時間遅延させて、過電流を検出することができるスイッチングアンプを提供することである。

本発明の好ましい実施形態によるスイッチングアンプは、検出入力端子と駆動信号出力端子とを有し、入力されるパルス変調信号に応じて該駆動信号出力端子から駆動信号を出力し、かつ、該検出入力端子に入力される電圧が基準電圧以上である場合に、該駆動信号の出力を停止する駆動手段と、第１の電圧が供給され、該駆動信号に応答してオン状態またはオフ状態になるスイッチ手段と、第２の電圧が供給され、該スイッチ手段がオン状態のときに該第２の電圧を出力し、該スイッチ手段がオフ状態のときに該第２の電圧の出力を遮断する検出切換手段と、該スイッチ手段がオン状態のときに該検出切換手段から出力される第２の電圧によって充電され、該スイッチ手段がオフ状態のときに該第２の電圧によって充電されないことにより、該スイッチ手段に流れる電流に対応する電圧まで所定の遅延時間かけて充電され、該充電電圧を該検出入力端子に供給する検出手段とを備える。

好ましい実施形態においては、スイッチングアンプは、前記第１の電圧による電流が前記検出手段に流れることを防止するダイオードをさらに備え、前記スイッチ手段が、該第１の電圧が供給され、オン状態になることで該第１の電圧を出力する第１トランジスタを含み、前記検出手段が、前記第２の電圧によって、該第１トランジスタに流れる電流に対応する電圧と該ダイオードの両端電圧との合計電圧まで充電される。

好ましい実施形態においては、前記検出切換手段が、前記駆動信号が前記スイッチ手段をオン状態にする際に、該駆動信号によってオン状態にされ、該駆動信号が該スイッチ手段をオン状態にする際に、該駆動信号によってオフ状態にされるスイッチ素子を有し、該スイッチ素子がオン状態のときに前記検出手段に前記第２の電圧を出力し、オフ状態のときに該検出手段への該第２の電圧の出力を遮断する。
好ましい実施形態においては、前記検出手段が、前記第２の電圧によって充電されるコンデンサと、該コンデンサと共に前記所定の遅延時間を決定する抵抗素子とを含み、前記検出切換手段が、前記駆動信号に応じてオン状態またはオフ状態になる第２トランジスタと、該第２トランジスタの状態に応じてオン状態またはオフ状態になり、オン状態のときに該検出手段に該第２の電圧を出力し、オフ状態のときに該検出手段への該第２の電圧の出力を遮断する第３トランジスタとを含む。

好ましい実施形態においては、前記第２の電圧が、前記駆動手段に供給され該駆動手段が出力する駆動信号のハイレベル又はローレベルの一方のレベルとなる電圧である。

検出切換手段は、スイッチ手段がオン状態のときに第２の電圧を検出手段に出力し、スイッチ手段がオフ状態のときに第２の電圧の検出手段への出力を遮断する。検出手段は、第２の電圧によって、スイッチ手段に流れる電流に対応する電圧まで充電され、その充電電圧を検出入力端子に供給する。駆動手段は、検出入力端子に入力された電圧が基準電圧以上である場合に、スイッチ手段に過電流が流れていると判断し、駆動信号の出力を停止する。

スイッチ手段がオン状態のときのみ検出手段に第２の電圧を供給し、検出動作を実行させ、スイッチ手段がオフ状態のとき（つまり、過電流の検出が不要な期間は）、検出手段に第２の電圧を供給せず、充電しないようにする。従って、スイッチ手段に過電流が流れた場合に、遅延時間経過後に検出入力端子に入力される電圧が基準電圧以上になるので、駆動手段は、所定の遅延時間経過後にスイッチ手段に過電流が流れたことを判断することができる。

以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図１は、本実施形態のスイッチングアンプ１０を示す概略回路図である。スイッチングアンプ１０は、パルス幅変調回路２０、ドライバ１１、スイッチング出力回路１２、ＬＰＦ（Low Pass Filter）１３および検出回路１４を備える。

パルス幅変調回路２０は、入力信号（例えば、オーディオ信号）をパルス幅変調して第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２を生成する。第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２は、一方がハイレベルの信号である場合に他方がローレベルの信号である。

ドライバ１１は、第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２が入力され、電源電圧Ｖ１に基づいて、後述のスイッチ素子を駆動するための駆動信号ＤＲＶ１およびＤＲＶ２を出力する。

スイッチング出力回路１２は、第１の電源（例えば正の電源＋ＶＤ）と第２の電源（例えば負の電源−ＶＤ）との間に接続され、駆動信号に応答して正の電源＋ＶＤまたは負の電源−ＶＤを出力する。スイッチング出力回路１２は、スイッチ素子（本例ではＭＯＳＦＥＴ１５、１６）を有する。

ＭＯＳＦＥＴ１５、１６は、各ソースがＬＰＦ１７に接続され、各ゲートがドライバ１１に接続され、各ソースが電源＋ＶＤ又は−ＶＤに接続されている。

電源電圧Ｖ１は、ドライバ１１がＭＯＳＦＥＴ１５、１６を駆動するための電源電圧である。電源Ｖ１はダイオードＤ１およびコンデンサＣ１を介してドライバ１１の正側に接続されており、ダイオードＤ１のカソード電圧は、ブートストラップ電圧ＶＢ（ＶＢ＝Ｖ１−Ｖｄ１（但し、Ｖｄ１はダイオードＤ１の両端電圧で約０．６Ｖ））と呼ばれ、正側のＭＯＳＦＥＴ１５を駆動する駆動信号ＤＲＶ１のハイレベルの電圧に対応している。同様に、電源Ｖ１はコンデンサＣ２を介してドライバ１１の負側に接続されており、電圧Ｖ１は負側のＭＯＳＦＥＴ１６を駆動する駆動信号ＤＲＶ２のローレベルの電圧に対応している。

ＬＰＦ１３は、スイッチング出力回路１２の出力端とスイッチングアンプ１０の出力端との間に接続され、高周波成分を除去して、スピーカー等の負荷に出力する。ＬＰＦ１３は、コイル１７およびコンデンサ１８を有する。

検出回路１４は、ブートストラップ電圧＋ＶＢが入力され、ブートストラップ電圧＋ＶＢに基づいて、ＭＯＳＦＥＴ１５、１６のドレイン−ソース間に流れる電流が過電流であることを検出する。検出回路１４によるＭＯＳＦＥＴ１５、１６の過電流の検出結果は、ドライバ１１の後述する検出入力端子に入力される。なお、図示しないが、負側のＭＯＳＦＥＴ１６にもマイナスの別電源電圧（電源電圧Ｖ１に対応）によって、ＭＯＳＦＥＴ１６の過電流を検出する検出回路が設けられている。

図２は、正側のＭＯＳＦＥＴ１５、検出回路１４、およびドライバ１１を示す概略回路図である。なお、本実施形態では、説明を簡略化するため、正側のＭＯＳＦＥＴ１５の検出回路のみを記載し説明するが、負側のＭＯＳＦＥＴ１６の検出回路についても同様である。

検出回路１４は、検出部１４Ａと、検出切換部１４Ｂとを有する。検出部１４Ａは、ＭＯＳＦＥＴ１５に流れる電流が過電流であることを所定時間遅延させて検出し、検出結果をドライバ１１の検出入力端子２１に供給する。検出部１４Ａは、ブートストラップ電圧＋ＶＢが供給され、ブートストラップ電圧＋ＶＢによって、ＭＯＳＦＥＴ１５のドレイン−ソース間に流れる電流に対応する電圧（つまり、ＭＯＳＦＥＴ１５のドレイン−ソース間電圧）とダイオードＤ２の両端電圧とを加算した電圧まで充電される。

検出部１４Ａは、ブートストラップ電圧＋ＶＢによって充電されるコンデンサＣ３と、ＭＯＳＦＥＴ１５に過電流が流れはじめてから過電流をコンデンサＣ３が検出するまでの遅延時間をコンデンサＣ３と共に決定する抵抗Ｒ１を含む。コンデンサＣ３の一端は出力端子ＯＵＴ（出力端子ＯＵＴはＬＰＦ１７に接続されている）に接続され、その他端は検出入力端子２１に接続されている。抵抗Ｒ１の一端は、検出切換部１４のトランジスタＱ３のコレクタに接続され、その他端はコンデンサＣ３の他端および検出入力端子２１に接続されている。

検出切換部１４Ｂは、ＭＯＳＦＥＴ１５へ供給される駆動信号ＤＲＶ１に基づいて、駆動信号ＤＲＶ１がハイレベル（すなわち、ＭＯＳＦＥＴ１５がオン状態）のときに、検出部１４Ａにブートストラップ電圧＋ＶＢを供給し、駆動信号ＤＲＶ１がローレベル（すなわち、ＭＯＳＦＥＴ１５がオフ状態）のときに、検出部１４Ａへのブートストラップ電圧＋ＶＢの供給を遮断する。すなわち、検出切換部１４Ｂは、ＭＯＳＦＥＴ１５がオン状態の時だけ検出部１４Ａに過電流の検出動作を実行させ、ＭＯＳＦＥＴ１５がオフ状態の時には検出部１４Ａに過電流の検出を実行させない。その結果、ＭＯＳＦＥＴ１５がオフ状態のときには、コンデンサＣ３を充電させず、このことが過電流検出の遅延に起因する。

検出切換部１４Ｂは、任意の適切なスイッチ素子（本例では、バイポーラトランジスタＱ２およびＱ３）を含む。トランジスタＱ２のベースは、ドライバ１１の駆動信号出力端子２２と抵抗Ｒ３との間に接続され、エミッタは出力端子ＯＵＴに接続されている。トランジスタＱ３は、エミッタに抵抗Ｒ２を介してブートストラップ電圧＋ＶＢが供給されており、ベースがトランジスタＱ２のコレクタに、コレクタが抵抗Ｒ１に接続されている。

駆動信号ＤＲＶ１が、ＭＯＳＦＥＴ１５をオン状態にするハイレベルであるとき、トランジスタＱ２およびＱ３がオン状態になり、ブートストラップ電圧＋ＶＢが検出部１４Ａに供給される。駆動信号ＤＲＶ１が、ＭＯＳＦＥＴ１５をオフ状態にするローレベルであるとき、トランジスタＱ２およびＱ３がオフ状態になり、ブートストラップ電圧＋ＶＢの検出部１４Ａへの供給が遮断される。

検出部１４Ａ（コンデンサＣ３と抵抗Ｒ１との接続点）と電源＋ＶＤ（ＭＯＳＦＥＴ１５のドレイン）との間には、逆電流防止用ダイオードＤ２が設けられている。ダイオードＤ２は、電源電圧＋ＶＤから検出部１４Ａに対して電流が流れるのを防止するためのものである。

ドライバ１１は、検出入力端子２１、駆動信号出力端子２２および比較回路２３を含む。比較回路２３は、検出入力端子２１に入力された電圧（コンデンサＣ３の充電電圧であり、ＭＯＳＦＥＴ１５の両端電圧に対応）と基準電圧とを比較する。比較回路２３は、検出入力端子２１に入力された電圧が基準電圧以上である場合に、ＭＯＳＦＥＴ１５に過電流が流れたと判断し、駆動信号ＤＲＶ１の出力を停止し、エラー信号を図示しないマイコンに供給する。

以上の構成を有するスイッチングアンプ１０についてその動作を説明する。図３は、図２の回路におけるコンデンサＣ３の充電電圧の遷移を示すシミュレーション結果である。図３は、横軸に時刻（ミリ秒）、縦軸にコンデンサＣ３の充電電圧（Ｖ）を示す。

［ＭＯＳＦＥＴ１５に過電流が流れていない時］
図３において、時刻ｔ１でスイッチングアンプが通電開始され、スイッチング出力回路１２がオンオフ動作を開始する。駆動信号ＤＲＶ１がハイレベルの時、ＭＯＳＦＥＴ１５はオン状態になり、出力端子ＯＵＴに電圧＋ＶＤが出力される。つまり、電源＋ＶＤからＭＯＳＦＥＴ１５のドレインおよびソースを介して出力端子ＯＵＴに電流が流れる。駆動信号ＤＲＶ１はトランジスタＱ２のベースにも供給されているので、トランジスタＱ２がオン状態になる。トランジスタＱ２がオン状態になると、トランジスタＱ３のベースには、出力端子ＯＵＴの電圧が供給され、トランジスタＱ３もオン状態になる。その結果、ブーストラップ電圧＋ＶＢが抵抗Ｒ１を介してコンデンサＣ３に供給され、コンデンサＣ３はブートストラップ電圧＋ＶＢによって、抵抗Ｒ１とコンデンサＣ３との時定数に応じて充電される。

駆動信号ＤＲＶ１がローレベルになると、ＭＯＳＦＥＴ１５はオフ状態になる。駆動信号ＤＲＶ１はトランジスタＱ２のベースにも供給されており、トランジスタＱ２のベース−エミッタ間電圧は、導通開始電圧未満になって、オフ状態になる。トランジスタＱ２がオフ状態になると、トランジスタＱ３のベースは、開放された状態になり、トランジスタＱ３はオフ状態になる。その結果、ブーストラップ電圧＋ＶＢは、トランジスタＱ３のオフ状態によって遮断され、コンデンサＣ３に供給されない。

駆動信号ＤＲＶ１がハイレベルとローレベルとを繰り返すことにより、コンデンサＣ３は上記のように徐々に充電を繰り返し、図３のｔ１〜ｔ２のように徐々にコンデンサＣ３の充電電圧が上昇する。ｔ２でコンデンサＣ３の充電電圧がＭＯＳＦＥＴ１５の両端電圧とダイオードＤ２の両端電圧との合計電圧になったとき、ダイオードＤ２がオン状態になると共に、コンデンサＣ３の充電電圧は一定値に維持される（図３のｔ２〜ｔ３参照）。

コンデンサＣ３の充電電圧は検出入力端子２１に入力されているが、基準電圧未満であるので、過電流であることが検出されず、ドライバ１１は駆動信号ＤＲＶ１の出力を継続し、マイコンにエラー信号を出力しない。

［ＭＯＳＦＥＴ１５に過電流が流れた時］
図３のｔ３でＭＯＳＦＥＴ１５のドレイン−ソース間に過電流が流れると、ＭＯＳＦＥＴ１５のドレイン−ソース間電圧が上昇する。その結果、コンデンサＣ３は、上記のように、駆動信号ＤＲＶ１がハイレベルでＭＯＳＦＥＴ１５がオン状態のときに、ブートストラップ電圧＋ＶＢによってさらに充電され、駆動信号ＤＲＶ１がローレベルでＭＯＳＦＥＴ１５がオフ状態のときに、充電しない動作を繰り返し、コンデンサＣ３の充電電圧が、ＭＯＳＦＥＴ１５の両端電圧とダイオードＤ２の両端電圧との合計電圧まで、再び徐々に上昇するようになる。

コンデンサＣ３の充電電圧が上昇することにより、ｔ３でＭＯＳＦＥＴ１５に過電流が流れ始めてから所定の遅延時間経過後に、ｔ４で検出入力端子２１に入力される電圧が基準電圧に達する。その結果、ドライバ１１は、ＭＯＳＦＥＴ１５に過電流が流れたと判断し、駆動信号ＤＲＶ１の出力を停止し、マイコンにエラー信号を出力する。

以上のように、ＭＯＳＦＥＴ１５がオン状態のときのみコンデンサＣ３をブートストラップ電圧＋ＶＢによって充電し、ＭＯＳＦＥＴ１５がオフ状態のときにはコンデンサＣ３をブートストラップ電圧によって充電しない。ＭＯＳＦＥＴ１５がＯＦＦ状態のときにコンデンサＣ３に充電されることがないので、過電流検出に所定の遅延時間を発生させることができる。また、時定数を決定するコンデンサＣ３の容量を大きくした場合にも、ＭＯＳＦＥＴ１５がＯＦＦ状態の時にコンデンサＣ３が充電されることがないので、ＭＯＳＦＥＴ１５が動作していないときの誤判断を防止することができる。

以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。例えば、パルス幅変調回路の代わりにパルス密度変調回路等のパルス変調回路を使用してもよい。また、スイッチング出力回路のスイッチ素子はＭＯＳＦＥＴに限定されない。検出切換部１４Ｂのスイッチ素子もバイポーラトランジスタに限定されない。コンデンサＣ３を充電する電圧としてブートストラップ電圧を利用したが、別の電源電圧を用いてもよい。しかし、ブートストラップ電圧を用いることで、電源回路を削減することができる。

本発明はオーディオ用のスイッチングアンプに好適に適用され得る。

本発明の好ましい実施形態によるスイッチングアンプを示す概略回路図である。本発明の好ましい実施形態によるＭＯＳＦＥＴ１５、ドライバ１１および検出回路１４を示す概略回路図である。図２の回路におけるコンデンサＣ３の両端電圧を示すシミュレーション結果である。従来のＭＯＳＦＥＴ１５、ドライバ１１および検出回路１４を示す概略回路図である。

符号の説明

１０スイッチングアンプ
１１ドライバ
１２スイッチング出力回路
１３ＬＰＦ
１４検出回路
１４Ａ検出部
１４Ｂ検出切換部
１５ＭＯＳＦＥＴ
１６ＭＯＳＦＥＴ

Claims

検出入力端子と駆動信号出力端子とを有し、入力されるパルス変調信号に応じて該駆動信号出力端子から駆動信号を出力し、かつ、該検出入力端子に入力される電圧が基準電圧以上である場合に、該駆動信号の出力を停止する駆動手段と、
第１の電圧が供給され、該駆動信号に応答してオン状態またはオフ状態になるスイッチ手段と、
第２の電圧が供給され、該スイッチ手段がオン状態のときに該第２の電圧を出力し、該スイッチ手段がオフ状態のときに該第２の電圧の出力を遮断する検出切換手段と、
該スイッチ手段がオン状態のときに該検出切換手段から出力される第２の電圧によって充電され、該スイッチ手段がオフ状態のときに該第２の電圧によって充電されないことにより、該スイッチ手段に流れる電流に対応する電圧まで所定の遅延時間かけて充電され、該充電電圧を該検出入力端子に供給する検出手段とを備える、スイッチングアンプ。
前記第１の電圧による電流が前記検出手段に流れることを防止するダイオードをさらに備え、
前記スイッチ手段が、該第１の電圧が供給され、オン状態になることで該第１の電圧を出力する第１トランジスタを含み、
前記検出手段が、前記第２の電圧によって、該第１トランジスタに流れる電流に対応する電圧と該ダイオードの両端電圧との合計電圧まで充電される、請求項１に記載のスイッチングアンプ。
前記検出切換手段が、前記駆動信号が前記スイッチ手段をオン状態にする際に、該駆動信号によってオン状態にされ、該駆動信号が該スイッチ手段をオン状態にする際に、該駆動信号によってオフ状態にされるスイッチ素子を有し、該スイッチ素子がオン状態のときに前記検出手段に前記第２の電圧を出力し、オフ状態のときに該検出手段への該第２の電圧の出力を遮断する、請求項１または２に記載のスイッチングアンプ。
前記検出手段が、前記第２の電圧によって充電されるコンデンサと、該コンデンサと共に前記所定の遅延時間を決定する抵抗素子とを含み、
前記検出切換手段が、前記駆動信号に応じてオン状態またはオフ状態になる第２トランジスタと、該第２トランジスタの状態に応じてオン状態またはオフ状態になり、オン状態のときに該検出手段に該第２の電圧を出力し、オフ状態のときに該検出手段への該第２の電圧の出力を遮断する第３トランジスタとを含む、請求項１または２に記載のスイッチングアンプ。
前記第２の電圧が、前記駆動手段に供給され該駆動手段が出力する駆動信号のハイレベル又はローレベルの一方のレベルとなる電圧である、請求項１〜４のいずれかに記載のスイッチングアンプ。