CN104937839B - 半导体元件的驱动装置、半导体装置 - Google Patents

Abstract

提供在发生短路时能够快速地进行半导体元件保护的半导体元件的驱动装置以及半导体装置。半导体元件的驱动装置具有驱动电路部、充电电路部及切断电路部。充电电路部与具有二极管以及电容元件的外部电路电连接。半导体元件具有第1电极、第2电极以及控制端子。驱动电路部根据输入信号而生成驱动信号，并将该驱动信号赋予控制端子，从而驱动半导体元件。二极管的阴极与第1电极连接。电容元件的一侧的端子与二极管的阴极连接，另一侧的端子与第2电极连接。充电电路部在输入信号是接通信号的情况下，在电容元件的电压与饱和电压一致的定时之后，使电容元件处于能够高速充电的状态。切断电路部在电容元件的电压达到阈值之后，将由驱动电路部进行的向控制端子的驱动信号的供给切断。

Description

半导体元件的驱动装置、半导体装置

技术领域

本发明涉及一种半导体元件的驱动装置以及半导体装置。

背景技术

当前，例如如日本特开2002－208847号公报的公开内容所述，已知一种半导体元件的驱动装置，该半导体元件的驱动装置能够应对由于短路而流过过电流导致半导体元件受到损坏这一情况。进行如下动作，即，检测IGBT等半导体元件中的集电极电流，在检测出过电流时，实施保护动作即栅极切断等。

进行下述动作，即，使用二极管检测集电极发射极电压VCE，根据该VCE检测半导体元件的集电极电流。在该集电极电流的检测方式中，在导通之后达到稳定状态为止的几微秒左右的时间内，无法根据VCE的检测值准确地检测集电极电流。另一方面，在由于某种原因而发生负载短路等情况下，会在半导体元件刚刚导通之后流过大电流(短路电流)。优选迅速检测出该情况而进行保护动作。

因此，在上述现有的技术中，公开了在接通了栅极时使集电极发射极电压VCE快速地收敛为饱和电压的技术。“饱和电压”是指，在使基极电流增加的情况下，集电极电极与发射极电极之间的电压降不发生减少时的集电极发射极电极之间的电压降。由此，能够在导通之后快速地进行利用VCE实现的集电极电流检测。其结果，能够实施导通之后的早期的保护动作。

专利文献1：日本特开2002－208847号公报

发明内容

然而，可以想到在半导体元件在导通之后的接通动作过程中，有时也会由于某种原因而发生短路。通常，在接通动作过程中，半导体元件的集电极发射极电压保持下降至饱和电压的状态。但是，如果由于短路而产生大电流，则一度曾下降至饱和电压的集电极发射极电压VCE会增大。其结果，集电极发射极电压VCE成为不是饱和电压的电压(即“不饱和电压”)。因此，能够通过在半导体元件的导通动作过程中检测如上所述的不饱和电压的发生，从而检测短路的发生，进行栅极切断等保护动作。有时将这种检测不饱和电压的一系列的功能也称为“去饱和(desat)检测功能”，将用于实现去饱和功能的去饱和检测电路搭载在半导体元件的驱动装置(作为实际部件是栅极驱动器IC)中。

在刚刚导通之后，集电极发射极电压不会立即下降至饱和电压。即，直至集电极发射极电压达到饱和电压，会花费若干的时间。因此，在刚刚导通之后，也存在为不饱和电压的期间。这是半导体元件的正常驱动时的所谓的正常不饱和电压状态。对于这一点，在上述的专利文献中也有所记载。上述的去饱和检测功能不应将如上所述的刚刚导通之后的不饱和电压错误地检测为是由于发生短路而引起的不饱和电压。因此，在现有的去饱和检测电路中，在去饱和检测功能中设定有“消隐时间”。形成下述机制，即，并不是在检测出不饱和电压的情况下直接判断为发生短路，而是在导通后的接通状态下检测出不饱和电压的时间超过该消隐时间的情况下，检测为发生短路。

能够通过该消隐时间的设定，避免对刚刚导通之后的正常不饱和电压状态进行错误检测。但是，在导通后一度成为饱和电压之后，在半导体元件的接通动作过程中发生了短路的情况下，该消隐时间也会带来影响。虽然希望立即检测出起因于短路的不饱和电压并实施保护动作，但是，由于消隐时间而不可避免地使不饱和电压的检测(即短路的检测)延迟。其结果，存在无法尽早地进行发生短路时的保护动作的问题。

本发明就是为了解决如上所述的课题而提出的，其目的在于提供一种在发生短路时能够快速地进行半导体元件保护的半导体元件的驱动装置以及半导体装置。

本发明所涉及的半导体元件的驱动装置的特征在于，具有：

驱动电路部，其与半导体元件电连接，该半导体元件具有第1电极、第2电极、以及对所述第1、2电极之间的导通和断开进行切换的控制端子，该驱动电路部接收输入信号，根据所述输入信号而生成驱动信号，并将该驱动信号赋予所述控制端子，从而驱动所述半导体元件；

充电电路部，其与外部电路电连接，该外部电路具有阴极与所述第1电极连接的二极管、以及一侧的端子与所述二极管的阳极连接且另一侧的端子与所述第2电极连接的电容元件，该充电电路部基于所述输入信号和所述驱动信号中的某一个信号而进行所述电容元件的充电，并且，所述充电电路部检测所述电容元件的充电电压，在所述某一个信号是接通信号的情况下，当所述充电电压比所述半导体元件的饱和电压小时，将第1数值的恒定电流向所述阳极与所述一侧的端子的连接点供给，在所述充电电压与所述半导体元件的饱和电压一致的定时之后，将比所述第1数值大的第2数值的恒定电流向所述连接点供给；以及

切断电路部，其在所述充电电压达到阈值之后，将由所述驱动电路部进行的向所述控制端子的所述驱动信号的供给切断。

本发明所涉及的半导体装置的特征在于，具有：

半导体元件，其具有第1电极、第2电极、以及对所述第1、2电极的导通和断开进行切换的控制端子；

驱动电路部，其与所述半导体元件电连接，接收输入信号，根据所述输入信号而生成驱动信号，并将该驱动信号赋予所述控制端子，从而驱动所述半导体元件；

充电电路部，其与外部电路电连接，该外部电路具有阴极与所述第1电极连接的二极管、以及一侧的端子与所述二极管的阳极连接且另一侧的端子与所述第2电极连接的电容元件，该充电电路部基于所述输入信号和所述驱动信号中的某一个信号而进行所述电容元件的充电，并且，所述充电电路部检测所述电容元件的充电电压，在所述某一个信号是接通信号的情况下，当所述充电电压比所述半导体元件的饱和电压小时，将第1数值的恒定电流向所述阳极与所述一侧的端子的连接点供给，在所述充电电压与所述半导体元件的饱和电压一致的定时之后，将比所述第1数值大的第2数值的恒定电流向所述连接点供给；以及

切断电路部，其在所述充电电压达到阈值之后，将由所述驱动电路部进行的向所述控制端子的所述驱动信号的供给切断。

发明的效果

根据本发明，能够通过在电容元件的电压与半导体元件的饱和电压一致的定时之后对电容元件快速充电，从而在发生短路时快速地进行半导体元件的保护。

附图说明

图1是表示本发明的实施方式1所涉及的半导体装置的结构的图。

图2是表示本发明的实施方式1所涉及的半导体元件的驱动装置的结构的电路图。

图3是表示本发明的实施方式1所涉及的半导体元件的驱动装置的结构的一部分的电路图，放大地示出了HVIC 20a的内部电路的一部分以及其周边电路。

图4例示出本发明的实施方式1所涉及的半导体元件的驱动装置所驱动的IGBT 30的半导体芯片的纵向剖面图，示出了1个IGBT单位元件90A的构造。

图5是表示本发明的实施方式1所涉及的半导体元件的驱动装置所驱动的IGBT的输出特性的图。

图6是表示本发明的实施方式1所涉及的半导体元件的驱动装置的通常时的动作的时序图。

图7是表示本发明的实施方式1所涉及的半导体元件的驱动装置的短路时(在IGBT接通时发生短路的情况下)的动作的时序图。

图8是表示本发明的实施方式2所涉及的半导体元件的驱动装置的结构以及其周边结构的电路图。

图9是表示本发明的实施方式2所涉及的半导体元件的驱动装置的短路时(在IGBT接通时发生短路的情况下)的动作的时序图。

图10是表示本发明的实施方式3所涉及的半导体元件的驱动装置的结构以及其周边结构的电路图。

图11是表示本发明的实施方式3所涉及的半导体元件的驱动装置的短路时(在IGBT接通时发生短路的情况下)的动作的时序图。

图12是表示本发明的实施方式4所涉及的半导体元件的驱动装置的结构以及其周边结构的电路图。

图13是表示本发明的实施方式4所涉及的半导体元件的驱动装置的短路时(在IGBT接通时发生短路的情况下)的动作的时序图。

图14是表示本发明的实施方式5所涉及的半导体元件的驱动装置的结构以及其周边结构的电路图。

图15是表示本发明的实施方式5所涉及的半导体元件的驱动装置的短路时(在IGBT接通时发生短路的情况下)的动作的时序图。

图16是表示本发明的实施方式6所涉及的半导体元件的驱动装置的结构以及其周边结构的电路图。

图17是表示本发明的实施方式6所涉及的半导体元件的驱动装置的短路时(在IGBT接通时发生短路的情况下)的动作的时序图。

图18是表示本发明的实施方式7所涉及的半导体元件的驱动装置的结构以及其周边结构的电路图。

图19是表示本发明的实施方式7所涉及的半导体元件的驱动装置的通常时的动作的时序图。

图20是表示本发明的实施方式7所涉及的半导体元件的驱动装置的短路时(在IGBT接通时发生短路的情况下)的动作的时序图。

图21是表示相对于本发明的实施方式的对比例所涉及的半导体元件的驱动装置的图。

图22是表示相对于本发明的实施方式的对比例所涉及的半导体元件的驱动装置的短路时(在IGBT接通时发生短路的情况下)的动作的时序图。

具体实施方式

实施方式1.

[实施方式1的装置以及电路的结构]

图1是表示本发明的实施方式1所涉及的半导体装置的结构的图。实施方式1所涉及的半导体装置是逆变器装置10。逆变器装置10是三相交流逆变器，具有3个桥臂电路。各桥臂电路分别具有2个IGBT(Insulated Gate Bipolar Transistor)。

逆变器装置10合计具有6个IGBT(IGBT 30、31、32、33、34、35)。6个IGBT具有相同的结构，分别设置有1个续流二极管。但是，本发明不限定于此，也可以是桥臂电路为1个或者2个的逆变器。高电位侧的IGBT 30、32、34的集电极与共用的母线连接，低电位侧的IGBT31、33、35的发射极与共用的母线连接，在这2根母线之间插入有平滑电容器12。

逆变器装置10具有3个驱动电路(驱动电路14a、14b、14c)。各驱动电路14a、14b、14c包含内置有栅极驱动电路的栅极驱动器HVIC。驱动电路14a、14b、14c与各桥臂电路1对1地进行连接。

(驱动电路14a)

图2是表示本发明的实施方式1所涉及的半导体元件的驱动装置以及与该驱动装置连接的外部电路的结构的电路图。在图2中，示出了驱动电路14a。驱动电路14a包含实施方式1所涉及的半导体元件的驱动装置即HVIC 20a、与该HVIC 20a电连接的消隐电容元件CB1、以及高耐压二极管DHV1。为了便于说明，将该消隐电容元件CB1以及高耐压二极管DHV1称为“外部电路”。在图2中示出的是驱动电路14a，并且也示出了由该驱动电路14a驱动的IGBT 30、31。对于驱动电路14b、14c，除了所驱动的IGBT不同这一点以外，形成为与驱动电路14a相同的结构，因此省略图示。

驱动电路14a内置有去饱和检测功能。去饱和检测功能是IGBT的过电流检测功能之一，是监视IGBT接通时的集电极－发射极之间的电压，对不饱和(短路)进行检测的功能。在本实施方式所涉及的逆变器装置10中，该去饱和检测功能由HVIC 20a、消隐电容元件CB1、以及高耐压二极管DHV1实现。

如图2所示，逆变器装置10具有HVIC 20a和由HVIC 20a驱动的IGBT 30、31。IGBT30、31分别与续流二极管FWD1、FWD2连接。另外，在HVIC 20a的周边设置有自举电路16、消隐电容元件CB1、CB2、高耐压二极管DHV1、DHV2。

HVIC 20a具有电源端子VCC、端子HIN、端子LIN、端子VB、端子VS、端子HO、端子LO、接地端子GND、以及去饱和端子VDSH、VDSL。电源端子VCC与电源13连接。

端子HIN是对向高电位侧开关半导体元件(IGBT 30)的输入信号进行输入的输入信号端子，端子LIN是对向低电位侧开关半导体元件(IGBT 31)的输入信号进行输入的输入信号端子。这些端子HIN、LIN与外部的控制电路(控制用微控制器等)连接。在实施PWM(Pulse Width Modulation)控制的基础上，将脉冲信号分别输入至该端子HIN、LIN，变更该脉冲宽度(变更占空比)。

端子HO是对高电位侧开关半导体元件(IGBT 30)的驱动信号进行输出的输出信号端子，端子LO是对低电位侧开关半导体元件(IGBT 31)的驱动信号进行输出的输出信号端子。

去饱和端子VDSH是用于对高电位侧的IGBT中的集电极发射极电压VCE检测不饱和电压的端子。去饱和端子VDSL是用于对低电位侧的IGBT的集电极发射极电压VCE检测不饱和电压的端子。

首先，说明高电位侧的电路结构。端子HO与IGBT 30的栅极连接。端子VS与IGBT 30的发射极E1连接。IGBT 30的集电极C1与高电压HV连接，并且，在其中途连接有高耐压二极管DHV1的阴极。高耐压二极管DHV1的阳极与去饱和端子VDSH连接。在去饱和端子VDSH与高耐压二极管DHV1的阳极的中间连接有消隐电容元件CB1的一侧的端子。消隐电容元件CB1的另一侧的端子连接在IGBT 30的发射极E1与端子VS中间。另外，如图2所示，在IGBT30的发射极E1与端子VS的中间处，在消隐电容元件CB1的另一侧的端子的旁边，连接有自举电容器CBTS的另一侧的端子。通过如上所述的连接结构，消隐电容元件CB1的端子间电压与IGBT30的集电极发射极电压一致。由此，能够通过监视去饱和端子VDSH的电位，从而对IGBT 30的集电极发射极电压VCE检测不饱和电压。

下面，说明低电位侧的电路结构。端子LO与IGBT 31的栅极连接。接地端子GND与IGBT 31的发射极E2连接。IGBT 31的集电极C2与IGBT 30的发射极E1连接，并且，在其中途连接有高耐压二极管DHV2的阴极。高耐压二极管DHV2的阳极与去饱和端子VDSL连接。在去饱和端子VDSL与高耐压二极管DHV2的阳极中间连接有消隐电容元件CB2的一侧的端子。消隐电容元件CB2的另一侧的端子连接在IGBT 31的发射极E2与接地端子GND中间。通过如上所述的连接结构，消隐电容元件CB2的端子间电压与IGBT 31的集电极发射极电压一致。由此，能够通过监视去饱和端子VDSL的电位，从而对IGBT 31的集电极发射极电压VCE检测不饱和电压。

(自举电路)

自举电路16具有自举二极管DBTS以及自举电容器CBTS。自举二极管DBTS的阳极连接在电源与端子VCC的中间。自举二极管DBTS的阴极与自举电容器CBTS的一侧的端子连接。自举二极管DBTS与自举电容器CBTS的一侧的端子的中间连接于端子VB。

通常，为了驱动高电位侧开关半导体元件，需要使驱动该高电位侧开关半导体元件的高电位侧驱动电路的电源以固定电位高于高电位侧开关半导体元件的电位(如果是MOSFET，则是源极电位，如果是IGBT，则是发射极电位)。作为已知的用于施加该电压的1个方式是自举电路方式。

在本实施方式中，为了驱动高电位侧的IGBT 30，也需要使高电位侧驱动电路的电源以规定电位高于IGBT 30的发射极电位而成为高电位。在图2的电路中，经由自举二极管DBTS对自举电容器CBTS充电。能够通过该充电电压产生用于驱动IGBT 30的高电位。

图3是表示本发明的实施方式1所涉及的半导体元件的驱动装置的结构的一部分的电路图，放大地示出了HVIC 20a的内部电路的一部分以及其周边电路。图3放大了高电位侧的结构(高电位侧IGBT30的周边结构)。在图3中，也如图2所说明的那样，去饱和端子VDSH经由高耐压二极管DHV1与IGBT 30的集电极C1连接，在去饱和端子VDSH与端子VS之间插入有消隐电容元件CB1。

(驱动电路部)

在图3中示出了HVIC 20a所内置的HO驱动电路部50。HO驱动电路部50与IGBT 30的栅极G1连接。HO驱动电路部50经由去饱和保护电路部40从IN端子接收输入信号IN的输入。HO驱动电路部50根据输入信号IN而生成驱动信号HO，通过将该驱动信号HO赋予栅极G1，从而驱动(接通、断开)IGBT 30。

(去饱和检测电路部)

在图3中，示出了去饱和检测电路部22。去饱和检测电路部22是与消隐电容元件CB1以及高耐压二极管DHV1协同而实现“去饱和检测功能”的电路。即，可以想到在IGBT 30导通之后的接通动作过程中，有时会由于某种原因而发生短路。通常，在接通动作过程中，IGBT 30的集电极发射极电压VCE下降至饱和电压。但是，如果由于短路而产生大电流，则在如上所述的情况下，一度曾下降至饱和电压的集电极发射极电压VCE会增大，集电极发射极电压VCE成为不是饱和电压的电压(即“不饱和电压”)。因此，能够通过在IGBT 30的接通动作过程中检测出如上所述的不饱和电压的发生，从而检测出发生短路，进行栅极切断等保护动作。这种检测不饱和电压的一系列的功能也称为“去饱和检测功能”。

去饱和检测电路部22具有下述结构。

·HVIC 20a的内部电路(充电电路部24以及切断电路部28)

·外部电路(高耐压二极管DHV1以及消隐电容元件CB1)

(高耐压二极管DHV1)

高耐压二极管DHV1具有阳极和阴极，阴极与IGBT 30的集电极C1连接。高耐压二极管DHV1起到下述作用，即，在IGBT 30的集电极发射极电压VCE成为饱和电压时，将消隐电容元件CB1的端子间电压钳位为饱和电压的大小。

即，通过进行从通常时恒流源IC1向消隐电容元件CB1的电流供给，消隐电容元件CB1的端子间电压增大。另一方面，对于IGBT30，在导通之后，集电极发射极电压VCE下降至饱和电压。于是，并联连接在IGBT 30的集电极发射极之间的消隐电容元件CB1的充电电压被钳位为与IGBT 30的饱和电压相同的大小。此时，来自通常时恒流源IC1的恒定电流经由高耐压二极管DHV1而流向IGBT30。

另一方面，如果IGBT 30的集电极发射极电压VCE变为不饱和，则消隐电容元件CB1的充电电压不会被钳位为饱和电压。即，如果集电极发射极电压VCE变为不饱和，则与之对应地高耐压二极管DHV1的阴极侧的电位上升，来自通常时恒流源IC1的恒定电流向消隐电容元件CB1侧流动。如果供给恒定电流，则进一步对消隐电容元件CB1充电，不久，在消隐电容元件CB1超过一定值时，检测出发生短路。该一定值是后述的去饱和阈值电压VDSTH的电压。为了便于说明，将去饱和阈值电压VDSTH的电压的值表示为标号VDSTH。

(消隐电容元件CB1)

消隐电容元件CB1的一侧的端子与高耐压二极管DHV1的阴极连接，另一侧的端子与IGBT 30的发射极E1连接。

消隐电容元件CB1起到用于生成“消隐时间”的作用。设定有消隐时间的理由在于，在输入信号IN成为高电位但IGBT 30断开的期间，不会对不饱和电压进行错误检测。即，在刚刚导通之后，集电极发射极电压不会立即下降至饱和电压，直至集电极发射极电压达到饱和电压为止需要若干时间。因此，在刚刚导通之后，也存在为不饱和电压的期间。具体地说，是后述的图6的(b)期间的不饱和电压。这是IGBT 30的正常驱动时的所谓的正常不饱和电压状态。上述的去饱和检测功能不应将如上所述的刚刚导通之后的不饱和电压错误地检测为是由于发生短路而引起的不饱和电压。因此，在去饱和检测功能中设定有消隐时间。形成下述机制，即，并不是在检测出不饱和电压的情况下直接判定为发生短路，而是在导通之后的接通状态下，在检测出不饱和电压的时间超过该消隐时间的情况下，检测出发生短路。能够通过该消隐时间的设定，避免对刚刚导通之后的正常不饱和电压状态进行错误检测。

消隐时间由消隐电容元件CB1的电容值、向消隐电容元件CB1供给的恒定电流的大小(即充电速度)、以及后述的去饱和阈值电压决定。恒定电流对消隐电容元件CB1充电而直至达到去饱和阈值电压的时间(所谓的余量时间)是消隐时间。

(充电电路部24)

实施方式1中的充电电路部24具有下述结构。

·晶体管MOSB

·比较器CMP1

·恒定电流供给部26

晶体管MOSB是MOS晶体管，对栅极输入与向端子HIN的输入信号同步的信号。晶体管MOSB的源极以及漏极与消隐电容元件CB1并联连接。在这里，在本实施方式中，经由后述的去饱和保护电路部40所具有的NOT电路42以及OR电路46，端子HIN与晶体管MOSB的栅极电连接。去饱和保护电路部40的详细内容在后面进行说明。由于经由NOT电路42，因此，在向端子HIN的输入信号是接通信号(高电压)的情况下，晶体管MOSB的栅极处于低电压，晶体管MOSB断开。另外，由于经由NOT电路42，因此，在向端子HIN的输入信号是断开信号(低电压)的情况下，晶体管MOSB的栅极处于高电压，晶体管MOSB接通。如上所述，能够根据与向端子HIN的输入信号同步的信号，接通/断开晶体管MOSB。

在向端子HIN的输入信号处于高电压时，晶体管MOSB断开，消隐电容元件CB1的两端子之间被切断。即，在端子HIN的输入信号处于高电压时，能够通过向消隐电容元件CB1供给电流，对消隐电容元件CB1充电。另外，在向栅极的IN信号处于低电压时，晶体管MOSB接通，消隐电容元件CB1的两端子之间短路(导通)。即，在对消隐电容元件CB1充电的状况下，如果向端子HIN的输入信号成为低电压，则晶体管MOSB接通，由此使消隐电容元件CB1放电。进行如上所述的动作的晶体管MOSB起到电容充电晶体管的作用。

比较器CMP1具有输入要进行比较的电压的2个端子(正端子、负端子)。该比较器CMP1的正端子与参考电压的电压源连接。该参考电压的电压源供给与IGBT 30的饱和电压相同大小的电压Vsat。比较器CMP1的负端子与去饱和端子VDSH连接。比较器CMP1在去饱和端子VDSH的电压(即消隐电容元件CB1的充电电压)达到电压Vsat之后，发出作为输出信号的高电压。

恒定电流供给部26具有开关部SW和2个恒流源。2个恒流源是通常时恒流源IC1和快速充电恒流源IC2。这2个恒流源经由开关部SW而择一地与端子VB连接。通常时恒流源IC1根据端子VB的电压生成第1数值的恒定电流。快速充电恒流源IC2根据端子VB的电压生成第2数值的恒定电流。第2数值的恒定电流比第1数值的恒定电流大。恒流源的电路结构只要使用各种公知的恒流电路即可。

开关部SW与比较器CMP1连接，基于比较器CMP1的输出，择一地将通常时恒流源IC1和快速充电恒流源IC2中的某一方与消隐电容元件CB1连接。具体地说，如下面的(1)和(2)所示，根据比较器CMP1的输出，开关部SW对连接状态进行切换。

(1)端子VDSH的电压(消隐电容元件CB1的充电电压)＜Vsat

在该情况下，比较器CMP1的输出处于低电压。当比较器CMP1的输出处于低电压时，开关部SW使端子VB与通常时恒流源IC 1连接。其结果，通常时恒流源IC1生成第1数值的恒定电流，该恒定电流经由去饱和端子VDSH向后述的连接点15供给。

(2)端子VDSH的电压(消隐电容元件CB1的充电电压)≥Vsat

在端子VDSH的电压(消隐电容元件CB1的充电电压)达到Vsat的情况下，比较器CMP1的输出处于高电压。当比较器CMP1的输出处于高电压时，开关部SW使端子VB与快速充电恒流源IC2连接。其结果，快速充电恒流源IC2生成第2数值的恒定电流，该恒定电流经由去饱和端子VDSH向后述的连接点15供给。

(连接点15)

在这里，说明“连接点15”。连接点15是高耐压二极管DHV1的阳极和消隐电容元件CB1的一侧的端子相连接处的中间的连接点。连接点15与端子VDSH电连接，并且，还与恒定电流供给部26连接。

恒定电流供给部26能够通过上述的开关部SW，将向连接点15的供给电流在第1数值的恒定电流与第2数值的恒定电流之间进行切换。该切换如下所述。当比较器CMP1没有发出输出信号高电压时，将向连接点15的供给电流设为第1数值的恒定电流。另一方面，在比较器CMP1发出输出信号高电压之后，将向连接点15的供给电流设为第2数值的恒定电流。

在输入信号是接通信号(高电压)的情况下，当消隐电容元件CB1的充电电压比Vsat(＝饱和电压)小时，向连接点15供给第1数值的恒定电流。另外，在输入信号是接通信号(高电压)的情况下，在消隐电容元件CB1的充电电压与Vsat(＝饱和电压)一致的定时之后，向连接点15供给第2数值的恒定电流。

如上所述，第2数值的恒定电流比第1数值的恒定电流大。第1数值的恒定电流是通常时恒流源IC1的恒定电流，第2数值的恒定电流是快速充电恒流源IC2的恒定电流。

供给至连接点15的恒定电流此后的流动方向以下述方式确定。

即，如上所述，如果集电极发射极电压VCE下降至饱和电压，则消隐电容元件CB1的充电电压被钳位为与IGBT 30的饱和电压相同的大小。此时，来自恒定电流供给部26的恒定电流经由高耐压二极管DHV1向IGBT 30流动。

另一方面，如果集电极发射极电压VCE变为不饱和，则与之对应地高耐压二极管DHV1的阴极电位上升。随着阴极电位上升，来自恒定电流供给部26的恒定电流向消隐电容元件CB1侧流动。其结果，进一步对消隐电容元件CB1充电。

(切断电路部28)

切断电路部28具有比较器CMP2和去饱和保护电路部40。

比较器CMP2的正端子与去饱和端子VDSH连接，正端子接收消隐电容元件CB1的充电电压。比较器CMP2的负端子与去饱和阈值电压源VDSTH连接。去饱和阈值电压源VDSTH生成阈值电压，该阈值电压起到去饱和阈值的作用。去饱和阈值电压源VDSTH的电压比饱和电压高，也比比较器CMP1的参考电压即Vsat高。比较器CMP2在去饱和端子VDSH的电压达到去饱和阈值电压(VDSTH)之后，将输出信号设为高电压。该比较器CMP2发出的高电压起到作为“短路检出信号”的作用。

去饱和保护电路部40与比较器CMP2连接，当比较器CMP2的输出信号处于高电压时(即，当发出了短路检出信号时)，将利用HO驱动电路部50进行的驱动信号的供给切断。去饱和保护电路部40具有NOT电路42、NOR电路44、OR电路46、锁存电路48。

说明这些逻辑电路的连接，首先，端子HIN与NOT电路42的输入连接。NOR电路44接收NOT电路42的输出以及锁存电路48的输出Q，输出这些值的NOR逻辑运算的结果。OR电路46接收NOR电路44的输出以及锁存电路48的输出Q，输出这些值的OR逻辑运算的结果。

NOR电路44的输出被输入至HO驱动电路部50。根据NOR电路44的输出信号波形，经由HO驱动电路部50，生成向IGBT 30的栅极G1的输入信号。NOR电路44在锁存电路48的输出Q处于低电压(逻辑值是0)时，发出使NOT电路42的输出信号反转的输出。在该情况下，实施向HO驱动电路部50的输入与向端子HIN的输入波形对应地变化的通常动作。另一方面，NOR电路44在锁存电路48的输出Q处于高电压(逻辑值是1)的情况下，无论NOT电路42的输入值如何，都将其输出保持为低电压(逻辑值是0)。在该情况下，无论向端子HIN的输入波形如何，都将向HO驱动电路部50的输入保持为低电压。由此，实现“IGBT 30的栅极信号切断保护动作”。

OR电路46的输出被输入至晶体管MOSB的栅极。OR电路46在锁存电路48的输出Q处于低电压(逻辑值是0)时，发出与NOT电路42的输出信号相同的输出。在该情况下，实施根据向端子HIN的输入波形，将晶体管MOSB的栅极接通/断开的动作(消隐电容元件CB1的充电放电动作)。即，如果端子HIN处于高电压，则晶体管MOSB的栅极处于低电压，晶体管MOSB断开。而且，如果端子HIN处于低电压，则晶体管MOSB的栅极处于高电压，晶体管MOSB接通。另一方面，OR电路46在锁存电路48的输出Q处于高电压(逻辑值是1)的情况下，无论NOT电路42的输入值如何，都将其输出保持为高电压(逻辑值是1)。在该情况下，无论向端子HIN的输入波形如何，都将晶体管MOSB的栅极保持为高电压，消隐电容元件CB1保持放电状态。

对于锁存电路48，S端子接收比较器CMP2的输出信号，使输出Q变化。设为锁存电路48的R端子在通常时处于低电压(逻辑值是0)。如上所述，锁存电路48的输出Q被输入至NOR电路44以及OR电路46。在比较器CMP2的输出处于低电压的期间，锁存电路48的输出Q保持为低电压。另一方面，如果比较器CMP2的输出处于高电压(即如果发出短路检出信号)，则锁存电路48的输出Q保持为高电压。通过如上所述的动作，在去饱和端子VDSH的电压达到去饱和阈值(VDSTH)而比较器CMP2发出输出信号高电压之后，输出Q处于高电压，NOR电路44的输出保持为低电压，实施“IGBT 30的栅极信号切断保护动作”。

此外，锁存电路48的R端子与设置于HVIC 20a的端子Rset连接。在实施“IGBT 30的栅极信号切断保护动作”之后，无论向端子HIN的输入信号如何，IGBT 30都保持为断开，但是，为了将该情况解除，只要对该端子Rset输入高电压(逻辑值是1)，将锁存电路48的输出Q返回至低电压(逻辑值是0)即可。

总结如下。

(a)锁存电路48的输出Q处于低电压的情况

向端子HIN的输入信号被输入至NOT电路42。NOR电路44在锁存电路48的输出Q处于低电压(逻辑值是0)时，发出使NOT电路42的输出信号反转的输出。其结果，将宽度与向端子HIN的输入信号(输入脉冲)相同的脉冲信号输入至HO驱动电路部50，根据输入信号，生成栅极驱动信号。这是正常动作。

(b)锁存电路48的输出Q处于高电压的情况

NOR电路44在锁存电路48的输出Q处于高电压(逻辑值是1)的情况下，无论NOT电路42的输入值如何，都将其输出保持为低电压(逻辑值是0)。在该情况下，无论向端子HIN的输入波形如何，向HO驱动电路部50的输入都保持为低电压，实现“IGBT 30的栅极信号切断保护动作”。

此外，对于低电位侧，基本上具有与图3所示的高电位侧的电路结构相同的电路结构(高耐压二极管DHV2、消隐电容元件CB2、充电电路部24、切断电路部28)。在低电位侧和高电位侧中，去饱和检测电路的电路结构相同，但连接的端子不同。即，对于与图3所示的去饱和检测电路部22相同的电路结构，将“IGBT 30以及续流二极管FWD1”替换为“IGBT 31以及续流二极管FWD2”，将端子HIN替换为端子LIN，将端子VB替换为端子VCC，将去饱和端子VDSH替换为去饱和端子VDSL，将端子HO替换为端子LO，将端子VS替换为接地端子GND，从而，在低电位侧也能够设置去饱和检测电路。对于低电位侧的去饱和检测电路的电路动作，只要在上述的去饱和检测电路部22的电路动作的说明中，如上述的端子替换那样来解读内容即可。由此，能够分别对高电位侧开关元件即IGBT30和低电位侧开关元件即IGBT 31单独地实施去饱和检测功能以及保护动作。

(IGBT)

图4例示出本发明的实施方式1所涉及的半导体元件的驱动装置所驱动的IGBT 30的半导体芯片的纵向剖面图，示出了1个IGBT单位元件90A的构造。即，在本实施方式中，IGBT 30是1枚半导体芯片(未图示)，在该1枚半导体芯片中设置多个图4所示的IGBT单位元件90A。

根据图4的例子，半导体芯片包含半导体衬底(下面有时简称为“衬底”)100A，在半导体衬底100A内形成有漂移层110、载流子累积层120、基极层130、发射极层140、槽(或者说沟槽)150、栅极绝缘膜160、栅极电极170、缓冲层190、集电极层200A。

半导体衬底100A是对作为原始材料的半导体衬底(例如硅衬底、碳化硅衬底等)实施各种处理而得到的衬底。

例示了漂移层110的导电型是N型的情况，更具体地说，例示了漂移层110是N型层(N﹣型层)的情况，其中，该N型层的杂质浓度设定在通常称为低浓度的范围内。另外，例示了载流子累积层120的导电型是N型的情况，更具体地说，例示了载流子累积层120是N型层(N﹢型层)的情况，其中，该N型层与漂移层110相比杂质浓度高，杂质浓度设定在通常称为高浓度的范围内。

在基极层130的一部分形成有后述的发射极层140。在这里，例示了基极层130的导电型是P型的情况。此外，如后面所述，基极层130是MIS(Metal Insulator Semiconductor)构造中形成沟道的半导体层，因此，可以将基极层130称为“沟道形成半导体层130”。

发射极层140作为占据基极层130的一部分区域的阱而设置。针对各IGBT单位元件90A单独地设置发射极层140。在这里，例示了发射极层140的导电型是N型的情况，更具体地说，例示了发射极层140是与漂移层110相比杂质浓度高的N﹢型层的情况。

槽150以从衬底100A的一侧主面101朝向另一侧主面102侧的方式，贯穿发射极层140、基极层130、以及载流子累积层120，形成至漂移层110内的规定深度。针对各IGBT单位元件90A单独地设置槽150。

栅极绝缘膜160设置在槽150的内表面(更具体地说是侧面以及底面)上，不完全填埋槽150。栅极绝缘膜160例如能够由硅氧化物、硅氮化物等构成。栅极电极170配置在栅极绝缘膜160上，填充槽150。栅极电极170例如能够由多晶硅、各种金属材料等构成。此外，栅极电极170在未图示的位置处伸出，与未图示的栅极焊盘连接。

在这里，例示了缓冲层190的导电型是N型的情况，更具体地说，例示了缓冲层190是与漂移层110相比杂质浓度高的N﹢型层的情况。另外，例示了集电极层200A的导电型是P型的情况。

根据图4的例子，IGBT 90A的半导体芯片还包含绝缘层206、发射极电极204、集电极电极202。发射极电极204以及集电极电极202延伸至多个IGBT单位元件，被这些单位元件共有。

下面，概述IGBT 90A的动作。

首先，说明IGBT 90A的接通状态。在发射极电极204与集电极电极202之间施加有规定的集电极电压(VCE＞0)的状态下，通过在发射极电极204与栅极电极170之间施加规定的栅极电压(VGE＞0)，实现接通状态。根据所述的电压施加方式，在基极层130中，在栅极电极170附近形成N型沟道。通过在发射极层140与载流子累积层120之间形成该沟道，由此，从发射极电极204通过该沟道向漂移层110注入电子。通过所注入的电子，漂移层110与集电极层200A之间形成正向偏置状态，从集电极层200A向漂移层110注入空穴。由此，在集电极电极202与发射极电极204之间，或者说在衬底100A的厚度方向103上，流过IGBT 90A的电流(也称为集电极电流、接通电流、主电流等)。

下面，说明IGBT的断开状态。通过使栅极电压VGE≤0而实现断开状态。根据所述的电压施加方式，上述沟道消失，不会从发射极电极204向漂移层110注入电子。由于电子的注入的消失，来自集电极层200A的空穴的注入也消失。其结果，不会流过电流。

在这里，由栅极电极170、栅极绝缘膜160、基极层130形成的层叠构造(在图4的剖面图中，可以认为是在与衬底厚度方向103正交的方向上进行层叠)，形成所谓的MIS构造。此外，在栅极绝缘膜160是氧化膜的情况下，将MIS构造特别称为MOS(Metal OxideSemiconductor)构造。对于所述MIS构造，根据上面的动作概述可知，通过在基极层130内形成沟道而使IGBT 90A的电流流动，通过不形成沟道而切断电流。即，通过包含该MIS构造而形成开关元件180，该开关元件180控制IGBT 90A的电流的接通/断开。

根据上述结构可知，开关元件180针对各IGBT单位元件而单独地设置。上述多个开关元件180的栅极电极170共通(或者说并联)连接在未图示的位置处，因此，开关元件180同步地进行动作。

此外，也能够采用不具有载流子累积层120的构造，但是，根据下述观点，优选设置载流子累积层120。即，如上所述，载流子累积层120与漂移层110相比，杂质浓度较高，因此，与不具有载流子累积层120的构造中的漂移层110与基极层130之间的接合部的内置电位相比，载流子累积层120与基极层130之间的接合部的内置电位变高。所述的较高的内置电位形成障壁，该障壁防止从集电极层200A注入至漂移层110的空穴穿至发射极侧。因此，在载流子累积层120累积空穴。由此，发射极侧的载流子密度增加，相对于接通电流的电阻(即接通电阻)减小。另外，接通电流流动时的集电极电压VCE(即接通电压)减小。

另外，缓冲层190设置为，在断开状态即耐压保持状态下，用于防止耗尽层到达集电极层200A的穿通现象。在图4中，例示了穿通(Punch Through：PT)型构造。此外，也能够采用不具有缓冲层190的非穿通(Non Punch Through：NPT)型构造。

[实施方式1的装置、电路的动作]

(由于短路导致的不饱和电压)

在逆变器装置10中，可能由于下述原因(短路模式)流动短路电流。由于发生这些短路模式中的某一个，在IGBT中流动短路电流(大电流、过电流)。

(原因1)由于桥臂电路单侧的IGBT(例如，IGBT 30、31中的某一个)破坏、或者续流二极管FWD1、FWD2破坏而发生短路，由此发生桥臂短路的情况

(原因2)由于栅极驱动电路、控制信号的错误动作，使构成桥臂电路的2个IGBT(例如，IGBT 30以及IGBT 31)这两者接通而发生桥臂短路的情况

(原因3)输出短路故障

(原因4)接地故障

图5是表示本发明的实施方式1所涉及的半导体元件的驱动装置所驱动的IGBT的输出特性的图。如该输出特性所示，首先，在导通之后，集电极电流IC增大，并且，集电极发射极电压VCE下降，下降至饱和电压VCESAT。此后，在正常范围TA中，集电极发射极电压VCE以及集电极电流IC均保持固定。但如果在时刻tA开始流过过电流，则集电极电流IC增大，流过大电流，并且，原本处于饱和电压的VCE上升，变为不饱和电压。

对于本实施方式所涉及的去饱和检测功能，通过对在导通后一度成为饱和电压之后产生的不饱和电压进行检测，从而检测出短路电流的发生。以下，针对去饱和检测动作的顺序，分别说明通常动作时和去饱和检测时(在IGBT接通时发生短路的情况下)的情况。

(正常时的动作)

图6是表示本发明的实施方式1所涉及的半导体元件的驱动装置的通常时的动作的时序图。图6的时序图分别示出IN端子的信号变化为高电位H和低电位L的情况、晶体管MOSB的接通/断开的情况、去饱和端子的电压值的变化、HO端子的信号变化为高电位H和低电位L的情况、集电极发射极间电压VCE的电压值的变化。此外，在实施方式中，说明了高电位侧的结构的动作，但是，对低电位侧的结构也实施相同的动作。这一点对于实施方式2及其以后也是相同的。

·期间(a)

图6所示的期间(a)是输入信号没有输入至HVIC 20a的输入端子HIN的期间，即端子HIN处于低电压的期间。此时，晶体管MOSB接通，消隐电容元件CB1放电，去饱和端子VDSH的电位处于低电压。另外，集电极发射极电压VCE为不饱和电压。

·期间(b)

图6所示的期间(b)是输入信号输入至HVIC 20a的输入端子HIN的期间，即，端子HIN刚刚上升至高电压之后的期间。此时，与向端子HIN的信号(高电压)同步地，将使该信号反转而得到的信号(低电压)输入至晶体管MOSB的栅极。栅极处于低电压，由此晶体管MOSB断开。其结果，通过由通常时恒流源IC1形成的恒定电流，开始对消隐电容元件CB1充电。在一定量的延迟时间之后，开始从HVIC 20a的端子HO发出高电压的输出信号。对应于端子HO的高电压，IGBT 30导通，IGBT 30的集电极发射极电压VCE下降至饱和电压(Vsat)。此时，存在输入信号IN成为高电位但IGBT 30断开的期间，此时，集电极发射极电压VCE是不饱和电压。

·期间(c)

期间(c)是在端子HIN上升至高电压之后，通过向消隐电容元件CB1充电，去饱和端子VDSH的电压上升至Vsat之后的期间。对于该期间，通过高耐压二极管DHV1，去饱和端子VDSH的电压被钳位为Vsat电压。

图6中的标号TB表示上述的消隐时间。如上所述，通过消隐电容元件CB1，实现了由恒定电流和消隐电容确定的消隐时间。即，从期间(b)的初期起，开始去饱和端子VDSH的充电。以图6的虚线所示的倾斜度(速度)进行充电，但是，通过充电使去饱和端子VDSH的电压达到去饱和阈值电压(VDSTH)为止需要图6的TB所示的消隐时间。消隐时间是指通过充电使去饱和端子VDSH的电压达到去饱和阈值电压(VDSTH)为止的余量时间。

对于期间(b)，输入信号IN成为高电压但IGBT 30处于断开或者导通的中途，因此，集电极发射极电压VCE没有达到饱和电压。设定有消隐时间是为了不会将期间(b)中的不饱和电压错误地检测为是由于短路而引起的不饱和电压。

·期间(c’)

期间(c’)是端子HIN的输入信号下降至低电压之后的期间。随着输入信号的下降，晶体管MOSB接通，消隐电容元件CB1放电。随着输入信号的下降，端子HO的输出信号也下降，集电极发射极电压VCE从饱和电压上升，成为不饱和电压。

(发生短路时的动作)

图7是表示本发明的实施方式1所涉及的半导体元件的驱动装置的短路时(在IGBT接通时发生短路的情况下)的动作的时序图。此外，在实施方式中，说明高电位侧的结构的动作，但是，对低电位侧的结构也实施相同的动作。这一点对于实施方式2及其以后也是相同的。

期间(a)、(b)、(c)与图6的通常时的动作相同。

·定时t1

定时t1是期间(b)与期间(c)的边界的定时。

根据实施方式1所涉及的充电电路部24的结构，在消隐电容元件CB1的充电电压比Vsat(＝饱和电压)小的期间(b)中，能够将通常时恒流源IC1的恒定电流向连接点15供给。

在这里，如上所述，实施方式1所涉及的充电电路部24的结构具有恒定电流供给部26。该恒定电流供给部26在消隐电容元件CB1的充电电压与Vsat(＝饱和电压)一致之后，能够将向连接点15的供给电流源从通常时恒流源IC1切换为快速充电恒流源IC2。该切换动作在定时t1实施。

而且，在消隐电容元件CB1的充电电压与Vsat(＝饱和电压)一致的定时t1之后，即在期间(c)中，能够将快速充电恒流源IC2的恒定电流向连接点15供给。但是，在充电电路部24中，如果IGBT30是不饱和电压，则即使将向连接点15的供给电流源切换为快速充电恒流源IC2，去饱和端子VDSH的电压也保持被钳位为Vsat的状态。

·时期(d)

时期(d)表示由于在IGBT 30的接通状态中发生短路，集电极发射极电压VCE变为不饱和电压的时期。如果在IGBT 30的接通状态中发生短路，则IGBT 30的集电极－发射极间的电压扩大。即，如图7中由虚线desat包围的区域所示，集电极发射极电压VCE上升，成为不饱和电压。此时，去饱和端子VDSH的电压没有被钳位为Vsat。

·期间(e)

期间(e)是通过快速充电恒流源IC2的恒定电流进一步对消隐电容元件CB1充电的期间。如上所述，在定时t1，向连接点15的供给电流切换为由快速充电恒流源IC2生成。由此，如图7所示在期间(e)中，以比期间(b)大的速度(陡峭的倾斜度)对消隐电容元件CB1充电，去饱和端子VDSH的电压进一步上升。

·期间(f)

期间(f)是去饱和端子VDSH的电压超过去饱和阈值电压的值的期间。在该情况下，所述的切断电路部28判断为检测出IGBT 30的不饱和电压，切断来自端子HO的信号输出(即强制设为低电压)。

(实施方式1的作用效果)

在去饱和检测电路部22中，由消隐电容元件CB1设定有消隐时间。由此，形成下述机制，即，并不是在检测出不饱和电压的情况下直接判定为发生短路，而是在导通后的接通状态下检测出不饱和电压的时间超过该消隐时间的情况下，检测为发生短路。

能够通过该消隐时间的设定，避免对刚刚导通之后的正常的不饱和电压状态进行错误检测。但是，在导通后一度成为饱和电压之后，在IGBT 30的接通动作中发生了短路的情况下，该消隐时间也会产生影响。

对于这一点，根据本实施方式，如果集电极发射极电压VCE一度达到过饱和电压，则能够将此后相对于饱和电压的增加(不饱和)视为是短路所引起的，而利用快速充电恒流源IC2尽快地对消隐电容元件CB1充电。在该情况下，能够通过快速地对消隐电容元件CB1进行充电，从而，快速地将消隐电容元件CB1提升至去饱和阈值电压(VDSTH)，尽早进行发生短路时的IGBT 30的切断。或者说，能够缩短消隐时间。其结果，在发生短路时，能够快速地进行IGBT30的保护。

[相对于实施方式的对比例]

图21是表示相对于本发明的实施方式的对比例所涉及的半导体元件的驱动装置的图。除了充电电路部24的电路结构不同这一点以外，该对比例所涉及的驱动电路具有与实施方式1所涉及的半导体元件的驱动装置相同的结构。

在图21所示的对比例所涉及的驱动电路中，不具有比较器CMP1、快速充电恒流源IC2、以及开关部SW这一点与实施方式1不同。即，在对比例所涉及的驱动电路中，消隐电容元件CB1的充电仅通过一个相同的恒流源实施。在该对比例中，恒流源是通常时恒流源IC1，消隐电容元件CB1的充电仅通过第1数值的恒定电流进行。

图22是表示相对于本发明的实施方式的对比例所涉及的半导体元件的驱动装置中的短路时(在IGBT接通时发生短路的情况下)的动作的时序图。将图22的期间(e)与图7的期间(e)相比较。由此，可以看出，图7所示的实施方式1的期间(e)较短。这是由于，在实施方式1中，期间(e)中的向连接点15的供给电流是由快速充电恒流源IC2生成的。因此，与期间(b)相比，在期间(e)能够更快速地进行充电。

此外，也可以对上述的实际的方式1实施下述的变形。

在上述的实施方式1中，使用IGBT作为开关元件。但是，本发明不限定于此，也可以使用MOSFET作为开关元件。这一点对于此后的实施方式也是相同的。

另外，实施方式1所涉及的切断电路部28在消隐电容元件CB1的充电电压达到去饱和阈值电压之后，将向HO驱动电路部50的输入信号切断。但是，本发明不限定于此。例如，也可以将比较器CMP2的输出信号向去饱和检测电路部22的外部供给，接收到该输出信号的控制用微控制器等上级装置，将向端子HIN、LIN供给的输入信号的内容保持为低电压。也可以通过如上所述的方法，实施“IGBT 30的栅极信号切断保护动作”。这一点对于此后的实施方式也是相同的。

实施方式2.

图8是表示本发明的实施方式2所涉及的半导体元件的驱动装置的结构以及其周边结构的电路图。实施方式2所涉及的半导体元件的驱动装置是HVIC 220a。该HVIC 220a与外部电路一起构成去饱和检测电路部222。去饱和检测电路部222除了充电电路部224(特别是恒定电流供给部226)的结构以外，具有与实施方式1所涉及的去饱和检测电路部22相同的结构。

除了上述的不同点以外，实施方式2所涉及的半导体装置具有与实施方式1所涉及的半导体装置(逆变器装置10)相同的结构，实施方式2所涉及的半导体元件的驱动装置具有与实施方式1所涉及的半导体元件的驱动装置(驱动电路14a)相同的结构。

恒定电流供给部226具有通常时恒流源IC1、晶体管MOS2。晶体管MOS2是MOS晶体管，与通常时恒流源IC1并联连接。晶体管MOS2的栅极与比较器CMP1的输出端子连接。晶体管MOS2能够通过成为接通状态而对消隐电容元件CB1追加供给电流，由此，能够生成实施方式1中的第2数值的恒定电流。即，取代快速充电恒流源IC2，晶体管MOS2起到使向连接点15的恒定电流增加至第2数值的作用。此外，也可以取代晶体管MOS2而设置小型恒流源和开关，该小型恒流源生成与第2数值和第1数值的差值相对应的恒定电流，该开关在比较器CMP1的输出信号成为高电位之后将小型恒定电流接通。

图9是表示本发明的实施方式2所涉及的半导体元件的驱动装置的短路时(在IGBT接通时发生短路的情况下)的动作的时序图。图9基本上是与图7相同的时序图，但是，如图9所示，在从定时t1至期间(e)结束的期间，存在快速充电MOS接通期间Ton。在该快速充电MOS接通期间Ton，晶体管MOS2接通。

根据实施方式2，不是将用于消隐电容元件CB1的充电的电流源在多个电流源之间切换，而是设置用于对通常时恒流源IC1追加恒定电流的电路(晶体管MOS2)。由此，在用于快速充电的电流值相同的情况下，与实施方式1相比，能够缩小电路规模。此外，充电电流也可以不是恒定电流。

实施方式3.

图10是表示本发明的实施方式3所涉及的半导体元件的驱动装置的结构以及其周边结构的电路图。实施方式3所涉及的半导体元件的驱动装置是HVIC 320a。该HVIC 320a与外部电路一起构成去饱和检测电路部322。HVIC 320a除了充电电路部324的结构以外，具有与实施方式2所涉及的HVIC 220a相同的结构。充电电路部324除了将比较器CMP1替换为迟滞比较器CMPH这一点以外，具有与充电电路部224相同的结构。

除了上述的不同点以外，实施方式3所涉及的半导体装置具有与实施方式2所涉及的半导体装置相同的结构，实施方式3所涉及的半导体元件的驱动装置具有与实施方式2所涉及的半导体元件的驱动装置相同的结构。

图11是表示本发明实施方式3所涉及的半导体元件的驱动装置的短路时(在IGBT接通时发生短路的情况下)的动作的时序图。图11基本上是与图7相同的时序图，但是，在实施方式3中，将比较器CMP1替换为迟滞比较器CMPH。通过使用迟滞比较器，从而即使去饱和端子VDSH的电压由于噪声等而暂时小于Vsat，也能够继续进行快速充电(晶体管MOS2接通)。由此，与实施方式2所涉及的充电电路部224相比，能够提高噪声耐受性。此外，与实施方式2的情况相比，快速充电用的晶体管MOS2的接通时间Ton与比较器的迟滞相比较长。

此外，实施方式3所涉及的结构以实施方式2所涉及的结构为前提，将比较器CMP1替换为迟滞比较器CMPH。但是，本发明不限定于此，也可以在实施方式1(图3)的结构中将比较器CMP1替换为迟滞比较器CMPH。即，将恒定电流供给部226替换为恒定电流供给部26。

实施方式4.

图12是表示本发明的实施方式4所涉及的半导体元件的驱动装置的结构以及其周边结构的电路图。实施方式4所涉及的半导体元件的驱动装置是HVIC 420a。该HVIC 420a与外部电路一起构成去饱和检测电路部422。HVIC 420a除了充电电路部424的结构以外，具有与实施方式3所涉及的HVIC 320a相同的结构。充电电路部424除了在迟滞比较器CMPH与晶体管MOS2之间具有停止电路部425这一点以外，具有与充电电路部324相同的结构。

除了上述的不同点以外，实施方式4所涉及的半导体装置具有与实施方式3所涉及的半导体装置相同的结构，实施方式4所涉及的半导体元件的驱动装置具有与实施方式3所涉及的半导体元件的驱动装置相同的结构。

如上所述，切断电路部28具有比较器CMP2、去饱和保护电路部40。比较器CMP2在去饱和端子VDSH的电压达到去饱和阈值电压(VDSTH)之后，将输出信号设为高电压。如上所述，该高电压起到作为“短路检出信号”的作用。去饱和保护电路部40接收来自比较器CMP2的短路检出信号，将从端子HIN侧向HO驱动电路部50的输入信号的输入切断。

停止电路部425是NOT电路300与NOR电路302依次串联连接的电路。NOT电路300从迟滞比较器CMPH的输出端子接收输入，将反转信号输入至NOR电路302。NOR电路302接收NOT电路300的输出和锁存电路48的输出Q，并将这些值的NOR逻辑运算的结果输出至晶体管MOS2的栅极。

如果比较器CMP2的输出处于高电压(即，如果发出短路检出信号)，则锁存电路48的输出Q保持为高电压。于是，无论迟滞比较器CMPH的输出信号处于高电压还是低电压，NOR电路302的输出都保持为低电压，晶体管MOS2断开。如上所述，在发出短路检出信号之后，无论迟滞比较器CMPH的输出信号如何，停止电路部425都能够将晶体管MOS2断开，停止向连接点15的电流增加。

图13是表示本发明的实施方式4所涉及的半导体元件的驱动装置的短路时(在IGBT接通时发生短路的情况下)的动作的时序图。图13基本上是与图11相同的时序图，但是，“快速充电MOS接通期间”比图11的短。“快速充电MOS接通期间”是晶体管MOS2接通的期间。在实施方式3的时序图即图11中，“快速充电MOS接通期间”持续至期间(f)为止。与其相对，在实施方式4的时序图即图13中，“快速充电MOS接通期间”在期间(e)结束。

如上所述，根据实施方式4，能够将短路检出信号作为快速充电用晶体管MOS2的断开信号，因此，能够在检测出短路之后立即将晶体管MOS2断开。因此，与实施方式3相比，能够缩短晶体管MOS2的接通时间，将电路电流抑制为较小。

此外，实施方式4所涉及的结构以实施方式3所涉及的结构为前提，在迟滞比较器CMPH与晶体管MOS2之间具有停止电路部425。但是，本发明不限定于此，也可以在实施方式2(图8)的结构中在比较器CMP1与晶体管MOS2之间设置停止电路部425。

另外，也可以将恒定电流供给部226替换为恒定电流供给部26。

实施方式5.

图14是表示本发明的实施方式5所涉及的半导体元件的驱动装置的结构以及其周边结构的电路图。实施方式5所涉及的半导体元件的驱动装置是HVIC 520a。该HVIC 520a与外部电路一起构成去饱和检测电路部522。HVIC 520a除了充电电路部524的结构以外，具有与实施方式2所涉及的HVIC 220a相同的结构。充电电路部524除了在比较器CMP1与晶体管MOS2之间具有锁存电路部525这一点以外，具有与充电电路部224相同的结构。此外，在实施方式5所涉及的半导体元件的驱动装置中，与实施方式4相同地，将短路检出信号作为快速充电MOS的断开信号(即，锁存电路部525的重置信号)。

除了上述的不同点以外，实施方式5所涉及的半导体装置具有与实施方式2所涉及的半导体装置相同的结构，实施方式5所涉及的半导体元件的驱动装置具有与实施方式2所涉及的半导体元件的驱动装置相同的结构。

锁存电路部525的S’端子与比较器CMP1的输出端子连接。向锁存电路部525的R’端子输入锁存电路48的输出Q。锁存电路部525在接收比较器CMP1的输出信号之后，将输出Q’设为高电压。如果锁存电路部525的输出Q’保持为高电压，则晶体管MOS2保持为接通，因此，能够使恒定电流供给部226保持“供给第2数值的恒定电流的状态”。

图15是表示本发明的实施方式5所涉及的半导体元件的驱动装置的短路时(在IGBT接通时发生短路的情况下)的动作的时序图。图15基本上是与图13相同的时序图。通过使用锁存电路部525，能够从去饱和端子VDSH的电压一度上升至Vsat的定时t1开始，持续接通快速充电用的晶体管MOS2。由此，与实施方式4相比，能够提高噪声耐受性。

此外，实施方式5所涉及的结构以实施方式2所涉及的结构为前提，在比较器CMP1与晶体管MOS2之间具有锁存电路部525。但是，本发明不限定于此，也可以在实施方式3(图10)的结构中在迟滞比较器CMPH与晶体管MOS2之间设置锁存电路部525。

另外，也可以将恒定电流供给部226替换为恒定电流供给部26。

实施方式6.

图16是表示本发明的实施方式6所涉及的半导体元件的驱动装置的结构以及其周边结构的电路图。实施方式6所涉及的半导体元件的驱动装置是HVIC 620a。该HVIC 620a与外部电路一起构成去饱和检测电路部622。HVIC 620a除了充电电路部624的结构以外，具有与实施方式4所涉及的HVIC 420a相同的结构。充电电路部624除了将向迟滞比较器CMPH的正端子的输入电压(参考电压)变更为Vsat’这一点以外，具有与充电电路部424相同的结构。该参考电压Vsat’规定为比IGBT 30的饱和电压低，也比实施方式1至5中的电压Vsat低。

除了上述的不同点以外，实施方式6所涉及的半导体装置具有与实施方式4所涉及的半导体装置相同的结构，实施方式6所涉及的半导体元件的驱动装置具有与实施方式4所涉及的半导体元件的驱动装置相同的结构。

图17是表示本发明的实施方式6所涉及的半导体元件的驱动装置的短路时(在IGBT接通时发生短路的情况下)的动作的时序图。根据实施方式6所涉及的半导体元件的驱动装置，消隐电容元件CB1的充电速度上升的定时(向连接点15的供给电流增加的定时)是从期间(e)开始经过某段时间之后的定时t’。这一点与实施方式1至5不同。

能够通过将Vsat’(其中，Vsat＞Vsat’)输入至迟滞比较器CMPH的正端子，从而，将切换为快速充电的阈值电压设为比饱和电压(Vsat)大、且比去饱和阈值电压(VDSTH)小的值。由此，在去饱和端子VDSH被钳位为电压Vsat之后，快速充电用晶体管MOS2也保持断开状态。对于检测出短路时的去饱和端子VDSH，在电压从Vsat至Vsat’期间，快速充电用晶体管MOS2保持断开状态。因此，消隐电容元件CB1的充电速度变慢，短路检测时期延迟。但是，通过将Vsat’设为与Vsat相近的值，从而能够将短路检测速度保持得大致相同，并且缩短快速充电用晶体管MOSB的接通时间。由此，与实施方式1至5相比，能够缩短晶体管MOSB的接通期间，将电路电流抑制得较小。

此外，作为变形例，例如可以将Vsat’的值设为小于或等于图17的Vsat2’。Vsat2’是“Vsat和去饱和阈值电压的中间的电压值”。另外，也可以将Vsat’的值设为小于或等于图17的Vsat4’。Vsat4’是“Vsat和去饱和阈值电压的合计的四分之一的电压值”。

此外，实施方式6所涉及的结构以实施方式4所涉及的结构为前提，将向迟滞比较器CMPH的正端子的输入电压(参考电压)变更为Vsat’。但是，本发明不限定于此，也可以在实施方式3(图10)的结构中将向迟滞比较器CMPH的正端子的输入电压(参考电压)变更为Vsat’。

另外，也可以将恒定电流供给部226替换为恒定电流供给部26。

实施方式7.

图18是表示本发明的实施方式7所涉及的半导体元件的驱动装置的结构以及其周边结构的电路图。实施方式7所涉及的半导体元件的驱动装置是HVIC 720a。该HVIC 720a与外部电路一起构成去饱和检测电路部722。

在实施方式7所涉及的HVIC 720a中，与晶体管MOSB的栅极连接的电路结构与实施方式1不同。在实施方式7所涉及的HVIC720a中，向OR电路46输入NOT电路700的输出。向NOT电路700输入HO驱动电路部50的输出。通过如上所述的结构，经由NOT电路700以及OR电路46，将与HO驱动电路部50所输出的信号的上升沿同步的信号输入至晶体管MOSB的栅极。其结果，能够根据与在端子HO出现的信号(即HO驱动电路部50的输出信号)同步的信号，将晶体管MOSB接通/断开。

这与实施方式1中根据向端子HIN的输入信号而将晶体管MOSB接通/断开的情况不同。在实施方式1所涉及的HVIC 20a中，向充电电路部24的晶体管MOSB的栅极输入有OR电路46的输出信号。

除了上述的不同点以外，实施方式7所涉及的半导体装置具有与实施方式1所涉及的半导体装置(逆变器装置10)相同的结构，实施方式7所涉及的半导体元件的驱动装置即HVIC 720a具有与实施方式1所涉及的半导体元件的驱动装置即HVIC 20a相同的结构。

图19是表示本发明的实施方式7所涉及的半导体元件的驱动装置的通常时的动作的时序图。根据实施方式7所涉及的半导体元件的驱动装置，晶体管MOSB断开的定时与实施方式1所涉及的半导体元件的驱动装置不同。

在实施方式1中，是与向端子HIN的输入信号同步地，对晶体管MOSB的接通/断开进行切换的电路结构。与其相对，在实施方式7中，是与端子HO的输出信号同步地，对晶体管MOSB的接通/断开进行切换的电路结构。因此，在实施方式7中，晶体管MOSB的接通/断开的切换与实施方式1相比较迟。与之相伴，消隐电容元件CB1的充电开始的定时、去饱和端子VDSH的电压的上升也相对地变迟。

除此以外的结构、动作与实施方式1所涉及的半导体元件的驱动装置相同。图20是表示本发明的实施方式7所涉及的半导体元件的驱动装置的短路时(在IGBT接通时发生短路的情况下)的动作的时序图。即，对于实施方式7所涉及的结构，也能够在定时t1，将连接点15的供给电流源切换为快速充电恒流源IC2，实现高速充电。

此外，对于实施方式7，以实施方式1的电路结构(图3)为前提，但是，本发明不限定于此。能够应用实施方式2至6所涉及的结构。即，对于图18的HVIC 720a，能够进行下述的变形。如实施方式2所示，可以将恒定电流供给部26替换为恒定电流供给部226。如实施方式3所示，可以将比较器CMP1替换为迟滞比较器CMPH。如实施方式4所示，可以在迟滞比较器CMPH与晶体管MOS2之间具有停止电路部425。如实施方式5所示，可以在比较器CMP1与晶体管MOS2之间具有锁存电路部525。如实施方式6所示，可以将向迟滞比较器CMPH的正端子的输入电压(参考电压)变更为Vsat’。

标号的说明

10逆变器装置，12平滑电容器，14a驱动电路，14b驱动电路，15连接点，16自举电路，20a HVIC，22去饱和检测电路部，24充电电路部，26恒定电流供给部，28切断电路部，30、31、32、33、34、35 IGBT，40去饱和保护电路部，50驱动电路部，CB1、CB2消隐电容元件，CBTS自举电容器，CMP1、CMP2比较器，CMPH迟滞比较器，DBTS自举二极管，DHV1、DHV2高耐压二极管，MOS2、MOSB晶体管，SW开关部，VDSH、VDSL去饱和端子。

Claims (16)

1.一种半导体元件的驱动装置，其特征在于，具有：

驱动电路部，其构成为与半导体元件电连接，该半导体元件具有第1电极、第2电极、以及对所述第1、2电极之间的导通和断开进行切换的控制端子，该驱动电路部接收输入信号，根据所述输入信号而生成驱动信号，并将该驱动信号赋予所述控制端子，从而驱动所述半导体元件；

充电电路部，其构成为与外部电路电连接，该外部电路具有阴极与所述第1电极连接的二极管、以及一侧的端子与所述二极管的阳极连接且另一侧的端子与所述第2电极连接的电容元件，该充电电路部基于所述输入信号和所述驱动信号中的某一个信号而进行所述电容元件的充电，并且，所述充电电路部检测所述电容元件的充电电压，在所述某一个信号是接通信号的情况下，当所述充电电压比所述半导体元件的饱和电压小时，将第1数值的恒定电流向所述阳极与所述一侧的端子的连接点供给，在所述充电电压与所述半导体元件的饱和电压一致的定时之后，将比所述第1数值大的第2数值的恒定电流向所述连接点供给；以及

切断电路部，其在所述充电电压达到阈值之后，将由所述驱动电路部进行的向所述控制端子的所述驱动信号的供给切断。

2.根据权利要求1所述的半导体元件的驱动装置，其特征在于，

所述充电电路部包含：

比较器，其在所述充电电压达到参考电压之后，发出输出信号；

恒定电流供给部，其分别生成所述第1数值的恒定电流和所述第2数值的恒定电流，对向所述连接点的供给电流进行切换，以使得在所述比较器没有发出所述输出信号时，将向所述连接点的供给电流设为所述第1数值的恒定电流，在所述比较器发出所述输出信号之后，将向所述连接点的供给电流设为所述第2数值的恒定电流；以及

电容充电晶体管，其通过控制端子接收与所述输入信号和所述驱动信号中的某一个信号同步的信号，该电容充电晶体管与所述电容元件并联连接，在所述某一个信号是断开信号的情况下，使所述电容元件的所述一侧的端子与所述另一侧的端子导通，在所述某一个信号是接通信号的情况下，使所述电容元件的所述一侧的端子与所述另一侧的端子断开。

3.根据权利要求2所述的半导体元件的驱动装置，其特征在于，

所述恒定电流供给部包含：

第1恒流源，其生成所述第1数值的恒定电流；

第2恒流源，其生成所述第2数值的恒定电流；以及

开关部，其基于所述比较器的输出，有选择性地将所述第1恒流源和所述第2恒流源中的一方与所述电容元件连接。

4.根据权利要求2所述的半导体元件的驱动装置，其特征在于，

所述恒定电流供给部包含：

第1恒流源，其生成所述第1数值的恒定电流；以及

晶体管，其与所述第1恒流源并联连接，通过变为接通状态而向所述电容元件追加地供给电流，由此生成所述第2数值的恒定电流，

向所述晶体管的控制端子输入所述比较器的输出信号，所述晶体管通过所述比较器的输出信号成为接通状态。

5.根据权利要求2至4中任一项所述的半导体元件的驱动装置，其特征在于，

所述比较器是迟滞比较器。

6.根据权利要求5所述的半导体元件的驱动装置，其特征在于，

所述切断电路部包含：

比较器，其通过第1端子接收所述充电电压，在所述第1端子的电压达到第2端子的电压之后，发出检出信号；以及

去饱和保护电路部，其接收所述检出信号，将向所述驱动电路部的所述输入信号的输入切断，

所述充电电路部具有停止电路部，该停止电路部在所述检出信号被发出之后，无论所述迟滞比较器的输出信号如何，都停止向所述电容元件的电流增加。

7.根据权利要求3所述的半导体元件的驱动装置，其特征在于，

具有设置于所述比较器与所述恒定电流供给部之间的锁存电路部，

所述锁存电路部在接收到所述比较器的所述输出信号之后，使所述恒定电流供给部保持供给所述第2数值的恒定电流的状态。

8.根据权利要求2至4中任一项所述的半导体元件的驱动装置，其特征在于，

所述参考电压比所述饱和电压低。

9.一种半导体装置，其特征在于，具有：

半导体元件，其具有第1电极、第2电极、以及对所述第1、2电极的导通和断开进行切换的控制端子；

驱动电路部，其与所述半导体元件电连接，接收输入信号，根据所述输入信号而生成驱动信号，并将该驱动信号赋予所述控制端子，从而驱动所述半导体元件；

外部电路，其具有阴极与所述第1电极连接的二极管、以及一侧的端子与所述二极管的阳极连接且另一侧的端子与所述第2电极连接的电容元件；

充电电路部，其与所述外部电路电连接，该充电电路部基于所述输入信号和所述驱动信号中的某一个信号而进行所述电容元件的充电，并且，所述充电电路部检测所述电容元件的充电电压，在所述某一个信号是接通信号的情况下，当所述充电电压比所述半导体元件的饱和电压小时，将第1数值的恒定电流向所述阳极与所述一侧的端子的连接点供给，在所述充电电压与所述半导体元件的饱和电压一致的定时之后，将比所述第1数值大的第2数值的恒定电流向所述连接点供给；以及

切断电路部，其在所述充电电压达到阈值之后，将由所述驱动电路部进行的向所述控制端子的所述驱动信号的供给切断。

10.根据权利要求9所述的半导体装置，其特征在于，

所述充电电路部包含：

比较器，其在所述充电电压达到参考电压之后，发出输出信号；

恒定电流供给部，其分别生成所述第1数值的恒定电流和所述第2数值的恒定电流，对向所述连接点的供给电流进行切换，以使得在所述比较器没有发出所述输出信号时，将向所述连接点的供给电流设为所述第1数值的恒定电流，在所述比较器发出所述输出信号之后，将向所述连接点的供给电流设为所述第2数值的恒定电流；以及

电容充电晶体管，其通过控制端子接收与所述输入信号和所述驱动信号中的某一个信号同步的信号，该电容充电晶体管与所述电容元件并联连接，在所述某一个信号是断开信号的情况下，使所述电容元件的所述一侧的端子与所述另一侧的端子导通，在所述某一个信号是接通信号的情况下，使所述电容元件的所述一侧的端子与所述另一侧的端子断开。

11.根据权利要求10所述的半导体装置，其特征在于，

所述恒定电流供给部包含：

第1恒流源，其生成所述第1数值的恒定电流；

第2恒流源，其生成所述第2数值的恒定电流；以及

开关部，其基于所述比较器的输出，有选择性地将所述第1恒流源和所述第2恒流源中的一方与所述电容元件连接。

12.根据权利要求10所述的半导体装置，其特征在于，

所述恒定电流供给部包含：

第1恒流源，其生成所述第1数值的恒定电流；以及

晶体管，其与所述第1恒流源并联连接，通过变为接通状态而向所述电容元件追加地供给电流，由此生成所述第2数值的恒定电流，

向所述晶体管的控制端子输入所述比较器的输出信号，所述晶体管通过所述比较器的输出信号成为接通状态。

13.根据权利要求10至12中任一项所述的半导体装置，其特征在于，

所述比较器是迟滞比较器。

14.根据权利要求13所述的半导体装置，其特征在于，

所述切断电路部包含：

比较器，其通过第1端子接收所述充电电压，在所述第1端子的电压达到第2端子的电压之后，发出检出信号；以及

去饱和保护电路部，其接收所述检出信号，将向所述驱动电路部的所述输入信号的输入切断，

所述充电电路部具有停止电路部，该停止电路部在所述检出信号被发出之后，无论所述迟滞比较器的输出信号如何，都停止向所述电容元件的电流增加。

15.根据权利要求11所述的半导体装置，其特征在于，

具有插入于所述比较器与所述恒定电流供给部之间的锁存电路部，

所述锁存电路部在接收到所述比较器的所述输出信号之后，使所述恒定电流供给部保持供给所述第2数值的恒定电流的状态。

16.根据权利要求10至12中任一项所述的半导体装置，其特征在于，

所述参考电压比所述饱和电压低。