JP5250751B2 - 電圧発生回路 - Google Patents

Description

本発明は、電圧発生回路に関する。

近年、交流電源の交流電圧に基づいて直流電圧を発生する電圧発生回路がある。この電圧発生回路は、例えば各種電子機器（例えばエアーコンディショナー）に対して、交流電源の交流電圧に基づいて直流電圧を印加するための電源回路等に用いられている。以下、図８乃至図１０を参照しつつ、従来の電圧発生回路１０１について説明する。図８は、従来の電圧発生回路１０１を具備する電源回路１００の全体構成を示す回路図である。図９は、電源回路１００における、交流電源１２０の一端から流れ出す電流の経路を示す図である。図１０は、電源回路１００における、交流電源１２０の他端から流れ出す電流の経路を示す図である。

電源回路１００は、リアクトル１０２、電圧発生回路１０１、抵抗１０４、１０５、平滑化のためのコンデンサ１０３Ａ、１０３Ｂからなる直列コンデンサを有する。また、電圧発生回路１０１は、ブリッジ接続されたダイオード１０６Ａ乃至１０６Ｄ、ダイオード１０８、１０９、ｎｐｎ型トランジスタ１０７を有する。コンデンサ１０３Ａ、１０３Ｂは、少なくとも交流電圧の最大値を充電可能な容量を有している。また、ｎｐｎ型トランジスタ１０７は、高調波の抑制や力率改善等のために、そのオン及びオフが制御される。詳述すると、ｎｐｎ型トランジスタ１０７は、抵抗１０５にて検出される電流の大きさに応じて、ハイレベルとローレベルとを交流電圧の周波数より高い周波数で繰り返す制御信号に基づいて、オン及びオフが制御される。例えば、この制御信号の周波数は、周波数５０Ｈｚ／６０Ｈｚの交流電圧に対して、その交流電圧のゼロクロスから約１／４周期の間に１回以上オン及びオフが制御可能な周波数（１００Ｈｚ／１２０Ｈｚ以上）である。尚、制御信号によるオン及びオフの制御として従来、交流電圧の半周期あたりに１回オン及びオフの制御を行う方法や、可聴周波数帯域を避けつつスイッチング損失を抑制可能な２０ｋＨｚ〜２５ｋＨｚのキャリア周波数で設定させ、交流電圧の各周期の全領域にわたってオン及びオフの制御を行う方法等がある。これにより、電源回路１００に流れる電流が正弦波の交流電圧と相似形となり、高調波の抑制や力率改善等が図れることとなる。

そして、リアクトル１０２が接続される交流電源１２０の一端が他端よりも高電位となることにより、交流電源１２０の一端から流れ出す電流は、制御信号に基づきｎｐｎ型トランジスタ１０７がオンの場合、図９一点鎖線に示す経路、即ち、リアクトル１０２、ダイオード１０６Ａ、ｎｐｎ型トランジスタ１０７、抵抗１０５、ダイオード１０６Ｃを介して交流電源１２０の他端に流れ込むこととなる。この際、リアクトル１０２にエネルギーが蓄積され、交流電源１２０の一端から流れ出す電流は、ダイオード１０６Ａ、１０６Ｃの整流作用により整流される。そして、制御信号に基づきｎｐｎ型トランジスタ１０７がオフの場合、交流電源１２０の一端から流れ出す電流は、図９二点鎖線に示す経路、即ち、リアクトル１０２、ダイオード１０８、コンデンサ１０３Ａを介して交流電源１２０の他端に流れ込むこととなる。この際、交流電源１２０の一端から流れ出す電流は、ダイオード１０８の整流作用により整流され、コンデンサ１０３Ａにより平滑化される。そして、コンデンサ１０３Ａは、交流成分により充電される。更に、リアクトル１０２に蓄積されたエネルギーがダイオード１０８を介して直列コンデンサの一端に出力されることにより、直列コンデンサの一端と直列接続点との間に発生する直流電圧が、交流成分の充電によってコンデンサ１０３Ａの両端に発生する電圧よりも大きくなる。

一方、交流電源１２０の他端が一端よりも高電位となることにより、交流電源１２０の他端から流れ出す電流は、制御信号に基づきｎｐｎ型トランジスタ１０７がオンの場合、図１０一点鎖線に示す経路、即ち、ダイオード１０６Ｂ、ｎｐｎ型トランジスタ１０７、抵抗１０５、ダイオード１０６Ｄ、リアクトル１０２を介して交流電源１２０の一端に流れ込むこととなる。この際、交流電源１２０の他端から流れ出す電流は、ダイオード１０６Ｂ、１０６Ｄの整流作用により整流され、リアクトル１０２にエネルギーが蓄積される。そして、制御信号に基づきｎｐｎ型トランジスタ１０７がオフの場合、交流電源１２０の他端から流れ出す電流は、図１０二点鎖線に示す経路、即ち、コンデンサ１０３Ｂ、ダイオード１０９、リアクトル１０２を介して交流電源１２０の一端に流れ込むこととなる。この際、交流電源１２０の他端から流れ出す電流は、コンデンサ１０３Ｂにより平滑化され、ダイオード１０９の整流作用により整流される。そして、コンデンサ１０３Ｂは、交流成分により充電される。更に、リアクトル１０２に蓄積されたエネルギーが交流電源１２０を介して直列コンデンサの直列接続点に出力されることにより、直列接続点と直列コンデンサの他端との間に発生する直流電圧が、交流成分の充電によってコンデンサ１０３Ｂの両端に発生する電圧よりも大きくなる。

そして、上述の結果、コンデンサ１０３Ａ、１０３Ｂの充電電圧が交流電圧の略最大値に達し、直列コンデンサの両端には、そのコンデンサ１０３Ａ、１０３Ｂの充電電圧とリアクトル１０２からのエネルギーとにより、交流電圧の最大値の略２倍以上の直流電圧が発生することとなる。そして、電源回路１００は、この直流電圧を出力電圧として、各種電子機器に印加することとなる。この結果、直流電圧が電源電圧として各種電子機器に印加され、各種電子機器が駆動可能となる。
特開２００１−２８６１４９号公報 特開２００４−１２９３８７号公報

しかしながら、上述の電圧発生回路１０１においては、交流電源１２０の一端及び他端から流れ出す電流の経路において８つの回路素子が介在している。つまり、交流電源１２０の一端から流れ出す電流の経路においては、ｎｐｎトランジスタ１０７がオンの場合（図９一点鎖線）、ダイオード１０６Ａ、１０６Ｃ及びｎｐｎ型トランジスタ１０７が介在し、ｎｐｎ型トランジスタ１０７がオフの場合（図９二点鎖線）、ダイオード１０８が介在する。また、交流電源１２０の他端から流れ出す電流の経路においては、ｎｐｎ型トランジスタ１０７がオンの場合（図１０一点鎖線）、ダイオード１０６Ｂ、１０６Ｄ及びｎｐｎ型トランジスタ１０７が介在し、ｎｐｎ型トランジスタがオフの場合（図１０二点鎖線）、ダイオード１０９が介在する。

このため、従来の電圧発生回路１０１においては、８つの回路素子に電流が流れることによる電力消費が発生し、交流電圧に基づいて直列コンデンサの両端に発生させる直流電圧のレベルの低下、即ち電圧発生回路１０１の力率の低下を招くこととなる。更に、従来の電圧発生回路１０１においては８つの回路素子を構成要素としているため、電圧発生回路１０１に係るコストダウンや回路規模の縮小化を妨げる要因となる可能性があった。つまり、交流電圧に基づいて直流電圧を発生させる電圧発生回路１０１においては、交流電源１２０の一端及び他端から流れ出す電流の経路に介在する回路素子は、出来うる限り少なくすることが望ましいこととなる。

そこで、本発明は、前記課題を解決することが可能な電圧発生回路を提供することを目的とする。

前記課題を解決するための発明は、一端がコイルと接続される交流電源から発生する交流電圧に基づいて、直列接続点が前記交流電源の他端と接続される第１コンデンサ及び第２コンデンサからなる直列コンデンサの両端に直流電圧を発生させる電圧発生回路であって、前記交流電源の一端と前記コイルを介して接続される第１トランジスタと、前記交流電源の他端と接続される第２トランジスタと、前記第２トランジスタとは逆方向に並列接続され、前記第１トランジスタとは順方向に直列接続される第１ダイオードと、前記第１トランジスタとは逆方向に並列接続され、前記第２トランジスタとは順方向に直列接続される第２ダイオードと、前記コイルを介した前記交流電源の一端と前記直列コンデンサの一端との間に、前記交流電源から前記直列コンデンサの一端に向けて順方向に接続される第３ダイオードと、前記コイルを介した前記交流電源の一端と前記直列コンデンサの他端との間に、前記交流電源から前記直列コンデンサの他端に向けて逆方向に接続される第４ダイオードと、を備え、前記第４ダイオードのカソードは、前記第２ダイオードのカソードと、前記第３ダイオードのアノードと、前記コイルにおける前記交流電源が接続されている一端とは反対側の他端との接続点に直接接続され、前記交流電源の一端から流れ出す電流は、前記第１トランジスタがオンの場合、前記コイル、前記第１トランジスタ、前記第１ダイオードを介して前記交流電源の他端に流れ込み、前記第１トランジスタがオフの場合、前記コイル、前記第３ダイオード、前記第１コンデンサを介して前記交流電源の他端に流れ込み、前記交流電源の他端から流れ出す電流は、前記第２トランジスタがオンの場合、前記第２トランジスタ、前記第２ダイオード、前記コイルを介して前記交流電源の一端に流れ込み、前記第２トランジスタがオフの場合、前記第２コンデンサ、前記第４ダイオード、前記コイルを介して前記交流電源の一端に流れ込む、ことを特徴とする。

本発明によれば、第１トランジスタ及び第２トランジスタがそれぞれオンの場合に、交流電源からの電流が流れ込む素子の数を削減できる。

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝本発明に係る電圧発生回路の全体構成＝＝＝
以下、図１、図２を参照しつつ、本発明に係る電圧発生回路１の全体構成について説明する。図１は、本発明に係る電圧発生回路１の全体構成の一例を示す回路図である。図２は、図１に示す抵抗３のその他の接続を示す回路図である。

電圧発生回路１は、ｎｐｎ型トランジスタ２（第１トランジスタ）、６（第２トランジスタ）、抵抗３、９、１０、ダイオード４（第１ダイオード）、５（第３ダイオード）、７（第２ダイオード）、８（第４ダイオード）、入出力端子１１、１２、出力端子１３、入力端子１４、接続端子１５乃至１７を有する。尚、本実施形態において、電圧発生回路１は、各種電子機器に対して、交流電圧に基づく直流電圧を印加するための電源回路に用いられるものとして説明する。また、電圧発生回路１は、例えば絶縁金属基板上に集積化されるものとして説明する。

ｎｐｎ型トランジスタ２は、高調波の抑制や力率改善等のために、抵抗３にて検出される電流の大きさに応じて、ハイレベルとローレベルとを交流電圧の周波数より高い周波数で繰り返す制御信号に基づいて、オン及びオフが制御される。尚、この制御信号については後述する。ｎｐｎ型トランジスタ２は、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ（Insulated Gate Bipolar Transistor））で構成され、ベースが抵抗９の一端と接続され、コレクタが入出力端子１１と接続され、エミッタが抵抗３の一端と接続される。ｎｐｎ型トランジスタ２は、抵抗９を介した、接続端子１５に入力されるハイレベルの制御信号に基づいてオンし、入出力端子１１に供給されるコレクタ電流とベース電流とに応じたエミッタ電流を、抵抗３に流す。尚、ベース電流はコレクタ電流に比べ十分に小さいため、以下、ｎｐｎ型トランジスタ２がオンの場合、入出力端子１１に供給される電流を抵抗３に流すものして説明する。また、ｎｐｎ型トランジスタ２は、抵抗９を介した、接続端子１５に入力されるローレベルの制御信号に基づいてオフする。尚、本実施形態においては、絶縁ゲートバイポーラトランジスタ（ｎｐｎ型トランジスタ２、６）を用いているがこれに限るものではなく、ｐｎｐ型トランジスタを用いても良いし、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等でも良い。

ｎｐｎ型トランジスタ６は、高調波の抑制や力率改善等のために、抵抗３にて検出される電流の大きさに応じて、ハイレベルとローレベルとを交流電圧の周波数より高い周波数で繰り返す制御信号に基づいて、オン及びオフが制御される。尚、この制御信号については後述する。ｎｐｎ型トランジスタ６は、ｎｐｎ型トランジスタ２と同様に例えば絶縁ゲートバイポーラトランジスタで構成され、ベースが抵抗１０の一端と接続され、コレクタが入出力端子１２と接続され、エミッタが抵抗３の一端と接続される。ｎｐｎ型トランジスタ６は、抵抗１０を介した、接続端子１５に入力されるハイレベルの制御信号に基づいてオンし、入出力端子１２に供給されるコレクタ電流とベース電流とに応じたエミッタ電流を、抵抗３に流す。尚、ベース電流はコレクタ電流に比べ十分に小さいため、以下、ｎｐｎ型トランジスタ６がオンの場合、入出力端子１２に供給される電流を抵抗３に流すものとして説明する。また、ｎｐｎ型トランジスタ６は、抵抗１０を介した、接続端子１５に入力されるローレベルの制御信号に基づいてオフする。

抵抗９は、一端がｎｐｎ型トランジスタ２のベースと接続され、他端が抵抗１０の他端とともに接続端子１５と共通接続される。抵抗１０は、一端がｎｐｎ型トランジスタ６のベースと接続され、他端が抵抗９の他端とともに接続端子１５と共通接続される。つまり、ｎｐｎ型トランジスタ２、６のベースに制御信号を送信するための信号線は、ｎｐｎ型トランジスタ２、６において共通化されている。
接続端子１７は、接地される。

抵抗３は、交流電源３０の一端及び他端から電流が流れ出して、ｎｐｎ型トランジスタ２、６がオンの場合に、ｎｐｎ型トランジスタ２、６に流れる電流を検出するために設けられるシャント抵抗である。そのため、抵抗３は、ｎｐｎ型トランジスタ２及びダイオード４と、ｎｐｎ型トランジスタ６及びダイオード４と、共通に直列接続されるとともに、接続端子１７と接続される。尚、抵抗３は、図１に示す接続に限られるものではなく、例えば接続点Ａ、Ｂの間に接続させるものとしても良い。或いは、２つの抵抗３を用いて、図２（ａ）に示すように、ｎｐｎ型トランジスタ２のエミッタ側の接続点Ａと接続端子１７と接続された接続点Ｂとの間に一方の抵抗３（第１抵抗）を接続させ、ｎｐｎ型トランジスタ６のエミッタ側の接続点Ｃと接続点Ｂとの間に他方の抵抗３（第２抵抗）を接続させるものとしても良い。または、図２（ｂ）に示すように、ダイオード４のアノード側の接続点Ｄと接続端子１７側の接続点Ｅとの間に一方の抵抗３（第１抵抗）を接続させ、ダイオード７のアノード側の接続点Ｆと接続点Ｅとの間に他方の抵抗３（第２抵抗）を接続させるものとしても良い。尚、図２（ａ）、（ｂ）に示すように２つの抵抗３を用いた場合、接続点Ａ、Ｆと接続される接続端子１８を電圧発生回路１に設け、後述の電流誤差増幅回路３９と接続させる。そして、接続点Ｃ、Ｄと同様に、抵抗３に流れる電流の大きさに応じた電圧を、電流誤差増幅回路３９に印加させる必要がある。更に、抵抗３は、前述の接続関係を維持しつつ、電圧発生回路１の外部の構成としても良い。

ダイオード４は、電流を整流する整流作用を有し、アノードが抵抗３の他端と接続され、カソードが入出力端子１２及びｎｐｎ型トランジスタ６のコレクタと接続される。つまり、ダイオード４は、ｎｐｎ型トランジスタ６及び抵抗３とは逆方向に並列接続され、ｎｐｎ型トランジスタ２及び抵抗３とは順方向に直列接続される。尚、抵抗３の抵抗値やダイオード４の構成等は、ダイオード４に順方向の電流が流れるときのカソード側の電圧が、ｎｐｎ型トランジスタ６の飽和電圧未満となるように値が設定される。このため、ダイオード４に順方向の電流が流れている際に、ｎｐｎ型トランジスタ６がオンの場合であっても、ダイオード４にて整流された電流は入出力端子１２に供給されることとなる。

ダイオード７は、電流を整流する整流作用を有し、アノードが抵抗３の他端と接続され、カソードが入出力端子１１及びｎｐｎ型トランジスタ２のコレクタと接続される。つまり、ダイオード７は、ｎｐｎ型トランジスタ２及び抵抗３とは逆方向に並列接続され、ｎｐｎ型トランジスタ６及び抵抗３とは順方向に直列接続される。尚、抵抗３の抵抗値やダイオード７の構成等は、ダイオード７に順方向の電流が流れるときのカソード側の電圧が、ｎｐｎ型トランジスタ２の飽和電圧未満となるように値が設定される。このため、ダイオード７に順方向の電流が流れている際に、ｎｐｎ型トランジスタ２がオンの場合であっても、ダイオード７にて整流された電流は入出力端子１１に供給されることとなる。

出力端子１３は、交流電源３０の交流電圧に基づく直流電流を、第１出力ラインと第２出力ラインとの間に直列接続されたコンデンサ３３（第１コンデンサ）とコンデンサ３４（第２コンデンサ）からなる直列コンデンサの両端に発生させるために、直列コンデンサの一端であるコンデンサ３３と接続される。
入力端子１４は、直列コンデンサの他端であるコンデンサ３４と接続される。

ダイオード５は、電流を整流する整流作用を有し、アノードが入出力端子１１と接続され、カソードが出力端子１３と接続される。つまり、ダイオード５は、リアクトル３２（コイル）が接続される交流電源３０の一端から直列コンデンサの一端に向けて順方向に接続される。尚、ダイオード５は、リアクトル３２に蓄積されたエネルギーに基づいて、直列コンデンサの一端に印加される電圧を昇圧するための、昇圧用ダイオードである。

ダイオード８は、電流を整流する整流作用を有し、アノードが入力端子１４と接続され、カソードが入出力端子１１と接続される。つまり、ダイオード８は、リアクトル３２が接続される交流電源３０の一端から直列コンデンサの他端に向けて逆方向に接続される。尚、ダイオード８は、リアクトル３２に蓄積されたエネルギーに基づいて、直列コンデンサの直列接続点に印加される電圧を昇圧するための、昇圧用ダイオードである。

＝＝＝本発明に係る電圧発生回路を具備する電源回路の全体構成例＝＝＝
以下、図３を参照しつつ、本発明に係る電圧発生回路１を具備する電源回路３１の全体構成について説明する。図３は、本発明に係る電圧発生回路１を具備する電源回路３１の全体構成の一例を示す回路ブロック図である。

電源回路３１は、入力電圧検出回路３５、リアクトル３２、電圧発生回路１、コンデンサ３３、３４、出力電圧検出回路３６、出力電圧誤差増幅回路３７、乗算回路３８、電流誤差増幅回路３９、三角波生成回路４０、比較回路４１、ＰＷＭ（Phase Width Modulation）制御信号生成回路４２、制御信号出力回路４３を有する。尚、入力電圧検出回路３５、電圧発生回路１、出力電圧検出回路３６、出力電圧誤差増幅回路３７、乗算回路３８、電流誤差増幅回路３９、三角波生成回路４０、比較回路４１、ＰＷＭ制御信号生成回路４２、制御信号出力回路４３は、上述のｎｐｎ型トランジスタ２、６に対して制御信号を送信するために設けられる。

リアクトル３２は、例えばトロイダルコイル等から構成され、例えば交流電源３０の一端と、電圧発生回路１の入出力端子１１との間に接続される。そして、リアクトル３２は、交流電源３０の一端から電流が流れ出し、ｎｐｎ型トランジスタ２がオンの場合に流れる電流によりエネルギーが蓄積される。そして、リアクトル３２は、ｎｐｎ型トランジスタ２がオフの場合に蓄積されたエネルギーを、ダイオード５を介して直列コンデンサの一端に出力する。また、リアクトル３２は、交流電源３０の他端から電流が流れ出し、ｎｐｎ型トランジスタ６がオンの場合に流れる電流によりエネルギーが蓄積される。そして、リアクトル３２は、ｎｐｎ型トランジスタ６がオフの場合に蓄積されたエネルギーを、交流電源３０を介して直列コンデンサの直列接続点に出力する。尚、リアクトル３２は、交流電源３０の他端と、電圧発生回路１の入出力端子１２との間に接続されることとしても良い。そして、リアクトル３２が交流電源３０の他端と接続される場合、ｎｐｎ型トランジスタ２は第２トランジスタを示し、ｎｐｎ型トランジスタ６は第１トランジスタを示し、ダイオード４は第２ダイオードを示し、ダイオード７は第１ダイオードを示すこととなる。

入力電圧検出回路３５は、交流電源３０の交流電圧が印加され、交流電圧を全波整流した基準信号を生成して、乗算回路３８に出力する。

コンデンサ３３、３４は、少なくとも交流電圧の最大値を充電可能な容量を有している。コンデンサ３３、３４は、第１出力ラインと第２出力ラインとの間に直列接続される。また、コンデンサ３３とコンデンサ３４との直列接続点Ｇは、交流電源３０の他端と接続される。コンデンサ３３は、ｎｐｎ型トランジスタ２がオフの場合に交流電源３０の一端から流れ出す電流が、ダイオード５を介して供給されて平滑を行うとともに交流成分が充電される。また、コンデンサ３４は、ｎｐｎ型トランジスタ６がオフの場合に交流電源３０の他端から流れ出す電流が供給されて、平滑化を行うとともに交流成分が充電される。そして、直列接続されたコンデンサ３３、３４の各充電電圧が、交流電源３０の交流電圧の略最大値に達することによって、当該コンデンサ３３、３４からなる直列コンデンサの両端には、そのコンデンサ３３、３４の充電電圧とリアクトル３２からのエネルギーとにより交流電圧の最大値の略２倍以上の直流電圧が発生し、各種電子機器に対して出力されることとなる。

出力電圧検出回路３６は、コンデンサ３３、３４の各充電電圧からなる直列コンデンサの両端に発生する直流電圧を、例えば不図示の抵抗で抵抗分割し、その結果得られた直流電圧を出力電圧誤差増幅回路３７に出力する。尚、この不図示の抵抗の抵抗値を所望の値に設定することで、出力電圧誤差増幅回路３７に出力する直流電圧を調整することが可能となる。

出力電圧誤差増幅回路３７は、出力電圧検出回路３６からの直流電圧と、予め定められた基準電圧との差を検出し、この差を増幅した結果得られる出力電圧誤差増幅信号を、乗算回路３８に出力する。

乗算回路３８は、入力電圧検出回路３５からの基準信号と、出力電圧誤差増幅回路３７からの出力電圧誤差増幅信号とを乗算し、その結果得られた乗算信号を、電流誤差増幅回路３９に出力する。この乗算信号は、基準信号の振幅が出力電圧誤差増幅信号に対応して変化した信号となる。

電流誤差増幅回路３９は、電圧発生回路１の接続端子１６と接続される（図２に示す場合は接続端子１８も接続される）。そして、電流誤差増幅回路３９は、抵抗３の抵抗値と当該抵抗３に流れる電流の大きさとに応じて発生する電圧から、抵抗３に流れる電流の大きさを示す実電流信号を生成する。そして、電流誤差増幅回路３９は、実電流信号と、乗算回路３８からの乗算信号とを比較してその差を検出し、この差を増幅した結果得られる電流誤差増幅信号を、比較回路４１に出力する。

三角波生成回路４０は、所定の振幅であって所定の周波数の三角波信号を生成して、比較回路４１に出力する。
比較回路４１は、電流誤差増幅回路３９からの電流誤差増幅信号と、三角波生成回路４０からの三角波信号とを比較した比較結果を、ＰＷＭ制御信号生成回路４２に出力する。

ＰＷＭ制御信号生成回路４２は、比較回路４１からの比較結果に基づいて、例えばキャリア周波数２０ｋＨｚのＰＷＭ制御信号を生成して、制御信号出力回路４３に出力する。

制御信号出力回路４３は、電圧発生回路１の接続端子１５と接続される。そして、制御信号出力回路４３は、ＰＷＭ制御信号生成回路４２からのＰＷＭ制御信号に基づいて、ハイレベルとローレベルとを交流電圧の周波数より高い周波数で繰り返す制御信号を出力する。尚、本実施形態においては、電圧発生回路１に接続端子１５のみを設け、制御信号出力回路４３からの制御信号を、抵抗９、１０を介したｎｐｎ型トランジスタ２、６のゲートに対して同一に出力するものとして説明しているが、これに限るものではない。例えば、抵抗９、１０の他端と接続される接続端子を個々に設け、制御信号出力回路４３がそれぞれの接続端子に対して、制御信号を出力するように設けても良い。また、本実施形態においては、交流電源３０が電流を流し出す方向に関わらず、制御信号出力回路４３は制御信号を出力するものとして説明しているが、これに限るものではない。例えば、ＰＷＭ制御信号が交流電源３０の一端から流れ出す電流に基づくものである場合、制御信号出力回路４３は、上述の抵抗９の他端と接続される接続端子に対してのみ制御信号を送信し、ＰＷＭ制御信号が交流電源３０の他端から流れ出す電流に基づくものである場合、上述の抵抗１０の他端と接続される接続端子に対してのみ制御信号を送信するものとしても良い。

尚、本発明に係る電圧発生回路１は、上述の構成（電圧発生回路１を除く）を有する電源回路３１のみに適用されるものではなく、周知の電圧発生回路を具備し上述の構成とは異なる構成の様々な電源回路に対しても適用可能である。

＝＝＝本発明に係る電圧発生回路における電流の経路およびその効果＝＝＝
以下、図３、図８乃至図１０を適宜参照しつつ、図４乃至図７を用いて、本発明に係る電圧発生回路１における電流の経路およびその効果について説明する。図４は、本発明に係る電圧発生回路１における、交流電源３０の一端から流れ出す電流の経路を示す図である。図５は、本発明に係る電圧発生回路１における、交流電源３０の他端から流れ出す電流の経路を示す図である。図６（ａ）は、図８乃至図１０に示す従来の電圧発生回路１０１の入力電力（Ｗin）に対する出力電力（Ｗout）の効率（η）（＝出力電力（Ｗout）／入力電力（Ｗin）×１００）及び損失（ＰTL）（＝入力電力（Ｗin）−出力電力（Ｗout））を示す表である。図６（ｂ）は、本発明に係る電圧発生回路１の入力電力（Ｗin）に対する出力電力（Ｗout）の効率（η）及び損失（ＰTL）を示す表である。図７は、図６（ａ）、（ｂ）に示す効率（η）及び損失（ＰTL）をグラフ化した図である。

＜＜交流電源３０の一端から電流が流れ出し、ｎｐｎ型トランジスタ２がオンの場合＞＞
リアクトル３２が接続される交流電源３０の一端が他端よりも高電位となることにより、交流電源３０の一端から流れ出す電流は、リアクトル３２を介して、電圧発生回路１に流れ込むこととなる。また、このとき、制御信号出力回路４３が、ＰＷＭ制御信号生成回路４２からのＰＷＭ制御信号に基づくハイレベルの制御信号を電圧発生回路１に出力すると、ｎｐｎ型トランジスタ２は、抵抗９を介したハイレベルの制御信号に基づいてオンする。

この結果、交流電源３０の一端から流れ出す電流は、図４一点鎖線に示す経路、即ち、交流電源３０の一端、リアクトル３２、入出力端子１１、ｎｐｎ型トランジスタ２、抵抗３、ダイオード４、入出力端子１２を介して、交流電源３０の他端に流れ込むこととなる。この際、交流電源３０の一端から流れ出す電流は、ダイオード４の整流作用により整流される。また、交流電源３０の一端から流れ出す電流によって、リアクトル３２にエネルギーが蓄積される。そして、このように本発明に係る電圧発生回路１においては、交流電源３０の一端から電流が流れ出しｎｐｎ型トランジスタ２がオンの場合、ｎｐｎ型トランジスタ２、ダイオード４の２つの回路素子に対して電流が流れることとなる。このため、電流が流れる２つの回路素子（ｎｐｎ型トランジスタ２、ダイオード４）による電力消費が発生することとなる。

＜交流電源３０の一端から電流が流れ出し、ｎｐｎ型トランジスタ２がオフの場合＞
上述の交流電源３０の一端から電流が流れ出す際、制御信号出力回路４３が、ＰＷＭ制御信号生成回路４２からのＰＷＭ制御信号に基づくローレベルの制御信号を電圧発生回路１に出力すると、ｎｐｎ型トランジスタ２は、抵抗９を介したローレベルの制御信号に基づいてオフする。

この結果、交流電源３０の一端から流れ出す電流は、図４二点鎖線に示す経路、即ち、交流電源３０の一端、リアクトル３２、入出力端子１１、ダイオード５、出力端子１３、コンデンサ３３を介して、交流電源３０の他端に流れ込むこととなる。この際、交流電源３０の一端から流れ出す電流は、ダイオード５の整流作用により整流されることとなる。また、コンデンサ３３は、この電流の交流成分により充電される。更に、リアクトル３２に蓄積されたエネルギーが直列コンデンサの一端に供給される。そして、このように本発明に係る電圧発生回路１においては、交流電源３０の一端から電流が流れ出しｎｐｎ型トランジスタ２がオフの場合、ダイオード５の１つの回路素子に対して電流が流れることとなる。このため、電流が流れる１つの回路素子（ダイオード５）による電力消費が発生することとなる。

＜交流電源３０の他端から電流が流れ出し、ｎｐｎ型トランジスタ６がオンの場合＞
交流電源３０の他端が一端よりも高電位となることにより、交流電源３０の他端から流れ出す電流は、電圧発生回路１に流れ込むこととなる。また、このとき、制御信号出力回路４３が、ＰＷＭ制御信号生成回路４２からのＰＷＭ制御信号に基づくハイレベルの制御信号を電圧発生回路１に出力すると、ｎｐｎ型トランジスタ６は、抵抗１０を介したハイレベルの制御信号に基づいてオンする。

この結果、交流電源３０の他端から流れ出す電流は、図５一点鎖線に示す経路、即ち、交流電源３０の他端、入出力端子１２、ｎｐｎ型トランジスタ６、抵抗３、ダイオード７、入出力端子１１、リアクトル３２を介して、交流電源３０の一端に流れ込むこととなる。この際、交流電源３０の他端から流れ出す電流は、ダイオード７の整流作用により整流される。また、交流電源３０の他端から流れ出す電流によって、リアクトル３２にエネルギーが蓄積される。そして、このように本発明に係る電圧発生回路１においては、交流電源３０の他端から電流が流れ出しｎｐｎ型トランジスタ６がオンの場合、ｎｐｎ型トランジスタ６、ダイオード７の２つの回路素子に対して電流が流れることとなる。このため、電流が流れる２つの回路素子（ｎｐｎ型トランジスタ６、ダイオード７）による電力消費が発生することとなる。

＜交流電源３０の他端から電流が流れ出し、ｎｐｎ型トランジスタ６がオフの場合＞
上述の交流電源３０の他端から電流が流れ出す際、制御信号出力回路４３が、ＰＷＭ制御信号生成回路４２からのＰＷＭ制御信号に基づくローレベルの制御信号を電圧発生回路１に出力すると、ｎｐｎ型トランジスタ６は、抵抗１０を介したローレベルの制御信号に基づいてオフする。

この結果、交流電源３０の他端から流れ出す電流は、図５二点鎖線に示す経路、即ち、交流電源３０の他端、コンデンサ３４、入力端子１４、ダイオード８、入出力端子１１、リアクトル３２を介して、交流電源３０の一端に流れ込むこととなる。この際、交流電源３０の他端から流れ出す電流は、ダイオード８の整流作用により整流されることとなる。また、コンデンサ３４は、この電流の交流成分により充電される。更に、リアクトル３２に蓄積されたエネルギーが直列コンデンサの直列接続点Ｇに供給される。そして、このように本発明に係る電圧発生回路１においては、交流電源３０の他端から電流が流れ出しｎｐｎ型トランジスタ６がオフの場合、ダイオード８の１つの回路素子に対して電流が流れることとなる。このため、電流が流れる１つの回路素子（ダイオード８）による電力消費が発生することとなる。

＜本発明に係る電圧発生回路１におけるその効果＞
先ず、図８乃至図１０を参照しつつ、従来の電圧発生回路１０１における、入力電力（Ｗin）に対する出力電力（Ｗout）の効率（η）及び損失（ＰTL）について説明する。従来の電圧発生回路１０１においては、交流電源１２０の一端から電流が流れ出しｎｐｎ型トランジスタ１０７がオンの場合（図９一点鎖線）、３つの回路素子（ダイオード１０６Ａ、１０６Ｃ、ｎｐｎ型トランジスタ１０７）による電力消費が発生する。また、交流電源１２０の一端から電流が流れ出しｎｐｎ型トランジスタ１０７がオフの場合（図９二点鎖線）、１つの回路素子（ダイオード１０８）による電力消費が発生する。また、従来の電圧発生回路１０１においては、交流電源１２０の他端から電流が流れ出しｎｐｎ型トランジスタ１０７がオンの場合（図１０一点鎖線）、３つの回路素子（ダイオード１０６Ｂ、１０６Ｄ、ｎｐｎ型トランジスタ１０７）による電力消費が発生する。また、交流電源１２０の他端から電流が流れ出しｎｐｎ型トランジスタ１０７がオフの場合（図１０二点鎖線）、１つの回路素子（ダイオード１０９）による電力消費が発生する。つまり、従来の電圧発生回路１を具備する電源回路１００においては、交流電源１２０の交流電圧に基づいて直流電圧を出力するにあたり、８つの回路素子による電力消費が発生する。そして、その入力電力（Ｗin）に対する出力電力（Ｗout）の効率（η）及び損失（ＰTL）は、図６（ａ）に示すとおりとなる。例えば、入力電力１４６７．６（Ｗ）に対する８つの回路素子の電力消費により、出力電力（Ｗout）は１３８０（Ｗ）となり、その効率（η）は、９４．０３（％）、損失（ＰTL）は、８７．６（Ｗ）となる。

これに対し、本発明に係る電圧発生回路１は、交流電源３０の一端から電流が流れ出しｎｐｎ型トランジスタ２がオンの場合（図４一点鎖線）、２つの回路素子（ｎｐｎ型トランジスタ２、ダイオード４）による電力消費が発生する。また、交流電源３０の一端から電流が流れ出しｎｐｎ型トランジスタ２がオフの場合（図４二点鎖線）、１つの回路素子（ダイオード５）による電力消費が発生する。また、本発明に係る電圧発生回路１においては、交流電源３０の他端から電流が流れ出しｎｐｎ型トランジスタ６がオンの場合（図５一点鎖線）、２つの回路素子（ｎｐｎ型トランジスタ６、ダイオード７）による電力消費が発生する。また、交流電源３０の他端から電流が流れ出しｎｐｎ型トランジスタ６がオフの場合（図５二点鎖線）、１つの回路素子（ダイオード８）による電力消費が発生する。つまり、本発明に係る電圧発生回路１を具備する電源回路３１においては、交流電源３０の交流電圧に基づいて直流電圧を出力するにあたり、６つの回路素子による電力消費が発生する。これは、従来の電圧発生回路１０１と比べて、２つの回路素子による電力消費が減じられたものとなっている。そして、この電源回路３１の入力電力（Ｗin）に対する出力電力（Ｗout）の効率（η）及び損失（ＰTL）は、図６（ｂ）に示すとおりとなる。例えば、上述の入力電力１４６７．６（Ｗ）と近似した入力電圧１４６６．７（Ｗ）に対する６つの回路素子の電力消費より、出力電力（Ｗout）は１３８３（Ｗ）となり、その効率（η）は、９４．２９（％）、損失（ＰTL）は、８３．７（Ｗ）となる。

つまり、本発明に係る電圧発生回路１は、従来の電圧発生回路１０１に比べて、電流が流れる経路の回路素子数を減じることが可能となる。この結果、図６（ａ）（ｂ）をグラフ化した図７でも明らかなように、入力電力（Ｗin）に対する出力電圧（Ｗout）の効率（η）の上昇、損失（ＰTL）の減少を図ることが可能となる。つまり、本発明に係る電圧発生回路１は、上述の構成を有することにより、従来の電圧発生回路１０１に比べ力率が改善されたものとなっている。

上述した実施形態によれば、交流電源３０の一端から流れ出す電流は、ｎｐｎ型トランジスタ２がオンの場合、２つの回路素子（ｎｐｎ型トランジスタ２、ダイオード４）を介して交流電源３０の他端に流れ込み、ｎｐｎ型トランジスタ２がオフの場合、１つの回路素子（ダイオード５）を介して交流電源３０の他端に流れ込むこととなる。また、交流電源３０の他端から流れ出す電流は、ｎｐｎ型トランジスタ６がオンの場合、２つの回路素子（ｎｐｎ型トランジスタ６、ダイオード７）を介して交流電源３０の一端に流れ込み、ｎｐｎ型トランジスタ６がオフの場合、１つの回路素子（ダイオード８）を介して交流電源３０の一端に流れ込むこととなる。この結果、交流電源３０の交流電圧に基づいて直列コンデンサの両端に直流電圧を発生させるにあたり、７つ以上の回路素子に電流が流れる従来の電圧発生回路に比べ（図８乃至図１０に示す従来の電圧発生回路１０１においては８つの回路素子）、回路素子の電力消費を抑えることが可能となり、交流電圧に対する直流電圧の発生効率（所謂力率）を高めることが可能となる。また、回路素子を減少することにより、電圧発生回路１に係るコストを抑制したり、回路規模の縮小化を図ることが可能となる。

更に、ｎｐｎ型トランジスタ２とｎｐｎ型トランジスタ６を、それぞれを流れる電流の大きさに基づいてオン及びオフを制御することにより、コンデンサ３３及びコンデンサ３４に流れる電流を制御することが可能となる。この結果、電圧発生回路１に流れる電流を正弦波の交流電圧と相似形に制御することが可能となり、高調波の抑制や力率改善を図ることが可能となる。

更に、ｎｐｎ型トランジスタ２及びｎｐｎ型トランジスタ６のオン及びオフを制御するために、ｎｐｎ型トランジスタ２がオンの場合の交流電源３０の一端から流れ出す電流と、ｎｐｎ型トランジスタ６がオンの場合の交流電源３０の他端から流れ出す電流との検出を、電圧発生回路１を構成する抵抗３にて行うことが可能となる。更に、この抵抗３を、ｎｐｎ型トランジスタ２及びダイオード４と、ｎｐｎ型トランジスタ６とダイオード７と共通に直列接続させることにより、交流電源３０の一端から流れ出す電流の検出と交流電源３０の他端から流れ出す電流の検出とのために個々に抵抗を設ける場合に比べ、電圧発生回路１に係るコストダウンや回路規模の縮小化を図ることが可能となる。

更に、ｎｐｎ型トランジスタ２及びｎｐｎ型トランジスタ６のオン及びオフを制御するための制御信号が送信される信号線を共通化することにより、電圧発生回路１が集積化される場合、ｎｐｎ型トランジスタ２とｎｐｎ型トランジスタ６に対して制御信号を送信するための信号線を個々に設けることに比べて、接続端子の数を削減等でコストダウンや回路規模の縮小を図ることが可能となる。また、制御信号を送信するための外部回路のアルゴリズムや構成等を容易なものとすることが可能となる。

また、図２に示すように抵抗３を２つ設けた場合においては、ｎｐｎ型トランジスタ２のオン及びオフを制御するために、ｎｐｎ型トランジスタ２がオンの場合の交流電源３０の一端から流れ出す電流の検出と、ｎｐｎ型トランジスタ６のオン及びオフを制御するために、ｎｐｎ型トランジスタ６がオンの場合の交流電源３０の他端から流れ出す電流の検出とを、電圧発生回路１を構成する２つの抵抗３にて行うことが可能となる。

以上、本発明に係る電圧発生回路について説明したが、上記の説明は、本発明の理解を容易とするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得る。

本発明に係る電圧発生回路の全体構成を示す回路図である。 図１に示す抵抗３のその他の接続を示す図である。 本発明に係る電圧発生回路を具備する電源回路の全体構成を示す回路ブロック図である。 本発明に係る電圧発生回路における電流の経路を示す図である。 本発明に係る電圧発生回路における電流の経路を示す図である。 従来及び本発明に係る電圧発生回路の効率及び損失を示す表である。 従来及び本発明に係る電圧発生回路の効率及び損失をグラフ化した図である。 従来の電圧発生回路を具備する電源回路の全体構成を示す回路図である。 従来の電源回路における電流の経路を示す図である。 従来の電源回路における電流の経路を示す図である。

符号の説明

１、１０１ 電圧発生回路
２、６、１０７ ｎｐｎ型トランジスタ
３、１０、１１、１０４、１０５ 抵抗
４、５、７、８ ダイオード
１０３Ａ、１０３Ｂ コンデンサ
１０６Ａ、１０６Ｂ、１０６Ｃ、１０６Ｄ ダイオード
１０８、１０９ ダイオード
１１、１２ 入出力端子
１３ 出力端子
１４ 入力端子
１５、１６、１７、１８ 接続端子
３０、１２０ 交流電源
３１、１００ 電源回路
３２、１０２ リアクトル
３３、３４ コンデンサ
３５ 入力電圧検出回路
３６ 出力電圧検出回路
３７ 出力電圧誤差増幅回路
３８ 乗算回路
３９ 電流誤差増幅回路
４０ 三角波生成回路
４１ 比較回路
４２ ＰＷＭ制御信号生成回路
４３ 制御信号出力回路

Claims (5)

1. 一端がコイルと接続される交流電源から発生する交流電圧に基づいて、直列接続点が前記交流電源の他端と接続される第１コンデンサ及び第２コンデンサからなる直列コンデンサの両端に直流電圧を発生させる電圧発生回路であって、
   前記交流電源の一端と前記コイルを介して接続される第１トランジスタと、
   前記交流電源の他端と接続される第２トランジスタと、
   前記第２トランジスタとは逆方向に並列接続され、前記第１トランジスタとは順方向に直列接続される第１ダイオードと、
   前記第１トランジスタとは逆方向に並列接続され、前記第２トランジスタとは順方向に直列接続される第２ダイオードと、
   前記コイルを介した前記交流電源の一端と前記直列コンデンサの一端との間に、前記交流電源から前記直列コンデンサの一端に向けて順方向に接続される第３ダイオードと、
   前記コイルを介した前記交流電源の一端と前記直列コンデンサの他端との間に、前記交流電源から前記直列コンデンサの他端に向けて逆方向に接続される第４ダイオードと、を備え、
   前記第４ダイオードのカソードは、前記第２ダイオードのカソードと、前記第３ダイオードのアノードと、前記コイルにおける前記交流電源が接続されている一端とは反対側の他端との接続点に直接接続され、
   前記交流電源の一端から流れ出す電流は、前記第１トランジスタがオンの場合、前記コイル、前記第１トランジスタ、前記第１ダイオードを介して前記交流電源の他端に流れ込み、前記第１トランジスタがオフの場合、前記コイル、前記第３ダイオード、前記第１コンデンサを介して前記交流電源の他端に流れ込み、
   前記交流電源の他端から流れ出す電流は、前記第２トランジスタがオンの場合、前記第２トランジスタ、前記第２ダイオード、前記コイルを介して前記交流電源の一端に流れ込み、前記第２トランジスタがオフの場合、前記第２コンデンサ、前記第４ダイオード、前記コイルを介して前記交流電源の一端に流れ込む、
   ことを特徴とする電圧発生回路。
2. 前記第１トランジスタと前記第２トランジスタは、
   前記第１トランジスタと前記第２トランジスタのそれぞれを流れる電流の大きさに基づいて、オン及びオフが制御される、
   ことを特徴とする請求項１に記載の電圧発生回路。
3. 前記第１トランジスタ及び前記第１ダイオードと直列接続され、前記第１トランジスタがオンの場合の前記交流電源の一端から流れ出す電流を検出する第１抵抗と、
   前記第２トランジスタ及び前記第２ダイオードと直列接続され、前記第２トランジスタがオンの場合の前記交流電源の他端から流れ出す電流を検出する第２抵抗と、を備え、
   前記第１トランジスタと前記第２トランジスタは、
   前記第１抵抗及び前記第２抵抗にて検出される電流の大きさに基づいて、オン及びオフが制御される、
   ことを特徴とする請求項２に記載の電圧発生回路。
4. 前記第１トランジスタ及び前記第１ダイオードと、前記第２トランジスタ及び前記第２ダイオードと、共通に直列接続され、
   前記第１トランジスタがオンの場合の前記交流電源の一端から流れ出す電流と、前記第２トランジスタがオンの場合の前記交流電源の他端から流れ出す電流と、を検出する抵抗を備え、
   前記第１トランジスタと前記第２トランジスタは、
   前記抵抗にて検出される電流の大きさに基づいて、オン及びオフが制御される、
   ことを特徴とする請求項２に記載の電圧発生回路。
5. 前記第１トランジスタと前記第２トランジスタは、
   共通の信号線を介して送信される、前記電流の大きさに基づく制御信号によって、オン及びオフが制御される、
   ことを特徴とする請求項２乃至請求項４の何れかに記載の電圧発生回路。

Images