JP4290085B2

JP4290085B2 - 電源回路

Info

Publication number: JP4290085B2
Application number: JP2004203776A
Authority: JP
Inventors: 幸雄 ▲高▼橋
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2004-07-09
Filing date: 2004-07-09
Publication date: 2009-07-01
Anticipated expiration: 2024-07-09
Also published as: CN100495887C; US20060007716A1; US7257010B2; KR20060049868A; KR100682010B1; CN1719710A; JP2006025579A

Description

本発明は、電源回路に関する。

各種電子機器の電源回路として、整流回路（例えばダイオードブリッジ回路）と平滑回路（例えばコンデンサ）を有し、交流電圧を直流電圧に変換する電源回路が知られている。しかし、このような電源回路は、正弦波の交流電圧が印加された場合、正弦波のピーク付近のみで電源回路に電流が流れるため、力率が悪い。また、正弦波の交流電圧を加えても、正弦波に比例しない電流が流れる場合、高調波が発生し周辺機器に悪影響を及ぼす場合もある。

そこで、ダイオードと並列にスイッチング素子を接続し、スイッチング素子を適宜のタイミングでスイッチングさせ、電源回路に流れる電流を交流電圧の正弦波と相似形にすることで、力率改善、高調波抑制および直流電圧調整を行う電源回路が提案されている。（例えば、特許文献１参照）。

図８は、従来の電源回路の構成を示すブロック図である。従来の電源回路は、ダイオードブリッジ回路を構成する４つのダイオードＤ１１、Ｄ１２、Ｄ１３、Ｄ１４と、ダイオードＤ１１、Ｄ１２のアノードの接続点とＮ側電極の間に接続され、ダイオードＤ１１、Ｄ１２に流れる電流を検出する抵抗Ｒ１１と、ダイオードＤ１１および抵抗Ｒ１１と並列に接続されるスイッチング素子１１４と、ダイオードＤ１２および抵抗Ｒ１１と並列に接続されるスイッチング素子１１６と、を備えている。なお、スイッチング素子１１４およびスイッチング素子１１６は、例えばバイポーラトランジスタである。

ダイオードＤ１１、Ｄ１３の接続点には交流電源１１０で発生する交流電圧がリアクトル１１２を介して印加される。また、ダイオードＤ１２、Ｄ１４の接続点には交流電源１１０で発生する交流電圧が直接印加される。

以下、交流電源１１０からダイオードＤ１１、Ｄ１３の接続点への交流電圧入力ラインをＲラインとし、交流電源１１０からダイオードＤ１２、Ｄ１４の接続点への交流電圧入力ラインをＳラインとする。

交流電源１１０から入力される交流電圧は、ダイオードブリッジ回路Ｄ１１〜Ｄ１４で全波整流された後、出力となる正側の電極（以下、Ｐ側電極とする）と負側の電極（以下、Ｎ側電極とする）の間に接続された、コンデンサ１２２によって平滑化される。

なお、スイッチング素子１１４、１１６がスイッチングするタイミングは、抵抗Ｒ１１に流れる電流に基づいて、不図示の制御回路によって制御される。

図９は、従来の電源回路において交流電圧が正の場合の電流の流れを説明するための図である。交流電圧が正の場合には、スイッチング素子１１４がスイッチングし、そのオン、オフによって電流経路が切り替わる。

≪スイッチング素子１１４がオンの場合≫
Ｒラインの交流電圧がＳラインに対して正で、スイッチング素子１１４がオンの場合には、図９の一点鎖線で示す経路、すなわち、Ｒライン（リアクトル１１２）→スイッチング素子１１４→抵抗Ｒ１１→ダイオードＤ１２→Ｓラインの経路の電流が流れる。この期間にリアクトル１１２にエネルギーが蓄えられる。

≪スイッチング素子１１４がオフの場合≫
Ｒラインの交流電圧がＳラインに対して正で、スイッチング素子１１４がオフとなった場合、リアクトル１１２は、スイッチング素子１１４がオンの場合の電流方向と同じ方向に電流を流そうとする。従って図９の破線で示す経路、すなわち、Ｒライン（リアクトル１１２）→ダイオードＤ１３→コンデンサ１２２→抵抗Ｒ１１→ダイオードＤ１２→Ｓラインの経路の電流が流れる。この期間に、リアクトル１１２に蓄えられていたエネルギーがコンデンサ１２２に出力される。そして、コンデンサ１２２が充電され、Ｐ側電極とＮ側電極の間に発生する直流電圧（以下、直流出力電圧とする）が昇圧される。

また、図１０は、従来の電源回路において交流電圧が負の場合の電流の流れを説明するための図である。Ｒラインの交流電圧がＳラインに対して負の場合には、スイッチング素子１１６がスイッチングし、そのオン、オフによって電流経路が切り替わる。

≪スイッチング素子１１６がオンの場合≫
Ｒラインの交流電圧がＳラインに対して負で、スイッチング素子１１６がオンとなる場合には、図１０の一点鎖線で示す経路、すなわち、Ｓライン→スイッチング素子１１６→抵抗Ｒ１１→ダイオードＤ１１→Ｒライン（リアクトル１１２）の経路の電流が流れる。この期間にリアクトル１１２にエネルギーが蓄えられる。

≪スイッチング素子１１６がオフの場合≫
Ｒラインの交流電圧がＳラインに対して負で、スイッチング素子１１６がオフとなった場合、リアクトル１１２は、スイッチング素子１１６がオンの場合の電流方向と同じ方向に電流を流そうとする。従って図１０の破線で示す経路、すなわち、Ｓライン→ダイオードＤ１４→コンデンサ１２２→抵抗Ｒ１１→ダイオードＤ１１→Ｒライン（リアクトル１１２）の経路の電流が流れる。この期間に、リアクトル１１２に蓄えられていたエネルギーがコンデンサ１２２に出力される。そして、コンデンサ１２２が充電され、直流出力電圧が昇圧される。

このスイッチング素子１１４またはスイッチング素子１１６のスイッチング動作のタイミングは、ダイオードＤ１１およびダイオードＤ１２と直列に接続された抵抗Ｒ１１に流れる電流に基づいて制御されていた。そして、そのスイッチング動作が繰り返し行われることによって、直流出力電圧が昇圧され、さらに電源回路に流れる電流が交流電圧の正弦波と相似形になるように調整された。
特開２００１−２８６１４９号公報

従来の電源回路では、ダイオードＤ１１と抵抗Ｒ１１が直列に接続され、それと並列にスイッチング素子１１４が接続されている。また、ダイオードＤ１２と抵抗Ｒ１１が直列に接続され、それと並列にスイッチング素子１１６が接続されている。
そのため、図９、１０で示したように交流電圧の正負、およびスイッチング素子１１４、１１６のオン、オフに関わらず、抵抗Ｒ１１にはダイオードＤ１１またはダイオードＤ１２に流れる電流が常に流れることとなる。

従って、このような従来の電源回路は、ダイオードＤ１１またはダイオードＤ１２に流れる電流が常に抵抗Ｒ１１にも流れることによる電力の損失があり、効率が悪化するという問題点があった。また、交流入力電圧投入時に、出力となるコンデンサ１２２を充電するために流れる突入電流も流れるために、電力容量を大きくしなければならないという問題点もあった。

本発明は、スイッチング素子がオンとなる期間にのみ、電流検出用の抵抗に流れる電流に基づいて、スイッチング素子のスイッチングのタイミングを制御することで電流検出素子による電力の損失を減らし、効率を改善することができる電源回路を提供することを目的とする。

本発明に係る主たる発明では、４つの整流素子が接続され、正側の出力端子と負側の出力端子の間に整流後の電圧を発生するブリッジ回路と、電流検出を行う電流検出素子と、前記電流検出素子と直列に接続され、かつ前記電流検出素子とともに、前記負側の出力端子と接続された前記ブリッジ回路の一方の前記整流素子と並列に接続される第１のスイッチング素子と、前記電流検出素子と直列に接続され、かつ前記電流検出素子とともに、前記負側の出力端子と接続された前記ブリッジ回路の他方の前記整流素子と並列に接続される第２のスイッチング素子と、前記整流後の電圧を平滑すべく前記正側の出力端子と前記負側の出力端子との間に接続されたコンデンサの電圧が目標電圧に応じたレベルとなるよう、前記コンデンサの電圧を分割した分割電圧と前記目標電圧との誤差と、前記電流検出素子の検出結果とに応じた制御信号に基づいて、前記第１のスイッチング素子及び前記第２のスイッチング素子を同時にオンオフする駆動回路と、を備え、前記第１のスイッチング素子及び前記第２のスイッチング素子の夫々は、逆バイアスによるブレークダウンを生じるトランジスタであり、前記ブレークダウンを生じる電圧は、前記電流検出素子による降下電圧と前記一方の前記整流素子の順方向降下電圧との和より大きいと共に前記電流検出素子による降下電圧と前記他方の前記整流素子の順方向降下電圧との和より大きいこと、を特徴とする電源回路。

本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。

本発明によれば、ブリッジ回路の整流素子と並列に接続された第１のスイッチング素子または第２のスイッチング素子がオンする期間のみ電流検出素子に電流が流れ、その電流検出素子の検出結果に基づいてスイッチングのタイミングを制御するので電流検出素子による電力の損失を減らし、効率を改善することができる。

＝＝＝全体構成＝＝＝
図１は、本発明の電源回路の構成の一例を示すブロック図である。この電源回路は、交流電圧を全波整流するためのダイオードブリッジ回路を構成する４つのダイオードＤ１、Ｄ２、Ｄ３およびＤ４と、電流検出用の抵抗Ｒ１（『電流検出素子』）と、スイッチング素子１４、１６と、駆動回路４６、４８とを備えている。なお、図１の破線で囲まれた内部は、例えば絶縁金属基板上に集積化されている。そして、同図に示すようにＡＣ１端子、ＡＣ２端子、ＶＣＣ端子、ＶＩＮ１端子、ＶＩＮ２端子、ＧＮＤ端子、ＶＢ端子（『正側の出力端子』）、ＲＳ端子、ＰＧ端子（『負側の出力端子』）の各端子が設けられている。

ＶＢ端子から出力されるラインは、直流電圧が発生する正側の電極（以下、Ｐ側電極とする）となる。また、ＰＧ端子から出力されるラインは、直流電圧が発生する負側の電極（以下、Ｎ側電極とする）となる。
ダイオードＤ１は、ＡＣ１端子とＰＧ端子との間に接続される。
ダイオードＤ２は、ＡＣ２端子とＰＧ端子との間に接続される。
ダイオードＤ３は、ＡＣ１端子とＶＢ端子との間に接続される。
ダイオードＤ４は、ＡＣ２端子とＶＢ端子との間に接続される。

また、ＡＣ１端子には、交流電源１０からの交流電圧がリアクトル１２を介して印加され、ＡＣ２端子には、交流電源１０からの交流電圧が直接印加される。以下、このＡＣ１端子側の交流入力ラインをＲラインとし、ＡＣ２端子側の交流入力ラインをＳラインとする。
なお、リアクトル１２は、例えばトロイダルコイル等のコイルである。

交流電源１０によって印加される交流電圧は、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４によって全波整流された後、Ｐ側電極とＮ側電極の間に接続されたコンデンサ２２で平滑化される。なお、リアクトル１２は、Ｓライン側に設けてもよい。その場合、ＡＣ２端子には、交流電源１０からの交流電圧がリアクトル１２を介して印加され、ＡＣ１端子には、交流電源１０からの交流電圧が直接印加される。

スイッチング素子１４は、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等のトランジスタであり、抵抗Ｒ１と直列接続され、かつ抵抗Ｒ１とともにダイオードＤ１と並列に接続されている。なお、スイッチング素子１４とダイオードＤ１は逆極性の（逆向きの電流が流れる）方向に接続される。

スイッチング素子１６は、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等のトランジスタであり、抵抗Ｒ１と直列接続され、かつ抵抗Ｒ１とともにダイオードＤ２と並列に接続されている。なお、スイッチング素子１６とダイオードＤ２は逆極性の（逆向きの電流が流れる）方向に接続される。

なお、スイッチング素子１４、１６には、バイポーラトランジスタ、またはＭＯＳＦＥＴを使用してもよい。

抵抗Ｒ１は、例えば１０ｍΩ〜１００ｍΩ程度の極小抵抗の電流検出用シャント抵抗であり、スイッチング素子１４またはスイッチング素子１６の何れかがオンした期間に、ダイオードＤ１またはダイオードＤ２に流れる電流を検出する。

駆動回路４６は、ＶＣＣ端子から印加される電圧ＶＣＣによって、ＶＩＮ１端子からの入力をスイッチング素子１４が駆動できる振幅に増幅して出力する。

駆動回路４８は、ＶＣＣ端子から印加される電圧ＶＣＣによって、ＶＩＮ２端子からの入力をスイッチング素子１６が駆動できる振幅に増幅して出力する。
スイッチング素子１４またはスイッチング素子１６をオン／オフするタイミングは、制御回路によって制御される。なお、制御回路は、例えば同図に示す電圧モニタ回路３０、出力電圧調整回路３２、出力電圧誤差増幅回路３４、掛算回路３６、電流誤差増幅回路３８、三角波発生回路４０、比較回路４２およびＰＷＭ制御回路４４から構成される。

電圧モニタ回路３０は、交流電源１０の交流電圧を入力し、この交流電圧を全波整流した正弦波基準波形信号を出力する。

出力電圧調整回路３２は、例えば不図示の抵抗でＰ側電極とＮ側電極間の電圧を抵抗分割し、得られた電圧を出力する。なお、この抵抗値を変えることで所定の比率に調整された直流電圧を出力することができる。

出力電圧誤差増幅回路３４は、出力電圧調整回路３２の出力電圧と所定の目標電圧との差分を増幅した出力電圧誤差分信号を出力する。

掛算回路３６は、電圧モニタ回路３０からの正弦波基準波形信号、および出力電圧誤差増幅回路３４からの出力電圧誤差分信号を入力し、これらを乗算した出力電圧誤差増幅信号を出力する。ここで、出力電圧誤差増幅信号は、その正弦波の振れ幅が出力電圧誤差分信号に対応したものとなる。

電流誤差増幅回路３８は、抵抗Ｒ１に流れる電流から電圧換算されて検出された実電流信号、および掛算回路３６からの出力電圧誤差増幅信号を入力し、これらを比較し、その誤差分を増幅した電流誤差増幅信号を出力する。

三角波発生回路４０は、所定の振幅レベルと所定の周期をもつ三角波を発生する。

比較回路４２は、三角波発生回路４０からの三角波、および電流誤差増幅回路３８からの電流誤差増幅信号を入力し、これらを比較して、例えばキャリア周波数２０ｋＨｚのＰＷＭ駆動信号を出力する。

ＰＷＭ制御回路４４は、比較回路４２からのＰＷＭ駆動信号を入力し、交流電圧が正の期間にはスイッチング素子１４をスイッチングする信号としてＶＩＮ１端子に出力し、交流電圧が負の期間にはスイッチング素子１６をスイッチングする信号としてＶＩＮ２端子に出力する。

なお、電圧制御回路３０、出力電圧調整回路３２、出力電圧誤差増幅回路３４、掛算回路３６、電流誤差増幅回路３８、三角波発生回路４０、比較回路４２およびＰＷＭ制御回路４４から構成される制御回路も集積化してもよい。図５は、交流電源１０、リアクトル１２、コンデンサ２２以外の部分を集積化した場合を示すブロック図である（端子は不図示）。この場合、図５の破線で囲まれた部分が集積化され、例えば図１に示すように制御回路を、集積回路の周辺回路として設けるディスクリートとする場合に比べてチップ面積を小さくすることができる。

＝＝＝制御回路の動作＝＝＝
次に、制御回路の動作について図面を使用して説明する。図２は、制御回路の動作を説明するための図である。

まず、出力電圧誤差増幅回路３４において、出力電圧調整回路３２の出力電圧と所定の電圧との差分を増幅した電圧誤差分信号が生成され、さらに電圧モニタ回路３０において、交流電源１０における交流電圧を全波整流した正弦波基準波形信号が生成される。この電圧誤差分信号と正弦波基準波形信号は、掛算回路３６で掛け合わされ、正弦波の振れ幅が電圧誤差分信号に対応した出力電圧誤差増幅信号が生成される。

この出力電圧誤差増幅信号は、電流誤差増幅回路３８で、抵抗Ｒ１に流れる電流が電圧換算された実電流信号と比較され、これらの誤差分を増幅した電流誤差増幅信号が生成される。なお、図２に示している実電流信号は、スイッチング素子１４またはスイッチング素子１６がオンとなった期間の抵抗Ｒ１のピーク電圧を線でつないだものである。したがって、この実電流信号の各周期の間にスイッチング素子１４またはスイッチング素子１６が数回スイッチングを行っている。

電流誤差増幅信号は、三角波発生回路４０から出力される三角波と比較回路４２で比較され、ＰＷＭ駆動信号が生成される。

ＰＷＭ駆動信号は、ＰＷＭ制御回路４４に入力される。そして、ＰＷＭ駆動信号は、交流電圧が正の期間にＶＩＮ１端子に出力され、交流電圧が負の期間にＶＩＮ２端子に出力される。

なお、このＰＷＭ駆動信号は、スイッチング素子１４、１６を同期させてスイッチングする信号であっても良いし、スイッチング素子１４またはスイッチング素子１６の一方がスイッチングをしている期間、スイッチング素子１４またはスイッチング素子１６の他方がオフすることを周期的に繰り返す信号であってもよい。

＝＝＝電源回路の動作＝＝＝
続いて、本発明の電源回路の動作について図面を使用して説明する。図３は、交流電源１０の交流電圧が、Ｓラインに対してＲラインが正となる場合の電源回路の動作について説明するための図である。

≪スイッチング素子１４がオンの場合≫
Ｒラインの交流電圧がＳラインに対して正で、スイッチング素子１４がオンとなる場合には、図３の一点鎖線で示す経路、すなわち、Ｒライン（リアクトル１２）→ＡＣ１端子→スイッチング素子１４→抵抗Ｒ１→ダイオードＤ２→ＡＣ２端子→Ｓラインの経路の電流が流れる。この期間にリアクトル１２にエネルギーが蓄えられる。

≪スイッチング素子１４がオフの場合≫
Ｒラインの交流電圧がＳラインに対して正で、スイッチング素子１４がオフとなった場合、リアクトル１２は、スイッチング素子１４がオンの場合と同じ方向に電流を流そうとする。従って図３の破線で示す経路、すなわち、Ｒライン（リアクトル１２）→ＡＣ１端子→ダイオードＤ３→ＶＢ端子→コンデンサ２２→ＰＧ端子→ダイオードＤ２→ＡＣ２端子→Ｓラインの経路の電流が流れ、コンデンサ２２が充電される。

この期間に、リアクトル１１２に蓄えられていたエネルギーがコンデンサ２２に出力され、Ｐ側電極とＮ側電極の間に発生する直流電圧（以下、直流出力電圧とする）が昇圧される。

次に、図４は、交流電源１０の交流電圧が、Ｓラインに対してＲラインが負となる場合の電源回路の動作について説明するための図である。

≪スイッチング素子１６がオンの場合≫
Ｒラインの交流電圧がＳラインに対して負で、スイッチング素子１６がオンとなる場合には、図４の一点鎖線で示す経路、すなわち、Ｓライン→ＡＣ２端子→スイッチング素子１６→抵抗Ｒ１→ダイオードＤ１→ＡＣ１端子→Ｒライン（リアクトル１２）の経路の電流が流れる。この期間にリアクトル１２にエネルギーが蓄えられる。

≪スイッチング素子１６がオフの場合≫
Ｒラインの交流電圧がＳラインに対して負で、スイッチング素子１６がオフとなった場合、リアクトル１２は、スイッチング素子１６がオンの場合と同じ方向に電流を流そうとする。従って図４の破線で示す経路、すなわち、Ｓライン→ＡＣ２端子→ダイオードＤ４→ＶＢ端子→コンデンサ２２→ＰＧ端子→ダイオードＤ１→ＡＣ１端子→Ｒライン（リアクトル１２）の経路の電流が流れ、コンデンサ２２が充電される。

この期間に、リアクトル１２に蓄えられていたエネルギーがコンデンサ２２に出力され直流出力電圧が昇圧される。

以上説明したように、本発明では、スイッチング素子１４またはスイッチング素子１６の何れかがオンした場合のみ抵抗Ｒ１に電流が流れる構成となっている。そして、抵抗Ｒ１に流れる電流に基づいてスイッチング素子１４またはスイッチング素子１６のスイッチングのタイミングを制御することで、電源回路に流れる電流を交流電圧の正弦波と相似形にすることができ、力率を改善できる。

＝＝＝その他の実施の形態＝＝＝
図６は、本発明にかかる第２の実施の形態の電源回路を説明するためのブロック図である。この第２の実施の形態は、スイッチング素子１４とスイッチング素子１６が相補的にスイッチングをするのではなく、同時にスイッチングするようにしたものである。なお、基本的な構成は図１と同様であるので、図１と同一の部分については同一の符号を付してその説明を省略し、ここでは異なる部分についてのみ説明する。

同図に示す電源回路は、比較回路４２から出力されるＰＷＭ駆動信号を入力し、スイッチング素子１４およびスイッチング素子１６をスイッチングする信号を所定のタイミング、例えば交流電圧の極性の変化時にＶＩＮ端子に出力するＰＷＭ制御回路６４と、ＶＣＣ端子から印加される電圧ＶＣＣによって、ＶＩＮ端子からの入力をスイッチング素子１４およびスイッチング素子１６が駆動できる振幅に増幅して出力する駆動回路６０とを備えている。

ＰＷＭ制御回路６４に入力されたＰＷＭ駆動信号は、スイッチング素子１４およびスイッチング素子１６をスイッチングする信号として、ＶＩＮ端子を介して駆動回路６０に出力される。そして、駆動回路６０の出力によってスイッチング素子１４およびスイッチング素子１６は同時にオンまたは同時にオフする。

ここで、スイッチング素子１４およびスイッチング素子１６を同時にオンした場合、例えば図３において、抵抗Ｒ１による降下電圧とダイオードＤ２の順方向降下電圧の加算値より、スイッチング素子１６の逆バイアスによるブレークダウン電圧の方が大きければ、一点鎖線で示す経路と同一の経路で電流が流れる。

また、図４において、抵抗Ｒ１による降下電圧とダイオードＤ１の順方向降下電圧の加算値より、スイッチング素子１４の逆バイアスによるブレークダウン電圧の方が大きければ、電流の経路は、一点鎖線で示す経路と同一の経路で電流が流れる。

従って、スイッチング素子１４、１６に逆バイアスブレークダウン電圧が所定値以上のものを使用することで、スイッチング素子１４およびスイッチング素子１６を同時にオン／オフしても問題は発生しない。

このように、本発明の第２の実施の形態ではスイッチング素子１４およびスイッチング素子１６のスイッチングを同時に行う。スイッチング素子１４およびスイッチング素子１６を同時にスイッチングすることで、交流電源１０で発生する交流電圧の極性によってスイッチング素子１４、１６のスイッチングを切り替える必要が無くなり、回路構成および制御方法を簡単にすることができる。なお、ＰＷＭ制御回路６４を設けず、ＰＷＭ駆動信号をそのまま駆動回路６０に入力するようにしてもよい。

図７は、本発明にかかる第３の実施の形態の電源回路を説明するためのブロック図である。なお、基本的な構成は第２の実施の形態の図６と同様であるので、図６と同一の部分については同一の符号を付してその説明を省略し、ここでは異なる部分についてのみ説明する。この第３の実施の形態では、Ｒラインの交流電圧がリアクトル１２ａを介してＡＣ１端子に印加されるとともに、Ｓラインの交流電圧がリアクトル１２ｂを介してＡＣ２端子に印加される。

この構成において、第３の実施の形態の動作について説明する。
交流電圧が正の場合、スイッチング素子１４がオンの期間に、図３で示す一点鎖線と同じ経路の電流が流れ、リアクトル１２ａおよびリアクトル１２ｂにエネルギーが蓄えられる。一方、スイッチング素子１４がオフの期間は、図３で示す破線と同じ経路の電流が流れ、リアクトル１２ａおよびリアクトル１２ｂに蓄えられたエネルギーがコンデンサ２２側に出力される。

また、交流電圧が負の場合、スイッチング素子１６がオンの期間に、図４で示す一点鎖線と同じ経路の電流が流れ、リアクトル１２ａおよびリアクトル１２ｂにエネルギーが蓄えられる。一方、スイッチング素子１６がオフの期間は、図４で示す破線と同じ経路の電流が流れ、リアクトル１２ａおよびリアクトル１２ｂに蓄えられたエネルギーがコンデンサ２２側に出力される。

以上の動作が繰り返され、電源回路に流れる電流が交流電圧の正弦波と相似形になるように調整される。なお、その他の動作については第２の実施の形態と同じである。

ＲラインおよびＳラインにそれぞれリアクトル１２ａおよびリアクトル１２ｂを設けることでコモンモードチョークコイルの役割もするので、リアクトル１２が一方の交流入力ラインに設けられる場合に比べ、ノイズの低減率が大きくなり、ノイズフィルタを小型化できる。

以上、説明したように、本発明の電源回路は、スイッチング素子１４またはスイッチング素子１６がオンした期間のみ、抵抗Ｒ１に電流が流れ、その電流の検出結果に基づいてスイッチングのオン時間を制御するので、抵抗Ｒ１の消費電力を減らすことができ、効率を改善することが出来る。また、スイッチング素子１４またはスイッチング素子１６に流れる電流を直接制御しているので、スイッチング素子１４またはスイッチング素子１６が過大電流によって破壊するのを防止できる。また、抵抗Ｒ１によってスイッチング素子１４またはスイッチング素子１６のオン電流のみを検出しているので、スイッチング素子１４またはスイッチング素子１６を過大電流から保護するための電流保護レベルを独立して的確に設定することができる。さらに、従来の電源回路では、ダイオードＤ１１またはダイオードＤ１２に流れる電流も検出するので、電流保護レベルを交流入力電流のピーク以下に設定できないが、本発明の電源回路ではスイッチング素子１４またはスイッチング素子１６に流れる電流のみを検出するので、電流保護レベルを交流入力電流のピーク以下に設定することができる。よって、スイッチング素子１４、１６には許容電流の小さいものを使用することができ、小型で安価に回路を構成することができる。

また、交流入力電力の極性によりスイッチング素子１４とスイッチング素子１６は、半サイクル毎にスイッチング制御期間とオフ期間を持ちながら、電源回路に流れる電流を交流電圧の正弦波と相似形にすることができ、高調波の抑制および力率を改善することができる。さらに、スイッチング素子１４とスイッチング素子１６を同時にスイッチングすると、入力の極性を判別する必要が無く、回路構成および制御方法を簡単にすることができる。

また、ＲラインまたはＳラインの一方にリアクトル１２を設け、スイッチング素子１４またはスイッチング素子１６をスイッチングすることによって、直流出力電圧を昇圧することができる。さらに、ＲラインおよびＳラインの両方に、それぞれリアクトル１２ａ、１２ｂを設けると、コモンモードチョークコイルの役割もするので、ノイズフィルタを小型化できる。

さらに、電流を検出する回路に抵抗Ｒ１を用いることによって、小型で安価に電流検出を行うことが出来る。また、スイッチング素子１４またはスイッチング素子１６がオンしたときのみ抵抗Ｒ１に電流が流れる接続とすることで、電力の消費を小さくできる。

本発明では、スイッチング素子１４またはスイッチング素子１６がオンしたときのみに電流検出を行うので、交流入力電圧投入時にコンデンサ２２を充電するために流れる突入電流を考慮する必要がなく、電流を検出する素子に電力容量の小さい抵抗Ｒ１を用いることが出来、小型で安価に電流検出を行うことが出来る。

また、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、スイッチング素子１４、１６および抵抗Ｒ１を絶縁金属基板に集積化すると、電磁両立性ノイズ（ＥＭＣノイズ）を抑制することができる。さらに、制御回路を構成する電圧制御回路３０、出力電圧調整回路３２、出力電圧誤差増幅回路３４、掛算回路３６、電流誤差増幅回路３８、三角波発生回路４０、比較回路４２およびＰＷＭ制御回路４４も同一チップ上に集積化することが可能である。その場合、制御回路をディスクリートとする場合に比べ、チップ面積を小さくすることができる。

以上、本実施の形態について、その実施の形態に基づき具体的に説明したが、これに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

本発明の電源回路の構成の一例を示すブロック図である。制御回路の動作を説明するための図である。交流電圧が正の場合の電源回路の動作について説明するための図である。交流電圧が負の場合の電源回路の動作について説明するための図である。交流電源、リアクトル、コンデンサ以外の部分を集積化した場合を示すブロック図である。第２の実施の形態の電源回路を説明するためのブロック図である。第３の実施の形態の電源回路を説明するためのブロック図である。従来の電源回路の構成の一例を示すブロック図である。従来の電源回路で交流電圧が正の場合の動作について説明するための図である。従来の電源回路で交流電圧が負の場合の動作について説明するための図である。

符号の説明

１０交流電源
１２リアクトル
１４、１６スイッチング素子
２２コンデンサ
３０電圧モニタ回路
３２出力電圧調整回路
３４出力電圧誤差増幅回路
３６掛算回路
３８電流誤差増幅回路
４０三角波発生回路
４２比較回路
４４ＰＷＭ制御回路
４６、４８駆動回路

Claims

４つの整流素子が接続され、正側の出力端子と負側の出力端子の間に整流後の電圧を発生するブリッジ回路と、
電流検出を行う電流検出素子と、
前記電流検出素子と直列に接続され、かつ前記電流検出素子とともに、前記負側の出力端子と接続された前記ブリッジ回路の一方の前記整流素子と並列に接続される第１のスイッチング素子と、
前記電流検出素子と直列に接続され、かつ前記電流検出素子とともに、前記負側の出力端子と接続された前記ブリッジ回路の他方の前記整流素子と並列に接続される第２のスイッチング素子と、
前記整流後の電圧を平滑すべく前記正側の出力端子と前記負側の出力端子との間に接続されたコンデンサの電圧が目標電圧に応じたレベルとなるよう、前記コンデンサの電圧を分割した分割電圧と前記目標電圧との誤差と、前記電流検出素子の検出結果とに応じた制御信号に基づいて、前記第１のスイッチング素子及び前記第２のスイッチング素子を同時にオンオフする駆動回路と、
を備え、
前記第１のスイッチング素子及び前記第２のスイッチング素子の夫々は、逆バイアスによるブレークダウンを生じるトランジスタであり、
前記ブレークダウンを生じる電圧は、前記電流検出素子による降下電圧と前記一方の前記整流素子の順方向降下電圧との和より大きいと共に前記電流検出素子による降下電圧と前記他方の前記整流素子の順方向降下電圧との和より大きいこと、
を特徴とする電源回路。
前記ブリッジ回路の前記一方の前記整流素子及び前記他方の前記整流素子の夫々は、前記負側の出力端子にアノードが接続されたダイオードであり、
前記電流検出素子は、前記トランジスタがオンされた場合に、前記トランジスタから出力される電流に応じた電圧を両端に生じる抵抗素子であること、
を特徴とする請求項１に記載の電源回路。
前記ブリッジ回路の一方の交流側入力ラインには、リアクトルを介した交流電圧が印加されること、を特徴とする請求項１または請求項２に記載の電源回路。
前記分割電圧と前記目標電圧との前記誤差を増幅する誤差増幅回路と、
前記誤差増幅回路からの出力と、前記電流検出素子の前記検出結果とに基づいて、前記第１のスイッチング素子及び前記第２のスイッチング素子をオンオフするための前記制御信号を出力する制御回路と、
を更に備え、
前記駆動回路は、
前記制御信号に基づいて、前記分割電圧と前記目標電圧とが一致するよう、前記第１のスイッチング素子及び前記第２のスイッチング素子を同時にオンオフすること、
を特徴とする請求項１乃至３の何れか一項に記載の電源回路。
絶縁金属基板に集積化してなることを特徴とする請求項１乃至４の何れか一項に記載の電源回路。