JP2014103772A - 電源装置 - Google Patents

Abstract

【課題】低廉かつ簡易な回路構成によりリアクトル電流がゼロとなる時点を検出することが可能な力率改善回路を備えた電源装置を提供する。
【解決手段】電源装置１０は、第１の整流素子Ｄ１と第１のスイッチング素子Ｑ１からなる第１の直列回路と、第２の整流素子Ｄ２と第２のスイッチング素子Ｑ２からなる第２の直列回路と、交流電源Ｖａｃの両端側にそれぞれ接続される第１及び第２のリアクトルＬ１Ｌ１、Ｌ２と、一端が第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２の接続点に接続され、他端がグランドに接続された抵抗素子Ｒ１からなる電流検出部Ｒ１と、第１及び第２のスイッチング素子Ｑ１、Ｑ２のスイッチング動作を制御する駆動制御回路３とを備えており、駆動制御回路３は、電流検出部Ｒ１から出力される電流検出信号に基づいて、第１及び第２のスイッチング素子Ｑ１、Ｑ２を制御して、所望の直流電圧を負荷回路３に供給する。
【選択図】図１

Description

本発明は、臨界モードで動作するブリッジレス力率改善回路を備えた電源装置に関する。

従来、負荷に対して電力を供給するために、入力交流電源の交流電圧を整流後、所望の交流または直流電圧に変換して負荷に供給する電源装置が広く用いられている。このような電源装置には、その力率を改善し、また、装置から発生するＥＭＩノイズを低減するために、力率改善回路を設けることが要求される。そのため、電源装置の一般的な構成では、その入力段に、ダイオードブリッジからなる整流回路と、昇圧コンバータ回路からなる力率改善回路が実装される。

近年、電源装置において、昇圧動作による力率改善機能と整流機能を兼備することにより前段のダイオードブリッジを不要とした、所謂ブリッジレス力率改善回路も提案されている（例えば、特許文献１参照）。この力率改善回路は、電源装置の入力段を簡易な回路により構成し、かつ、ダイオードの導通損失を低減することが可能な点で、整流回路と力率改善回路とを個別に設けた構成よりも有利なものである。

特開２００９−１７７９３５号公報

一般に、力率改善回路の動作モードとして、臨界モードがある。臨界モードでは、主スイッチング素子のオフ期間中にリアクトル電流がゼロとなる時点を検出し、その検出の直後に主スイッチング素子がオンとなるように、主スイッチング素子のオン・オフが制御される。したがって、力率改善回路を臨界モードで動作させるためには、リアクトル電流がゼロとなる時点を検出する必要があり、そのための電流検出技術として、従来、カレントトランス等が用いられている。

しかしながら、例えばカレントトランスを用いた電流検出技術は、一般に、必要な検出精度を確保するためにリセット回路等の追加の回路が必要となり、回路構成及びその制御が複雑化するという問題がある。また、特許文献１に記載の力率改善回路のように、リアクトル電流の経路に電流検出用の抵抗を接続することも一般的な電流検出技術の一つであるが、この場合には、抵抗における発熱や電力損失によって、力率改善回路、ひいては電源装置の小型化及び高効率化の障害となるおそれがある。

本発明は、上記課題に鑑みてなされたものであり、低廉かつ簡易な回路構成によりリアクトル電流がゼロとなる時点を検出することが可能な力率改善回路を備えた電源装置を提供することを目的とする。

以下の発明の態様は、本発明の構成を例示するものであり、本発明の多様な構成の理解を容易にするために、項別けして説明するものである。各項は、本発明の技術的範囲を限定するものではなく、発明を実施するための最良の形態を参酌しつつ、各項の構成要素の一部を置換し、削除し、又は、さらに他の構成要素を付加したものについても、本願発明の技術的範囲に含まれ得るものである。

（１）第１の整流素子（Ｄ１）と第１のスイッチング素子（Ｑ１）からなる第１の直列回路と、第２の整流素子（Ｄ２）と第２のスイッチング素子（Ｑ２）からなり、前記第１の直列回路に並列接続される第２の直列回路と、一端が前記第１の直列回路と前記第２の直列回路の前記第１及び第２の整流素子（Ｄ１、Ｄ２）同士の接続点に接続され、他端がグランドに接続されるとともに、負荷回路に並列接続される平滑コンデンサ（Ｃ１）と、一端が前記第１の整流素子（Ｄ１）と前記第１のスイッチング素子（Ｑ１）の接続点に接続され、他端が交流電源（Ｖａｃ）の一端に接続される第１のリアクトル（Ｌ１）、及び、一端が前記第２の整流素子（Ｄ２）と前記第２のスイッチング素子（Ｑ２）の接続点に接続され、他端が前記交流電源（Ｖａｃ）の他端に接続される第２のリアクトル（Ｌ２）の少なくともいずれか一方と、を含む力率改善回路と、
前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）のスイッチング動作を制御する制御回路部とを備えており、
前記力率改善回路は、前記第１の直列回路と前記第２の直列回路の前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）同士の接続点と、グランドとの間に流れる電流を検出する電流検出部をさらに含むとともに、前記制御回路部は、前記電流検出部から検出電流に応じて出力される電流検出信号に基づいて、前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）を制御して、所望の直流電圧を前記負荷回路に供給することを特徴とする電源装置（請求項１）。

（２）（１）項に記載の電源装置において、前記電流検出部は、一端が前記第１の直列回路と前記第２の直列回路の前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）同士の接続点に接続され、他端がグランドに接続された抵抗素子（Ｒ１）を含むことを特徴とする電源装置（請求項２）。

（３）（１）または（２）項に記載の電源装置において、前記力率改善回路は、前記第１のリアクトル（Ｌ１）と前記第２のリアクトル（Ｌ２）の両方を含んでおり、前記第１のリアクトル（Ｌ１）と前記交流電源（Ｖａｃ）の接続点と、前記第１のスイッチング素子（Ｑ１）と前記第２のスイッチング素子（Ｑ２）の接続との間に接続される第３の整流素子（Ｄ３）と、前記第２のリアクトル（Ｌ２）と前記交流電源（Ｖａｃ）の接続点と、前記第１のスイッチング素子（Ｑ１）と前記第２のスイッチング素子（Ｑ２）の接続点との間に接続される第４の整流素子（Ｄ４）と、をさらに含むことを特徴とする電源装置（請求項３）。

本発明に係る電源装置は、以上のように構成したため、そのブリッジレス力率改善回路において、低廉かつ簡易な回路構成によりリアクトル電流がゼロとなる時点を検出することが可能となる。

本発明の第１の実施形態における電源装置を示す回路構成図である。 図１に示す電源装置の要部の動作を示す波形図である。 図２のＡ部を拡大して示す波形図である。 本発明の第２の実施形態における電源装置を示す回路構成図である。 図４に示す電源装置の要部の動作を示す波形図である。 図５のＢ部を拡大して示す波形図である。

以下、本発明の実施形態を添付図面に基づいて説明する。
図１は、本発明の第１の実施形態における電源装置１０を示す回路構成図である。電源装置１０は、力率改善回路１を備えており、この力率改善回路１は、交流電源Ｖａｃの交流電圧を整流、昇圧、及び力率改善し、負荷回路２に印加する機能を担うものである。負荷回路２は、典型的には、ＤＣ−ＤＣコンバータ回路またはＤＣ−ＡＣコンバータ回路から構成され、力率改善回路１は、全体としてＡＣ−ＤＣコンバータまたはＡＣ−ＡＣコンバータをなす電源装置１０の入力段を構成する。但し、本発明は、負荷回路２の具体的構成によって限定されるものではなく、任意の適切な回路とすることができる。

力率改善回路１は、第１の整流素子Ｄ１と第１のスイッチング素子Ｑ１からなる第１の直列回路（必要な場合、符号Ｄ１−Ｑ１を付す）と、第２の整流素子Ｄ２と第２のスイッチング素子Ｑ２からなる第２の直列回路（必要な場合、符号Ｄ２−Ｑ２を付す）とを備えている。力率改善回路１では、第１及び第２の整流素子Ｄ１、Ｄ２としてダイオードが用いられ、第１及び第２のスイッチング素子Ｑ１、Ｑ２としてＭＯＳ−ＦＥＴが用いられており、第１の直列回路は、第１の整流素子Ｄ１のアノード端子と第１のスイッチング素子Ｑ１のドレイン端子とを接続してなり、第２の直列回路は、第２の整流素子Ｄ２のアノード端子と第２のスイッチング素子Ｑ２のドレイン端子とを接続してなる。

第１の直列回路と第２の直列回路は、第１及び第２の整流素子Ｄ１、Ｄ２のカソード端子同士を接続し、また、第１及び第２のスイッチング素子Ｑ１、Ｑ２のソース端子同士を接続して、互いに並列に接続されている。さらに、第１、第２の整流素子Ｄ１、Ｄ２のカソード端子同士の接続点には、平滑コンデンサＣ１の一端が接続され、平滑コンデンサＣ１の他端はグランドに接続されており、負荷回路２は、その一端が平滑コンデンサＣ１の一端に接続され、他端はグランドに接続されて、平滑コンデンサＣ１と並列に接続されている。そして、力率改善回路１において、第１及び第２のスイッチング素子Ｑ１、Ｑ２のソース端子同士の接続点には、抵抗素子Ｒ１の一端が接続されており、抵抗素子Ｒ１の他端はグランドに接続されている。

また、力率改善回路１は、第１のリアクトルＬ１と第２のリアクトルＬ２とを備えており、第１のリアクトルＬ１の一端は、第１の整流素子Ｄ１と第１のスイッチング素子Ｑ１の接続点に接続され、他端は、交流電源Ｖａｃの一端に接続される。第２のリアクトルＬ２の一端は、第２の整流素子Ｄ２と第２のスイッチング素子Ｑ２の接続点に接続され、他端は、交流電源Ｖａｃの他端に接続される。

また、力率改善回路１は、それぞれダイオードからなる第３及び第４の整流素子Ｄ３、Ｄ４を備えている。第３の整流素子Ｄ３は、交流電源Ｖａｃと第１のリアクトルＬ１の接続点にそのカソード端子が接続され、第１の直列回路と第２の直列回路の第１及び第２のスイッチング素子Ｑ１、Ｑ２のソース端子側の接続点に、そのアノード端子が接続される。第４の整流素子Ｄ４は、交流電源Ｖａｃと第２のリアクトルＬ２の接続点にそのカソード端子が接続され、第１の直列回路と第２の直列回路の第１及び第２のスイッチング素子Ｑ１、Ｑ２のソース端子側の接続点に、そのアノード端子が接続される。

電源装置１０は、さらに、第１及び第２のスイッチング素子Ｑ１、Ｑ２のスイッチング動作（オン・オフ動作）を制御する駆動制御回路（制御回路部の一例）３を備えており、力率改善回路１は、駆動制御回路３の駆動信号出力端子ＤＯから出力される駆動信号（この場合、ゲート駆動信号）に従って、後述するように第１及び第２のスイッチング素子Ｑ１、Ｑ２をオン・オフ動作させることによって、第１及び第２のスイッチング素子Ｑ１、Ｑ２を共有する整流手段と昇圧手段を備える力率改善回路として機能する。
その際、電源装置１０では、第１及び第２のスイッチング素子Ｑ１、Ｑ２とを、駆動制御回路３の１つの駆動信号出力端子ＤＯから出力される共通のゲート駆動信号により、交流電源Ｖａｃの全周期にわたって、同期させてスイッチング動作させるものである。

ここで、電源装置１０では、抵抗素子Ｒ１が、電流検出部（以下、同様に符号Ｒ１を付す）を構成するものである。そして、電流検出部Ｒ１は、その抵抗素子Ｒ１の、第１及び第２のスイッチング素子Ｑ１、Ｑ２のソース端子同士の接続点に接続された一端が、駆動制御回路３のゼロ電流検出端子ＳＩに接続されており、抵抗素子Ｒ１に流れる電流（言い換えれば、第１及び第２のスイッチング素子Ｑ１、Ｑ２のソース端子同士の接続点と、グランドとの間に流れる電流）に応じて、ゼロ電流検出端子ＳＩに接続された一端側に生じた電圧を、その電流検出信号（以下、ゼロ電流検出電圧ともいう）Ｖｚｄとして、駆動制御回路３に出力するものである。

電源装置１０において、力率改善回路１は、電流検出部Ｒ１により、第１及び第２のスイッチング素子Ｑ１、Ｑ２のソース端子同士の接続点と、グランドとの間に流れる電流を検出することにより、臨界モードでの動作を実現するものであり、以下、図１とともに図２及び図３を参照して、その動作について詳述する。

尚、以下の説明では、交流電源Ｖａｃの両出力端のうち第１のリアクトルＬ１側が高電圧となる半周期を正の半周期（図２（ａ）において符号「＋」で示す）といい、第２のリアクトルＬ２側が高電圧となる半周期を負の半周期（図２（ａ）において符号「−」で示す）という。

ここで、図２（ａ）は、交流電源Ｖａｃの両端間電圧を、その中性点を基準として示した波形である。また、図２（ｂ）は、第１のリアクトルＬ１に流れるリアクトル電流（第１のリアクトル電流）ＩＬ１を、交流電源Ｖａｃ側の一端から、第１の直列回路Ｄ１−Ｑ１との接続点側に流れる方向を正方向として示した波形であり、図２（ｃ）は、第２のリアクトルＬ２に流れるリアクトル電流（第２のリアクトル電流）ＩＬ２を、交流電源Ｖａｃ側の一端から、第２の直列回路Ｄ２−Ｑ２との接続点側に流れる方向を正方向として示した波形である。そして、図２（ｄ）は、ゼロ電流検出電圧Ｖｚｄを、グランド電位を基準として示した波形である。

また、図２（ｄ）に示す波形は、説明の便宜のため、全体が塗り潰された領域として示されており、その領域の上辺及び下辺が、それぞれ第１及び第２のスイッチング素子Ｑ１、Ｑ２のオン・オフ動作の１周期毎の、最大値及び最小値の包絡線を示すものである。また、図２（ｂ）、（ｃ）には、それぞれ臨界モードでの第１及び第２のリアクトル電流ＩＬ１、ＩＬ２の振動波形が、その包絡線とともに模式的に示されている。
図３は、図２のＡ部を拡大して示した図である。

力率改善回路１において、正の半周期では、第１及び第２のスイッチング素子Ｑ１、Ｑ２がターンオンされると、交流電源Ｖａｃから、第１のリアクトルＬ１、次いで、第１のスイッチング素子Ｑ１のソース−ドレイン間を通じて電流が流れ、第４の整流素子Ｄ４を通じて交流電源Ｖａｃに戻る電流経路が形成され、このとき、第１のリアクトル電流ＩＬ１が次第に増大するとともに、第１のリアクトルＬ１にその電流値に応じたエネルギーが蓄積される。

次いで、第１及び第２のスイッチング素子Ｑ１、Ｑ２がターンオフされると、交流電源Ｖａｃから、第１のリアクトルＬ１、次いで、第１の整流素子Ｄ１を通じて、平滑コンデンサＣ１を充電するようにリアクトル電流が流れる電流経路が形成され、第１及び第２のスイッチング素子Ｑ１、Ｑ２のオン期間に第１のリアクトルＬ１に蓄積されたエネルギーが平滑コンデンサＣ１に移送される。この間に、第１のリアクトル電流ＩＬ１は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のターンオフ直前の値をピーク値として、次第に減少する。電源装置１０では、この電流経路の交流電源Ｖａｃへのリターンパスは、電流検出部Ｒ１、及び、第４の整流素子Ｄ４を通じて提供される。

また、力率改善回路１において、負の半周期では、第１及び第２のスイッチング素子Ｑ１、Ｑ２がターンオンされると、交流電源Ｖａｃから、第２のリアクトルＬ２、次いで、第２のスイッチング素子Ｑ２のソース−ドレイン間を通じて電流が流れ、第３の整流素子Ｄ３を通じて交流電源Ｖａｃへと戻る電流経路が形成され、第１及び第２のスイッチング素子Ｑ１、Ｑ２がオン状態となっている間、第２のリアクトル電流ＩＬ２が次第に増大するとともに、第２のリアクトルＬ２にその電流値に応じたエネルギーが蓄積される。

次いで、第１及び第２のスイッチング素子Ｑ１、Ｑ２がターンオフされると、交流電源Ｖａｃから、第２のリアクトルＬ２、次いで、第２の整流素子Ｄ２を通じて、平滑コンデンサＣ１を充電するようにリアクトル電流が流れる電流経路が形成され、第１及び第２のスイッチング素子Ｑ１、Ｑ２のオン期間に第２のリアクトルＬ２に蓄積されたエネルギーが平滑コンデンサＣ１に移送される。この間に、第２のリアクトル電流ＩＬ２は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のターンオフ直前の値をピーク値として、次第に減少する。そして、この電流経路のリターンパスは、電流検出部Ｒ１、次いで、第３の整流素子Ｄ３を通じて提供される。

ここで、交流電源Ｖａｃの負の半周期を例として図３に示すように、第１及び第２のスイッチング素子Ｑ１、Ｑ２のオン期間には、抵抗素子Ｒ１を通じて流れる電流はないため、ゼロ電流検出電圧Ｖｚｄはグランド電位（０Ｖ）に保持される。また、第１及び第２のスイッチング素子Ｑ１、Ｑ２のオフ期間には、ゼロ電流検出電圧Ｖｚｄは、第２のリアクトル電流ＩＬ２に応じた負電圧となり、第２のリアクトル電流ＩＬ２の減少とともに、この負電圧の絶対値も減少する。

このようなゼロ電流検出電圧Ｖｚｄの態様は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のオフ期間に抵抗素子Ｒ１を通じて流れる電流が、第１のリアクトル電流ＩＬ１であることを除いて、交流電源Ｖａｃの正の半周期でも同様のものである。

そして、駆動制御回路３は、このゼロ電流検出電圧Ｖｚｄが負電圧からゼロとなる時点を検出するゼロ電流検出部（図示は省略する）を備えており、これによって、電流検出部Ｒ１で検出される電流（すなわち、正の半周期においては、第１のリアクトル電流ＩＬ１、負の半周期においては第２のリアクトル電流ＩＬ２）がゼロとなる時点を検出するものである（以下、この検出を単にゼロ電流検出という）。

駆動制御回路３は、このゼロ電流検出の直後に第１及び第２のスイッチング素子Ｑ１、Ｑ２をターンオンさせ、所定の第２のリアクトルＩＬ２の充電期間の経過後、再び第１及び第２のスイッチング素子Ｑ１、Ｑ２をターンオンさせるように構成されており、電源装置１０は、交流電源Ｖａｃの全周期にわたって、第１及び第２のスイッチング素子Ｑ１、Ｑ２のこのようなスイッチング動作を繰り返すことにより、力率改善回路１を臨界モードで動作させつつ、所望の直流電圧を負荷回路２に供給するものである。

以上のように構成された電源装置１０では、ブリッジレス力率改善回路である力率改善回路１において、抵抗素子Ｒ１から構成される電流検出部Ｒ１を用いた低廉かつ簡易な回路構成によりゼロ電流検出を実施し、臨界モードの駆動制御を実現することができる。

さらに、電源装置１０では、電流検出部Ｒ１を、一端が第１の直列回路と前記第２の直列回路の第１及び第２のスイッチング素子Ｑ１、Ｑ２同士の接続点に接続され、他端がグランドに接続された抵抗素子Ｒ１によって構成し、それによって、第１の直列回路と前記第２の直列回路の第１及び第２のスイッチング素子Ｑ１、Ｑ２同士の接続点と、グランドとの間に流れる電流を検出するものとしたため、第１及び第２のスイッチング素子Ｑ１、Ｑ２のオン期間には、電流検出部Ｒ１を構成する抵抗素子Ｒ１に電流が流れないため、電源装置１０の臨界モードの駆動制御において、第１及び第２のリアクトル電流ＩＬ１、ＩＬ２を検出するための抵抗素子Ｒ１における発熱や電力損失を低減することが可能となる。

加えて、電源装置１０では、交流電源Ｖａｃの両端側に第１及び第２のリアクトルＬ１、Ｌ２を備えた構成において、第３及び第４の整流素子Ｄ３、Ｄ４を設けたことにより、交流電源Ｖａｃがグランドからフローティングとならないため、ＥＭＩノイズを低減することができる。

次に、図４〜図６を参照して、本発明の第２の実施形態における電源装置２０について説明する。但し、以下の説明では、上述した第１の実施形態における電源装置１０と共通する部分についての重複する説明は適宜省略し、主としてその相違点について説明する。
図４に示す電源装置２０は、電源装置１０と比較して、力率改善回路１ａが、第２のリアクトルＬ２を有しておらず、交流電源Ｖａｃの、第１のリアクトルＬ１に接続されていない方の一端が、第２の整流素子Ｄ２と第２のスイッチング素子Ｑ２の接続点に接続されている点で、異なっている。

さらに、電源装置２０では、このように、交流電源Ｖａｃの一端側にのみ第１のリアクトルＬ１を接続した構成としたことにより、第３及び第４の整流素子Ｄ３、Ｄ４は不要であるため、これらの第３及び第４の整流素子Ｄ３、Ｄ４を有していない点でも、電源装置１０と異なるものである。

以下の説明において、電源装置１０と同様に、交流電源Ｖａｃの両出力端のうち第１のリアクトルＬ１側が高電圧となる半周期を正の半周期（図５（ａ）に符号「＋」で示す）といい、第２の整流素子Ｄ２と第２のスイッチング素子Ｑ２の接続点に接続されている側が高電圧となる半周期を負の半周期（図５（ａ）において符号「−」で示す）という。また、第１のリアクトル電流ＩＬ１は、交流電源Ｖａｃ側の一端から、第１の直列回路Ｄ１−Ｑ１との接続点側に流れる方向を正方向とする。

力率改善回路１ａでは、交流電源Ｖａｃの正の半周期において、第１及び第２のスイッチング素子Ｑ１、Ｑ２のオン期間には、交流電源Ｖａｃから順に、第１のリアクトルＬ１、第１のスイッチング素子Ｑ１のソース−ドレイン間、第２のスイッチング素子Ｑ２のソース−ドレイン間を通じて交流電源Ｖａｃに戻る電流経路が形成され、第１及び第２のスイッチング素子Ｑ１、Ｑ２のオフ期間には、交流電源Ｖａｃから順に、第１のリアクトルＬ１、第１の整流素子Ｄ１、平滑コンデンサＣ１、電流検出部Ｒ１、第２のスイッチング素子Ｑ２の寄生ダイオードを通じて交流電源Ｖａｃに戻る電流経路が形成される。

また、交流電源Ｖａｃの負の半周期において、第１及び第２のスイッチング素子Ｑ１、Ｑ２のオン期間には、交流電源Ｖａｃから順に、第２のスイッチング素子Ｑ２のソース−ドレイン間、第１のスイッチング素子Ｑ１のソース−ドレイン間、第１のリアクトルＬ１を通じて交流電源Ｖａｃに戻る電流経路が形成され、第１及び第２のスイッチング素子Ｑ１、Ｑ２のオフ期間には、交流電源Ｖａｃから順に、第２の整流素子Ｄ２、平滑コンデンサＣ１、電流検出部Ｒ１、第１のスイッチング素子Ｑ１の寄生ダイオード、第１のリアクトルＬ１を通じて交流電源Ｖａｃに戻る電流経路が形成される。

したがって、交流電源Ｖａｃの負の半周期には、図５に示すように、第１のリアクトルＬ１に負方向の第１のリアクトル電流ＩＬ１（図５（ｂ）参照）が流れることになる。但し、力率改善回路１ａの上述した電流経路において、交流電源Ｖａｃの全周期にわたって、第１及び第２のスイッチング素子Ｑ１、Ｑ２のオフ期間に電流検出部Ｒ１に流れる電流、ひいては電流検出部Ｒ１から駆動制御回路３に出力されるゼロ電流検出電圧Ｖｚｄは、電源装置１０におけるゼロ電流検出電圧Ｖｚｄと同様のものである。図６には、負の半周期を例として、電源装置２０の電流検出部Ｒ１におけるゼロ電流検出電圧Ｖｚｄ（図６（ｃ））の波形が示されている。

そして、電源装置２０は、その駆動制御回路３が、このゼロ電流検出電圧Ｖｚｄが負電圧からゼロとなる時点を検出することにより、電流検出部Ｒ１で検出される電流（この場合、第１のリアクトル電流ＩＬ１）がゼロとなる時点を検出し、これによって、電源装置１０と同様に、力率改善回路１ａを臨界モードで動作させつつ、所望の直流電圧を負荷回路２に供給するものである。

以上のように構成された電源装置２０は、抵抗素子Ｒ１から構成される電流検出部Ｒ１を用いた低廉かつ簡易な回路構成によりゼロ電流検出を実施し、臨界モードの駆動制御を実現することができるとともに、このような電源装置２０の臨界モードの駆動制御において、第１のリアクトル電流ＩＬ１を検出するための抵抗素子Ｒ１における発熱や電力損失を低減することが可能となる点で、電源装置１０と同様の効果を奏するものである。

加えて、電源装置２０では、電源装置１０と比較して、部品点数が削減されているため、上述した効果を奏する電源装置２０を、より低いコストで実現することが可能となる。

尚、電源装置２０が有する１つのリアクトルを、第１のリアクトルＬ１としたことは、専ら説明の便宜のためであり、電源装置２０を、電源装置１０が有する第１及び第２のリアクトルＬ１、Ｌ２のうち、第２のリアクトルＬ２のみを有するように構成してもよいことは言うまでもない。

ここで、第１及び第２の実施形態において、電源装置１０、２０が備える駆動制御回路３は、好ましくは、マイクロコンピュータシステムにより構成され、上述したゼロ電流検出部を含む駆動制御回路３内での信号処理は、デジタル演算により実施されるものである。但し、駆動制御回路３は、これらの信号処理の一部または全部を、アナログ回路により実施するものであってもよい。

以上、本発明を好ましい実施形態を用いて説明してきたが、本発明に係る電源装置は、上述した実施形態に限定されるものではない。例えば、上述した電源装置１０、２０では、第１及び第２のスイッチング素子Ｑ１、Ｑ２は、駆動制御回路３の１つの駆動信号出力端子ＤＯから出力される共通のゲート駆動信号によりスイッチング動作するものとしたが、本発明に係る電源装置において、駆動制御回路３は、２つの独立した駆動信号出力端子を備えており、第１のスイッチング素子Ｑ１と、第２のスイッチング素子Ｑ２とを、それぞれ異なる駆動信号出力端子から出力される駆動信号によって、互いに独立にスイッチング動作させるものであってもよい。

１、１ａ：力率改善回路、２：負荷回路、３：駆動制御回路（制御回路部）、１０，２０：電源装置、Ｃ１:平滑コンデンサ、Ｄ１：第１の整流素子、Ｄ２：第２の整流素子、Ｄ３：第３の整流素子、Ｄ４：第４の整流素子、Ｌ１：第１のリアクトル、Ｌ２：第２のリアクトル、Ｑ１:第１のスイッチング素子、Ｑ２:第２のスイッチング素子、Ｒ１：抵抗素子（電流検出部）、Ｖａｃ：交流電源、Ｖｚｄ：ゼロ電流検出電圧（電流検出信号）

Claims (3)

1. 第１の整流素子（Ｄ１）と第１のスイッチング素子（Ｑ１）からなる第１の直列回路と、第２の整流素子（Ｄ２）と第２のスイッチング素子（Ｑ２）からなり、前記第１の直列回路に並列接続される第２の直列回路と、一端が前記第１の直列回路と前記第２の直列回路の前記第１及び第２の整流素子（Ｄ１、Ｄ２）同士の接続点に接続され、他端がグランドに接続されるとともに、負荷回路に並列接続される平滑コンデンサ（Ｃ１）と、一端が前記第１の整流素子（Ｄ１）と前記第１のスイッチング素子（Ｑ１）の接続点に接続され、他端が交流電源（Ｖａｃ）の一端に接続される第１のリアクトル（Ｌ１）、及び、一端が前記第２の整流素子（Ｄ２）と前記第２のスイッチング素子（Ｑ２）の接続点に接続され、他端が前記交流電源（Ｖａｃ）の他端に接続される第２のリアクトル（Ｌ２）の少なくともいずれか一方と、を含む力率改善回路と、
   前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）のスイッチング動作を制御する制御回路部とを備えており、
   前記力率改善回路は、前記第１の直列回路と前記第２の直列回路の前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）同士の接続点と、グランドとの間に流れる電流を検出する電流検出部をさらに含むとともに、前記制御回路部は、前記電流検出部から検出電流に応じて出力される電流検出信号に基づいて、前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）を制御して、所望の直流電圧を前記負荷回路に供給することを特徴とする電源装置。
2. 前記電流検出部は、一端が前記第１の直列回路と前記第２の直列回路の前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）同士の接続点に接続され、他端がグランドに接続された抵抗素子（Ｒ１）を含むことを特徴とする請求項１に記載の電源装置。
3. 前記力率改善回路は、前記第１のリアクトル（Ｌ１）と前記第２のリアクトル（Ｌ２）の両方を含んでおり、前記第１のリアクトル（Ｌ１）と前記交流電源（Ｖａｃ）の接続点と、前記第１のスイッチング素子（Ｑ１）と前記第２のスイッチング素子（Ｑ２）の接続との間に接続される第３の整流素子（Ｄ３）と、前記第２のリアクトル（Ｌ２）と前記交流電源（Ｖａｃ）の接続点と、前記第１のスイッチング素子（Ｑ１）と前記第２のスイッチング素子（Ｑ２）の接続点との間に接続される第４の整流素子（Ｄ４）と、をさらに含むことを特徴とする請求項１または２に記載の電源装置。

Images