JP5964072B2 - 力率改善回路 - Google Patents

Description

本発明は、力率改善回路に関し、特に、ブリッジレス力率改善回路の臨界モード動作に関する。

従来、負荷に対して電力を供給するために、入力交流電源の交流電圧を整流後、所望の交流または直流電圧に変換して負荷に供給する電源装置が広く用いられている。このような電源装置には、その力率を改善し、また、装置から発生するＥＭＩノイズを低減するために、力率改善回路を設けることが要求される。そのため、電源装置の一般的な構成では、その入力段に、ダイオードブリッジからなる整流回路と、昇圧コンバータ回路からなる力率改善回路が実装される。

近年、電源装置において、昇圧動作による力率改善機能と整流機能を兼備することにより前段のダイオードブリッジを不要とした、所謂ブリッジレス力率改善回路も提案されている（例えば、特許文献１参照）。この力率改善回路は、電源装置の入力段を簡易な回路により構成し、かつ、ダイオードの導通損失を低減することが可能な点で、整流回路と力率改善回路とを個別に設けた構成よりも有利なものである。

特開２０１１−１５２０１７号公報

一般に、力率改善回路の動作モードとして、臨界モードがある。臨界モードでは、主スイッチング素子のオフ期間中に入力電流がゼロとなる時点を検出し、その検出の直後に主スイッチング素子がオンとなるように、主スイッチング素子のオン・オフが制御される。したがって、力率改善回路を臨界モードで動作させるためには、入力電流がゼロとなる時点を検出する必要があり、そのための電流検出技術として、特許文献１に記載の力率改善回路のように、従来、カレントトランスまたは電流検出用の抵抗を用いるのが一般的である。

しかしながら、例えばカレントトランスを用いた電流検出技術は、必要な検出精度を確保するためにリセット回路等の追加の回路が必要となり、回路構成及びその制御が複雑化するという問題がある。また、入力電流の経路に電流検出用の抵抗を接続した場合には、抵抗における発熱や電力損失によって、力率改善回路、ひいては電源装置の小型化及び高効率化の障害となるおそれがある。

本発明は、上記課題に鑑みてなされたものであり、低廉かつ簡易な回路構成により入力電流がゼロとなる時点を検出することが可能な力率改善回路を提供することを目的とする。

以下の発明の態様は、本発明の構成を例示するものであり、本発明の多様な構成の理解を容易にするために、項別けして説明するものである。各項は、本発明の技術的範囲を限定するものではなく、発明を実施するための最良の形態を参酌しつつ、各項の構成要素の一部を置換し、削除し、又は、さらに他の構成要素を付加したものについても、本願発明の技術的範囲に含まれ得るものである。

（１）第１の整流素子（Ｄ１）と第１のスイッチング素子（Ｑ１）からなる第１の直列回路と、第２の整流素子（Ｄ２）と第２のスイッチング素子（Ｑ２）からなり、前記第１の直列回路に並列接続される第２の直列回路と、前記第１及び第２の直列回路並びに負荷回路に並列接続される平滑コンデンサ（Ｃ２）と、第１の整流素子（Ｄ１）と第１のスイッチング素子（Ｑ１）の接続点または第２の整流素子（Ｄ２）と第２のスイッチング素子（Ｑ２）の接続点のうちのいずれか一方に一端が接続され、他端が交流電源（Ｖａｃ）の一端に接続されるリアクトル（Ｌ１）と、を備え、前記交流電源（Ｖａｃ）の他端は、前記第１の整流素子（Ｄ１）と第１のスイッチング素子（Ｑ１）の接続点または前記第２の整流素子（Ｄ２）と第２のスイッチング素子（Ｑ２）の接続点のうちのいずれか他方に接続された力率改善回路であって、前記交流電源（Ｖａｃ）の少なくとも一端の入力電圧を、前記平滑コンデンサ（Ｃ２）の低圧側の一端を基準として検出する入力電圧検出部と、前記交流電源（Ｖａｃ）からの入力電流を検出する電流検出部と、前記交流電源（Ｖａｃ）の正の半周期と負の半周期とを判別する判別部とをさらに備え、前記電流検出部は、前記リアクトル（Ｌ１）を一次側とするトランス（Ｔｒ）を有しており、前記トランス（Ｔｒ）の二次側から前記入力電流に応じて出力される入力電流検出信号と前記判別部の判別結果とから、前記入力電流がゼロとなる時点を判別することに少なくとも部分的に基づいて前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）を臨界モードで制御して、所望の直流電圧を前記負荷回路に供給することを特徴とする力率改善回路（請求項１）。

（２）（１）項に記載の力率改善回路において、前記入力電流検出信号は、前記トランス（Ｔｒ）の二次側に発生する１以上の誘導電圧に基づいて生成され、それぞれの誘導電圧は、前記交流電源（Ｖａｃ）の正の半周期の間に発生する場合の極性と、前記交流電源（Ｖａｃ）の負の半周期の間に発生する場合の極性が、互いに逆極性であることを特徴とする力率改善回路（請求項２）。

（３）（２）項に記載の力率改善回路において、前記判別部は、前記入力電圧検出部から出力される電圧検出信号に基づいて、前記交流電源（Ｖａｃ）の正の半周期及び負の半周期を判別することを特徴とする
力率改善回路（請求項３）。

（４）（２）または（３）項に記載の力率改善回路において、前記トランス（Ｔｒ）の二次側に発生する誘導電圧は第１及び第２の誘導電圧を含み、前記入力電流検出信号は、それぞれ前記第１及び第２の誘導電圧に基づいて生成される第１及び第２の入力電流検出信号を含んでおり、前記交流電源（Ｖａｃ）の正の半周期の間に発生する前記第１の誘導電圧の極性と、前記交流電源（Ｖａｃ）の負の半周期の間に発生する前記第２の誘導電圧の極性は一致し、かつ、前記交流電源（Ｖａｃ）の負の半周期の間に発生する前記第１の誘導電圧の極性と、前記交流電源（Ｖａｃ）の正の半周期の間に発生する前記第２の誘導電圧の極性は一致することを特徴とする力率改善回路（請求項４）。

（５）（４）項に記載の力率改善回路において、前記第１の入力電流検出信号、前記第２の入力電流検出信号、及び前記入力電圧検出部から出力される電圧検出信号が入力され、前記交流電源（Ｖａｃ）の正の半周期及び負の半周期に応じて、前記第１の入力電流検出信号及び前記第２の入力電流検出信号のいずれか一方に基づいて生成される信号を出力する切替部をさらに備えることを特徴とする力率改善回路（請求項５）。

（６）（１）から（５）のいずれか１項に記載の力率改善回路において、前記交流電源（Ｖａｃ）と前記リアクトル（Ｌ１）の接続点に一端が接続され、他端が前記平滑コンデンサ（Ｃ２）の低圧側の一端に接続されたコンデンサ（Ｃ１）をさらに備えることを特徴とする力率改善回路（請求項６）。

本発明に係る力率改善回路は、以上のように構成したため、ブリッジレス力率改善回路において、低廉かつ簡易な回路構成により入力電流がゼロとなる時点を検出することが可能となる。

本発明の第１の実施形態における力率改善回路を備えた電源装置を示す回路構成図である。 図１に示す力率改善回路の要部の動作を示す波形図である。 本発明の第２の実施形態における力率改善回路を備えた電源装置を示す回路構成図である。 図３に示す力率改善回路の要部の動作を示す波形図である。 本発明の第３の実施形態における力率改善回路を備えた電源装置を示す回路構成図である。 図５に示す力率改善回路の要部の動作を示す波形図である。 図５に示す力率改善回路における切替回路の一例を示す回路構成図である。 図５に示す力率改善回路における切替回路の別の例を示す回路構成図である。 図５に示す力率改善回路における切替回路の別の例を示す回路構成図である。 図５に示す力率改善回路における切替回路の別の例を示す回路構成図である。 図５に示す力率改善回路における切替回路の別の例を示す回路構成図である。

以下、本発明の実施形態を添付図面に基づいて説明する。
図１は、本発明の第１の実施形態における力率改善回路１を備えた電源装置１０を示す回路構成図である。電源装置１０において、力率改善回路１は、交流電源Ｖａｃの交流電圧を整流、昇圧、及び力率改善し、負荷回路３に印加する機能を担うものである。負荷回路３は、典型的には、ＤＣ−ＤＣコンバータ回路またはＤＣ−ＡＣコンバータ回路から構成され、力率改善回路１は、全体としてＡＣ−ＤＣコンバータまたはＡＣ−ＡＣコンバータをなす電源装置１０の入力段を構成する。但し、本発明は、負荷回路３の具体的構成によって限定されるものではなく、任意の適切な回路とすることができる。

力率改善回路１は、第１の整流素子Ｄ１と第１のスイッチング素子Ｑ１からなる第１の直列回路（必要な場合、符号Ｄ１−Ｑ１を付す）と、第２の整流素子Ｄ２と第２のスイッチング素子Ｑ２からなる第２の直列回路（必要な場合、符号Ｄ２−Ｑ２を付す）とを備えている。力率改善回路１では、第１、第２の整流素子Ｄ１、Ｄ２としてダイオードが用いられ、第１、第２のスイッチング素子Ｑ１、Ｑ２としてＭＯＳ−ＦＥＴが用いられており、第１の直列回路は、第１の整流素子Ｄ１のアノード端子と第１のスイッチング素子Ｑ１のドレイン端子とを接続してなり、第２の直列回路は、第２の整流素子Ｄ２のアノード端子と第２のスイッチング素子Ｑ２のドレイン端子とを接続してなる。

第１の直列回路と第２の直列回路は、第１、第２の整流素子Ｄ１、Ｄ２のカソード端子同士を接続し、また、第１、第２のスイッチング素子Ｑ１、Ｑ２のソース端子同士を接続して、互いに並列に接続されている。さらに、第１、第２の整流素子Ｄ１、Ｄ２のカソード端子同士の接続点には、平滑コンデンサＣ２の一端が接続され、また、第１、第２のスイッチング素子Ｑ１、Ｑ２のソース端子同士の接続点には、平滑コンデンサＣ２の他端が接続されており、このように、平滑コンデンサＣ２は、第１の直列回路及び第２の直列回路と並列に接続される。そして、平滑コンデンサＣ２と並列に、力率改善回路１の負荷回路３が接続される。

尚、第１、第２のスイッチング素子Ｑ１、Ｑ２には、それぞれに並列に第３及び第４の整流素子Ｄ３、Ｄ４が接続されている。この整流素子Ｄ３、Ｄ４は、外付けのダイオードを用いて構成されるものであってもよく、または、ＭＯＳ−ＦＥＴに内蔵される寄生ダイオードを用いて構成されるものであってもよい。

また、力率改善回路１は、リアクトルＬ１を備えており、リアクトルＬ１の一端は、第１の整流素子Ｄ１と第１のスイッチング素子Ｑ１の接続点に接続され、他端は、交流電源Ｖａｃの一端Ｌ（以下、Ｌ側の端子ともいう）に接続される。力率改善回路１において、交流電源Ｖａｃの他端Ｎ（以下、Ｎ側の端子ともいう）は、第２の整流素子Ｄ２と第２のスイッチング素子Ｑ２の接続点に接続されている。

以下、第１、第２のスイッチング素子Ｑ１、Ｑ２のソース端子と平滑コンデンサＣ１の一端の接続ラインをコモンラインともいう。力率改善回路１の動作時に、平滑コンデンサＣ１のコモンライン側の一端は、平滑コンデンサＣ１の出力電圧に関して低圧側の出力端子をなすものである。言い換えれば、上記コモンラインは、力率改善回路１の出力電圧のグランドを構成する。
力率改善回路１は、交流電源ＶａｃとリアクトルＬ１の接続点に一端が接続され、他端がコモンラインに接続されたコンデンサＣ１を備えている。

さらに、力率改善回路１は、第１、第２のスイッチング素子Ｑ１、Ｑ２のオン・オフ動作を制御する駆動制御回路２を備えており、駆動制御回路２の駆動信号出力端子Ｄｏから出力される駆動信号（この場合、ゲート駆動信号）に従って、後述するように第１、第２のスイッチング素子Ｑ１、Ｑ２をオン・オフ動作させることによって、第１、第２のスイッチング素子Ｑ１、Ｑ２を共有する整流手段と昇圧手段を備える力率改善回路として機能する。

そして、力率改善回路１は、トランスＴｒを有する電流検出部５を有しており、トランスＴｒは、リアクトルＬ１を構成する一次巻線Ｗｌｐと、一次巻線Ｗｌｐに磁気結合する二次巻線Ｗｌｓを含んでいる。ここで、二次巻線Ｗｌｓの一端は、コモンラインに接続され、他端は、抵抗Ｒ４を介して駆動制御回路２の入力電流検出端子Ｓiに接続されている。

尚、電流検出部５は、以上のような構成によって、後述するように二次巻線Ｗｌｓに発生する誘導電圧Ｖｗｌｓを、入力電流検出信号として出力するものであり、本発明において、誘導電圧に基づいて生成される入力電流検出信号には、このように、誘導電圧自体を入力電流検出信号とする場合が含まれるものとする。

また、力率改善回路１は、交流電源（Ｖａｃ）の両端Ｌ、Ｎの入力電圧を、それぞれコモンラインを基準として検出する入力電圧検出部４を備えており、入力電圧検出部４のＬ側の出力端は、抵抗Ｒ２を介して駆動制御回路２の第１の入力電圧検出端子Ｓｖ１に接続され、入力電圧検出部４のＮ側の出力端は、抵抗Ｒ１を介して駆動制御回路２の第２の入力電圧検出端子Ｓｖ２に接続されている。

尚、図１には、入力電圧検出部４が、交流電源Ｖａｃの両端Ｌ、Ｎに設けられたリングとして示されているが、これは、入力電圧検出部４を模式的に示すものであって、特定の回路構成を示すものではない。入力電圧検出部４は、交流電源（Ｖａｃ）の両端Ｌ、Ｎの端子電圧（力率改善回路１側からみた入力電圧。以下、単に入力電圧ともいう）を、それぞれコモンラインを基準として検出するものである限り、任意の適切な構成とすることができる。

以下、図１とともに図２を参照して、力率改善回路１の動作について説明する。
図２に示す各波形は、（ａ）が、交流電源Ｖａｃの両端間の電圧波形、（ｂ）が、リアクトルＬ１（一次巻線ＷＬ１ｐ）に流れるリアクトル電流ＩＬ１、（ｃ）が、二次巻線ＷＬ１ｓに発生する誘導電圧Ｖｗｌｓ、（ｄ）が、交流電源ＶａｃのＬ側の入力電圧Ｖｓｌ、（ｅ）が、交流電源ＶａｃのＮ側の入力電圧Ｖｓｎ、（ｆ）は、後述するゼロ電流検出電圧Ｖｚｄである。

尚、本発明では、交流電源Ｖａｃの両端Ｌ、ＮのうちＬ側が高電圧となる半周期を正の半周期（図２（ａ）において符号「＋」で示す）といい、Ｎ側が高電圧となる半周期を負の半周期（図２（ａ）において符号「−」で示す）という。また、図２（ｂ）において、リアクトル電流ＩＬ１は、リアクトルＬ１の交流電源Ｖａｃとの接続点から第１の直列回路Ｄ１−Ｑ１との接続点に流れる方向を正方向として示されており、図２（ｃ）、（ｄ）、（ｅ）、（ｆ）において、各電圧Ｖｗｌｓ、Ｖｓｌ、Ｖｓｎ、Ｖｚｄは、コモンラインの電位を基準として（すなわち、その値を０として）、各電圧の正負が示されている。

さらに、図２（ｃ）、（ｆ）に示すＶｗｌｓ、Ｖｚｄの各波形は、後述するように第１及び第２のスイッチング素子Ｑ１、Ｑ２のオン・オフ動作に伴って振動するものであるが、図２（ｃ）、（ｆ）は、説明の便宜のため、各波形についてその全体が塗潰された領域として示されている。したがって、各波形について、この塗潰された領域の上辺及び下辺は、それぞれ第１及び第２のスイッチング素子Ｑ１、Ｑ２のオン・オフ動作の、１周期毎の最大値及び最小値の包絡線を示す。
そして、図２（ｂ）には、リアクトル電流ＩＬ１について、図２（ｃ）、（ｆ）と同様の塗潰された領域に加えて、臨界モードでのリアクトル電流ＩＬ１の振動波形が模式的に示されている。

力率改善回路１は、入力電圧検出部４により交流電源Ｖａｃの入力電圧を検出し、かつ、電流検出部５により交流電源Ｖａｃからの入力電流を検出することにより、次のように臨界モードでの動作を実現するものである。尚、力率改善回路１は、第１及び第２のスイッチング素子Ｑ１、Ｑ２が、駆動信号出力端子Ｄｏから出力される共通のゲート駆動信号に従って、同期してオン・オフ動作するように構成されている。尚、第１及び第２のスイッチング素子Ｑ１、Ｑ２を駆動するゲート駆動信号は、効率向上などの力率改善回路１に係る設計仕様に応じて、それぞれ別々の駆動信号を用いても良い。

まず、交流電源Ｖａｃの正の半周期では、第１のスイッチング素子Ｑ１がターンオンされている間に、交流電源ＶａｃのＬ側の端子から、リアクトルＬ１、第１のスイッチング素子Ｑ１のソース−ドレイン間、第２のスイッチング素子Ｑ２のソース−ドレイン間を経て、交流電源ＶａｃのＮ側の端子に至る入力電流の電流経路が形成され、リアクトルＬ１に流れる正方向のリアクトル電流ＩＬ１が次第に増大するとともに、リアクトルＬ１にその電流値に応じたエネルギーが蓄積される。

次いで、第１のスイッチング素子Ｑ１がターンオフされると、交流電源ＶａｃのＬ側の端子から、リアクトルＬ１、次いで、第１の整流素子Ｄ１を通じて、平滑コンデンサＣ２を充電するように入力電流が流れる電流経路が形成され、第１のスイッチング素子Ｑ１のオン期間に第１のリアクトルＬ１に蓄積されたエネルギーが平滑コンデンサＣ２に移送される。この間に、リアクトル電流ＩＬ１は、第１のスイッチング素子Ｑ１のターンオフ直前の値をピーク値として、次第に減少する。尚、この場合、入力電流の交流電源ＶａｃのＮ側端子へのリターンパスは、第４の整流素子Ｄ４を通じて提供される。

ここで、トランスＴｒの二次巻線Ｗｌｓは、一次巻線Ｗｌｐを正方向に流れるリアクトル電流ＩＬ１が増大する間（及び、負方向に流れるリアクトル電流ＩＬ１が減少する間）には、二次巻線Ｗｌｓに、出力端側（抵抗Ｒ４側）が負電圧となる誘導電圧Ｖｗｌｓが発生し、一次巻線Ｗｌｐを正方向に流れるリアクトル電流ＩＬ１が減少する間（及び、負方向に流れるリアクトル電流ＩＬ１が増大する間）には、二次巻線Ｗｌｓに、出力端側（抵抗Ｒ４側）が正電圧となる誘導電圧Ｖｗｌｓが発生するように巻回されている。

したがって、交流電源Ｖａｃの正の半周期では、第１のスイッチング素子Ｑ１がターンオンされて正方向のリアクトル電流ＩＬ１が増大している間には、二次巻線Ｗｌｓに負の誘導電圧Ｖｗｌｓが発生し、第１のスイッチング素子Ｑ１がターンオフされて、正方向のリアクトル電流ＩＬ１がピーク値から減少している間には、二次巻線Ｗｌｓに正の誘導電圧Ｖｗｌｓが発生する。

そして、電流検出部５は、このように二次巻線Ｗｌｓに発生する誘導電圧Ｖｗｌｓを入力電流検出信号として駆動制御回路２に出力するものである。駆動制御回路２は、第１のスイッチング素子Ｑ１がターンオフされて、正方向のリアクトル電流ＩＬ１がピーク値から減少している間に発生する正の誘導電圧Ｖｗｌｓについて、リアクトル電流ＩＬ１が０となることにより誘導電圧Ｖｗｌｓも０に向かう波形の立下りを検出することにより、リアクトル電流ＩＬ１（交流電源Ｖａｃからの入力電流）がゼロとなる時点を検出する。

具体的には、力率改善回路１では、駆動制御回路２は、入力された誘導電圧Ｖｗｌｓの正電圧及び負電圧を、それぞれ一定のＨｉｇｈレベル及びＬｏｗレベル（この場合、コモンラインの電位）に変換し、誘導電圧Ｖｗｌｓを、上記ＨｉｇｈレベルとＬｏｗレベルの間を振動する矩形波（図２（ｆ）に示すゼロ電流検出電圧Ｖｚｄ）に整形するための整形部（図示は省略する）を有している。そして、駆動制御回路２は、上記ＨｉｇｈレベルとＬｏｗレベルとの間の適切なレベルに閾値電圧が設定されたゼロ電流検出部（図示は省略する）を有しており、ゼロ電流検出部は、この閾値電圧を用いて、整形部から出力されるゼロ電流検出電圧ＶｚｄのＨｉｇｈレベルからの立ち下がりを検出することによって、リアクトル電流ＩＬ１がゼロとなる時点を判別するものである。

そして、駆動制御回路２は、このようなゼロ電流検出時点の直後に第１のスイッチング素子Ｑ１をターンオンさせ、所定の期間の経過後、再び第１のスイッチング素子Ｑ１をターンオフさせるように構成されており、正の半周期の間、第１のスイッチング素子Ｑ１のこのようなオン・オフ動作を繰り返すことによって、力率改善回路１を臨界モードで動作させつつ、所望の直流電圧を負荷回路３に供給する。

次に、交流電源Ｖａｃの負の半周期では、第２のスイッチング素子Ｑ２がターンオンされる間に、交流電源ＶａｃのＮ側の端子から、第２のスイッチング素子Ｑ２のソース−ドレイン間、第１のスイッチング素子Ｑ１のソース−ドレイン間、リアクトルＬ１を経て交流電源ＶａｃのＬ側の端子に至る入力電流の電流経路が形成され、リアクトルＬ１に流れる負方向のリアクトル電流ＩＬ１が次第に増大するとともに、リアクトルＬ１にその電流値に応じたエネルギーが蓄積される。

そして、第２のスイッチング素子Ｑ２がターンオフされると、交流電源ＶａｃのＮ側の端子から、第２の整流素子Ｄ２を通じて、平滑コンデンサＣ２を充電するように入力電流が流れる電流経路が形成され、第２のスイッチング素子Ｑ２のオン期間にリアクトルＬ１に蓄積されたエネルギーが平滑コンデンサＣ２に移送される。この間に、負方向のリアクトル電流ＩＬ１は、第２のスイッチング素子Ｑ２のターンオフ直前の値をピーク値として、次第に減少する。尚、この場合、入力電流の交流電源ＶａｃのＬ側の端子へのリターンパスは、第３の整流素子Ｄ３を通じて提供される。

したがって、交流電源Ｖａｃの負の半周期では、第２のスイッチング素子Ｑ２がターンオンされて負方向のリアクトル電流ＩＬ１が増大している間には、二次巻線Ｗｌｓに正の誘導電圧Ｖｗｌｓが発生し、第２のスイッチング素子Ｑ２がターンオフされて、負方向のリアクトル電流ＩＬ１がピーク値から減少している間には、二次巻線Ｗｌｓに負の誘導電圧Ｖｗｌｓが発生する。

言い換えれば、電流検出部５は、二次巻線Ｗｌｓに発生する誘導電圧Ｖｗｌｓに関して、交流電源Ｖａｃの正の半周期の間に第１のスイッチング素子Ｑ１のオン・オフに応じて発生する場合の極性と、交流電源Ｖａｃの負の半周期の間に第２のスイッチング素子Ｑ２のオン・オフに応じて発生する場合の極性が、互いに逆極性となるように構成されている。

そして、電流検出部５は、このように二次巻線Ｗｌｓに発生する誘導電圧Ｖｗｌｓを入力電流検出信号として駆動制御回路２に出力するものである。駆動制御回路２は、第２のスイッチング素子Ｑ２がターンオフされて、負方向のリアクトル電流ＩＬ１がピーク値から減少している間に発生する負の誘導電圧Ｖｗｌｓについて、リアクトル電流ＩＬ１が０となることにより誘導電圧Ｖｗｌｓも０に向かう波形の立ち上りを検出することにより、リアクトル電流ＩＬ１（交流電源Ｖａｃからの入力電流）がゼロとなる時点を検出する。

ここで、力率改善回路１では、入力電圧検出部４から、交流電源Ｖａｃの両端Ｌ、Ｎの入力電圧（電圧検出信号）Ｖｓｌ、Ｖｓｎが駆動制御回路２に入力され、駆動制御回路２は、これらの入力電圧Ｖｓｌ、Ｖｓｎを用いて交流電源Ｖａｃの正の半周期と負の半周期を判別する判別部を有するものである。これによって、駆動制御回路２は、１つの入力電流検出端子Ｓiに入力され、かつ、正の半周期と負の半周期とで極性が反転する入力電流検出信号（この例では、誘導電圧Ｖｗｌｓ）に対して、それぞれの極性に応じた適切なゼロ電流の検出を実施する。

具体的には、駆動制御回路２は、入力電流検出端子Ｓｉに入力される電圧信号の極性を反転させる反転部（図示は省略する）を有しており、上記判別部により交流電源Ｖａｃの状態が負の半周期にあると判別された場合には、入力された誘導電圧Ｖｗｌｓの極性を反転部により反転した後、上述した整形部により、正の半周期と同様の極性を有するゼロ電流検出電圧Ｖｚｄを得るものであってもよい（図２（ｆ）参照）。これによって、駆動制御回路２のゼロ電流検出部は、正の半周期の場合と共通の閾値電圧を用いてゼロ電流検出電圧ＶｚｄのＨｉｇｈレベルからの立ち下がりを検出し、それによって、負方向のリアクトル電流ＩＬ１がゼロとなる時点を判別することができる。

そして、駆動制御回路２は、ゼロ電流検出時点の直後に第２のスイッチング素子Ｑ２をターンオンさせ、所定の期間の経過後、再び第２のスイッチング素子Ｑ２をターンオフさせるように構成されており、負の半周期の間、第２のスイッチング素子Ｑ２のこのようなオン・オフ動作を繰り返すことによって、正の半周期の間と同様に、力率改善回路１を臨界モードで動作させつつ、所望の直流電圧を負荷回路３に供給するものである。

ここで、駆動制御回路２の上記判別部は、入力された交流電源Ｖａｃの両端Ｌ、Ｎの入力電圧（電圧検出信号）Ｖｓｌ、Ｖｓｎから、それらの差電圧「Ｖｓｌ−Ｖｓｎ」を取得し、この差電圧の正負に基づいて、正の半周期及び負の半周期を判別するものであってもよい。

あるいは、力率改善回路１では、図２（ｅ）に示すように、交流電源ＶａｃのＮ側の入力電圧が、正の半周期にはＬｏｗレベル（この場合、コモンラインの電位）、負の半周期にはＨｉｇｈレベル（図２（ｅ）に示すＶｓｎｏ）をとる矩形波となるため、駆動制御回路２の判別部は、これらのＬｏｗレベルとＨｉｇｈレベルの電位差を使用して、正の半周期及び負の半周期を判別するものであってもよい。この場合には、交流電源ＶａｃのＬ側の入力電圧は不要であるため、入力電圧検出回路４は、交流電源ＶａｃのＮ側の入力電圧Ｖｓｎのみを、コモンラインを基準として検出するものであってもよい。尚、力率改善回路１では、図２（ｄ）に示すように、交流電源ＶａｃのＬ側の入力電圧Ｖｓｌには、負の半周期において、Ｎ側の入力電圧ＶｓｎのＨｉｇｈレベルＶｓｎｏに相当するオフセット電圧Ｖｓｌｏ（＝Ｖｓｎｏ）が生じている。

ここで、力率改善回路１が備える駆動制御回路２は、好ましくは、マイクロコンピュータシステムにより構成され、上述した判別部、反転部、整形部、及びゼロ電流検出部による信号処理は、デジタル演算により実施されるものである。但し、駆動制御回路２は、判別部、反転部、整形部、及びゼロ電流検出部における信号処理の一部または全部を、アナログ回路により実施するものであってもよい。

このように、力率改善回路１では、交流電源Ｖａｃの両端Ｌ、Ｎまたは一端Ｎの入力電圧を、平滑コンデンサＣ２の低圧側の一端を基準として検出する入力電圧検出部４と、交流電源Ｖａｃからの入力電流を検出する電流検出部５とを備え、電流検出部５は、リアクトルＬ１を一次側とするトランスＴｒを有しており、トランスＴｒの二次側から入力電流に応じて出力される入力電流検出信号に基づいて第１及び第２のスイッチング素子Ｑ１、Ｑ２を制御することにより、ブリッジレス力率改善回路において、低廉かつ簡易な回路構成により入力電流がゼロとなる時点を検出し、臨界モードの駆動制御を実施することが可能となる。

また、力率改善回路１において、交流電源ＶａｃとリアクトルＬ１の接続点に一端が接続され、他端がコモンラインに接続されたコンデンサＣ１は、交流電源Ｖａｃのノイズフィルタとして機能し、特に、交流電源Ｖａｃの負の半周期において、交流電源ＶａｃのＬ側の端子がコモンラインに対してフローティング状態となることを防止して、Ｌ側の端子の入力電圧から効果的にノイズを除去するものである。

尚、力率改善回路１では、上述したように、第１及び第２のスイッチング素子Ｑ１、Ｑ２は、駆動信号出力端子Ｄｏから出力される共通のゲート駆動信号に従って、同時にオン・オフ動作を実行し、力率改善回路１のこの構成は、回路構成及びスイッチング素子の駆動制御の単純化の観点から有利なものである。
但し、本発明に係る力率改善回路において、正の半周期における第１のスイッチング素子Ｑ１のオン・オフ動作、及び、負の半周期における第２のスイッチング素子Ｑ２のオン・オフ動作は、上述したように実施される限り、駆動制御回路２は、第１のスイッチング素子Ｑ１のゲート駆動信号と、第２のスイッチング素子Ｑ２のゲート駆動信号とを、それぞれ独立に生成、出力するものであってもよい。

また、力率改善回路１において、リアクトルＬ１は、その一端が、第２の整流素子Ｄ２と第２のスイッチング素子Ｑ２の接続点に接続され、他端が、交流電源ＶａｃのＮ側の端子に接続されて、交流電源ＶａｃのＬ側の端子は、第１の整流素子Ｄ１と第１のスイッチング素子Ｑ１の接続点に接続されるものであってもよい。

あるいは、本発明の参考例に係る力率改善回路は、交流電源ＶａｃのＬ側の端子に接続されるリアクトルと、交流電源ＶａｃのＮ側の端子に接続されるリアクトルとの２つのリアクトルを備えるものであってもよい。この場合、力率改善回路は、各リアクトルを一次側とするトランスを有する２つの電流検出部を備え、両方のトランスの二次側から入力電流に応じて出力される入力電流検出信号に基づいて、第１及び第２のスイッチング素子Ｑ１、Ｑ２を制御するものであってもよい。

また、力率改善回路１において、トランスＴｒの一次及び二次巻線Ｗｌｐ、Ｗｌｓは、図１に示す極性とは逆極性を有するように巻回されていてもよく、この場合には、駆動制御回路２において、反転部による信号処理は、交流電源Ｖａｃの正の半周期に実行されるものである。

次に、図３〜図８を参照して、本発明の他の実施形態について説明する。但し、以下の各実施形態の説明では、先行して説明された実施形態のいずれかと対比した上で、共通する部分の説明は適宜省略し、主としてその相違点について説明する。

図３は、本発明の第２の実施形態における力率改善回路１ａを備えた電源装置１００を示す回路構成図であり、図４は、力率改善回路１ａの要部の動作を示す波形図である。
力率改善回路１ａは、次の点で、図１に示す力率改善回路１と相違する。すなわち、力率改善回路１ａは、トランスＴｒａを有する電流検出部５ａを有しており、トランスＴｒａは、リアクトルＬ１を構成する一次巻線Ｗｌｐと、一次巻線Ｗｌｐに磁気結合する第１及び第２の二次巻線Ｗｌｓ１、Ｗｌｓ２を含んでいる。ここで、第１及び第２の二次巻線Ｗｌｓ１、Ｗｌｓ２の一端はコモンラインに接続されており、第１の二次巻線Ｗｌｓ１の他端は、抵抗Ｒ３を介して駆動制御回路２ａの第１の入力電流検出端子Ｓi１に接続され、第２の二次巻線Ｗｌｓ２の他端は、抵抗Ｒ４を介して駆動制御回路２ａの第２の入力電流検出端子Ｓi２に接続されている。

したがって、電流検出部５ａにおいて、トランスＴｒａの二次側に発生する誘導電圧には、第１の二次巻線Ｗｌｓ１に発生する第１の誘導電圧Ｖｗｌｓ１（図４（ｃ）参照）と、第２の二次巻線Ｗｌｓ２に発生する第２の誘導電圧Ｖｗｌｓ２（図４（ｄ）参照）が含まれ、電流検出部５ａは、これらの第１及び第２の誘導電圧Ｖｗｌｓ１、Ｖｗｌｓ２を、第１及び第２の入力電流検出信号として、駆動制御回路２ａに出力する。

ここで、トランスＴｒａの第１の二次巻線Ｗｌｓ１は、一次巻線Ｗｌｐを正方向に流れるリアクトル電流ＩＬ１が増大する間（及び、負方向に流れるリアクトル電流ＩＬ１が減少する間）には、第１の二次巻線Ｗｌｓ１に、出力端側（抵抗Ｒ３側）が正電圧となる誘導電圧Ｖｗｌｓ１が発生し、一次巻線Ｗｌｐを正方向に流れるリアクトル電流ＩＬ１が減少する間（及び、負方向に流れるリアクトル電流ＩＬ１が増大する間）には、第１の二次巻線Ｗｌｓ１に、出力端側（抵抗Ｒ３側）が負電圧となる誘導電圧Ｖｗｌｓ１が発生する。

また、トランスＴｒａの第２の二次巻線Ｗｌｓ２は、一次巻線Ｗｌｐを正方向に流れるリアクトル電流ＩＬ１が増大する間（及び、負方向に流れるリアクトル電流ＩＬ１が減少する間）には、第２の二次巻線Ｗｌｓ２に、出力端側（抵抗Ｒ４側）が負電圧となる誘導電圧Ｖｗｌｓ２が発生し、一次巻線Ｗｌｐを正方向に流れるリアクトル電流ＩＬ１が減少する間（及び、負方向に流れるリアクトル電流ＩＬ１が増大する間）には、第２の二次巻線Ｗｌｓ２に、出力端側（抵抗Ｒ４側）が正電圧となる誘導電圧Ｖｗｌｓ２が発生するように巻回されている。

したがって、交流電源Ｖａｃの正の半周期では、第１のスイッチング素子Ｑ１がターンオンされて正方向のリアクトル電流ＩＬ１が増大している間には、第１の二次巻線Ｗｌｓ１に正の誘導電圧Ｖｗｌｓ１が、第２の二次巻線Ｗｌｓ２に負の誘導電圧Ｖｗｌｓ２がそれぞれ発生し、第１のスイッチング素子Ｑ１がターンオフされて、正方向のリアクトル電流ＩＬ１がピーク値から減少している間には、第１の二次巻線Ｗｌｓ１に負の誘導電圧Ｖｗｌｓ１が、第２の二次巻線Ｗｌｓ２に正の誘導電圧Ｖｗｌｓ２がそれぞれ発生する。

また、交流電源Ｖａｃの負の半周期では、第２のスイッチング素子Ｑ２がターンオンされて負方向のリアクトル電流ＩＬ１が増大している間には、第１の二次巻線Ｗｌｓ１に負の誘導電圧Ｖｗｌｓ１が、第２の二次巻線Ｗｌｓ２に正の誘導電圧Ｖｗｌｓ２がそれぞれ発生し、第２のスイッチング素子Ｑ２がターンオフされて、負方向のリアクトル電流ＩＬ１がピーク値から減少している間には、第１の二次巻線Ｗｌｓ１に正の誘導電圧Ｖｗｌｓ１が、第２の二次巻線Ｗｌｓ２に負の誘導電圧Ｖｗｌｓ２がそれぞれ発生する。

言い換えれば、電流検出部５ａは、第１及び第２の誘導電圧Ｖｗｌｓ１、Ｖｗｌｓ２のそれぞれに関して、交流電源Ｖａｃの正の半周期の間に第１のスイッチング素子Ｑ１のオン・オフに応じて発生する場合の極性と、交流電源Ｖａｃの負の半周期の間に第２のスイッチング素子Ｑ２のオン・オフに応じて発生する場合の極性が、互いに逆極性となるとともに、交流電源Ｖａｃの正の半周期の間に第１のスイッチング素子Ｑ１のオン・オフに応じて発生する第１の誘導電圧Ｖｗｌｓ１の極性と、交流電源Ｖａｃの負の半周期の間に第２のスイッチング素子Ｑ２のオン・オフに応じて発生する第２の誘導電圧Ｖｗｌｓ２の極性が一致し、かつ、交流電源Ｖａｃの負の半周期の間に第２のスイッチング素子Ｑ２のオン・オフに応じて発生する第１の誘導電圧Ｖｗｌｓ１の極性と、交流電源Ｖａｃの正の半周期の間に第１のスイッチング素子Ｑ１のオン・オフに応じて発生する第２の誘導電圧Ｖｗｌｓ１の極性が一致するように構成される。

尚、トランスＴｒａにおいて、このような第１及び第２の二次巻線Ｗｌｓ１、Ｗｌｓ２は、中間タップが設けられた１つの巻線を用いて構成され、その中間タップをコモンライに接続するとともに、巻線の両端を、それぞれ抵抗Ｒ３及びＲ４に接続される出力端として実装されるものであってもよい。

そして、力率改善回路１ａは、その駆動制御回路２ａが、力率改善回路１の駆動制御回路２と同様の判別部、整形部、及びゼロ電流検出部とともに、判別部で実施される正負の半周期の判別に基づいて、ゼロ電流検出に用いる入力電流信号を選択する選択部（図示は省略する）を有している点でも、図１に示す力率改善回路１と相違するものである。

具体的には、駆動制御回路２ａは、判別部により交流電源Ｖａｃの状態が正の半周期にあると判別された場合には、選択部により第２の入力電流検出信号（第２の誘導電圧Ｖｗｌｓ２）を選択し、また、判別部により交流電源Ｖａｃの状態が負の半周期にあると判別された場合には、選択部により第１の入力電流検出信号（第１の誘導電圧Ｖｗｌｓ１）を選択し、それぞれの半周期において選択された第１または第２の入力電流検出信号を整形部により信号処理することによって、交流電源Ｖａｃの全周期にわたって極性が統一されたゼロ電流検出電圧Ｖｚｄを得るものである。

これによって、駆動制御回路２ａのゼロ電流検出部は、２つの入力電流検出端子Ｓi１、Ｓｉ２に入力され、かつ、互いに逆極性を有する２つの入力電流検出信号を使用しながら、交流電源Ｖａｃの全周期にわたって共通の閾値電圧を用いて、ゼロ電流検出電圧ＶｚｄのＨｉｇｈレベルからの立ち下がりを検出し、それによって、正負いずれの方向のリアクトル電流ＩＬ１についても、その電流値がゼロとなる時点を判別して、力率改善回路１と同様の臨界モードでの駆動制御を実行することができる。

ここで、駆動制御回路２ａは、駆動制御回路２と同様に、好ましくは、マイクロコンピュータシステムにより構成され、上述した判別部、整形部、選択部、及びゼロ電流検出部による信号処理は、デジタル演算により実施されるものである。但し、駆動制御回路２ａは、判別部、整形部、選択部、及びゼロ電流検出部における信号処理の一部または全部を、アナログ回路により実施するものであってもよい。尚、駆動制御回路２ａは、駆動制御回路２が備える反転部の機能を有する必要はないことは言うまでもない。

また、駆動制御回路２ａにおいて、その判別部、選択部、及び整形部は、それらの機能の組合せにより、第１の入力電流検出信号（第１の誘導電圧Ｖｗｌｓ１）、第２の入力電流検出信号（第１の誘導電圧Ｖｗｌｓ２）、及び電圧検出信号（入力電圧Ｖｓｌ、Ｖｓｎ）が入力され、交流電源Ｖａｃの正の半周期には、第２の入力電流信号に基づいて生成される信号（正の半周期におけるゼロ電流検出信号Ｖｚｄ）を出力し、交流電源Ｖａｃの負の半周期には、第１の入力電流信号に基づいて生成される信号（負の半周期におけるゼロ電流検出信号Ｖｚｄ）を出力するものであり、本実施形態における切替部を構成する。

また、力率改善回路１ａにおいて、トランスＴｒａの一次巻線Ｗｌｐ並びに第１及び第２の二次巻線Ｗｌｓ１、Ｗｌｓ２は、図３に示す極性とは逆極性を有するように巻回されていてもよく、この場合には、駆動制御回路２ａにおいて、選択部は、正の半周期において第１の入力電流検出信号（第１の誘導電圧Ｖｗｌｓ１）を選択し、負の半周期において第２の入力電流検出信号（第２の誘導電圧Ｖｗｌｓ２）を選択するように動作するものである。

図５は、本発明の第３の実施形態における力率改善回路１ｂを備えた電源装置２００を示す回路構成図であり、図６は、力率改善回路１ｂの要部の動作を示す波形図である。
力率改善回路１ｂは、図３に示す力率改善回路１ａと比較して、上述した切替部が、切替回路６として駆動制御回路２ｂの外部に設けられている点で相違する。また、力率改善回路１ｂは、その入力電圧検出部４ａを、交流電源ＶａｃのＮ側の端子の入力電圧のみを検出するように構成した例ともなっている。

すなわち、力率改善回路１ｂでは、トランスＴｒａの第１の二次巻線Ｗｌｓ１の出力端は、抵抗Ｒ３を介して切替御回路６の第１の入力電流検出端子Ｓi１に接続され、第２の二次巻線Ｗｌｓ２の出力端は、抵抗Ｒ４を介して切替回路６の第２の入力電流検出端子Ｓi２に接続されており、入力電圧検出部４ａの出力端は、抵抗Ｒ１を介して切替回路６の入力電圧検出端子Ｓｖ２に接続されている。

切替回路６には、第１の入力電流検出信号（第１の誘導電圧Ｖｗｌｓ１）、第２の入力電流検出信号（第２の誘導電圧Ｖｗｌｓ２）、及び電圧検出信号（交流電源のＮ側端子の入力電圧Ｖｓｎ）が入力される。そして、切替回路６は、上述した駆動制御回路２ａの、判別部、選択部、及び整形部と同様の機能を実行することにより、駆動制御回路２ｂのゼロ電流検出端子Ｓｉ３に対して、交流電源Ｖａｃの正の半周期には、第２の入力電流信号に基づいて生成されるゼロ電流検出信号Ｖｚｄ（図６（ｆ）参照）を出力し、交流電源Ｖａｃの負の半周期には、第１の入力電流信号に相当するゼロ電流検出信号Ｖｚｄを出力する。

本実施形態における力率改善回路１ｂは、以上のような構成により、力率改善回路１ａと同様の臨界モードの駆動制御を実施するものである。さらに、力率改善回路１ｂでは、切替回路６を駆動制御回路２ｂとは別に設けたことにより、駆動制御回路２ｂとして、少なくとも駆動制御回路２ａのゼロ電流検出部と同等の機能を備えた、低価格の汎用コントローラＩＣを用いることができる。

ここで、本実施形態における力率改善回路１ｂは、切替回路６の具体的構成によって限定されるものではないが、その好ましい構成及び動作の一例を図７を参照して説明すれば、次の通りである。
図７に示す切替回路６は、第３及び第４のスイッチング素子ＳＷ１、ＳＷ２を含んでいる。第３及び第４のスイッチング素子ＳＷ１、ＳＷ２の一端は、それぞれ抵抗Ｒ５を介して直流電源Ｖｄｃに接続され、他端は、それぞれ抵抗Ｒ６を介して接地されており、抵抗Ｒ６の接地されていない側の一端は、切替回路６の出力端子に接続されている。さらに、切替回路６は、一端が出力端子に接続され、他端が接地された出力コンデンサＣ３を備えており、駆動制御回路２ｂの入力電流検出端子Ｓｉ３には、この出力コンデンサＣ３の電圧が出力される。尚、切替回路６のグランドは、力率改善回路１ｂの出力のグランド（したがって、上述したコモンライン）と共通であり、その接地電位は、すなわち、コモンラインの電位である。

切替回路６は、さらに、第５及び第６のスイッチング素子ＳＷ３、ＳＷ４を含み、切替回路６の第１及び第２の入力端子Ｓｉ１、Ｓｉ２は、それぞれ第５及び第６のスイッチング素子ＳＷ３、ＳＷ４を介して接地されている。そして、切替回路６は、反転器ＩＮＶ１を含んでおり、第６のスイッチング素子ＳＷ４は、第３の入力端子Ｓｖ２から入力される電圧検出信号（交流電源ＶａｃのＮ側の入力電圧Ｖｓｎ）によって開閉制御され、第５のスイッチング素子ＳＷ３は、電圧検出信号を反転器ＩＮＶ１を介して論理反転した信号により開閉制御されるように構成されている。

また、切替回路６の第３及び第４のスイッチング素子ＳＷ１、ＳＷ２は、それぞれ、第１及び第２の入力端子Ｓｉ１、Ｓｉ２から入力される第１及び第２の入力電流検出信号（第１及び第２の誘導電圧Ｖｗｌｓ１、Ｖｗｌｓ２）により、開閉制御されるように構成されている。

ここで、第３〜第６のスイッチング素子ＳＷ１〜ＳＷ４は、例えば、ＭＯＳ−ＦＥＴから構成され、その場合、各スイッチング素子ＳＷ１〜ＳＷ４を開閉制御する各信号は、各スイッチング素子ＳＷ１〜ＳＷ４のゲート駆動信号として用いられる。
本実施形態では、第３〜第６のスイッチング素子ＳＷ１〜ＳＷ４は、ＭＯＳ−ＦＥＴにより構成され、各スイッチング素子ＳＷ１〜ＳＷ４は、ゲート駆動信号が所定のＨｉｇｈレベルの場合にターンオン（図７に示すスイッチが閉じた状態）、所定のＬｏｗレベルの場合にターンオフ（図７に示すスイッチが開いた状態）されるとともに、切替回路６に入力される第１及び第２の電流検出信号、及び、電圧検出信号は、それぞれ各スイッチング素子ＳＷ１〜ＳＷ４を駆動するために必要なＨｉｇｈ及びＬｏｗレベルを出力可能なものとする。

尚、図７に示す回路構成図は、主としてその動作原理を説明するためのものであり、図７に記載された回路構成に対して、必要に応じて任意の適切な回路要素（例えば、入力信号に基づいて各スイッチング素子ＳＷ１〜ＳＷ４を駆動するための駆動回路、または、各スイッチング素子ＳＷ１〜ＳＷ４を保護するためのツェナーダイオード等）を付加するものであってもよいことは、言うまでもない。この点は、図８〜図１１を参照して後述する回路構成についても同様である。

以上のように構成された切替回路６の動作を説明すれば、次の通りである。
ここで、図７は、交流電源Ｖａｃの負の半周期において、第２のスイッチング素子Ｑ２がターンオフされ、リアクトル電流Ｌ１に流れる負方向のリアクトル電流ＩＬ１が、ピーク値から減少している時点の切替回路６の状態を示している。このとき、トランスＴｒａの第１の二次巻線Ｗｌｓ1には正の第１の誘導電圧Ｖｗｌｓ１が発生している。

そして、負の半周期において、交流電源ＶａｃのＮ側の入力電圧ＶｓｎはＨｉｇｈレベルとなるため（図６（ｅ）参照）、第６のスイチング素子ＳＷ４はオン（閉）状態となる。これによって、第４のスイッチング素子ＳＷ２のゲート駆動信号は接地電位に固定され、第４のスイッチング素子ＳＷ２は、オフ（開）状態に固定される。
一方、第５のスイッチング素子ＳＷ３は、そのゲート駆動信号が入力電圧ＶｓｎのＨｉｇｈレベルから論理反転されてＬｏｗレベルとなるため、オフ（開）状態となり、これによって、第３のスイッチング素子ＳＷ１は、第１の入力端子Ｓｉ１から入力される第１の誘導電圧Ｖｗｓ１をそのゲート駆動信号として、オン・オフ制御されることになる。

そして、図７に示す状態では、トランスＴｒａの第１の二次巻線Ｗｌｓ1には正の第１の誘導電圧Ｖｗｌｓ１が発生しており、これによって、第３のスイッチング素子ＳＷ１はオン（閉）状態となる。このとき、出力コンデンサＣ３は直流電源Ｖｄｃの電圧（同様に、符号Ｖｄｃを付す）まで充電され、切替回路６の出力端子から、この電圧Ｖｄｃが出力される。

次いで、負の半周期において、リアクトルＬ１に流れる負方向のリアクトル電流ＩＬ１が０となり、それにともなって第１の誘導電圧Ｖｗｌｓ１がゲート駆動信号の所定の閾値を下回ると、第３のスイッチング素子ＳＷ１はオフ（開）状態となり、出力コンデンサＣ３に充電された電荷は、抵抗Ｒ６を通じて放電する。これによって、切替回路６の出力端子からは、接地電位が出力される。そして、切替回路６からの出力電位のこの立ち下がりによりゼロ電流検出が実施されて、第２のスイッチング素子Ｑ２がターンオンされ、第１の二次巻線Ｗｌｓ1に負の第１の誘導電圧Ｖｗｌｓ１が発生している間は、出力端子から接地電位が出力される状態が継続する。次いで、所定時間経過後、再び第２のスイッチング素子Ｑ２がターンオンされ、第１の二次巻線Ｗｌｓ1に正の第１の誘導電圧Ｖｗｌｓ１が発生して、ゲート駆動信号の所定の閾値を上回ると、第３のスイッチング素子ＳＷ１は、再びオン（閉）状態となり、以後、この動作が繰り返される。

このように、切替回路６は、交流電源Ｖａｃの負の半周期において、入力された第１の誘導電圧Ｖｗｌｓ１の正電圧及び負電圧を、それぞれ一定のＨｉｇｈレベル（この場合、直流電源電圧Ｖｄｃ）及びＬｏｗレベル（この場合、接地電位）に変換し、第１の誘導電圧Ｖｗｌｓ１を、上記ＨｉｇｈレベルとＬｏｗレベルの間を振動するゼロ電流検出電圧Ｖｚｄ（図６（ｆ）参照）として、駆動制御回路２ａに出力するものである。

また、交流電源Ｖａｃの正の半周期における切替回路６の動作については、第３のスイッチング素子ＳＷ１と第４のスイッチング素子ＳＷ２、及び、第５のスイッチング素子ＳＷ３と第６のスイッチング素子ＳＷ４の動作が入れ替わり、切替回路６の出力信号が、トランスＴｒａの第２の二次巻線Ｗｌｓ２に発生する第２の誘導電圧Ｖｗｌｓ２に基づいて生成されることを除いて、上述した負の半周期における動作と同様のものであるため、その説明は省略する。

ここで、力率改善回路１ｂが備える切替回路は、図８に示す切替回路６ａのように構成されるものであってもよい。切替回路６ａは、第３及び第４のスイッチング素子ＳＷ１、ＳＷ２の一端が、抵抗Ｒ７を介して抵抗Ｒ６に接続される点を除いて、図７に示す切替回路６と同様のものである。

切替回路６ａは、上述した切替回路６と同様の動作を実行するとともに、抵抗Ｒ７を付加したことによって、第１及び第２の入力電流検出信号、及び、電圧検出信号から第３〜第６のスイッチング素子ＳＷ１〜ＳＷ４を通じて切替回路６ａに流入するノイズ成分や、切替回路６ａの出力信号に混入される第３〜第６のスイッチング素子ＳＷ１〜ＳＷ４のスイッチングノイズが抑制され、切替回路６ａの出力信号の品位を向上させることができる。

尚、力率改善回路１ｂにおいても、入力電圧検出部４ａは、交流電源Ｖａｃの両端Ｌ、Ｎの入力電圧を検出するように構成し、切替回路６は、入力電圧検出部４ａから入力される交流電源Ｖａｃの両端Ｌ、Ｎの入力電圧を用いて、交流電源Ｖａｃの正または負の半周期を判別するものであってもよい。

以上、本発明を好ましい実施形態を用いて説明してきたが、本発明に係る力率改善装置は、上述した実施形態に限定されるものではない。
上述した実施形態において、力率改善回路１における電流検出部５は、入力電流検出信号として誘導電圧Ｖｗｌｓ自体を出力するものとしたが、本発明に係る力率改善回路において、入力電流検出信号は、誘導電圧Ｖｗｌｓに基づいて生成される信号であって、その信号に基づいて第１及び第２のスイッチング素子Ｑ１、Ｑ２を制御して、所望の直流電圧を負荷回路３に供給することが可能である限り、任意の適切な信号とすることができる。このことは、力率改善回路１ａ、１ｂの電流検出部５ａにおける、第１及び第２の入力電流検出信号についても同様である。

また、力率改善回路１ｂにおいて、切替回路６は、入力される第１または第２の入力電流検出信号（第１及び第２の誘導電圧Ｖｗｌｓ１、Ｖｗｌｓ２）に基づいて生成されるゼロ電流検出電圧Ｖｚｄを出力するものとしたが、本発明に係る力率改善回路において、切替回路６の出力信号は、第１または第２の入力電流検出信号に基づいて生成される信号であって、その信号に基づいて第１及び第２のスイッチング素子Ｑ１、Ｑ２を制御して、所望の直流電圧を負荷回路３に供給することが可能である限り、任意の適切な信号とすることができる。特に、本発明は、切替回路６が、交流電源Ｖａｃの正及び負の半周期に応じて選択された第１または第２の入力電流検出信号自体を、その出力信号として出力する場合を含むものである。

尚、力率改善回路１ｂが備える切替回路は、図７及び図８に示す切替回路６、６ａの他にも、様々な回路構成が適用可能である。例えば、図７及び図８に示す切替回路６、６ａは、その出力段に直流電源Ｖｄｃが用いられているが、図９〜図１１には、このような直流電源Ｖｄｃを使用しない場合の切替回路の例が示されている。

図９に示す切替回路６ｂは、第１及び第２の入力電流検出信号がそれぞれ抵抗Ｒ３、Ｒ４を介して入力される第１及び第２の入力端子Ｓｉ１、Ｓｉ２とは別に、第１及び第２の入力電流検出信号がそれぞれ直接入力される第４及び第５の入力端子Ｓｉ４、Ｓｉ５を有しており、第４の入力端子Ｓｉ４は整流素子Ｄ５と抵抗Ｒ８を介して、また、第５の入力端子Ｓｉ５は整流素子Ｄ６と抵抗Ｒ９を介して、それぞれ切替回路６ｂの出力端子に接続されている。また、切替回路６ｂの出力端子は、第３のスイッチング素子ＳＷ１と第４のスイッチング素子ＳＷ４の並列回路を介して接地されており、切替回路６は、さらに、一端が出力端子に接続され、他端が接地された出力コンデンサＣ３を備えている。

切替回路６ｂでは、交流電源Ｖａｃの負の半周期において、トランスＴｒａの第１の二次巻線Ｗｌｓ1に発生する正の第１の誘導電圧Ｖｗｌｓ１がゲート駆動信号の所定の閾値を上回って第３のスイッチング素子ＳＷ１がオン（閉）状態になると、出力端子は接地されて、切替回路６ｂから接地電位（Ｌｏｗレベル）の信号が出力される。また、トランスＴｒａの第１の二次巻線Ｗｌｓ1に発生する正の第１の誘導電圧Ｖｗｌｓ１がゲート駆動信号の所定の閾値を下回って第３のスイッチング素子ＳＷ１がオフ（開）状態になると、トランスＴｒａの第２の二次巻線Ｗｌｓ２に発生する正の第２の誘導電圧Ｖｗｌｓ２によって、整流素子Ｄ６及び抵抗Ｒ９を介して出力コンデンサＣ３が充電され、切替回路６ｂから、この時点における正の第２の誘導電圧Ｖｗｌｓ２（Ｈｉｇｈレベル）が出力される。

切替回路６ｂでは、このようにして、交流電源Ｖａｃの負の半周期において、第１の入力電流検出信号（第１の誘導電圧Ｖｗｌｓ１）に基づいて出力信号が生成される。また、交流電源Ｖａｃの正の半周期における切替回路６ｂの動作については、第３のスイッチング素子ＳＷ１と第４のスイッチング素子ＳＷ２、及び、第５のスイッチング素子ＳＷ３と第６のスイッチング素子ＳＷ４の動作が入れ替わり、切替回路６ｂの出力信号が、トランスＴｒａの第２の二次巻線Ｗｌｓ２に発生する第２の誘導電圧Ｖｗｌｓ２に基づいて生成されることを除いて、上述した負の半周期における動作と同様のものであるため、その説明は省略する。

尚、切替回路６ｂにおいて、整流素子Ｄ５、Ｄ６は、第３及び第４のスイッチング素子ＳＷ１、ＳＷ２が寄生ダイオードを有している場合に、その影響を回避するために使用されており、そのような影響を考慮する必要がない場合には、切替回路６ｂは、整流素子Ｄ５、Ｄ６を備えないものであってもよい。

また、図１０に示す切替回路６ｃは、第３及び第４のスイッチング素子ＳＷ１、ＳＷ２を含まない簡易な回路構成によりその機能を実行するものであり、第１の入力端子Ｓｉ１が、整流素子Ｄ７、第５のスイッチング素子ＳＷ３、及び抵抗Ｒ１０を介して接地され、第２の入力端子Ｓｉ２が、整流素子Ｄ８、第６のスイッチング素子ＳＷ４、及び抵抗Ｒ１０を介して接地されるように構成されている。また、抵抗Ｒ１０と第５及び第６のスイッチング素子ＳＷ３、ＳＷ４との接続点が、切替回路６ｃの出力端子に接続されている。さらに、切替回路６ｃは、一端が出力端子に接続され、他端が接地された出力コンデンサＣ３を備えており、駆動制御回路２ｂの入力電流検出端子Ｓｉ３には、この出力コンデンサＣ３の電圧が出力される。尚、切替回路６ｃのグランドは、力率改善回路１ｂの出力のグランド（したがって、上述したコモンライン）と共通であり、その接地電位は、すなわち、コモンラインの電位である。

切替回路６ｃでは、交流電源Ｖａｃの負の半周期において、第６のスイチング素子ＳＷ４がオン（閉）状態、第５のスイッチング素子ＳＷ３がオフ（開）状態となると、第２の入力端子Ｓｉ２から入力される第２の入力電流検出信号（第２の誘導電圧Ｖｗｌｓ２）に基づいて、第２の誘導電圧Ｖｗｌｓ２が正電圧の場合には、その正電圧を抵抗Ｒ４及び抵抗Ｒ１０で分圧した電位（Ｈｉｇｈレベル）が出力端子から出力され、第２の誘導電圧Ｖｗｌｓ２が負電圧の場合には、接地電位（Ｌｏｗレベル）が出力端子から出力される。

切替回路６ｃでは、このようにして、交流電源Ｖａｃの負の半周期において、第２の入力電流検出信号（第２の誘導電圧Ｖｗｌｓ２）に基づいて出力信号が生成される。また、交流電源Ｖａｃの正の半周期における切替回路６ｃの動作については、第５のスイッチング素子ＳＷ３と第６のスイッチング素子ＳＷ４の動作が入れ替わり、切替回路６ｃの出力信号が、トランスＴｒａの第１の二次巻線Ｗｌｓ１に発生する第１の誘導電圧Ｖｗｌｓ１に基づいて生成されることを除いて、上述した負の半周期における動作と同様のものであるため、その説明は省略する。

尚、上述したように、切替回路６ｃでは、切替回路６、６ａ、６ｂとは異なり、交流電源Ｖａｃの負の半周期において、第２の入力電流検出信号が選択され、交流電源Ｖａｃの正の半周期において、第１の入力電流検出信号が選択されるものであるため、図示された回路構成は、力率改善回路１ｂのトランスＴｒａの一次巻線Ｗｌｐ並びに第１及び第２の二次巻線Ｗｌｓ１、Ｗｌｓ２が、図５に示す極性とは逆極性に巻回された場合の回路構成の例となっている。勿論、切替回路６ｃは、その第１及び第２の入力端子Ｓｉ１、Ｓｉ２に、それぞれ第２及び第１の入力電流検出信号が入力されるように構成することによって、図５に示すトランスＴｒａに対しても、容易に適用可能である。

また、力率改善回路１ｂが備える切替回路は、図１１に示す切替回路６ｄのように構成されるものであってもよい。切替回路６ｄは、第５及び第６のスイッチング素子ＳＷ３、ＳＷ４の一端が、抵抗Ｒ１１を介して抵抗Ｒ１０に接続される点を除いて、図１０に示す切替回路６ｃと同様のものである。

切替回路６ｄは、上述した切替回路６ｃと同様の動作を実行するとともに、抵抗Ｒ１１を付加したことによって、第１及び第２の入力電流検出信号、及び、電圧検出信号から第５及び第６のスイッチング素子ＳＷ３、ＳＷ４を通じて切替回路６ｄに流入するノイズ成分や、切替回路６ｄの出力信号に混入される第５及び第６のスイッチング素子ＳＷ３、ＳＷ４のスイッチングノイズが抑制され、切替回路６ｄの出力信号の品位を向上させることができる。

尚、切替回路６ｃ、６ｄにおいて、整流素子Ｄ７、Ｄ８は、第５及び第６のスイッチング素子ＳＷ３、ＳＷ４が寄生ダイオードを有している場合に、その影響を回避するために使用されており、そのような影響を考慮する必要がない場合には、切替回路６ｃ、６ｄは、整流素子Ｄ７、Ｄ８を備えないものであってもよい。

さらに、本発明は、力率改善回路１の駆動制御回路２における信号処理について、反転部及び整形部における処理が実行される順序によるものではなく、必要に応じて、入力電流検出信号を所望の波形に整形した後、その極性を反転するものであってもよい。
また、力率改善回路１は、駆動制御回路２が備える判別部及び反転部と同等の機能を少なくとも有する反転回路を、駆動制御回路２の外部に備えるものであってもよい。駆動制御回路２の外部に備える回路は、反転回路と、上述した切替回路６、６ａ〜６ｄの両方を備えており、力率改善回路の構成に応じていずれかの回路を選択して使用可能なものであってもよい。

また、駆動制御回路２は、入力電流検出信号（または、その波形整形後の信号）の極性を、交流電源Ｖａｃの全周期にわたって統一するのではなく、正及び負の半周期の入力電流検出信号（または、その波形整形後の信号）の極性にそれぞれ適合する２つの閾値電圧を、交流電源Ｖａｃの正及び負の半周期に応じて切替えて使用することにより、ゼロ電流検出を実行するものであってもよい。

また、本発明は、力率改善回路１ａの駆動制御回路２ａにおける信号処理について、選択部及び整形部における処理が実行される順序によるものではなく、必要に応じて、第１及び第２の入力電流検出信号を所望の波形に整形した後、そのいずれかを選択するものであってもよい。

また、本発明に係る力率改善回路駆動制御回路２、２ａの整形部により整形される波形は、ゼロ電流検出が実行可能な限り、必ずしも上述したゼロ電流検出電圧Ｖｚｄと同一の波形でなくともよく、あるいは、整形部を有することなく、入力電流検出信号（または、その極性が反転された信号）をそのまま用いて、ゼロ電流検出を実行するものであってもよい。

１，１ａ,１ｂ：力率改善回路、２,２ａ,２ｂ：駆動制御回路、３：負荷回路、４,４ａ：入力電圧検出部、５,５ａ：電流検出部、Ｃ２:平滑コンデンサ、Ｄ１：第１の整流素子、Ｄ２：第２の整流素子、Ｄ３：第３の整流素子、Ｄ４：第４の整流素子、Ｌ１：リアクトル、Ｑ１:第１のスイッチング素子、Ｑ２:第２のスイッチング素子、Ｖａｃ：交流電源、

Claims (6)

1. 第１の整流素子（Ｄ１）と第１のスイッチング素子（Ｑ１）からなる第１の直列回路と、第２の整流素子（Ｄ２）と第２のスイッチング素子（Ｑ２）からなり、前記第１の直列回路に並列接続される第２の直列回路と、前記第１及び第２の直列回路並びに負荷回路に並列接続される平滑コンデンサ（Ｃ２）と、第１の整流素子（Ｄ１）と第１のスイッチング素子（Ｑ１）の接続点または第２の整流素子（Ｄ２）と第２のスイッチング素子（Ｑ２）の接続点のうちのいずれか一方に一端が接続され、他端が交流電源（Ｖａｃ）の一端に接続されるリアクトル（Ｌ１）と、を備え、前記交流電源（Ｖａｃ）の他端は、前記第１の整流素子（Ｄ１）と第１のスイッチング素子（Ｑ１）の接続点または前記第２の整流素子（Ｄ２）と第２のスイッチング素子（Ｑ２）の接続点のうちのいずれか他方に接続された力率改善回路であって、
   前記交流電源（Ｖａｃ）の少なくとも一端の入力電圧を、前記平滑コンデンサ（Ｃ２）の低圧側の一端を基準として検出する入力電圧検出部と、前記交流電源（Ｖａｃ）からの入力電流を検出する電流検出部と、前記交流電源（Ｖａｃ）の正の半周期と負の半周期とを判別する判別部とをさらに備え、前記電流検出部は、前記リアクトル（Ｌ１）を一次側とするトランス（Ｔｒ）を有しており、
   前記トランス（Ｔｒ）の二次側から前記入力電流に応じて出力される入力電流検出信号と前記判別部の判別結果とから、前記入力電流がゼロとなる時点を判別することに少なくとも部分的に基づいて前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）を臨界モードで制御して、所望の直流電圧を前記負荷回路に供給することを特徴とする力率改善回路。
2. 前記入力電流検出信号は、前記トランス（Ｔｒ）の二次側に発生する１以上の誘導電圧に基づいて生成され、それぞれの誘導電圧は、前記交流電源（Ｖａｃ）の正の半周期の間に発生する場合の極性と、前記交流電源（Ｖａｃ）の負の半周期の間に発生する場合の極性が、互いに逆極性であることを特徴とする請求項１に記載の力率改善回路。
3. 前記判別部は、前記入力電圧検出部から出力される電圧検出信号に基づいて、前記交流電源（Ｖａｃ）の正の半周期及び負の半周期を判別することを特徴とする請求項２に記載の力率改善回路。
4. 前記トランス（Ｔｒ）の二次側に発生する誘導電圧は第１及び第２の誘導電圧を含み、前記入力電流検出信号は、それぞれ前記第１及び第２の誘導電圧に基づいて生成される第１及び第２の入力電流検出信号を含んでおり、前記交流電源（Ｖａｃ）の正の半周期の間に発生する前記第１の誘導電圧の極性と、前記交流電源（Ｖａｃ）の負の半周期の間に発生する前記第２の誘導電圧の極性は一致し、かつ、前記交流電源（Ｖａｃ）の負の半周期の間に発生する前記第１の誘導電圧の極性と、前記交流電源（Ｖａｃ）の正の半周期の間に発生する前記第２の誘導電圧の極性は一致することを特徴とする請求項２または３に記載の力率改善回路。
5. 前記第１の入力電流検出信号、前記第２の入力電流検出信号、及び前記入力電圧検出部から出力される電圧検出信号が入力され、前記交流電源（Ｖａｃ）の正の半周期及び負の半周期に応じて、前記第１の入力電流検出信号及び前記第２の入力電流検出信号のいずれか一方に基づいて生成される信号を出力する切替部をさらに備えることを特徴とする請求項４に記載の力率改善回路。
6. 前記交流電源（Ｖａｃ）と前記リアクトル（Ｌ１）の接続点に一端が接続され、他端が前記平滑コンデンサ（Ｃ２）の低圧側の一端に接続されたコンデンサ（Ｃ１）をさらに備えることを特徴とする請求項１から５のいずれか１項に記載の力率改善回路。