JP4850915B2 - Ｐｆｃコントローラ、スイッチングレギュレータ及び電源回路 - Google Patents
Ｐｆｃコントローラ、スイッチングレギュレータ及び電源回路 Download PDFInfo
- Publication number
- JP4850915B2 JP4850915B2 JP2008534379A JP2008534379A JP4850915B2 JP 4850915 B2 JP4850915 B2 JP 4850915B2 JP 2008534379 A JP2008534379 A JP 2008534379A JP 2008534379 A JP2008534379 A JP 2008534379A JP 4850915 B2 JP4850915 B2 JP 4850915B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- counter
- switch
- control signal
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 69
- 238000013459 approach Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 7
- 238000009499 grossing Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 102100038204 Large neutral amino acids transporter small subunit 1 Human genes 0.000 description 3
- 102100038235 Large neutral amino acids transporter small subunit 2 Human genes 0.000 description 3
- 108091058543 REG3 Proteins 0.000 description 3
- 102100027336 Regenerating islet-derived protein 3-alpha Human genes 0.000 description 3
- 108091006232 SLC7A5 Proteins 0.000 description 3
- 108091006238 SLC7A8 Proteins 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 102100026693 FAS-associated death domain protein Human genes 0.000 description 2
- 101000911074 Homo sapiens FAS-associated death domain protein Proteins 0.000 description 2
- 101001003569 Homo sapiens LIM domain only protein 3 Proteins 0.000 description 2
- 101001096074 Homo sapiens Regenerating islet-derived protein 4 Proteins 0.000 description 2
- 101000639972 Homo sapiens Sodium-dependent dopamine transporter Proteins 0.000 description 2
- 102100026460 LIM domain only protein 3 Human genes 0.000 description 2
- 102100037889 Regenerating islet-derived protein 4 Human genes 0.000 description 2
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 2
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 101100033865 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA1 gene Proteins 0.000 description 1
- 101100524516 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA2 gene Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M7/23—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only arranged for operation in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
- H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、インタリーブ方式のスイッチングレギュレータ（昇圧コンバータ）に適用されるＰＦＣ（Power Factor Correction）コントローラに関し、スイッチングレギュレータ及び電源回路に適用して有効な技術に関する。
昇圧コンバータのようなスイッチングレギュレータはインダクタとダイオードの直列ノードにスイッチ素子を接続した昇圧チョッパー回路を有し、スイッチ素子のオン状態において整流回路から供給される電流によってインダクタにエネルギーを蓄積し、スイッチ素子のオフ状態においてインダクタに蓄積されたエネルギーによってダイオードを介して平滑容量を充電する。この動作サイクルを繰り返すことによって昇圧動作が行われる。このとき、ＰＦＣコントローラは例えば平滑容量に得られる電圧の分圧電圧と整流回路により整流されたＡＣ入力電圧の量との相関値を内部発振回路で形成される三角波と比較することによってスイッチ素子のオン・デューティを制御し、昇圧電圧を一定に保つと共に、ＡＣ入力電流を正弦波に近づける制御を行う。
特許文献１及び２には複数の昇圧チョッパー回路を備え、夫々の昇圧チョッパー回路のスイッチ素子を位相をづらしてスイッチ制御する、インタリーブ方式のスイッチングレギュレータ技術について記載される。特許文献１では位相をずらすタイミング生成に相補的に充放電動作される容量素子のペアを用いている。特許文献２では位相をずらすタイミング生成に三角波信号とそれに対する閾値を利用する。
しかしながら特許文献１の技術は複雑で回路規模も大きく、動作精度が容量素子のプロセスばらつきの影響を受け易い。特許文献２の技術も複雑で回路規模が大きく、その上、スイッチ素子のオン・デューティの制御はできるがスイッチ素子のオン・オフ動作周波数を変化させる制御には適用することができない。
本発明の目的は、回路規模が小さく且つ動作精度がプロセスばらつきの影響を大きく受け難いＰＦＣコントローラ、並びに当該ＰＦＣコントローラを用いたスイッチングレギュレータ及び電源回路を提供することにある。
本発明の別の目的は、スイッチ素子のオン・オフ動作周波数を変化させる制御にも対応することができるＰＦＣコントローラ、並びに当該ＰＦＣコントローラを用いたスイッチングレギュレータ及び電源回路を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものについて簡単に説明すれば下記のとおりである。
〔１〕《ＰＦＣコントローラ》
本発明に係るＰＦＣコントローラ（ＰＦＣ＿ＣＯＮＴ、ＰＦＣ＿ＣＯＮＴ＿２（ＰＦＣ＿ＣＯＮＴ＿１））は、入力端子（Ｎｉ）と出力端子（Ｖｏｕｔ）との間に複数並列配置された各々の昇圧チョッパー回路のスイッチ素子（Ｍ１、Ｍ２（Ｍ２、Ｍ３、Ｍ４））をスイッチ制御する半導体集積回路である。このＰＦＣコントローラは、一の前記昇圧チョッパー回路における一の前記スイッチ素子（Ｍ１）のための一のスイッチ制御信号（ＧＤ＿Ｍ）を生成する第１回路（ＣＯＮＴ１）と、他の前記昇圧チョッパー回路における他の前記スイッチ素子（Ｍ２（Ｍ２、Ｍ３、Ｍ４））のために前記一のスイッチ制御信号に対して位相をずらした他のスイッチ制御信号（ＧＤ＿Ｓ（ＧＤ＿Ｓ＿１〜ＧＤ＿Ｓ＿３）を生成する第２回路（ＣＯＮＴ２（ＣＯＮＴ２＿１））とを有する。前記第２回路は、前記一のスイッチ制御信号の周期単位でクロック信号を計数する第１カウンタ（ＣＯＵＮＴＭ）と、前記一のスイッチ制御信号に対して所定の位相差を持つ周期単位でクロック信号を計数する第２カウンタ（ＣＯＵＮＴＳ）と、前記一のスイッチ制御信号の第１レベル状態の期間に対応する前記第１カウンタの計数値を保持する第１レジスタ（ＲＥＧ１）とを有する。前記他のスイッチ制御信号は、前記第２カウンタによる計数開始で他のスイッチ素子をターンオンさせ、前記第２カウンタによる計数値が前記第１レジスタの保持値に一致するタイミングで前記他のスイッチ素子をターンオフさせる。
本発明に係るＰＦＣコントローラ（ＰＦＣ＿ＣＯＮＴ、ＰＦＣ＿ＣＯＮＴ＿２（ＰＦＣ＿ＣＯＮＴ＿１））は、入力端子（Ｎｉ）と出力端子（Ｖｏｕｔ）との間に複数並列配置された各々の昇圧チョッパー回路のスイッチ素子（Ｍ１、Ｍ２（Ｍ２、Ｍ３、Ｍ４））をスイッチ制御する半導体集積回路である。このＰＦＣコントローラは、一の前記昇圧チョッパー回路における一の前記スイッチ素子（Ｍ１）のための一のスイッチ制御信号（ＧＤ＿Ｍ）を生成する第１回路（ＣＯＮＴ１）と、他の前記昇圧チョッパー回路における他の前記スイッチ素子（Ｍ２（Ｍ２、Ｍ３、Ｍ４））のために前記一のスイッチ制御信号に対して位相をずらした他のスイッチ制御信号（ＧＤ＿Ｓ（ＧＤ＿Ｓ＿１〜ＧＤ＿Ｓ＿３）を生成する第２回路（ＣＯＮＴ２（ＣＯＮＴ２＿１））とを有する。前記第２回路は、前記一のスイッチ制御信号の周期単位でクロック信号を計数する第１カウンタ（ＣＯＵＮＴＭ）と、前記一のスイッチ制御信号に対して所定の位相差を持つ周期単位でクロック信号を計数する第２カウンタ（ＣＯＵＮＴＳ）と、前記一のスイッチ制御信号の第１レベル状態の期間に対応する前記第１カウンタの計数値を保持する第１レジスタ（ＲＥＧ１）とを有する。前記他のスイッチ制御信号は、前記第２カウンタによる計数開始で他のスイッチ素子をターンオンさせ、前記第２カウンタによる計数値が前記第１レジスタの保持値に一致するタイミングで前記他のスイッチ素子をターンオフさせる。
前記入力端子と前記出力端子との間には昇圧チョッパー回路が複数並列され、並列された昇圧チョッパー回路のスイッチ素子を異なる位相でスイッチングするから、スイッチ素子１個当たりに流れる電流が小さくなり、各々の昇圧チョッパー回路に流れる電流ピークが小さくなり、スイッチ素子のスイッチ動作によって生ずる高調波成分を小さくすることができる。更にスイッチ素子1個当たりの定格電流も小さくて済むので、安価なスイッチ素子を採用することが可能になり、合成電流リップルは小さくなり入力フィルタ回路が小型化でき、コスト低減に寄与する。更に、前記一のスイッチ素子に対する前記他のスイッチ素子のオン動作タイミングの位相差と、前記他のスイッチ素子のオン・デューティの制御との双方に、カウンタによるクロック計数値を用いた制御を行うから、一のスイッチ制御信号のオン・デューティと周波数が可変であれば、それに応じて他のスイッチ制御信号についてもオン・デューティと周波数が可変になる。また、カウンタによるクロック計数値を用いた制御は回路構成を簡単化し、また、それらによる動作精度はプロセスばらつきによって大きく変動しないから高い信頼性を実現することができる。
《デューティ・周波数の可変制御》
本発明の一つの具体的な形態として、前記第１回路は、前記出力端子に得られる昇圧電圧の状態に応じて前記一のスイッチ素子のオン期間とターンオンタイミングを決定するように前記一のスイッチ制御信号を生成する。要するに、第１回路は、一のスイッチ制御信号のオン・デューティと周波数を可変に制御する。
本発明の一つの具体的な形態として、前記第１回路は、前記出力端子に得られる昇圧電圧の状態に応じて前記一のスイッチ素子のオン期間とターンオンタイミングを決定するように前記一のスイッチ制御信号を生成する。要するに、第１回路は、一のスイッチ制御信号のオン・デューティと周波数を可変に制御する。
《臨界モード》
本発明の更に具体的な形態として、前記第１回路は、前記出力端子に得られる昇圧電圧が目的レベルに近づくほど一のスイッチ素子のオン期間を短縮し、前記一のスイッチ素子に対応する昇圧チョッパー回路におけるインダクタのゼロ電流の検出に応答して前記一のスイッチ素子のターンオンタイミングを決定するように前記一のスイッチ制御信号を生成する。所謂臨界モードで一のスイッチ素子をスイッチ動作させることができ、当該スイッチ素子のスイッチ制御信号に対するオン・デューティと周波数の可変制御を行うことができる。
本発明の更に具体的な形態として、前記第１回路は、前記出力端子に得られる昇圧電圧が目的レベルに近づくほど一のスイッチ素子のオン期間を短縮し、前記一のスイッチ素子に対応する昇圧チョッパー回路におけるインダクタのゼロ電流の検出に応答して前記一のスイッチ素子のターンオンタイミングを決定するように前記一のスイッチ制御信号を生成する。所謂臨界モードで一のスイッチ素子をスイッチ動作させることができ、当該スイッチ素子のスイッチ制御信号に対するオン・デューティと周波数の可変制御を行うことができる。
《他のスイッチ素子側における臨界モードの保証》
本発明の更に具体的な形態として、前記第２回路は、前記他のスイッチ素子に対応する昇圧チョッパー回路におけるインダクタのゼロ電流の検出を条件に加えて前記他のスイッチ素子のターンオン制御を行う。この条件を加えない場合には、他のスイッチ素子側のインダクタに流れる電流がゼロになっていなくても当該他のスイッチ素子はオン動作される。そうすると、他のスイッチ素子側の動作は臨界モードの動作から逸脱することになり、インダクタに蓄積されたエネルギーによる電流の全てが昇圧動作に用いられずに一部の電流がスイッチ素子を介して無駄に放電されてしまい、昇圧効率が低下される。
本発明の更に具体的な形態として、前記第２回路は、前記他のスイッチ素子に対応する昇圧チョッパー回路におけるインダクタのゼロ電流の検出を条件に加えて前記他のスイッチ素子のターンオン制御を行う。この条件を加えない場合には、他のスイッチ素子側のインダクタに流れる電流がゼロになっていなくても当該他のスイッチ素子はオン動作される。そうすると、他のスイッチ素子側の動作は臨界モードの動作から逸脱することになり、インダクタに蓄積されたエネルギーによる電流の全てが昇圧動作に用いられずに一部の電流がスイッチ素子を介して無駄に放電されてしまい、昇圧効率が低下される。
《リスタート》
本発明の更に具体的な形態として、前記第１回路は前記第２回路における前記第１カウンタのカウントアップに応答して前記一のスイッチ素子を強制的にターンオンする。上記臨界モードによる昇圧動作を開始するとき、内部ノードがフローティングのような不定レベルになっていてインダクタの電流が容易にゼロにならない場合であっても、前記一のスイッチ素子のスイッチ動作を起動することができない事態の発生を抑制することができる。
本発明の更に具体的な形態として、前記第１回路は前記第２回路における前記第１カウンタのカウントアップに応答して前記一のスイッチ素子を強制的にターンオンする。上記臨界モードによる昇圧動作を開始するとき、内部ノードがフローティングのような不定レベルになっていてインダクタの電流が容易にゼロにならない場合であっても、前記一のスイッチ素子のスイッチ動作を起動することができない事態の発生を抑制することができる。
《第２回路の構成》
本発明の別の具体的な形態として、第２回路は前記第１カウンタ、第２カウンタ及び第１レジスタの他に更に、前記一のスイッチ制御信号に対して所定の位相差に応ずる前記第１カウンタの計数動作による値を保持する第２レジスタ（ＲＥＧ２）と、前記第１カウンタの計数値と前記第２レジスタの保持値との一致タイミングを検出する第１検出回路（ＤＴＣ１）と、前記第２カウンタの計数値と前記第１レジスタの保持値との一致タイミングを検出する第２検出回路（ＤＴＣ２）とを有する。前記第２カウンタは前記第１検出回路による検出タイミング毎に初期値から前記クロック信号を計数する。前記第２回路は前記第１検出回路による一致するタイミングで他のスイッチ素子をターンオンさせ、第２検出回路による一致タイミングで他のスイッチ素子をターンオフさせる。
本発明の別の具体的な形態として、第２回路は前記第１カウンタ、第２カウンタ及び第１レジスタの他に更に、前記一のスイッチ制御信号に対して所定の位相差に応ずる前記第１カウンタの計数動作による値を保持する第２レジスタ（ＲＥＧ２）と、前記第１カウンタの計数値と前記第２レジスタの保持値との一致タイミングを検出する第１検出回路（ＤＴＣ１）と、前記第２カウンタの計数値と前記第１レジスタの保持値との一致タイミングを検出する第２検出回路（ＤＴＣ２）とを有する。前記第２カウンタは前記第１検出回路による検出タイミング毎に初期値から前記クロック信号を計数する。前記第２回路は前記第１検出回路による一致するタイミングで他のスイッチ素子をターンオンさせ、第２検出回路による一致タイミングで他のスイッチ素子をターンオフさせる。
本発明の更に別の具体的な形態として、並列された２個の昇圧チョッパー回路のスイッチ制御に用いられるＰＦＣコントローラの場合、前記第２回路は前記第１カウンタと前記第１レジスタを１組備えると共に前記第２カウンタを１組備える。
本発明の更に別の具体的な形態として、並列された４個の昇圧チョッパー回路のスイッチ制御に用いられる場合、前記一のスイッチ素子は１個のスイッチ素子（Ｍ１）であり、前記他のスイッチ素子は３個のスイッチ素子（Ｍ２、Ｍ３、Ｍ４）である。前記第２回路は、前記第１カウンタと前記第１レジスタを１組備えると共に第２カウンタを３組備え、夫々の前記第２カウンタは、前記一のスイッチ制御信号に対して夫々異なる所定の位相差を持つ周期単位でクロック信号を計数し、第２カウンタによる計数開始で対応する他のスイッチ素子をターンオンさせ、第２カウンタによる計数値が第１レジスタの保持値に一致するタイミングで対応する他のスイッチ素子をターンオフさせる。
〔２〕《スイッチングレギュレータ》
本発明に係るスイッチングレギュレータは、整流回路の出力を受ける入力端子と出力端子との間に、インダクタとダイオードとの直列回路が複数並列され、夫々のインダクタとダイオードとの接続ノードに接続された複数のスイッチ素子を異なる位相で駆動することにより前記入力端子の電圧を昇圧して前記出力端子に出力し、前記複数のスイッチ素子のスイッチング制御を行うＰＦＣコントローラを有する。前記ＰＦＣコントローラには上記同様のＰＦＣコントローラを採用する。これによれば、上記同様に、スイッチ素子のスイッチ動作によって生ずる高調波成分を小さくすることができる。合成された電流リップルは小さくなり入力フィルタ回路も小型化できる。また、コスト低減に寄与する。更に、一のスイッチ制御信号のオン・デューティと周波数が可変であれば、それに応じて他のスイッチ制御信号についてもオン・デューティと周波数が可変になる。その上、回路構成が簡単であり、動作に高い信頼性を実現することができる。
本発明に係るスイッチングレギュレータは、整流回路の出力を受ける入力端子と出力端子との間に、インダクタとダイオードとの直列回路が複数並列され、夫々のインダクタとダイオードとの接続ノードに接続された複数のスイッチ素子を異なる位相で駆動することにより前記入力端子の電圧を昇圧して前記出力端子に出力し、前記複数のスイッチ素子のスイッチング制御を行うＰＦＣコントローラを有する。前記ＰＦＣコントローラには上記同様のＰＦＣコントローラを採用する。これによれば、上記同様に、スイッチ素子のスイッチ動作によって生ずる高調波成分を小さくすることができる。合成された電流リップルは小さくなり入力フィルタ回路も小型化できる。また、コスト低減に寄与する。更に、一のスイッチ制御信号のオン・デューティと周波数が可変であれば、それに応じて他のスイッチ制御信号についてもオン・デューティと周波数が可変になる。その上、回路構成が簡単であり、動作に高い信頼性を実現することができる。
ＰＦＣコントローラにおける第２回路には、前記第１カウンタ、第１カウンタ及び第１レジスタの他に更に、前記一のスイッチ制御信号に対して所定の位相差に応ずる前記第１カウンタの計数動作による値を保持する第２レジスタと、前記第１カウンタの計数値と前記第２レジスタの保持値との一致タイミングを検出する第１検出回路と、前記第２カウンタの計数値と前記第１レジスタの保持値との一致タイミングを検出する第２検出回路とを用いる。前記第２カウンタは前記第１検出回路による検出タイミング毎に初期値から前記クロックを計数する。前記第２回路は前記第１検出回路による一致タイミングで他のスイッチ素子をターンオンさせ、第２検出回路による一致タイミングで他のスイッチ素子をターンオフさせる。
例えば、インダクタとダイオードとの直列回路が２個並列され、夫々のインダクタとダイオードとの接続ノードに接続されたスイッチ素子を２個有し、２個のスイッチ素子を異なる位相で駆動することにより前記入力端子の電圧を昇圧して出力端子に出力するスイッチングレギュレータの場合、前記第２回路は、前記第１カウンタ及び前記第１レジスタを１組備えると共に、前記第２カウンタ、第２レジスタ第１検出回路及び第２検出回路を１組備える。
また、インダクタとダイオードとの直列回路が４個並列され、夫々のインダクタとダイオードとの接続ノードに接続されたスイッチ素子を４個有し、４個のスイッチ素子を異なる位相で駆動することにより前記入力端子の電圧を昇圧して出力端子に出力するスイッチングレギュレータの場合、前記一のスイッチ素子は１個のスイッチ素子であり、前記他のスイッチ素子は３個のスイッチ素子であり、前記第２回路は、前記第１カウンタと前記第１レジスタを１組備えると共に、前記第２カウンタ、第２レジスタ第１検出回路及び第２検出回路を３組備え、夫々の前記第２カウンタは、前記一のスイッチ制御信号に対して夫々異なる所定の位相差を持つ周期単位でクロック信号を計数する。
〔３〕《電源回路》
本発明に係る電源回路は、交流電源を受けて整流を行う整流回路と、前記整流回路の出力を受ける入力端子と、出力端子と、前記入力端子と前記出力端子との間に複数並列接続されたインダクタとダイオードとの直列回路と、夫々のインダクタとダイオードとの接続ノードに接続された複数のスイッチ素子と、前記夫々のスイッチ素子を異なる位相でスイッチ制御することにより前記入力端子の電圧を昇圧して前記出力端子に出力させるコントローラとを有する。前記コントローラは、前記第１のスイッチ素子のための第１のスイッチ制御信号を生成する第１回路と、前記複数の内の他のスイッチ素子のために前記第１回路で生成されたスイッチ制御信号に対して位相をずらした他のスイッチ制御信号を生成する第２回路と、を有する。第２回路は、前記第１のスイッチ制御信号の周期単位でクロック信号を計数する第１カウンタと、前記一のスイッチ制御信号の第１レベル状態の期間に対応する前記第１カウンタの計数値を保持する第１レジスタと、前記一のスイッチ制御信号に対して所定の位相差に応ずる前記第１カウンタの計数動作による値を保持する第２レジスタと、前記第１カウンタの計数値と第２レジスタの保持値との一致タイミングを検出する第１検出回路と、第１検出回路による検出タイミング毎に初期値から前記クロックを計数する第２カウンタと、第２カウンタの計数値と第１レジスタの保持値との一致タイミングを検出する第２検出回路と、を有し、第１検出回路による一致タイミングで他のスイッチ素子をターンオンさせ、第２検出回路による一致タイミングで他のスイッチ素子をターンオフさせる。これによれば、上記同様に、スイッチ素子のスイッチ動作によって生ずる高調波成分を小さくすることができる。また、コスト低減に寄与する。更に、一のスイッチ制御信号のオン・デューティと周波数が可変であれば、それに応じて他のスイッチ制御信号についてもオン・デューティと周波数が可変になる。その上、回路構成が簡単であり、動作に高い信頼性を実現することができる。
本発明に係る電源回路は、交流電源を受けて整流を行う整流回路と、前記整流回路の出力を受ける入力端子と、出力端子と、前記入力端子と前記出力端子との間に複数並列接続されたインダクタとダイオードとの直列回路と、夫々のインダクタとダイオードとの接続ノードに接続された複数のスイッチ素子と、前記夫々のスイッチ素子を異なる位相でスイッチ制御することにより前記入力端子の電圧を昇圧して前記出力端子に出力させるコントローラとを有する。前記コントローラは、前記第１のスイッチ素子のための第１のスイッチ制御信号を生成する第１回路と、前記複数の内の他のスイッチ素子のために前記第１回路で生成されたスイッチ制御信号に対して位相をずらした他のスイッチ制御信号を生成する第２回路と、を有する。第２回路は、前記第１のスイッチ制御信号の周期単位でクロック信号を計数する第１カウンタと、前記一のスイッチ制御信号の第１レベル状態の期間に対応する前記第１カウンタの計数値を保持する第１レジスタと、前記一のスイッチ制御信号に対して所定の位相差に応ずる前記第１カウンタの計数動作による値を保持する第２レジスタと、前記第１カウンタの計数値と第２レジスタの保持値との一致タイミングを検出する第１検出回路と、第１検出回路による検出タイミング毎に初期値から前記クロックを計数する第２カウンタと、第２カウンタの計数値と第１レジスタの保持値との一致タイミングを検出する第２検出回路と、を有し、第１検出回路による一致タイミングで他のスイッチ素子をターンオンさせ、第２検出回路による一致タイミングで他のスイッチ素子をターンオフさせる。これによれば、上記同様に、スイッチ素子のスイッチ動作によって生ずる高調波成分を小さくすることができる。また、コスト低減に寄与する。更に、一のスイッチ制御信号のオン・デューティと周波数が可変であれば、それに応じて他のスイッチ制御信号についてもオン・デューティと周波数が可変になる。その上、回路構成が簡単であり、動作に高い信頼性を実現することができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
すなわち、回路規模が小さく且つ動作精度がプロセスばらつきの影響を大きく受け難いＰＦＣコントローラ、並びに当該ＰＦＣコントローラを用いたスイッチングレギュレータ及び電源回路を得ることができる。
また、スイッチ素子のオン・オフ動作周波数を変化させる制御にも対応することができるＰＦＣコントローラ、並びに当該ＰＦＣコントローラを用いたスイッチングレギュレータ及び電源回路を得ることができる。
１ 電源回路
ＲＥＣＴ 全波整流回路
ＳＷＲＧ、ＳＷＲＧ＿１、ＳＷＲＧ＿２ スイッチングレギュレータ
ＡＣ 交流電源
Ｎｉｎ スイッチングレギュレータＳＷＲＧの入力端子
Ｖｏｕｔ スイッチングレギュレータＳＷＲＧの出力端子
Ｌ１、Ｌ２ インダクタ
Ｄ１、Ｄ２ ダイオード
ＧＮＤ グランド
Ｍ１、Ｍ２ スイッチＭＯＳトランジスタ
Ｃｏｕｔ 平滑容量
ＰＦＣ＿ＣＯＮＴ、ＰＦＤ＿ＣＯＮＴ＿１、ＰＦＣ＿ＣＯＮＴ＿２ ＰＦＣコントローラ
ＧＤ＿Ｍ、ＧＤ＿Ｓ、ＧＤ＿Ｓ＿１〜ＧＤ＿Ｓ＿３ スイッチ制御信号
Ｒｆ１，Ｒｆ２ 帰還抵抗
Ｔｒ１、Ｔｒ２ トランス
ＺＣＤＣ１ コンパレータ
ＺＣＤＭ 誘導電圧
Ｖｚｃｄ リファレンス電圧
ＺＣＤＯＵＴ１ 検出信号
ＦＦ１〜ＦＦ６ フリップフロップ
Ｖｆｂ 帰還電圧
ＥＲＡＭＰ エラーアンプ
ＣＯＮＴ１、ＣＯＮＴ１＿１ 第１回路
ＣＯＮＴ２、ＣＯＮＴ２＿１ 第２回路
ＳＬＯＧ スレーブロジック
ＳＬＯＧ＿１〜ＳＬＯＧ＿３ ロジック
ＣＯＵＮＴＭ 第１カウンタ（マスタ周期カウンタ）
ＣＯＵＮＴＳ 第２カウンタ（スレーブオン時間カウンタ）
ＲＥＧ１ 第１レジスタ（マスタオン時間レジスタ）
ＲＥＧ２ 第２レジスタ（マスタ半周期レジスタ）
ＤＴＣ１ 第１検出回路
ＤＴＣ２ 第２検出回路
ＣＬＫ カウントクロック信号
ＤＥＬ 遅延回路
ＩＮＶ インバータ
ＲＥＣＴ 全波整流回路
ＳＷＲＧ、ＳＷＲＧ＿１、ＳＷＲＧ＿２ スイッチングレギュレータ
ＡＣ 交流電源
Ｎｉｎ スイッチングレギュレータＳＷＲＧの入力端子
Ｖｏｕｔ スイッチングレギュレータＳＷＲＧの出力端子
Ｌ１、Ｌ２ インダクタ
Ｄ１、Ｄ２ ダイオード
ＧＮＤ グランド
Ｍ１、Ｍ２ スイッチＭＯＳトランジスタ
Ｃｏｕｔ 平滑容量
ＰＦＣ＿ＣＯＮＴ、ＰＦＤ＿ＣＯＮＴ＿１、ＰＦＣ＿ＣＯＮＴ＿２ ＰＦＣコントローラ
ＧＤ＿Ｍ、ＧＤ＿Ｓ、ＧＤ＿Ｓ＿１〜ＧＤ＿Ｓ＿３ スイッチ制御信号
Ｒｆ１，Ｒｆ２ 帰還抵抗
Ｔｒ１、Ｔｒ２ トランス
ＺＣＤＣ１ コンパレータ
ＺＣＤＭ 誘導電圧
Ｖｚｃｄ リファレンス電圧
ＺＣＤＯＵＴ１ 検出信号
ＦＦ１〜ＦＦ６ フリップフロップ
Ｖｆｂ 帰還電圧
ＥＲＡＭＰ エラーアンプ
ＣＯＮＴ１、ＣＯＮＴ１＿１ 第１回路
ＣＯＮＴ２、ＣＯＮＴ２＿１ 第２回路
ＳＬＯＧ スレーブロジック
ＳＬＯＧ＿１〜ＳＬＯＧ＿３ ロジック
ＣＯＵＮＴＭ 第１カウンタ（マスタ周期カウンタ）
ＣＯＵＮＴＳ 第２カウンタ（スレーブオン時間カウンタ）
ＲＥＧ１ 第１レジスタ（マスタオン時間レジスタ）
ＲＥＧ２ 第２レジスタ（マスタ半周期レジスタ）
ＤＴＣ１ 第１検出回路
ＤＴＣ２ 第２検出回路
ＣＬＫ カウントクロック信号
ＤＥＬ 遅延回路
ＩＮＶ インバータ
図１には本発明に係る電源回路の一例が示される。同図に示される電源回路はＰＦＣコントロールによる昇圧コンバータである。電源回路１は商用電源のような交流電源ＡＣに接続される全波整流回路ＲＥＣＴとスイッチングレギュレータＳＷＲＧを有する。全波整流回路ＲＥＣＴは４個のダイオードを用いたブリッジ回路によって構成される。全波整流回路ＲＥＣＴにおいて交流電源ＡＣをアノードに受ける２個のダイオードのコモン・カソードはスイッチングレギュレータＳＷＲＧの入力端子Ｎｉｎに接続される。全波整流回路ＲＥＣＴにおいて交流電源ＡＣをカソードに受ける２個のダイオードのコモン・アノードはスイッチングレギュレータＳＷＲＧのグランドＧＮＤとされる。
スイッチングレギュレータＳＷＲＧは、入力端子Ｎｉｎと出力端子Ｖｏｕｔの間に並列配置されたマスタ昇圧チョッパー回路とスレーブ昇圧チョッパー回路を有する。マスタ昇圧チョッパー回路は、入力端子Ｎｉｎと出力端子Ｖｏｕｔの間に配置されたインダクタＬ１とダイオードＤ１の直列回路を有し、その直列接続ノードとグランドＧＮＤの間にｎチャンネル型ＭＯＳトランジスタＭ１が配置されて構成される。スレーブ昇圧チョッパー回路は、入力端子Ｎｉｎと出力端子Ｖｏｕｔの間に配置されたインダクタＬ２とダイオードＤ２の直列回路を有し、その直列接続ノードとグランドＧＮＤの間にｎチャンネル型ＭＯＳトランジスタＭ２が配置されて構成される。出力端子ＶｏｕｔとグランドＧＮＤの間には平滑容量Ｃｏｕｔが設けられ、前記ＭＯＳトランジスタＭ１，Ｍ２はＰＦＣコントローラＰＦＣ＿ＣＯＮＴから出力されるスイッチ制御信号ＧＤ＿Ｍ，ＧＤ＿Ｓによりスイッチ制御される。前記ＭＯＳトランジスタＭ１（Ｍ２）のオン状態において全波整流回路ＲＥＣＴから供給される電流によってインダクタＬ１（Ｌ２）はエネルギーを蓄積し、ＭＯＳトランジスタＭ１（Ｍ２）のオフ状態においてインダクタＬ１（Ｌ２）に蓄積されたエネルギーによりダイオードＤ１（Ｄ２）を介して流れる電流ＩＬ１（ＩＬ２）によって平滑容量Ｃｏｕｔが充電される。この動作サイクルを繰り返すことによって昇圧動作が行われ、出力端子Ｖｏｕｔに平滑化された出力電圧を得る。このとき、ＰＦＣコントローラＰＦＣ＿ＣＯＮＴは、帰還抵抗Ｒｆ１，Ｒｆ２による分圧電圧（帰還電圧）によって出力端子Ｖｏｕｔの電圧をモニタすると共に、インダクタＬ１を一次コイルとするトランスＴｒ１の２次コイルを介してインダクタＬ１に流れる電流の有無を検出し、同様にインダクタＬ２を一次コイルとするトランスＴｒ２の２次コイルを介してインダクタＬ２に流れる電流の有無を検出する。それらの入力等に基づいてＰＦＣコントローラＰＦＣ＿ＣＯＮＴは、臨界モードでＭＯＳトランジスタＭ１のオン・デューティを制御するスイッチ制御信号ＧＤ−Ｍを生成すると共に、スイッチ制御信号ＧＤ＿Ｍに対して位相をずらしたスイッチ制御信号ＧＤ＿Ｓを生成することによって、昇圧電圧を一定に保ち、ＡＣ入力電流を正弦波に近づける制御を行う。特に、ＰＦＣコントローラＰＦＣ＿ＣＯＮＴは、スイッチ制御信号ＧＤ＿Ｍに対して位相差を持ったスイッチ制御信号ＧＤ＿Ｓの生成にカウンタ及びレジスタを主としたディジタルロジック回路を用いる。
図２にはＰＦＣコントローラＰＦＣ＿ＣＯＮＴの概略が例示される。ＰＦＣコントローラＰＦＣ＿ＣＯＮＴはマスタ昇圧チョッパー回路のスイッチ制御信号ＧＤ−Ｍを生成する第１回路ＣＯＮＴ１と、スイッチ制御信号ＧＤ−Ｍに対して位相をずらしたスレーブ昇圧チョッパー回路のためのスイッチ制御信号ＧＤ−Ｓを生成する第２回路ＣＯＮＴ２に大別される。
第１回路ＣＯＮＴ１はトランスＴｒ１の２次コイルを介してインダクタＬ１に流れる電流の有無を検出するコンパレータＺＣＤＣ１を有する。コンパレータＺＣＤＣ１はトランスＴｒ１の２次コイルで生成される誘導電圧ＺＣＤＭを受け、これがリファレンス電圧Ｖｚｃｄよりも低くなったとき、ハイレベルの検出信号ＺＣＤＯＵＴ１を出力する。コンパレータＺＣＤＣ１のハイレベル出力ＺＣＤＯＵＴ１は論理和ゲートＯＲ１を介してフリップフロップＦＦ１をセットする。フリップフロップＦＦ１の出力Ｑはスイッチ制御信号ＧＤ＿ＭとしてバッファＢＵＦ１を介して出力端子ＯＵＴＭから出力される。フリップフロップＦＦ１がセットされることにより、ハイレベルのスイッチ制御信号ＧＤ＿Ｍで前記ＭＯＳトランジスタＭ１がオン状態にされ、その間、ＭＯＳトランジスタＭ１を介してインダクタＬ１に電流が流れ、インダクタＬ１にエネルギーを蓄積する。このとき、セット状態のフリップフロップＦＦ１のハイレベル出力ＱはフリップフロップＦＦ２をリセットする。リセット状態のフリップフロップＦＦ２はｎチャンネル型ディスチャージＭＯＳトランジスタＱ３をカットオフする。
前記ディスチャージＭＯＳトランジスタＱ３には定電流源ＣＩが直列され、その直列ノードＲＡＭＰに外付けした容量素子Ｃｒａｍｐによって、リニアに増加するランプ電圧を形成するようになっている。ランプ電圧は端子ＦＢから入力される前記帰還電圧Ｖｆｂを増幅するエラーアンプＥＲＡＭＰの出力とコンパレータＥＲＣＭＰで比較される。エラーアンプＥＲＡＭＰの出力は参照電圧ＶＦＢに対して帰還電圧Ｖｆｂが大きくなるほど小さくされる。漸増するランプ電圧がエラーアンプＥＲＡＭＰの出力電圧を超えることによってフリップフロップＦＦ２がセットされ、フリップフロップＦＦ１がリセットされる。フリップフロップＦＦ２がセットされることによりＭＯＳトランジスタＱ３がオン状態にされ、ランプ電圧はグランド電圧ＧＮＤにディスチャージされる。フリップフロップＦＦ１がリセットされるとスイッチ制御信号ＧＤ＿Ｍがローレベルに反転されてＭＯＳトランジスタＭ１がカットオフされる。ＭＯＳトランジスタＭ１がカットオフされると、ＭＯＳトランジスタＭ１のオン期間にインダクタＬ１に蓄積されたエネルギーに応じた電流ＩＬ１がダイオードＤ１に流れて平滑容量Ｃｏｕｔを充電する。この電流がゼロになったときコンパレータＺＣＤＣ１の出力がハイレベルになって再びスイッチ制御信号ＧＤ＿ＭによりＭＯＳトランジスタＭ１がターンオンされて、上記サイクルが繰り返される。この第１回路ＣＯＮＴ１は、出力端子Ｖｏｕｔの昇圧電圧が目的レベルに近づくほどＭＯＳトランジスタＭ１のオン期間を短縮し、インダクタＬ１におけるゼロ電流の検出に応答してＭＯＳトランジスタＭ１のターンオンタイミングを決定するようにして、スイッチ制御信号ＧＤ＿Ｍのオン・デューティと周波数が制御される。
前記第２回路ＣＯＮＴ２はカウンタ及びレジスタなどを備えたスレーブロジックＳＬＯＧ、カウンタのカウントクロック信号ＣＬＫを生成するクロックパルスジェネレータＣＰＧ、及びコンパレータＺＣＤＣ２を備える。コンパレータＺＣＤＣ２はトランスＴｒ２の２次コイルで生成される誘導電圧ＺＣＤSを受け、これがリファレンス電圧Ｖｚｃｄよりも低くなったとき、ハイレベルの検出信号ＺＣＤＯＵＴ２を出力する。
図３にはスレーブロジックＳＬＯＧのブロック図が例示される。スレーブロジックＳＬＯＧは、第１カウンタ（マスタ周期カウンタ）ＣＯＵＮＴＭ、第２カウンタ（スレーブオン時間カウンタ）ＣＯＵＮＴＳ、第１レジスタ（マスタオン時間レジスタ）ＲＥＧ１、第２レジスタ（マスタ半周期レジスタ）ＲＥＧ２、第１検出回路ＤＴＣ１、第２検出回路ＤＴＣ２、フリップフロップＦＦ３〜ＦＦ５及び論理積ゲートＡＮＤ１を有する。マスタ周期カウンタＣＯＵＮＴＭはカウントクロック信号ＣＬＫを計数し、計数値はマスタスイッチ制御信号ＧＤ＿Ｍの周期単位でリセットされる。すなわち、マスタ周期カウンタＣＯＵＮＴＭはマスタスイッチ制御信号ＧＤ＿Ｍの周期単位でカウントクロック信号ＣＬＫを計数する。特に制限されないが、前記カウントクロック信号ＣＬＫは１５ＭＨｚ、マスタスイッチ制御信号ＧＤ＿Ｍは２００〜４０ＫＨｚとされる。前記マスタオン時間レジスタＲＥＧ１はマスタスイッチ制御信号ＧＤ＿Ｍのハイレベルからローレベルへの変化タイミングに同期して前記マスタ周期カウンタＣＯＵＮＴＭの計数値を保持する。すなわち、マスタオン時間レジスタＲＥＧ１はマスタスイッチ制御信号ＧＤ＿Ｍのハイレベル期間（ＭＯＳトランジスタＭ１のオン動作期間）に対応する前記マスタ周期カウンタＣＯＵＮＴＭの計数値を保持する。マスタ半周期レジスタＲＥＧ２はマスタスイッチ制御信号ＧＤ＿Ｍの半周期に応ずる前記マスタ周期カウンタＣＯＵＮＴＭの計数値を保持する。例えばマスタ半周期レジスタＲＥＧ２は前記マスタ周期カウンタＣＯＵＮＴＭの計数値を１ビット下位側にシフトした値を保持すればよい。第１検出回路ＤＴＣ１は前記マスタ周期カウンタＣＯＵＮＴＭの計数値と前記マスタ半周期レジスタＲＥＧ２の保持値との一致タイミングを検出することによってフリップフロップＦＦ３をセット状態とし、それによって更にフリップフロップＦＦ４をセット状態とすることにより、論理積ゲートＡＮＤ１とバッファＢＵＦ２を介してスイッチ制御信号ＧＤ＿Ｓをターンオンさせる。フリップフロップＦＦ４のセット状態によってフリップフロップＦＦ３はリセットされる。スレーブオン時間カウンタＣＯＵＮＴＳは第１検出回路ＤＴＣ１による検出タイミング毎（フリップフロップＦＦ４のセット毎）に初期値からカウントクロック信号ＣＬＫを計数することにより、マスタスイッチ制御信号ＧＤ＿Ｍと半周期の位相差を持つ周期単位で前記カウントクロック信号ＣＬＫを計数する。第２検出回路ＤＴＣ２は前記スレーブオン時間カウンタＣＯＵＮＴＳの計数値と前記マスタオン時間レジスタＲＥＧ１の保持値との一致タイミングを検出することにより、フリップフロップＦＦ４をリセットしてスイッチ制御信号ＧＤ＿Ｓをターンオフさせる。これによりスレーブロジック回路ＳＬＯＧは、オン・デューティと周波数が制御されたマスタスイッチ制御信号ＧＤ＿Ｍに対して半周期の位相差をもった同じ波形のスレーブスイッチ制御信号ＧＤ＿Ｓを生成することができる。
図３において遅延回路ＤＥＬは、スイッチ制御信号ＧＤ＿Ｍの立ち上がり変化に同期してマスタ周期カウンタＣＯＵＮＴＭの計数値をマスタ半周期レジスタＲＥＧ２にセットした後にマスタ周期カウンタＣＯＵＮＴＭがリセットされることを保障するための論理要素をシンボル化したものである。インバータＩＮＶはスイッチ制御信号ＧＤ＿Ｍの立ち下がり変化に同期してマスタ周期カウンタＣＯＵＮＴＭの計数値をマスタオン時間レジスタＲＥＧ１にセットすることを示すための論理要素をシンボル化したものである。
上述のようにして形成されるスイッチ制御信号ＧＤ＿Ｓは図４に示されるようにＧＤ＿Ｍに対して１／２周期遅延される。これに応じてインダクタＬ２に流れる電流ピークとインダクタＬ１に流れる電流ピークも位相がずれて小さくされる。したがって、整流回路ＲＥＣＴに流れる電流の変化率が小さくなり、それによって交流電源ＡＣに与える高調波成分を低減することができる。カウンタＣＯＵＮＴＭ，ＣＯＵＮＴＳによるクロック計数値を用いた制御は回路構成を簡単化し、また、それらによる動作精度はプロセスばらつきによって大きく変動しないから高い信頼性を実現することができる。
図３の構成ではフリップフロップＦＦ４の出力がそのままスイッチ制御信号ＧＤ＿Ｓとされず、フリップフロップＦＦ５の出力との論理積をスイッチ制御信号ＧＤ＿Ｓとする。フリップフロップＦＦ５のセット端子Ｓにはゼロ電流検出比較信号ＺＣＤＯＵＴ２が供給され、スレーブ側のインダクタＬ２におけるゼロ電流の検出を条件に加えて前記スイッチ制御信号ＧＤ＿Ｓがターンオン制御される。フリップフロップＦＦ５はフリップフロップＦＦ４と一緒にリセットされればよい。ゼロ電流検出比較信号ＺＣＤＯＵＴ２によるスイッチ制御条件を加えない場合には、インダクタＬ２に流れる電流がゼロになっていなくても対応するスイッチＭＯＳトランジスタＭ２はオン動作される場合がある。そうすると、当該スイッチＭＯＳトランジスタＭ２の動作は臨界モードの動作から逸脱することになり、その前にインダクタＬ２に蓄積されたエネルギーによる電流の全てが昇圧動作に用いられずに一部の電流がスイッチ素子Ｍ２の寄生容量を介してグランドＧＮＤに無駄に放電されてしまい、昇圧効率が低下されることになる。要するに、ゼロ電流検出比較信号ＺＣＤＯＵＴ２によるスイッチ制御条件を加えることによって臨界モードによる動作を保障し、高効率で高調波電流を抑制した昇圧動作を実現することができる。
前記マスタ周期カウンタＣＯＵＮＴＭの最上位ビットはリスタート信号ＲＳＴＲとして図２の論理和ゲートＯＲ１に供給され、マスタ周期カウンタＣＯＵＮＴＭのカウントアップに応答してマスタスイッチ制御信号ＧＤ＿Ｍを強制的にターンオンする。上記臨界モードによる昇圧動作を開始するとき、内部ノードがフローティングのような不定レベルになっていてインダクタの電流が容易にゼロにならない場合であっても、前記ＭＯＳトランジスタＭ１のスイッチ動作を起動することができない事態の発生を抑制することができる。
図５にはマスタ周期カウンタＣＯＵＮＴＭに対するマスタオン時間レジスタＲＥＧ１及びマスタ半周期レジスタＲＥＧ２の接続形態が具体的に例示される。図６には図５の動作タイミングが示される。図３の遅延回路ＤＥＬは1ショットパルス発生回路ＳＨＴＧ、インバータＩＶ１、及びラッチ回路ＬＡＴｄ１とＬＡＴｄ２によって構成される。ラッチ回路ＬＡＴｄ１とＬＡＴｄ２はクロック端子ＣＫの立ち上がりエッジに同期して端子Ｄの入力をラッチするエッジトリガラッチ回路とされる。マスタ周期カウンタＣＯＵＮＴＭはＱ０〜Ｑ１１の１２ビットのバイナリカウンタで構成され、カウントクロック信号ＣＬＫの立ち上がり同期でハイレベルにされるリセット信号ＣＢ＿ＲＥＳＥＴにより初期化され、カウントクロック信号ＣＬＫの次の立ち上がりに同期して計数動作を開始する。マスタ半周期レジスタＲＥＧ２はＱ１〜Ｑ１１の１１ビットに対応する１１個のエッジトリガラッチ回路LＡＴ２によって構成される。ラッチ回路ＬＡＴ２はクロック端子ＣＫの立ち上がりエッジに同期して端子Ｄの入力をラッチする。ラッチ回路LＡＴ２は、マスタスイッチ制御信号ＧＤ＿Ｍの周期毎にラッチ回路ＬＡＴｄ１から出力されるラッチパルスＨＦ＿ＬＴをクロック入力端子ＣＫに入力し、マスタスイッチ制御信号ＧＤ＿Ｍの周期毎にその１周期に応ずるカウンタＣＯＵＮＴＭの出力Ｑ１〜Ｑ１１の値（半周期の計数値）を保持する。図３のインバータＩＮＶはインバータＩＶ１及びラッチ回路ＬＡＴｈによって構成される。ラッチ回路ＬＡＴｈはクロック端子ＣＫの立ち上がりエッジに同期して端子Ｄの入力をラッチするエッジトリガラッチ回路とされる。マスタオン時間レジスタＲＥＧ１はＱ０〜Ｑ１１の１２ビットに対応する１２個のエッジトリガラッチ回路LＡＴ１によって構成される。ラッチ回路ＬＡＴ１はクロック端子ＣＫの立ち上がりエッジに同期して端子Ｄの入力をラッチするエッジトリガラッチ回路とされる。ラッチ回路LＡＴ１は、ラッチ回路ＬＡＴｈの反転出力端子／Ｑをクロック入力端子ＣＫに受けることにより、マスタスイッチ制御信号ＧＤ＿Ｍの立ち下がりに同期するＱ−Ｍの立ち下がり同期でカウンタＣＯＵＮＴＭの計数値（オン期間の計数値）を保持する。尚、ＵＶＬはスレーブロジック回路ＳＬＯＧの全体的なリセット端子である。
図７には別のスイッチングレギュレータＳＷＲＧ＿１が例示される。図１との相違点は入力端子Ｎｉｎと出力端子Ｖｏｕｔの間に１個のマスタ昇圧チョッパー回路と３個のスレーブ昇圧チョッパー回路を並列配置したことである。Ｌ１〜Ｌ４はインダクタ、Ｄ１〜Ｄ４はダイオード、Ｔｒ１〜Ｔｒ４はトランス、Ｍ１〜Ｍ４はスイッチＭＯＳトランジスタ、ＧＤ＿Ｓ＿１〜ＧＤ＿Ｓ＿３はスイッチＭＯＳトランジスタＭ２〜Ｍ４のスイッチ制御信号、ＰＦＣ＿ＣＯＮＴ＿１はＰＦＣコントローラである。ＰＦＣコントローラＰＦＣ＿ＣＯＮＴ＿１は図２と同じ第1回路ＣＯＮＴ１を備える。第２回路ＣＯＮＴ２は特に図示はしないが図２のスレーブロジックＳＬＯＧの構成が相違される。即ちスレーブロジックは図８に例示されるようにロジックＳＬＯＧ１〜ＳＬＯＧ３によって構成される。ロジックＳＬＯＧ＿１は図３と同一に構成される。ロジックＳＬＯＧ＿２は図３に対してマスタオン時間カウンタＲＥＧ１及びマスタ周期カウンタＣＯＵＮＴＭが省略され、マスタ半周期レジスタＲＥＧ２に代えてマスタ１／４周期レジスタＲＥＧ３が配置される。検出回路ＤＴＣ１はマスタ周期カウンタＣＯＵＮＴＭから計数値ＤＡＴ１をもらい、検出回路ＤＴＣ２はマスタオン時間レジスタＲＥＧ１からラッチデータＤＡＴ２をもらう。マスタ１／４周期レジスタＲＥＧ３はマスタ周期カウンタＣＯＵＮＴＭの出力ＤＡＴ４のうちから１／４周期の計数値（Ｑ２〜Ｑ１１）をもらう。これにより、ロジックＳＬＯＧ＿２はマスタスイッチ制御信号ＧＤ＿Ｍに対して位相が１／４周期遅延しそれと波形の同じスイッチ制御信号ＧＤ＿Ｓ＿２を出力することができる。ロジックＳＬＯＧ＿３は図３に対してマスタオン時間レジスタＲＥＧ１及びマスタ周期カウンタＣＯＵＮＴＭが省略され、マスタ半周期レジスタＲＥＧ２に代えてマスタ３／４周期レジスタＲＥＧ４と全加算器ＦＡＤＤが配置される。検出回路ＤＴＣ１はマスタ周期カウンタＣＯＵＮＴＭから計数値ＤＡＴ１をもらい、検出回路ＤＴＣ２はマスタオン時間レジスタＲＥＧ１からラッチデータＤＡＴ２をもらう。全加算器ＦＡＤＤはマスタ半周レジスタＲＥＧ２が保有する１／２周期の計数値データＤＡＴ３と、マスタ１／４周期レジスタＲＥＧ３が保有する１／４周期の計数値データＤＡＴ４とを入力した全加算する。加算結果は３／４周期の計数値になり、マスタ３／４周期レジスタＲＥＧ４に保持される。これにより、ロジックＳＬＯＧ＿３はマスタスイッチ制御信号ＧＤ＿Ｍに対して位相が３／４周期遅延しそれと波形の同じスイッチ制御信号ＧＤ＿Ｓ＿３を出力することができる。
図７に代表されるように入力端子Ｎｉｎと出力端子Ｖｏｕｔの間に並列された昇圧チョッパー回路の数を増やせば、ＰＦＣコントローラの論理規模は増大するが、それに応じて各インダクタに流れる電流ピークは位相がずれて更に小さくなり、高調波電流の発生を更に抑制することができる。
図９には連続モードで動作される電源回路の例が示される。ＰＦＣ＿ＣＯＮＴ＿２は連続モードに対応したＰＦＣコントローラである。連続モードに対応して抵抗Ｒａｃ，Ｒｃｓ及びダイオードＤ３，Ｄ４が外付けされる。
図１０にはＰＦＣコントローラＰＦＣ＿ＣＯＮＴ＿２の一例が示される。第１回路ＣＯＮＴ１＿１は、交流電源ＡＣの入力電圧情報をダイオードＤ３，Ｄ４と抵抗Ｒａｃで電流情報ＩＡＣに変換したものと、帰還電圧Ｖｆｂに応じたエラーアンプＥＲＡＭＰの出力とを掛け算器ＭＵＬで掛け合わせる。掛け算器ＭＵＬの出力はカレントアンプＣＡＭＰの反転入力端子に接続され、この反転入力端子は抵抗Ｒｍｏを介して電流検出抵抗Ｒｃｓに結合する。これにより電流検出抵抗Ｒｃｓを介して抵抗Ｒｍｏに流れる電流ＩｍｏによってカレントアンプＣＡＭＰに帰還がかかる。即ち、抵抗Ｒｃｓの電圧波形が交流電源ＡＣの電圧と相似形になるようにカレントアンプＣＡＭＰの反転入力端子の電流が制御される。カレントアンプＣＡＭＰの出力電圧は発振回路ＷＡＶＧから出力されるランプ波形（ＷＲＡＭＰ）のランプ電圧ＶｒａｍｐとコンパレータＥＲＣＯＭＰにより比較され、スイッチ制御信号ＧＤ＿Ｍのオン・デューティが決定される。フリップフロップＦＦ６はランプ波形ＲＡＭＰの立ち下がりに応じて生成されるパルス波形（ＷＰＵＬＳ）の信号によってセットされ、これによってスイッチ制御信号ＧＤ＿Ｍはターンオンされる。連続モードではスイッチ制御信号ＧＤ＿Ｍの周波数は固定である。第２回路ＣＯＮＴ２＿１はスイッチ制御信号ＧＤ＿Ｍを受け、上記と同様にスイッチＭＯＳトランジスタＭ２のスイッチ制御信号ＧＤ＿Ｓを生成する。連続モードにおいては発振回路ＷＡＶＧを用いるから前記リスタート信号ＲＳＴＲを必要としない。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、チョッパー回路の並列数は２また４に限定されず８個以上であってもよい。また、ＰＦＣコントローラにおいてカウンタとレジスタを用いた具体的な構成は図５に限定されず適宜変更可能である。
本発明はスイッチングレギュレータ及び電源回路に広く適用することができる。
Claims (21)
- 入力端子と出力端子との間に複数並列配置された各々の昇圧チョッパー回路のスイッチ素子をスイッチ制御するＰＦＣコントローラであって、
一の前記昇圧チョッパー回路における一の前記スイッチ素子のための一のスイッチ制御信号を生成する第１回路と、他の前記昇圧チョッパー回路における他の前記スイッチ素子のために前記一のスイッチ制御信号に対して位相をずらした他のスイッチ制御信号を生成する第２回路とを有し、
前記第２回路は、前記一のスイッチ制御信号の周期単位でクロック信号を計数する第１カウンタと、前記一のスイッチ制御信号に対して所定の位相差を持つ周期単位でクロック信号を計数する第２カウンタと、前記一のスイッチ制御信号の第１レベル状態の期間に対応する前記第１カウンタの計数値を保持する第１レジスタとを有し、
前記他のスイッチ制御信号は、前記第２カウンタによる計数開始で他のスイッチ素子をターンオンさせ、前記第２カウンタによる計数値が前記第１レジスタの保持値に一致するタイミングで前記他のスイッチ素子をターンオフさせる、ＰＦＣコントローラ。 - 前記第１回路は、前記出力端子に得られる昇圧電圧の状態に応じて前記一のスイッチ素子のオン期間とターンオンタイミングを決定するように前記一のスイッチ制御信号を生成する、請求項１記載のＰＦＣコントローラ。
- 前記第１回路は、前記出力端子に得られる昇圧電圧が目的レベルに近づくほど一のスイッチ素子のオン期間を短縮し、前記一のスイッチ素子に対応する昇圧チョッパー回路におけるインダクタのゼロ電流の検出に応答して前記一のスイッチ素子のターンオンタイミングを決定するように前記一のスイッチ制御信号を生成する、請求項２記載のＰＦＣコントローラ。
- 前記第２回路は、前記他のスイッチ素子に対応する昇圧チョッパー回路におけるインダクタのゼロ電流の検出を条件に加えて、前記他のスイッチ素子をターンオン制御する、請求項３記載のＰＦＣコントローラ。
- 前記第１回路は前記第２回路における前記第１カウンタのカウントアップに応答して前記一のスイッチ素子を強制的にターンオンする、請求項３記載のＰＦＣコントローラ。
- 第２回路は更に、前記一のスイッチ制御信号に対して所定の位相差に応ずる前記第１カウンタの計数動作による値を保持する第２レジスタと、前記第１カウンタの計数値と前記第２レジスタの保持値との一致タイミングを検出する第１検出回路と、前記第２カウンタの計数値と前記第１レジスタの保持値との一致タイミングを検出する第２検出回路とを有し、
前記第２カウンタは前記第１検出回路による検出タイミング毎に初期値から前記クロック信号を計数し、
前記第２回路は前記第１検出回路による一致タイミングで他のスイッチ素子をターンオンさせ、第２検出回路による一致タイミングで他のスイッチ素子をターンオフさせる、請求項１記載のＰＦＣコントローラ。 - 並列された２個の昇圧チョッパー回路のスイッチ制御に用いられ、
前記第２回路は前記第１カウンタと前記第１レジスタを１組備えると共に前記第２カウンタを１組備える、請求項１記載のＰＦＣコントローラ。 - 並列された４個の昇圧チョッパー回路のスイッチ制御に用いられ、
前記一のスイッチ素子は１個のスイッチ素子であり、前記他のスイッチ素子は３個のスイッチ素子であり、
前記第２回路は、前記第１カウンタと前記第１レジスタを１組備えると共に第２カウンタを３組備え、夫々の前記第２カウンタは、前記一のスイッチ制御信号に対して夫々異なる所定の位相差を持つ周期単位でクロック信号を計数し、第２カウンタによる計数開始で対応する他のスイッチ素子をターンオンさせ、第２カウンタによる計数値が第１レジスタの保持値に一致するタイミングで対応する他のスイッチ素子をターンオフさせる、請求項１記載のＰＦＣコントローラ。 - 整流回路の出力を受ける入力端子と出力端子との間に、インダクタとダイオードとの直列回路が複数並列され、夫々のインダクタとダイオードとの接続ノードに接続された複数のスイッチ素子を異なる位相で駆動することにより前記入力端子の電圧を昇圧して前記出力端子に出力するスイッチングレギュレータであって、前記複数のスイッチ素子のスイッチング制御を行うＰＦＣコントローラを有し、
前記ＰＦＣコントローラは、前記複数の内の一のスイッチ素子のための一のスイッチ制御信号を生成する第１回路と、前記複数の内の他のスイッチ素子のために前記一のスイッチ制御信号に対して位相をずらした他のスイッチ制御信号を生成する第２回路と、を有し、
前記第２回路は、前記一のスイッチ制御信号の周期単位でクロック信号を計数する第１カウンタと、前記一のスイッチ制御信号に対して所定の位相差を持つ周期単位でクロック信号を計数する第２カウンタと、前記一のスイッチ制御信号の第１レベル状態の期間に対応する前記第１カウンタの計数値を保持する第１レジスタとを有し、
前記他のスイッチ制御信号は、前記第２カウンタによる計数開始で他のスイッチ素子をターンオンさせ、前記第２カウンタによる計数値が前記第１レジスタの保持値に一致するタイミングで前記他のスイッチ素子をターンオフさせる、スイッチングレギュレータ。 - 前記第１回路は、前記スイッチングレギュレータで形成された昇圧電圧の状態に応じて前記一のスイッチ素子のオン期間とターンオンタイミングを決定するように前記一のスイッチ制御信号を生成する、請求項９記載のスイッチングレギュレータ。
- 前記第１回路は、前記スイッチングレギュレータで形成された昇圧電圧が目的レベルに近づくほど一のスイッチ素子のオン期間を短縮し、前記一のスイッチ素子に対応するインダクタにおけるゼロ電流の検出に応答して前記一のスイッチ素子のターンオンタイミングを決定するように前記一のスイッチ制御信号を生成する、請求項１０記載のスイッチングレギュレータ。
- 前記第２回路は、前記他のスイッチ素子に対応するインダクタにおけるゼロ電流の検出を条件に加えて、前記他のスイッチ素子をターンオン制御する、請求項１１記載のＰＦＣコントローラ。
- 前記第１回路は前記第２回路における前記第１カウンタのカウントアップに応答して前記一のスイッチ素子を強制的にターンオンする、請求項１１記載のＰＦＣコントローラ。
- 第２回路は更に、前記一のスイッチ制御信号に対して所定の位相差に応ずる前記第１カウンタの計数動作による値を保持する第２レジスタと、前記第１カウンタの計数値と前記第２レジスタの保持値との一致タイミングを検出する第１検出回路と、前記第２カウンタの計数値と前記第１レジスタの保持値との一致タイミングを検出する第２検出回路とを有し、
前記第２カウンタは前記第１検出回路による検出タイミング毎に初期値から前記クロックを計数し、
前記第２回路は前記第１検出回路による一致タイミングで他のスイッチ素子をターンオンさせ、第２検出回路による一致タイミングで他のスイッチ素子をターンオフさせる、請求項９記載のスイッチングレギュレータ。 - インダクタとダイオードとの直列回路が２個並列され、夫々のインダクタとダイオードとの接続ノードに接続されたスイッチ素子を２個有し、２個のスイッチ素子を異なる位相で駆動することにより前記入力端子の電圧を昇圧して出力端子に出力するスイッチングレギュレータであって、
前記第２回路は、前記第１カウンタ及び前記第１レジスタを１組備えると共に、前記第２カウンタ、第２レジスタ第１検出回路及び第２検出回路を１組備える、請求項１４記載のスイッチングレギュレータ。 - インダクタとダイオードとの直列回路が４個並列され、夫々のインダクタとダイオードとの接続ノードに接続されたスイッチ素子を４個有し、４個のスイッチ素子を異なる位相で駆動することにより前記入力端子の電圧を昇圧して出力端子に出力するスイッチングレギュレータであって、
前記一のスイッチ素子は１個のスイッチ素子であり、前記他のスイッチ素子は３個のスイッチ素子であり、
前記第２回路は、前記第１カウンタと前記第１レジスタを１組備えると共に、前記第２カウンタ、第２レジスタ第１検出回路及び第２検出回路を３組備え、夫々の前記第２カウンタは、前記一のスイッチ制御信号に対して夫々異なる所定の位相差を持つ周期単位でクロック信号を計数する、請求項１４記載のスイッチングレギュレータ。 - 交流電源を受けて整流を行う整流回路と、前記整流回路の出力を受ける入力端子と、出力端子と、前記入力端子と前記出力端子との間に複数並列接続されたインダクタとダイオードとの直列回路と、夫々のインダクタとダイオードとの接続ノードに接続された複数のスイッチ素子と、前記夫々のスイッチ素子を異なる位相でスイッチ制御することにより前記入力端子の電圧を昇圧して前記出力端子に出力させるコントローラとを有し、
前記コントローラは、前記第１のスイッチ素子のための第１のスイッチ制御信号を生成する第１回路と、前記複数の内の他のスイッチ素子のために前記第１回路で生成されたスイッチ制御信号に対して位相をずらした他のスイッチ制御信号を生成する第２回路と、を有し、
第２回路は、前記第１のスイッチ制御信号の周期単位でクロック信号を計数する第１カウンタと、前記一のスイッチ制御信号の第１レベル状態の期間に対応する前記第１カウンタの計数値を保持する第１レジスタと、前記一のスイッチ制御信号に対して所定の位相差に応ずる前記第１カウンタの計数動作による値を保持する第２レジスタと、前記第１カウンタの計数値と第２レジスタの保持値との一致タイミングを検出する第１検出回路と、第１検出回路による検出タイミング毎に初期値から前記クロック信号を計数する第２カウンタと、第２カウンタの計数値と第１レジスタの保持値との一致タイミングを検出する第２検出回路と、を有し、第１検出回路による一致タイミングで他のスイッチ素子をターンオンさせ、第２検出回路による一致タイミングで他のスイッチ素子をターンオフさせる、電源回路。 - 前記第１回路は、前記昇圧電圧の状態に応じて前記一のスイッチ素子のオン期間とターンオンタイミングを決定するように前記一のスイッチ制御信号を生成する、請求項１７記載の電源回路。
- 前記第１回路は、前記昇圧電圧が目的レベルに近づくほど一のスイッチ素子のオン期間を短縮し、前記一のスイッチ素子に対応するインダクタにおけるゼロ電流の検出に応答して前記一のスイッチ素子のターンオンタイミングを決定するように前記一のスイッチ制御信号を生成する、請求項１８記載の電源回路。
- 前記第２回路は、前記他のスイッチ素子に対応するインダクタにおけるゼロ電流の検出を条件に加えて、前記他のスイッチ素子をターンオン制御する、請求項１９記載のＰＦＣコントローラ。
- 前記第１回路は前記第２回路における前記第１カウンタのカウントアップに応答して前記一のスイッチ素子を強制的にターンオンする、請求項１９記載のＰＦＣコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008534379A JP4850915B2 (ja) | 2006-09-14 | 2007-09-13 | Ｐｆｃコントローラ、スイッチングレギュレータ及び電源回路 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006249928 | 2006-09-14 | ||
| JP2006249928 | 2006-09-14 | ||
| PCT/JP2007/067807 WO2008032768A1 (fr) | 2006-09-14 | 2007-09-13 | Contrôleur de correction de facteur de puissance, régulateur de commutation et circuit d'alimentation électrique |
| JP2008534379A JP4850915B2 (ja) | 2006-09-14 | 2007-09-13 | Ｐｆｃコントローラ、スイッチングレギュレータ及び電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008032768A1 JPWO2008032768A1 (ja) | 2010-01-28 |
| JP4850915B2 true JP4850915B2 (ja) | 2012-01-11 |
Family
ID=39183821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008534379A Active JP4850915B2 (ja) | 2006-09-14 | 2007-09-13 | Ｐｆｃコントローラ、スイッチングレギュレータ及び電源回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8125203B2 (ja) |
| JP (1) | JP4850915B2 (ja) |
| WO (1) | WO2008032768A1 (ja) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5085397B2 (ja) * | 2008-04-11 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 電源装置および半導体集積回路装置 |
| JP4400680B2 (ja) * | 2008-06-11 | 2010-01-20 | サンケン電気株式会社 | 力率改善回路 |
| CN102144352A (zh) * | 2008-09-05 | 2011-08-03 | 伊顿工业公司 | 功率因数校正开关模式电源 |
| JP5402268B2 (ja) * | 2008-10-16 | 2014-01-29 | 富士電機株式会社 | インターリーブ制御電源装置、該電源装置の制御回路および制御方法 |
| KR100904299B1 (ko) * | 2008-11-03 | 2009-06-25 | 주식회사 실리콘마이터스 | 역률 보상 회로 및 그 구동 방법 |
| JP5417885B2 (ja) * | 2009-02-24 | 2014-02-19 | 富士ゼロックス株式会社 | 電源装置 |
| JP5439870B2 (ja) * | 2009-03-06 | 2014-03-12 | サンケン電気株式会社 | 電源装置 |
| JP5310172B2 (ja) * | 2009-03-24 | 2013-10-09 | サンケン電気株式会社 | インターリーブコンバータ |
| WO2010126489A1 (en) * | 2009-04-28 | 2010-11-04 | Semiconductor Components Industries, Llc | Circuit for generating a clock signal for interleaved pfc stages and method thereof |
| JP5360819B2 (ja) * | 2009-07-28 | 2013-12-04 | 新電元工業株式会社 | スイッチング電源回路 |
| TW201106590A (en) * | 2009-08-14 | 2011-02-16 | System General Corp | Parallel connected PFC converters |
| JP4989698B2 (ja) * | 2009-08-24 | 2012-08-01 | 三菱電機株式会社 | 電力変換装置、それを備えたモーター駆動制御装置、それを搭載した圧縮機及び送風機、並びに、その圧縮機又は送風機を搭載した空気調和機、冷蔵庫及び冷凍庫 |
| US8248040B2 (en) * | 2009-11-12 | 2012-08-21 | Polar Semiconductor Inc. | Time-limiting mode (TLM) for an interleaved power factor correction (PFC) converter |
| US8767419B2 (en) * | 2009-12-04 | 2014-07-01 | System General Corp. | Feedback circuit with feedback impedance modulation for improving power saving |
| EP2341604A1 (en) * | 2009-12-31 | 2011-07-06 | Nxp B.V. | A power factor correction stage |
| EP2341605B1 (en) * | 2009-12-31 | 2018-03-07 | Nxp B.V. | A power factor correction stage |
| DE102010013353A1 (de) * | 2010-03-30 | 2011-10-06 | Texas Instruments Deutschland Gmbh | Schaltwandler-Steuerschaltung |
| CN101951170A (zh) * | 2010-08-19 | 2011-01-19 | 天津市鼎曦光学科技有限公司 | 一种led显示屏集中供电系统 |
| WO2012109532A2 (en) * | 2011-02-10 | 2012-08-16 | Power-One, Inc. | Digital phase adjustment for multi-phase power converters |
| US8912775B2 (en) * | 2011-04-12 | 2014-12-16 | Infineon Technologies Ag | Power factor correction circuit having multiple switched-mode converter circuits |
| WO2012147286A1 (ja) * | 2011-04-26 | 2012-11-01 | ルネサスエレクトロニクス株式会社 | Ｐｆｃ信号生成回路、それを用いたｐｆｃ制御システム、及びｐｆｃ制御方法 |
| WO2012147280A1 (ja) | 2011-04-26 | 2012-11-01 | ルネサスエレクトロニクス株式会社 | Ｐｆｃ信号生成回路、それを用いたｐｆｃ制御システム、及びｐｆｃ制御方法 |
| CN102185477B (zh) * | 2011-04-29 | 2013-10-16 | 成都芯源系统有限公司 | 多相变换器的相位控制 |
| JP5832177B2 (ja) * | 2011-07-12 | 2015-12-16 | ミネベア株式会社 | 力率改善回路 |
| CN102307007B (zh) * | 2011-09-13 | 2013-11-06 | 矽力杰半导体技术(杭州)有限公司 | 基于主从交错式临界导通模式的pfc控制电路及其控制方法 |
| JP2013114711A (ja) * | 2011-11-28 | 2013-06-10 | Toshiba Corp | 電圧生成回路 |
| JP5907409B2 (ja) * | 2011-12-28 | 2016-04-26 | 東芝ライテック株式会社 | 力率改善回路及び電源装置 |
| JP5964072B2 (ja) * | 2012-02-09 | 2016-08-03 | ミネベア株式会社 | 力率改善回路 |
| JP5643777B2 (ja) * | 2012-02-21 | 2014-12-17 | 株式会社東芝 | マルチフェーズ・スイッチング電源回路 |
| US20130249504A1 (en) * | 2012-03-25 | 2013-09-26 | Niko Semiconductor Co., Ltd. | Power factor correction (pfc) controller and bridgeless pfc circuit with the same |
| CN104937825B (zh) * | 2012-10-02 | 2018-08-10 | 技术推进公司 | 用于向车辆的车载电气网络供电的供电单元 |
| KR101422939B1 (ko) * | 2012-12-05 | 2014-07-23 | 삼성전기주식회사 | 역률 보상 회로 구동 장치 |
| KR101434056B1 (ko) * | 2012-12-21 | 2014-08-27 | 삼성전기주식회사 | 위상 변환 회로 및 그를 포함하는 역률 보상 회로 |
| KR101422961B1 (ko) * | 2012-12-27 | 2014-07-23 | 삼성전기주식회사 | 역률 보상 회로 구동 장치 |
| EP3020114B1 (en) | 2013-07-11 | 2017-05-17 | General Electric Company | Grid power factor control system |
| US9300206B2 (en) * | 2013-11-15 | 2016-03-29 | Power Systems Technologies Ltd. | Method for estimating power of a power converter |
| CN103648202B (zh) | 2013-12-18 | 2017-02-08 | 矽力杰半导体技术(杭州)有限公司 | 有源功率因数校正控制电路、芯片及led驱动电路 |
| TW201526513A (zh) * | 2013-12-31 | 2015-07-01 | Delta Electronics Inc | 電源供應裝置、具該裝置之電源系統及其控制方法 |
| US9787175B2 (en) * | 2014-08-07 | 2017-10-10 | Astec International Limited | High voltage power converter with a configurable input |
| CN205792228U (zh) * | 2015-03-17 | 2016-12-07 | 意法半导体股份有限公司 | 用于控制开关调节器的控制设备和电气装置 |
| JP6413880B2 (ja) * | 2015-03-27 | 2018-10-31 | サンケン電気株式会社 | 力率改善回路 |
| US9722494B2 (en) | 2015-04-30 | 2017-08-01 | Stmicroelectronics S.R.L. | Controller for multiphase boost converters |
| JP6661370B2 (ja) * | 2015-12-25 | 2020-03-11 | ローム株式会社 | 力率改善回路およびその制御回路、電子機器、電源アダプタ |
| EP3496252B1 (en) * | 2016-08-04 | 2022-11-30 | Mitsubishi Electric Corporation | Dc voltage conversion circuit |
| US11070126B2 (en) * | 2017-04-28 | 2021-07-20 | Panasonic Intellectual Property Management Co., Ltd. | Power supply circuit having improved noise suppression |
| JP6973143B2 (ja) * | 2018-02-08 | 2021-11-24 | 株式会社デンソー | 昇圧コンバータ装置 |
| JP7219688B2 (ja) * | 2019-09-26 | 2023-02-08 | 株式会社日立製作所 | 電力変換装置とその制御方法 |
| TWI725597B (zh) * | 2019-10-31 | 2021-04-21 | 群光電能科技股份有限公司 | 電源轉換裝置 |
| JP7165692B2 (ja) * | 2020-01-08 | 2022-11-04 | 日立Astemo株式会社 | 多相コンバータ制御装置 |
| US11264908B1 (en) * | 2020-08-31 | 2022-03-01 | Astec International Limited | Multi-phase switched-mode power supplies |
| CN112701902B (zh) * | 2020-12-03 | 2022-06-21 | 北京动力源科技股份有限公司 | 一种交错并联式BCM Boost PFC变换器的控制方法和装置 |
| CN115208187A (zh) * | 2021-04-09 | 2022-10-18 | 圣邦微电子（北京）股份有限公司 | 多相电源的功率转换电路和多相电源及其控制方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0923143A (ja) * | 1995-06-17 | 1997-01-21 | Samsung Aerospace Ind Ltd | ディジタル信号の遅延方法及び回路 |
| JPH11178326A (ja) * | 1997-12-12 | 1999-07-02 | Mitsubishi Electric Corp | 直流電源装置 |
| JPH11272344A (ja) * | 1998-03-20 | 1999-10-08 | Fujitsu Ltd | 電源装置および電源回路の制御方法 |
| JP2001178122A (ja) * | 1999-12-17 | 2001-06-29 | Cosel Co Ltd | 電源装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4384321A (en) * | 1980-04-29 | 1983-05-17 | California Institute Of Technology | Unity power factor switching regulator |
| GB8817684D0 (en) * | 1988-07-25 | 1988-09-01 | Astec Int Ltd | Power factor improvement |
| US5793191A (en) * | 1995-08-03 | 1998-08-11 | Celestica, Inc. | Zero voltage switching supplies connected in parallel |
| US5905369A (en) | 1996-10-17 | 1999-05-18 | Matsushita Electric Industrial Co., Ltd. | Variable frequency switching of synchronized interleaved switching converters |
| JP3480201B2 (ja) | 1996-11-06 | 2003-12-15 | 松下電器産業株式会社 | インターリーブ方式スイッチングコンバータ |
| US6091233A (en) * | 1999-01-14 | 2000-07-18 | Micro Linear Corporation | Interleaved zero current switching in a power factor correction boost converter |
| TW200507431A (en) * | 2003-08-11 | 2005-02-16 | Delta Electronics Inc | Current-balancing method and device for controlling the power-factor-correction circuit interlacedly |
| US7205752B2 (en) * | 2004-09-07 | 2007-04-17 | Flextronics Ap, Llc | Master-slave critical conduction mode power converter |
| US7592791B2 (en) * | 2007-08-07 | 2009-09-22 | Newport Media, Inc. | High efficiency DC-DC converter using pulse skipping modulation with programmable burst duration |
| US7884588B2 (en) * | 2008-04-10 | 2011-02-08 | Stmicroelectronics S.R.L. | Control method and device for a system of interleaved converters using a designated master converter |
| US7933132B2 (en) * | 2008-04-29 | 2011-04-26 | Fairchild Semiconductor Corporation | Synchronizing frequency and phase of multiple variable frequency power converters |
-
2007
- 2007-09-13 JP JP2008534379A patent/JP4850915B2/ja active Active
- 2007-09-13 US US12/440,737 patent/US8125203B2/en active Active
- 2007-09-13 WO PCT/JP2007/067807 patent/WO2008032768A1/ja active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0923143A (ja) * | 1995-06-17 | 1997-01-21 | Samsung Aerospace Ind Ltd | ディジタル信号の遅延方法及び回路 |
| JPH11178326A (ja) * | 1997-12-12 | 1999-07-02 | Mitsubishi Electric Corp | 直流電源装置 |
| JPH11272344A (ja) * | 1998-03-20 | 1999-10-08 | Fujitsu Ltd | 電源装置および電源回路の制御方法 |
| JP2001178122A (ja) * | 1999-12-17 | 2001-06-29 | Cosel Co Ltd | 電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100097041A1 (en) | 2010-04-22 |
| US8125203B2 (en) | 2012-02-28 |
| JPWO2008032768A1 (ja) | 2010-01-28 |
| WO2008032768A1 (fr) | 2008-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4850915B2 (ja) | Ｐｆｃコントローラ、スイッチングレギュレータ及び電源回路 | |
| CN109156058B (zh) | 半桥谐振转换器、使用它们的电路、以及对应的控制方法 | |
| JP5085397B2 (ja) | 電源装置および半導体集積回路装置 | |
| US9812975B2 (en) | Resonant converter with capacitive mode control and associated control method | |
| KR100912865B1 (ko) | 스위칭 레귤레이터 및 그 스위칭 레귤레이터를 구비하는반도체 장치 | |
| KR101243595B1 (ko) | 다출력 전원 장치 | |
| US8773099B2 (en) | Methods to reduce output voltage ripple in constant on-time DC-DC converters | |
| CN103780097B (zh) | 开关型功率变换器、时钟模块、控制电路及相关控制方法 | |
| US20140185333A1 (en) | Active clamp circuits for flyback power converters | |
| US11682966B2 (en) | Pipeline resonant and non-resonant switched capacitor converter circuit | |
| JP2010119285A (ja) | インターリーブ制御電源装置、該電源装置の制御回路および制御方法 | |
| CN110022057B (zh) | 用于操作功率变换器电路的方法和功率变换器电路 | |
| JP3961812B2 (ja) | 電源装置及びその制御方法 | |
| JP2011019371A (ja) | Ｄｃ−ｄｃコンバータ | |
| US9467048B2 (en) | Voltage generator | |
| JP2009296851A (ja) | 電源装置及び電源装置の制御方法 | |
| JP2019220732A (ja) | クロック生成回路、スイッチング電源装置及び半導体装置 | |
| US20100202167A1 (en) | Soft switching power converter with a variable switching frequency for improving operation and efficiency | |
| JP5505473B2 (ja) | 電源装置 | |
| US8988048B2 (en) | Circuit for generating a clock signal for interleaved PFC stages and method thereof | |
| JP2004328975A (ja) | Ｄｃ／ｄｃコンバータの制御回路 | |
| JP4543021B2 (ja) | 電源装置及びその制御回路並びに制御方法 | |
| CN115912921A (zh) | 操作有源钳位反激转换器的方法和对应装置 | |
| JP4433841B2 (ja) | スイッチング電源 | |
| US20240275273A1 (en) | Multi-mode pfc circuit and control method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111013 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111019 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4850915 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |