JP5505473B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP5505473B2 JP5505473B2 JP2012171663A JP2012171663A JP5505473B2 JP 5505473 B2 JP5505473 B2 JP 5505473B2 JP 2012171663 A JP2012171663 A JP 2012171663A JP 2012171663 A JP2012171663 A JP 2012171663A JP 5505473 B2 JP5505473 B2 JP 5505473B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- value
- output
- command value
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/337—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
- H02M3/3376—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0054—Transistor switching losses
- H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、デジタル回路を用いてスイッチング素子に対してPFM制御を行う電源装置に関するものである。
この種の電源装置として、下記特許文献1に開示されている電源装置が既に知られている。この電源装置は、クロックジェネレータ、パルス駆動信号生成部およびPFM(Pulse Frequency Modulation)制御部を備えたパルス制御装置を有している。このパルス制御装置では、クロックジェネレータが、例えば水晶発振器やオシレータなどの発振器(図示せず)から出力されるパルスから任意の周波数を有するクロック信号を生成してパルス駆動信号生成部に供給する。パルス駆動信号生成部は、入力されたクロック信号から、PFM制御部によって設定されたスイッチング周波数を有するパルス駆動信号を生成して、スイッチング素子へ出力する。PFM制御部は、制御周期毎に、帰還トランスの2次巻線に誘起されるフィードバック信号をサンプリングしてディジタル演算処理たるPFM演算を行い、算出したスイッチング周波数をパルス駆動信号生成部へ設定する。
このパルス制御装置では、PFM制御部が、まず、フィードバック信号をA/D変換してサンプリングし、次いで、サンプリングした出力電力の情報に基づいて、PFMパルスであるパルス駆動信号のパルス周波数(スイッチング周波数)についてのPFM演算を行ってPFMパルス周波数を決定して、パルス駆動信号生成部に設定するという動作を繰り返す。この場合、パルス駆動信号生成部は、具体的には、入力されたクロック信号をカウントすると共に、カウント数に応じて適宜出力信号レベルを立ち上げ、または立ち下げることによってパルス駆動信号を生成する。また、パルス駆動信号生成部は、一例として、パルス駆動信号のオン幅を一定とし、PFM制御部によって設定されたPFMパルス周波数に合わせてオフ幅を可変することにより、パルス駆動信号の周波数変調を実行する。このため、パルス駆動信号生成部がカウントする上記のカウント数により、パルス駆動信号の周波数が規定される。これにより、この特許文献1には明記されていないが、パルス駆動信号生成部がカウントする上記のカウント数は、決定したPFMパルス周波数を示す数値としてPFM制御部によって設定されるものと考えられる。
ところが、上記の電源装置には以下のような改善すべき課題が存在している。すなわち、この電源装置では、パルス駆動信号の周波数についての調整単位を細かくするためには、クロックジェネレータからパルス駆動信号生成部に出力されるクロック信号の周波数を高める必要がある。しかしながら、クロック信号の周波数を高めた場合には、これに伴いパルス駆動信号生成部を構成するCPUなどの電子部品として、高速動作が可能な電子部品を使用する必要があるため、消費電力が増加すると共にノイズが増加するという改善すべき課題が存在している。
本発明は、かかる課題を改善するためになされたものであり、高速な電子部品の使用を回避しつつスイッチング素子用の駆動信号の周波数についての調整単位を細かくし得る電源装置を提供することを主目的とする。
上記目的を達成すべく、本発明に係る電源装置は、2組のスイッチング素子のオン・オフ動作により電力を供給するコンバータと、前記コンバータの出力電圧を検出する電圧検出部と、前記電圧検出部によって検出された前記出力電圧の電圧値をデジタル値に変換すると共に、当該デジタル値に基づいて前記各組のスイッチング素子の動作周波数を規定する第1制御指令値をデジタル演算によって算出して当該各組のスイッチング素子をPFM制御する制御部とを備えている電源装置であって、前記制御部は、前記出力電圧の前記電圧値をデジタル値に変換するA/D変換回路と、前記変換されたデジタル値に基づいて前記出力電圧を目標電圧に制御するための新たな前記第1制御指令値を算出すると共に前回の前記第1制御指令値と当該新たな第1制御指令値との差分値を算出する差分値算出処理、および高レベルおよび低レベルのうちの前記差分値の極性に応じたレベルの第1充放電電圧を当該差分値の大きさに応じた長さの出力期間だけ出力する第1電圧出力処理を一定の周期で実行する処理回路と、前記第1充放電電圧が前記高レベルのときには前記出力期間だけ当該第1充放電電圧によって充電され、かつ前記第1充放電電圧が前記低レベルのときには前記出力期間だけ当該第1充放電電圧によって放電されて、充電電圧が前記新たな第1制御指令値に応じて変化する第1蓄電素子を有して、当該充電電圧を第1指令値電圧として出力する第1指令値電圧生成回路と、前記第1指令値電圧の電圧値に応じて周波数が低下または上昇するパルス信号を生成する信号生成回路と、前記パルス信号の入力に同期して互いの位相が反転した状態で信号レベルをトグルする一対のトグル信号を生成すると共に当該一対のトグル信号を前記各組のスイッチング素子用の一対の駆動信号として出力する駆動信号生成回路とを備えている。
また、本発明に係る電源装置は、前記コンバータの電流を検出する電流検出部を備え、 前記制御部は、第2指令値電圧生成回路を備え、前記A/D変換回路は、前記電流検出部によって検出された前記電流の電流値をデジタル値に変換し、前記処理回路は、前記変換されたデジタル値で示される前記電流値に応じた長さの出力期間だけ電圧が前記低レベルから前記高レベルにトグルする第2充放電電圧を前記一定の周期で出力する第2電圧出力処理を実行し、前記第2指令値電圧生成回路は、前記第2充放電電圧が前記高レベルのときには前記電流値に応じた長さの前記出力期間だけ当該第2充放電電圧によって充電され、かつ前記第2充放電電圧が前記低レベルのときには当該出力期間だけ当該第2充放電電圧によって放電されて、充電電圧が前記電流値に応じて変化する第2蓄電素子を有して、当該充電電圧を第2指令値電圧として出力し、前記駆動信号生成回路は、前記一対の駆動信号間の出力停止期間の長さを、前記第2指令値電圧が上昇したときには短縮させ、当該第2指令値電圧が低下したときには伸長させる。
また、本発明に係る電源装置は、前記第1指令値電圧生成回路から前記第1指令値電圧として出力される前記第1蓄電素子の前記充電電圧の上限値を制限するリミット回路を備えている。
また、本発明に係る電源装置は、スイッチング素子のオン・オフ動作により電力を供給するコンバータと、前記コンバータの出力電圧を検出する電圧検出部と、前記電圧検出部によって検出された前記出力電圧の電圧値をデジタル値に変換すると共に、当該デジタル値に基づいて前記スイッチング素子の動作周波数を規定する制御指令値をデジタル演算によって算出して当該スイッチング素子をPFM制御する制御部とを備えている電源装置であって、前記制御部は、前記出力電圧の前記電圧値をデジタル値に変換するA/D変換回路と、前記変換されたデジタル値に基づいて前記出力電圧を目標電圧に制御するための新たな前記制御指令値を算出すると共に前回の前記制御指令値と当該新たな制御指令値との差分値を算出する差分値算出処理、および高レベルおよび低レベルのうちの前記差分値の極性に応じたレベルの充放電電圧を当該差分値の大きさに応じた出力期間だけ出力する電圧出力処理を一定の周期で実行する処理回路と、前記充放電電圧が前記高レベルのときには前記出力期間だけ当該充放電電圧によって充電され、かつ前記充放電電圧が前記低レベルのときには前記出力期間だけ当該充放電電圧によって放電されて、充電電圧が前記新たな制御指令値に応じて変化する第1蓄電素子を有して、当該充電電圧を指令値電圧として出力する指令値電圧生成回路と、前記指令値電圧の電圧値に応じて周波数が低下または上昇するパルス信号を生成する信号生成回路と、前記パルス信号と同じ周波数で、かつパルス幅の一定な前記スイッチング素子用の駆動信号を出力する駆動信号生成回路とを備えている。
本発明に係る電源装置では、制御部が、出力電圧の電圧値を示すデジタル値に基づいて出力電圧を目標電圧に制御するための新たな第1制御指令値の算出、この新たな第1制御指令値と前回の第1制御指令値との差分値の算出、およびこの差分値に応じた第1充放電電圧の出力を実行し、第1指令値電圧生成回路がこの第1充放電電圧によって充放電される第1蓄電素子を有して、第1充放電電圧に応じて無段階に変化する第1蓄電素子の充電電圧(アナログ電圧)を第1指令値電圧として出力し、このアナログ電圧としての第1指令値電圧の電圧値に応じて周波数が低下または上昇するパルス信号を生成する信号生成回路がアナログ式のVCOとして動作して、この第1指令値電圧に基づいてパルス信号の周波数を無段階に変化させ、駆動信号生成回路がこのパルス信号に基づいてコンバータの2組のスイッチング素子への一対の駆動信号を生成する。
したがって、この電源装置によれば、スイッチング素子への一対の駆動信号の周波数を無段階に変化させることを可能としつつ(一対の駆動信号の周波数についての調整単位を細かくしつつ)、デジタル回路として構成されるA/D変換回路および処理回路の各動作周波数を、処理回路が生成する第1充放電電圧の生成タイミングが電源装置の制御ループの動作周波数に間に合う最低限の周波数にまで低下させることができる。一例として、制御ループの動作周波数を30kHz程度にしたときには、この電源装置では、デジタル回路の動作周波数を8MHz程度にしたとしても、1/30kHzの周期で上記の差分値の算出および第1充放電電圧の出力を実行することができる。一方、スイッチング素子への一対の駆動信号の周波数を数百kHzの周波数帯域内でデジタル制御によって直接PFM制御する構成とした場合において、例えば、500kHzの周波数での調整ステップ数を256としたときには、デジタル回路を128MHzの周波数で作動させる必要が生じる。すなわち、この電源装置では、この128MHzよりも十分に低速な周波数(8MHz)でデジタル回路を動作させればよいため、高速な電子部品の使用を回避することができる。
また、本発明に係る電源装置によれば、コンバータに流れる電流を検出する電流検出部を備えると共に、制御部が、コンバータに流れる電流の電流値が増加したときには、この増加した電流値に応じて一対の駆動信号間の出力停止期間(デッドタイム)を短縮し、逆に、電流の電流値が減少したときには、この減少した電流値に応じて出力停止期間を伸長することができるため、コンバータの効率を向上させることができる。
また、本発明に係る電源装置によれば、制御部が第1指令値電圧の上限値を制限するリミット回路を備えたことにより、一対の駆動信号の周波数の下限値をコンバータに対するPFM制御の周波数領域内に確実に維持することができる。
また、本発明に係る電源装置では、制御部が、新たな第1制御指令値の算出、この新たな第1制御指令値と前回の第1制御指令値との差分値の算出、およびこの差分値に応じた第1充放電電圧の出力を実行し、第1指令値電圧生成回路が第1充放電電圧に応じて無段階に変化する第1蓄電素子の充電電圧(アナログ電圧)を第1指令値電圧として出力し、信号生成回路がアナログ式のVCOとして動作してこの第1指令値電圧に基づいてパルス信号の周波数を無段階に変化させ、駆動信号生成回路がこのパルス信号と同じ周波数で、かつパルス幅の一定なスイッチング素子用の駆動信号を生成する。
したがって、この電源装置によれば、スイッチング素子への駆動信号の周波数を無段階に変化させることを可能としつつ(駆動信号の周波数についての調整単位を細かくしつつ)、デジタル回路として構成されるA/D変換回路および処理回路の各動作周波数を、処理回路が生成する充放電電圧の生成タイミングが電源装置の制御ループの動作周波数に間に合う最低限の周波数にまで低下させることができる。したがって、この電源装置によれば、低速な周波数でデジタル回路を動作させればよいため、高速な電子部品の使用を回避することができる。
以下、電源装置1の実施の形態について、添付図面を参照して説明する。
最初に、電源装置1の構成について図面を参照して説明する。図1に示す電源装置1は、一例として、一対の入力端子2a,2b(以下、特に区別しないときには「入力端子2」ともいう)、一対の出力端子3a,3b(以下、特に区別しないときには「出力端子3」ともいう)、コンバータ4、電圧検出部5および制御部6を備え、入力端子2に入力される入力電圧(直流電圧)V1を出力電圧(直流電圧)V2に変換して出力端子3から出力すると共に、出力電圧V2を予め規定された目標電圧に制御する。
コンバータ4は、一対の入力コンデンサ11a,11b、2組のスイッチング素子で構成されるスイッチング回路14、共振回路15、トランス16、整流回路17および出力コンデンサ18を備え、スイッチング回路14の回路方式が一例としてハーフブリッジ方式に構成されて、入力端子2から入力される入力電圧V1を出力電圧V2に変換して出力端子3に出力する。
一対の入力コンデンサ11a,11bは、互いに直列接続されると共に、入力コンデンサ11aが入力端子2aに接続され、かつ入力コンデンサ11bが入力端子2bに接続された状態で一対の入力端子2a,2b間に接続されている。
スイッチング回路14を構成する2つの組のスイッチング素子のうちの一方の組のスイッチング素子は、一例として1つのスイッチング素子12で構成され、他方の組のスイッチング素子は、一例として1つのスイッチング素子13で構成されている。また、各組のスイッチング素子12,13は、互いに直列接続された状態で一対の入力端子2a,2b間に接続されている。本例では一例として、スイッチング素子12,13はnチャネルのMOS型電界効果トランジスタ(寄生ダイオード12a,13aおよび浮遊容量12b,12bをそれぞれ有する電界効果型トランジスタ)で構成されて、一方のスイッチング素子12のドレイン端子が入力端子2aに接続され、かつスイッチング素子12のソース端子が他方のスイッチング素子13のドレイン端子に接続され、かつスイッチング素子13のソース端子が入力端子2bに接続されている。また、スイッチング素子12,13は、制御部6から出力される駆動信号Sa,Sbがそれぞれのゲート端子に入力されて、交互にオン・オフ駆動される(オン・オフ動作する)。
なお、図示はしないが、スイッチング回路14の回路方式は、上記のハーフブリッジ方式の構成と同様にして、駆動信号Sa,Sbによって交互にオン・オフ駆動される2組のスイッチング素子(各組のスイッチング素子は、それぞれ1つのスイッチング素子で構成される)を備えたプッシュプル方式とすることもできる。また、スイッチング回路14の回路方式としてフルブリッジ方式を採用することもできる。このフルブリッジ方式では、図示はしないが、各組のスイッチング素子がそれぞれ2つのスイッチング素子で構成されて、一方の組の一方のスイッチング素子と他方の組の一方のスイッチング素子とがこの順で直列に接続され、かつ他方の組の他方のスイッチング素子と一方の組の他方のスイッチング素子とがこの順で直列に接続されて、さらにこれら2つの直列回路が互いに並列に接続される。この構成においては、例えば、一方の組の2つのスイッチング素子は駆動信号Saによってオン・オフ駆動され、他方の組の2つのスイッチング素子は駆動信号Sbによってオン・オフ駆動される。
共振回路15は、一例として、直列接続された共振用コンデンサ15aおよび共振用インダクタ15bを備えている。また、共振回路15は、一端側が一対の入力コンデンサ11a,11bの接続点Aに接続されると共に、他端側がトランス16の後述する1次巻線16aの一端側に接続されている。また、この共振回路15の共振用コンデンサ15aおよび共振用インダクタ15bの各値は、共振回路15によるトランス16の1次側での共振周波数が一対のスイッチング素子12,13のスイッチング周波数帯域(駆動信号Sa,Sbの周波数帯域)よりも若干低くなるようにしつつ、スイッチング素子12,13をゼロボルトスイッチングさせることができるように予め規定されている。
なお、共振用インダクタ15bは、トランス16の漏洩インダクタンスで構成することもできる。また、本例の各入力コンデンサ11a,11bも、共振用コンデンサ15aと同様にして共振回路15を構成する。このため、共振用コンデンサ15aと共に各入力コンデンサ11a,11bを使用する構成に代えて、各入力コンデンサ11a,11bのみを使用する構成(共振用コンデンサ15aを省いた構成)を採用することもできる。
トランス16は、図1に示すように、1次巻線16aおよび2次巻線16bを有している。また、同図中の●印は、1次巻線16aおよび2次巻線16bの極性を示している。この場合、1次巻線16aは、一端側が上記したように共振回路15に接続され、他端側が一対のスイッチング素子12,13の接続点Bに接続されている。また、トランス16は、スイッチング素子12,13のスイッチングに伴い(スイッチング素子12,13が交互にオン・オフ駆動されるのに伴い)、1次巻線16aから2次巻線16bに交流電圧を誘起させる。また、本例の2次巻線16bには、一例としてセンタータップが配設されている。
整流回路17は、一例として2つの整流素子17a,17b(この例では一例としてダイオード)で構成されている。この場合、一方の整流素子17aのカソード端子が2次巻線16bの一端に接続されると共に他方の整流素子17bのカソード端子が2次巻線16bの他端に接続され、かつ各整流素子17a,17bのアノード端子が互いに接続されている。なお、各整流素子17a,17bは、ダイオードに代えて、同期整流制御されるMOS型電界効果トランジスタで構成することもできる。また、整流回路17は、2次巻線16bにセンタータップが配設されていないときには、4つの整流素子を使用したフルブリッジ型の構成を採用することもできる。
以上の構成により、整流回路17は、2次巻線16bに誘起される交流電圧を全波整流して、全波整流によって生成された脈流電圧を、各整流素子17a,17bのアノード端子の電位を基準として2次巻線16bのセンタータップ側が正電位となる状態で、このセンタータップと各整流素子17a,17bのアノード端子との間に出力する。出力コンデンサ18は、2次巻線16bにセンタータップと、各整流素子17a,17bのアノード端子との間に接続されて、整流回路17から出力される上記の脈流電圧を平滑して出力電圧V2に変換し、この変換した出力電圧V2を一対の出力端子3a,3b間に出力する。
以上の構成により、コンバータ4は、電流共振形のDCDCコンバータとして機能して、一対のスイッチング素子12,13が交互にオン・オフ動作することにより、出力端子3に接続された不図示の負荷に電力を供給する。また、コンバータ4は、共振周波数よりも高い周波数領域において各スイッチング素子12,13が制御部6によってPFM制御される。
電圧検出部5は、出力電圧V2を検出して制御部6に出力する。一例として、電圧検出部5は、不図示の複数の抵抗で構成されて、出力電圧V2を検出すると共に、制御部6によって処理可能な電圧V3に分圧(既知の比率で分圧)して出力する。
制御部6は、電圧検出部5によって検出された出力電圧V2の電圧値(本例では、出力電圧V2の電圧値を表す電圧V3の電圧値)をデジタル値に変換すると共に、このデジタル値に基づいてスイッチング素子12,13の動作周波数を規定する第1制御指令値をデジタル演算によって算出して、スイッチング素子12,13に駆動信号Sa,Sbを出力することにより、スイッチング素子12,13をPFM制御する。
具体的には、制御部6は、クロック生成回路21、A/D変換回路22、処理回路23、第1指令値電圧生成回路24、信号生成回路25および駆動信号生成回路26を備えている。
この場合、クロック生成回路21は、一例として8MHzの基準クロック(不図示)を生成して処理回路23に出力する。また、クロック生成回路21は、この基準クロックを分周して(本例では一例として256分周して)、31.25kHzのクロック信号(不図示)を生成し、生成したクロック信号をA/D変換回路22および処理回路23に出力する。A/D変換回路22は、電圧検出部5から出力される電圧V3を上記のクロック信号でサンプリングすることにより、電圧V3の電圧値をデジタル値Dvに変換して出力する。
処理回路23は、CPUおよびメモリ(いずれも図示せず)を備えたデジタル回路で構成されて、差分値算出処理および第1電圧出力処理を実行する。この差分値算出処理では、処理回路23は、A/D変換回路22から出力されるデジタル値Dvに基づいて出力電圧V2を目標電圧に制御するための新たな第1制御指令値の算出、およびこの新たな第1制御指令値と前回の第1制御指令値との差分値の算出を上記のクロック信号の1周期T1(=1/31.25kHz)毎に実行する。つまり、クロック信号の周波数(31.25kHz)が、電源装置1の制御ループの動作周波数になっている。
具体的には、この差分値算出処理において、処理回路23は、まず、A/D変換回路22から出力されるデジタル値Dvをクロック信号に同期して取得すると共に、このデジタル値Dvで示される電圧V3の電圧値に基づいて出力電圧V2の電圧値を算出する。次いで、処理回路23は、算出した出力電圧V2の電圧値と目標電圧の電圧値とを比較して、例えば、出力電圧V2の電圧値が目標電圧の電圧値未満のときには前回よりも増加し、出力電圧V2の電圧値が目標電圧の電圧値を超えるときには前回よりも減少し、出力電圧V2の電圧値が目標電圧の電圧値と等しいときには前回と同じになる第1制御指令値を新たに算出して、メモリに記憶する。続いて、処理回路23は、この新たな第1制御指令値とメモリから読み出した前回の第1制御指令値との差分値(=新たな第1制御指令値−前回の第1制御指令値)を算出して、メモリに記憶する。
一例として、処理回路23は、図5に示すように、「0」,「15」,「50」,「150」,「25」,「125」,「125」,「40」という第1制御指令値を周期T1毎に算出したときには、同図に示すように、「15」,「35」,「100」,「−125」,「100」,「0」,「−85」という差分値を算出してメモリに記憶する。
また、処理回路23は、第1電圧出力処理では、高レベル(デジタル回路で使用される2つの論理レベルを示す電圧レベルのうちの高いレベル。例えば、TTLでは、3.5Vから5V)および低レベル(デジタル回路で使用される2つの論理レベルを示す電圧レベルのうちの低いレベル。例えば、TTLでは、0Vから0.8V)のうちの上記の差分値の極性に応じたレベルの第1充放電電圧をクロック信号の1周期毎に、かつこの差分値の大きさ(差分値の絶対値)に応じた長さの出力期間だけ出力する。具体的には、この第1電圧出力処理において、処理回路23は、まず、クロック信号の1周期T1毎にメモリから差分値を読み出す。
次いで、処理回路23は、差分値の極性が正のときには、図5に示すように、常態において低レベルの電圧を出力している充電端子PH(図1参照)から第1充放電電圧としての高レベルの充電電圧VH1を差分値の大きさ(差分値の絶対値)に応じた長さの出力期間(周期T1未満の期間)だけ出力する。一方、処理回路23は、差分値の極性が負のときには、図5に示すように、常態において高レベルの電圧を出力している放電端子PL(図1参照)から第1充放電電圧としての低レベルの放電電圧VL1を差分値の大きさ(差分値の絶対値)に応じた長さの出力期間(周期T1未満の期間)だけ出力する。なお、差分値が「0」のときには、処理回路23は、同図に示すように、充電電圧VH1および放電電圧VL1の出力を停止する。このようにして、処理回路23は、差分値の極性に応じて、充電端子PHおよび放電端子PLのいずれか一方の端子のみから対応する充電電圧VH1および放電電圧VL1のいずれか一方のみを周期T1未満の長さの出力期間だけ出力する。このため、充電電圧VH1および放電電圧VL1が同時に出力される状態は発生しない。また、充電端子PHおよび放電端子PLは、処理回路23を構成するCPUのI/Oポートで構成されている。
第1指令値電圧生成回路24は、一例として、図2に示すように、コンデンサC1、一対の整流素子D1,D2(本例ではダイオード。以下、「ダイオードD1,D2」ともいう)、および一対の抵抗R1,R2を備えている。また、ダイオードD1は、そのカソード端子が抵抗R1の一端に接続されることで抵抗R1と直列に接続され、ダイオードD2は、そのアノード端子が抵抗R2の一端に接続されることで抵抗R2と直列に接続されている。また、各抵抗R1,R2の他端はコンデンサC1の一端に接続されている。また、コンデンサC1の他端は基準電位(一例としてグランド電位)Gに接続されている。
この構成により、第1指令値電圧生成回路24では、コンデンサC1は、第1蓄電素子として機能して、ダイオードD1のアノード端子に入力される第1充放電電圧としての充電電圧VH1が高レベルのときには、その出力期間だけ、この充電電圧VH1によって充電される。一方、コンデンサC1は、ダイオードD2のカソード端子に入力される第1充放電電圧としての放電電圧VL1が低レベルのときには、その出力期間だけ、この放電電圧VL1によって放電される。なお、充電電圧VH1が低レベルであって、かつ放電電圧VL1が高レベルのときには、コンデンサC1に対する充放電は停止される(つまり、後述の充電電圧Vc1の電圧値がホールドされる)。このようにして充放電されるコンデンサC1の充電電圧Vc1は、新たな第1制御指令値に応じて無段階に変化するアナログ信号であり、第1指令値電圧生成回路24は、この充電電圧Vc1を第1指令値電圧(以下、「第1指令値電圧Vc1」ともいう)として出力する。
信号生成回路25は、第1指令値電圧Vc1の電圧値に応じて周波数が低下または上昇するパルス信号Vxを生成して出力する。具体的には、信号生成回路25は、一例として、図3に示すように、反転入力端子に第1指令値電圧Vc1が入力されるコンパレータCP11、電源VccとコンパレータCP11の非反転入力端子との間に接続された抵抗R11、基準電位GとコンパレータCP11の非反転入力端子との間に接続されたコンデンサC11、電源VccとコンパレータCP11の出力端子との間に接続された抵抗R12、コンデンサC11と並列に接続されたスイッチ素子TR11(本例では一例として、npn型のバイポーラトランジスタ)、抵抗R13およびコンデンサC12で構成されるRC直列回路、並びに抵抗R14およびコンデンサC13で構成されるRC直列回路を備えている。この場合、この2つのRC直列回路は直列に接続されて、コンパレータCP11から出力されるパルス信号Vxを一定時間遅延させて、スイッチ素子TR11に対する駆動信号として出力する。
この信号生成回路25では、コンパレータCP11の反転入力端子に第1指令値電圧Vc1が入力されている状態において、スイッチ素子TR11がオン状態からオフ状態に移行して、スイッチ素子TR11によるコンデンサC11の放電動作が終了したときには、コンデンサC11は抵抗R11を介して充電されることで、コンデンサC11の充電電圧Vrはゼロボルトから電源Vccの電圧に向けて上昇を開始する。この場合、コンデンサC11の容量値および抵抗R11の抵抗値は、充電電圧Vrがゼロボルトから反転入力端子の電圧(第1指令値電圧Vc1<電源Vccの電圧)に達するまでの時間が数μs程度となるように予め規定されている。また、充電電圧Vrがこのように短時間に反転入力端子の電圧に達するようにコンデンサC11の容量値および抵抗R11の抵抗値が規定されているときには、充電電圧Vrはほぼ一定の上昇率で上昇する。また、コンパレータCP11は、コンデンサC11の充電電圧Vrが反転入力端子の電圧(第1指令値電圧Vc1)に達するまでの間、出力端子から出力される電圧レベルを低レベル(基準電位Gとほぼ同じ電圧)に維持している(つまり、パルス信号Vxの出力を停止している)。
コンデンサC11の充電電圧Vrが反転入力端子の電圧(第1指令値電圧Vc1)に達して、反転入力端子の電圧(第1指令値電圧Vc1)を超えたときには、コンパレータCP11は、出力端子から電源Vccの電圧とほぼ同じ電圧(高レベルの電圧)の出力を開始する(つまり、パルス信号Vxの出力を開始する)。このコンパレータCP11の出力端子から出力された電圧は、上記の2つのRC直列回路を介して一定時間遅延させられて、スイッチ素子TR11に駆動信号として供給される。これにより、スイッチ素子TR11は、オフ状態からオン状態に移行して、コンデンサC11の放電を開始する。このため、充電電圧Vrは、極めて短時間に第1指令値電圧Vc1を超える電圧から基準電位Gに低下させられる。したがって、充電電圧Vrが第1指令値電圧Vc1を下回るため、コンパレータCP11は、出力端子から出力される電圧レベルを高レベルから低レベルに移行させる(つまり、パルス信号Vxの出力を停止する)。また、これにより、スイッチ素子TR11がオン状態からオフ状態に移行するため、上記したコンデンサC11の充電が再開される。なお、充電電圧Vrは、図5に示すように、その波形がランプ波形となるため、以下では「ランプ電圧Vr」ともいう。
上記の動作が繰り返されることにより、この信号生成回路25は、2つのRC直列回路における遅延時間でパルス幅が規定されるパルス信号Vxを周期的に出力するが、この場合、第1指令値電圧Vc1の電圧値が低い程、より短時間(数μs程度の時間)に充電電圧Vrが第1指令値電圧Vc1に達するため、パルス信号Vxの周波数(数百kHz)は、第1指令値電圧Vc1の電圧値が低いときには高くなり、第1指令値電圧Vc1の電圧値が高いときには低くなる。すなわち、信号生成回路25は、第1指令値電圧Vc1の電圧値に応じて周波数が低下または上昇するパルス信号Vxを生成して出力する動作の一例として、本例では、第1指令値電圧Vc1の電圧値が上昇したときには、出力するパルス信号Vxの周波数を低下させ、かつ第1指令値電圧Vc1の電圧値が低下したときには、出力するパルス信号Vxの周波数を上昇させる動作を実行して、アナログ式のVCO(Voltage Controlled Oscilator)として機能する。
駆動信号生成回路26は、一例として、図4に示すように、フリップフロップ(本例では一例としてD型フリップフロップであるが、JK型やRS型のフリップフロップを使用することもできる)FF1および2つのNOR型の論理ゲートLG1,LG2を備えている。この場合、フリップフロップFF1は、反転Q出力端子とD入力端子とが接続されることにより、クロック信号としてのパルス信号Vxがクロック端子に入力される都度、Q出力端子から出力されるQ信号Sq1の信号レベルと、反転Q出力端子から出力される反転Q信号Sq2の信号レベルとを、互いの位相が反転した状態でトグルする。これにより、フリップフロップFF1は、図5に示すように、Q信号Sq1および反転Q信号Sq2をデューティ比が0.5の一対のトグル信号として出力する。
論理ゲートLG1は、Q信号Sq1およびパルス信号Vxを入力して、Q信号Sq1と信号レベルが反転し、かつパルス幅がQ信号Sq1のパルス幅よりもパルス信号Vxのパルス幅の分だけ狭いパルス信号を駆動信号Saとして出力する。一方、論理ゲートLG2は、反転Q信号Sq2およびパルス信号Vxを入力して、反転Q信号Sq2と信号レベルが反転し、かつパルス幅が反転Q信号Sq2のパルス幅よりもパルス信号Vxのパルス幅の分だけ狭いパルス信号を駆動信号Sbとして出力する。これにより、駆動信号生成回路26は、パルス信号Vxに同期して信号レベルがトグルするパルス信号Vxの周波数の半分の周波数の一対の駆動信号Sa,Sbを、相互間にパルス信号Vxのパルス幅の分だけのデッドタイム(出力停止期間)を設けた状態で生成する。
なお、図5では、発明の理解を容易にするため、Q信号Sq1および反転Q信号Sq2の各パルス幅に対するパルス信号Vxのパルス幅の比率を高くして記載しているが、実際には、Q信号Sq1および反転Q信号Sq2の各パルス幅に対するパルス信号Vxのパルス幅の比率は十分に小さい(つまり、デッドタイムは十分に短い)。このため、駆動信号生成回路26は、周波数が数百kHzの周波数帯域内で制御される一対の駆動信号Sa,Sbをデューティ比がほぼ一定(0.5よりも若干小さい値(例えば、0.48程度)でほぼ一定)のパルス信号として生成して、対応するスイッチング素子12,13に出力する。
次いで、電源装置1の動作について図面を参照して説明する。
この電源装置1では、制御部6のA/D変換回路22が、電圧検出部5によって検出された出力電圧V2の電圧値(本例では、出力電圧V2の電圧値を表す電圧V3の電圧値)をデジタル値Dvに変換する。次いで、制御部6の処理回路23が、このデジタル値Dvに基づいて出力電圧V2を目標電圧に制御するための新たな第1制御指令値の算出、およびこの新たな第1制御指令値と前回の第1制御指令値との差分値の算出を上記のクロック信号の周期T1毎に実行する。
この場合、処理回路23は、デジタル値Dvで示される出力電圧V2の電圧値が目標電圧の電圧値未満のときには第1制御指令値を前回よりも増加させ、出力電圧V2の電圧値が目標電圧の電圧値を超えるときには第1制御指令値を前回よりも減少させ、出力電圧V2の電圧値が目標電圧の電圧値と等しいときには第1制御指令値を前回と同じ値に維持させる。また、処理回路23は、図5に示すように、算出した差分値の極性に応じて、差分値の極性が正のときには、充電端子PHから高レベルの充電電圧VH1を差分値の大きさに応じた出力期間だけ出力し、差分値の極性が負のときには、放電端子PLから低レベルの放電電圧VL1を差分値の大きさに応じた出力期間だけ出力する。
続いて、制御部6の第1指令値電圧生成回路24が、充電電圧VH1の出力期間ではコンデンサC1をこの充電電圧VH1で充電し、放電電圧VL1の出力期間ではコンデンサC1をこの放電電圧VL1で放電することにより、コンデンサC1の充電電圧Vc1を第1指令値電圧Vc1として出力する。この場合、第1指令値電圧Vc1は、図5に示すように、処理回路23で算出された第1制御指令値に応じて無段階に変化する(具体的には、第1制御指令値が増加したときには無段階に上昇し、第1制御指令値が減少したときには無段階に低下する)アナログ信号として出力される。
次いで、制御部6の信号生成回路25が、第1指令値電圧Vc1を制御電圧とするVCOとして機能してパルス信号Vxを出力すると共に、図5に示すように、第1指令値電圧Vc1の電圧値が上昇したときには、出力するパルス信号Vxの周波数を低下させ、かつ第1指令値電圧Vc1の電圧値が低下したときには、出力するパルス信号Vxの周波数を上昇させ、かつ第1指令値電圧Vc1の電圧値が同じときには、出力するパルス信号Vxの周波数を維持させる。この場合、信号生成回路25は、上記のようにして無段階に変化する第1指令値電圧Vc1に基づいてパルス信号Vxの周波数を無段階に変化させる。
続いて、制御部6の駆動信号生成回路26が、図5に示すように、パルス信号Vxに同期して信号レベルがトグルするパルス信号Vxの周波数の半分の周波数の一対の駆動信号Sa,Sbを、相互間にパルス信号Vxのパルス幅の分だけのデッドタイムを設けた状態で生成して、スイッチング回路14の対応するスイッチング素子12,13に出力する。
これにより、制御部6は、コンバータ4のスイッチング素子12,13をPFM制御して、上記したように、出力電圧V2の電圧値が目標電圧の電圧値を超えるときには、第1制御指令値を前回よりも減少させて第1指令値電圧Vc1を無段階に低下させることにより、駆動信号Sa,Sbの周波数を無段階に上昇させて、出力電圧V2を低下させる。一方、制御部6は、出力電圧V2の電圧値が目標電圧の電圧値未満のときには、第1制御指令値を前回よりも増加させて第1指令値電圧Vc1を無段階に上昇させることにより、駆動信号Sa,Sbの周波数を低下させて、出力電圧V2を上昇させる。また、制御部6は、出力電圧V2の電圧値が目標電圧の電圧値と等しいときには、第1制御指令値を前回と同じ値に維持して第1指令値電圧Vc1の電圧値を同じ電圧値に維持させることにより、駆動信号Sa,Sbの周波数を前回と同じ周波数に維持して、出力電圧V2を前回と同じ電圧に維持させる。これにより、コンバータ4の出力電圧V2が目標電圧に制御される。
このように、この電源装置1では、処理回路23が、出力電圧V2の電圧値を示すデジタル値Dvに基づいて出力電圧V2を目標電圧に制御するための新たな第1制御指令値の算出、この新たな第1制御指令値と前回の第1制御指令値との差分値の算出、およびこの差分値に基づく充電端子PHからの充電電圧VH1の出力または放電端子PLからの放電電圧VL1の出力を実行し、第1指令値電圧生成回路24が、この充電電圧VH1および放電電圧VL1に基づいて無段階に変化する第1指令値電圧Vc1を生成して出力し、アナログ式のVCOとして構成された信号生成回路25がこの第1指令値電圧Vc1に基づいてパルス信号Vxの周波数を変化させ、駆動信号生成回路26がこのパルス信号Vxに基づいてコンバータ4のスイッチング素子12,13への一対の駆動信号Sa,Sbを生成する。
したがって、この電源装置1によれば、スイッチング素子12,13への一対の駆動信号Sa,Sbの周波数を無段階に変化させることを可能としつつ(駆動信号Sa,Sbの周波数についての調整単位を細かくしつつ)、デジタル回路として構成されるクロック生成回路21、A/D変換回路22および処理回路23の各動作周波数を、処理回路23が生成する充電電圧VH1および放電電圧VL1の生成タイミングが電源装置1の制御ループの動作周波数(31.25kHz)に間に合う最低限の周波数(本例では一例として8MHz)にまで低下させることができる。一方、スイッチング素子12,13への一対の駆動信号Sa,Sbの周波数を数百kHzの周波数帯域内でデジタル制御によって直接制御する構成としたときに、例えば、500kHzの周波数での調整ステップ数を256としたときには、デジタル回路を128MHzの周波数で作動させる必要が生じるが、この電源装置1では、この128MHzよりも十分に低速な周波数(8MHz)でデジタル回路を動作させればよいため、高速な電子部品の使用を回避することができる。
なお、上記の電源装置1では、一対の駆動信号Sa,Sb間のデッドタイムを一定としているが、デッドタイムの期間内にコンバータ4のトランス16の1次側に流れる電流I1の電流値が増加したときには、この増加した電流値に応じてデッドタイムを短縮し、逆に、電流I1の電流値が減少したときには、この減少した電流値に応じてデッドタイムを伸長することで、コンバータ4の効率を向上させ得ることが一般的に知られている。
このため、図6に示す電源装置1Aのように、電源装置1の構成に対して、電流検出部7、信号切替回路27、および第2指令値電圧生成回路28を追加して、デッドタイムを変更可能な構成を採用することもできる。
以下、この電源装置1Aについて説明する。最初に、電源装置1Aの構成について説明する。なお、電源装置1と同一の構成については同一の符号を付して重複する説明を省略する。
図6に示す電源装置1Aは、一例として、入力端子2、出力端子3、コンバータ4、電圧検出部5、制御部6Aおよび電流検出部7を備えている。電流検出部7は、コンバータ4に流れる電流(本例では一例として、トランス16の1次側に流れる電流)I1を検出して、この電流I1の大きさ(電流値の絶対値)に比例して電圧値が変化する電圧V4を生成して出力する。なお、図示はしないが、電流検出部7をトランス16の2次側に配設して、この2次側に流れる電流を検出する構成を採用することもできる。
制御部6Aは、クロック生成回路21、A/D変換回路22、処理回路23A、第1指令値電圧生成回路24、信号生成回路25A、駆動信号生成回路26、信号切替回路27および第2指令値電圧生成回路28を備えている。信号切替回路27は、電圧V3,V4を入力すると共に、後述するようにして、処理回路23Aによって選択された一方の電圧をA/D変換回路22に出力する。
処理回路23Aは、上記した電源装置1での処理回路23の処理に加えて、信号切替回路27の切替処理および第2電圧出力処理を実行する。この切替処理では、処理回路23Aは、クロック信号の1周期T1内において、電圧V3および電圧V4の双方がA/D変換回路22に入力されてデジタル値Dvに変換されるように、信号切替回路27を切り替える。これにより、A/D変換回路22は、電圧V3を入力しているときには、電圧V3の電圧値(つまり、出力電圧V2の電圧値)をデジタル値Dvに周期T1で変換して出力し、一方、電圧V4を入力しているときには、図8に示すように、電圧V4の電圧値(つまり、電流I1の電流値)をデジタル値Dvに周期T1で変換して出力する。
また、処理回路23Aは、第2電圧出力処理では、A/D変換回路22が電圧V4の電圧値(つまり、電流I1の電流値)を示すデジタル値Dvを出力しているときに、このデジタル値Dvを入力して、このデジタル値Dvで示される電流I1の電流値に応じた長さの出力期間だけ電圧が低レベルから高レベルにトグルする第2充放電電圧VI1(図6,8参照)を充放電端子PIから周期T1で出力する。充放電端子PIは、処理回路23を構成するCPUのI/Oポートで構成されている。
第2指令値電圧生成回路28は、一例として、図7に示すように、直列接続された抵抗R21および第2蓄電素子C21(本例では一例としてコンデンサ。以下、「コンデンサC21」ともいう)を有して、処理回路23Aの充放電端子PIと基準電位Gとの間に接続されている。この構成により、コンデンサC21は、処理回路23Aから出力される第2充放電電圧VI1によって抵抗R21を介して充電・放電される。このため、コンデンサC21の充電電圧は、第2充放電電圧VI1の電圧値に応じて(すなわち、電流I1の電流値)に応じて変化し、電流I1の電流値が増加したときには上昇し、電流I1の電流値が減少したときには低下する。第2指令値電圧生成回路28は、図6,7,8に示すように、このコンデンサC21の充電電圧を第2指令値電圧Vc2として出力する。
なお、この第2指令値電圧Vc2を生成する構成として、第1指令値電圧Vc1を生成する構成と同様の構成を採用することもできる。具体的には、充放電端子PIを充電端子と放電端子(いずれも図示せず)とに分けると共に、第2指令値電圧生成回路28として、第1指令値電圧生成回路24の構成を採用する。また、処理回路23Aは、電圧V4の電圧値(つまり、電流I1の電流値)を示すデジタル値Dvを新たに入力したときには、この新たなデジタル値Dvと前回のデジタル値Dvとの差分値を算出し、充電電圧VH1および放電電圧VL1のときと同様にして、算出した差分値の極性および大きさに応じて、充電端子または放電端子に充電電圧または放電電圧を出力する。この構成によれば、第2指令値電圧生成回路28のコンデンサへの充電または放電を、専用の充電電圧または放電電圧によって実行できるため、第2指令値電圧Vc2の新たなデジタル値Dvで示される電流I1の電流値に対する応答性を向上させることができる。
信号生成回路25Aは、図3に示すように、上記した電源装置1における信号生成回路25の構成に加えて、抵抗R15をさらに備え、コンデンサC12に接続された抵抗R15を介してコンデンサC12を第2指令値電圧Vc2で充電・放電可能に構成されている。この構成により、第2指令値電圧Vc2が高い電圧のときには、これに伴いコンデンサC12、ひいてはコンデンサC13の充電電圧が高められるため、コンパレータCP11から出力されるパルス信号Vxの入力開始から短時間でスイッチ素子TR11がオフ状態からオン状態に移行する。このため、パルス信号Vxのパルス幅が短縮される。一方、第2指令値電圧Vc2が低い電圧のときには、これに伴いコンデンサC12、ひいてはコンデンサC13の充電電圧も低くなるため、コンパレータCP11から出力されるパルス信号Vxの入力開始からスイッチ素子TR11がオフ状態からオン状態に移行するまでの時間が長くなる。このため、パルス信号Vxのパルス幅が伸長される。
具体的に、第2指令値電圧Vc2とパルス信号Vxのパルス幅との関係が明確になるように、図8に示すように、パルス信号Vxの周波数を規定する第1指令値電圧Vc1の電圧値が一定であるとしたときの動作を例に挙げて説明する。この場合、第1指令値電圧Vc1の電圧値が一定であるため、コンデンサC11の充電電圧Vrは、放電が完了した時点を基点として同じ時間で第1指令値電圧Vc1に達する。このため、この時点からパルス信号Vxの出力が開始される。一方、パルス信号Vxの出力開始からオフ状態のスイッチ素子TR11がオン状態に移行して、コンデンサC11の充電電圧Vrを放電させるまでの時間は、上記したように、電流I1の電流値に電圧値が比例する第2指令値電圧Vc2によって制御されて、第2指令値電圧Vc2が低い(電流I1の電流値が小さい)ときには長くなり、第2指令値電圧Vc2が高い(電流I1の電流値が大きい)ときには短くなる。
これにより、駆動信号生成回路26は、図8に示すように、パルス信号Vxに同期して信号レベルがトグルするパルス信号Vxの周波数の半分の周波数の一対の駆動信号Sa,Sbを、相互間にパルス信号Vxのパルス幅の分だけのデッドタイム(出力停止期間)を設けた状態で生成して、スイッチング回路14の対応するスイッチング素子12,13に出力する。また、パルス信号Vxのパルス幅は、電流I1の電流値に応じて上記のように制御されるため、駆動信号生成回路26は、一対の駆動信号Sa,Sb間のデッドタイム(出力停止期間)の長さを、第2指令値電圧Vc2が上昇したときには短縮させ、第2指令値電圧Vc2が低下したときには伸長させる。
なお、この図8に示す例では、発明の理解を容易にするため、駆動信号Sa,Sbの各パルス幅に対するパルス信号Vxのパルス幅の比率を高くして記載しているが、上記したように、実際には、パルス信号Vxのパルス幅で規定されるデッドタイムは、駆動信号Sa,Sbの各パルス幅に対して十分に短い。また、同図では、第2指令値電圧Vc2の変化に伴い、充電電圧Vrの変化を示すランプ波形のピーク値が大きく変動して、パルス信号Vxの周波数が大きく変動しているように記載されているが、この周波数の変動は僅かで有る。このため、一対の駆動信号Sa,Sbはほぼ一定の周波数で、かつほぼ一定のデューティ比で出力されている。
このように、この電源装置1Aによれば、信号切替回路27によって切り替えられてA/D変換回路22に出力される電圧V3の電圧値(出力電圧V2の電圧値)を示すデジタル値Dvに基づいて、上記した電源装置1と同様にして、出力電圧V2を目標電圧に制御しつつ、さらに、コンバータ4に流れる電流I1の電流値が増加したときには、この増加した電流値に応じて駆動信号Sa,Sb間のデッドタイムを短縮し、逆に、電流I1の電流値が減少したときには、この減少した電流値に応じてデッドタイムを伸長することができるため、コンバータ4の効率を向上させることができる。
また、上記の電源装置1Aにおける信号生成回路25Aに代えて、図9に示す信号生成回路25Bを採用することもできる。
信号生成回路25Bは、2つのコンパレータCP31,CP32、5つの抵抗R31,R32,R33,R34,R35、および2つのコンデンサC31,C32を備え、第1指令値電圧Vc1の電圧値に応じた周波数のパルス信号Vxを、第2指令値電圧Vc2の電圧値に応じたパルス幅で生成可能に構成されている。
具体的には、コンパレータCP31,CP32のうちの前段に配設されたコンパレータCP31の非反転入力端子と電源Vccとの間に抵抗R33が接続され、この非反転入力端子と基準電位Gとの間に抵抗R32が接続されている。また、コンパレータCP31の出力端子と電源Vccとの間に抵抗R34が接続され、この出力端子と基準電位Gとの間にコンデンサC31が接続されている。さらに、この出力端子は反転入力端子に接続されている。また、コンパレータCP31の非反転入力端子と反転入力端子との間にはコンデンサC32が接続されている。また、第1指令値電圧Vc1は、抵抗R31を介して2つの抵抗R33,R32の接続点(コンパレータCP31の非反転入力端子)に供給される。このコンパレータCP31を含む回路は、公知のランプ波形生成回路に構成されて、電源Vccが立ち上がったときには、2つの抵抗R33,R32が電源Vccの電圧を分圧してコンパレータCP31の非反転入力端子に入力することで、この分圧された電源Vccの電圧に応じた周波数のランプ電圧Vrを出力する。その後、抵抗R31を介して第1指令値電圧Vc1が入力されたときには、非反転入力端子に入力される電圧は、この第1指令値電圧Vc1の電圧値に応じて変化する。このため、このコンパレータCP31を含む回路は、図10に示すように、第1指令値電圧Vc1の電圧値により、ランプ電圧Vrの周波数を制御可能に構成されている。
コンパレータCP31,CP32のうちの後段に配設されたコンパレータCP32は、その反転入力端子にランプ電圧Vrが入力され、その非反転入力端子に第2指令値電圧Vc2が入力されている。また、コンパレータCP32の出力端子と電源Vccとの間に抵抗R35が接続されている。この構成により、コンパレータCP32は、図10に示すように、第2指令値電圧Vc2の電圧値に応じてパルス幅が変化するパルス信号Vxを、ランプ電圧Vrの周波数(つまり、第1指令値電圧Vc1で規定される周波数)で発生させる。なお、図9の構成では、図10に示すように、パルス信号Vxのパルス幅は、第2指令値電圧Vc2の電圧値に応じて、この電圧値が低下したときには短縮され、この電圧値が上昇したときには伸長される。このため、図3に示す信号生成回路25Aと動作が逆となる。
なお、この図10に示す例においても、発明の理解を容易にするため、駆動信号Sa,Sbの各パルス幅に対するパルス信号Vxのパルス幅の比率を高くして記載しているが、上記したように、実際には、パルス信号Vxのパルス幅で規定されるデッドタイムは、駆動信号Sa,Sbの各パルス幅に対して十分に短い。このため、同図では、第2指令値電圧Vc2の変化に伴い、充電電圧Vrの変化を示すランプ波形のピーク値が変動して、パルス信号Vxの周波数が変動しているように記載されているが、この変動は僅かで有り、一対の駆動信号Sa,Sbはほぼ一定の周波数で、かつほぼ一定のデューティ比で出力されている。
このため、この信号生成回路25Bを採用している電源装置1Aでは、処理回路23Aは、第2電圧出力処理において、電流I1の電流値を示すデジタル値Dvを入力したときには、まず、このデジタル値Dvに基づいて、このデジタル値Dvが増加したときには減少し、このデジタル値Dvが減少したときには増加するデジタル値を新たなデジタル値Dvとして算出する。次いで、処理回路23Aは、この新たなデジタル値Dvで示される値に応じた出力期間だけ電圧が低レベルから高レベルにトグルする第2充放電電圧VI1を充放電端子PIから周期T1で出力する。これにより、この電源装置1Aにおいても、信号生成回路25Aを採用した構成と同様にして、コンバータ4に流れる電流I1の電流値が増加したときには、この増加した電流値に応じて駆動信号Sa,Sb間のデッドタイムを短縮し、逆に、電流I1の電流値が減少したときには、この減少した電流値に応じてデッドタイムを伸長することができるため、コンバータ4の効率を向上させることができる。
なお、図示はしないが、図9に示す信号生成回路25Bにおいて、後段のコンパレータCP32の非反転入力端子に、第2指令値電圧Vc2に代えて、電圧値が一定の基準電圧を入力する構成とすることで、信号生成回路25と同一の動作を実行させることが可能となる。このため、電源装置1の信号生成回路25に代えて、後段のコンパレータCP32の非反転入力端子に上記の基準電圧を入力する構成を採用した信号生成回路25Bを使用することもできる。
電流共振形のコンバータ4を有する上記の電源装置1,1Aでは、駆動信号Sa,Sbの周波数(スイッチング回路14のスイッチング周波数)を、コンバータ4の共振周波数よりも高い周波数領域において変更することで、コンバータ4に対してPFM制御を実行する。このため、この周波数領域を超えて駆動信号Sa,Sbの周波数(スイッチング回路14のスイッチング周波数)を低下させることは好ましくない。また、上記したように、駆動信号Sa,Sbの周波数、すなわちパルス信号Vxの周波数は、第1指令値電圧Vc1が高いときに低くなる。このため、制御部6,6Aがこの第1指令値電圧Vc1の上限値を制限するリミット回路を備える構成を採用することもできる。
具体的には、リミット回路として、図11に示すようなトランジスタTR41(npn型バイポーラトランジスタ)および2つの抵抗R41,R42で構成される公知のリミット回路41や、図12に示すようなトランジスタTR41、2つの抵抗R41,R42およびダイオードD41で構成される公知のリミット回路41Aや、図13に示すような2つの抵抗R43,R44および2つのダイオードD42,D43構成される公知のリミット回路41Bを使用することができ、このリミット回路を指令値電圧生成回路24における第1指令値電圧Vc1の出力ラインに接続して、第1指令値電圧Vc1の上限値(つまり、スイッチング周波数の上限値)を制限する。また、図示はしないが、ダイオード単体をリミット回路として使用することもできる。この場合には、第1指令値電圧Vc1の出力ラインをこのダイオードを介して電源Vccに接続して、電源Vccの電圧値を上限値として第1指令値電圧Vc1を制限する。したがって、このリミット回路を備えた電源装置1,1Aによれば、駆動信号Sa,Sbの周波数(スイッチング回路14のスイッチング周波数)の下限値をコンバータ4に対するPFM制御の周波数領域内に確実に維持することができる。
また、上記の電源装置1,1Aでは、指令値電圧生成回路24として、図2に示すように、1つの充電電圧VH1と1つの放電電圧VL1とでコンデンサC1を充電・放電して第1指令値電圧Vc1を生成する構成としているが、図14に示す指令値電圧生成回路24Aのように、複数(この例では2つ)の充電電圧VH(VH1,VH2)と複数(この例では2つ)の放電電圧VL(VL1,VL2)とでコンデンサC1を充電・放電して第1指令値電圧Vc1を生成する構成を採用することもできる。この指令値電圧生成回路24Aは、上記の指令値電圧生成回路24の構成(ダイオードD1および抵抗R1の直列回路と、ダイオードD2および抵抗R2の直列回路とを有する構成)に加えて、ダイオードD3および抵抗R3の直列回路と、ダイオードD4および抵抗R4の直列回路とを備えている。また、抵抗R1と抵抗R3の各抵抗値は異なる値(例えば、抵抗R1の抵抗値>抵抗R3の抵抗値)に規定されると共に、抵抗R2と抵抗R4の各抵抗値は異なる値(例えば、抵抗R2の抵抗値>抵抗R4の抵抗値)に規定されている。
また、処理回路23Bは、上記の指令値電圧生成回路24Aの構成、つまり、複数の充電電圧VH(VH1,VH2)を入力すると共に複数の放電電圧VL(VL1,VL2)を入力する構成に対応させて、充電電圧VHと同数の充電端子(本例では、充電端子PH1,PH2)、および放電電圧VLと同数の放電端子(本例では、放電端子PL1,PL2)を備えている。
以上の構成により、処理回路23Bは、2つの充電端子PH1,PH2から充電電圧VH1,VH2を同時に出力することにより、指令値電圧生成回路24AのコンデンサC1を最も急速に充電することができ、また、充電端子PH2から充電電圧VH2のみを出力することにより、指令値電圧生成回路24AのコンデンサC1を抵抗値のより小さい抵抗R3を介して次に急速に充電することができ、また、充電端子PH1から充電電圧VH1のみを出力することにより、指令値電圧生成回路24AのコンデンサC1を抵抗値の大きな抵抗R1を介してその次に急速に充電することができる。
一方、処理回路23Bは、2つの放電端子PL1,PL2から放電電圧VL1,VL2を同時に出力することにより、指令値電圧生成回路24AのコンデンサC1を最も急速に放電することができ、また、放電端子PL2から放電電圧VL2のみを出力することにより、指令値電圧生成回路24AのコンデンサC1を抵抗値のより小さい抵抗R4を介して次に急速に放電することができ、また、放電端子PL1から放電電圧VL1のみを出力することにより、指令値電圧生成回路24AのコンデンサC1を抵抗値の大きな抵抗R2を介してその次に急速に放電することができる。この構成によれば、処理回路23Bは、コンデンサC1の充電電圧としての第1指令値電圧Vc1の上昇時の勾配や下降時の勾配をより細かく制御することができるため、この第1指令値電圧Vc1によって制御されるパルス信号Vxの周波数、すなわち、駆動信号Sa,Sbの周波数(コンバータ4のスイッチング周波数)をよりスムーズに変更することができる。
また、上記の電源装置1,1Aの指令値電圧生成回路24を、図15に示す指令値電圧生成回路24Bのように構成することもできる。この指令値電圧生成回路24Bは、1つのスイッチング素子Q1と1つの抵抗R1の直列回路を介してコンデンサC1を充電・放電する構成を採用している。本例では一例として、スイッチング素子Q1は、ボディダイオードを有するnチャネルのMOS型電界効果トランジスタで構成されている。この場合、スイッチング素子Q1は、そのドレイン端子が抵抗R1を介してコンデンサC1に接続され、ソース端子が処理回路23Cに設けられた充放電端子PXに接続され、ゲート端子が処理回路23Cに設けられた制御端子PSに接続されている。なお、スイッチング素子Q1は、pチャネルのMOS型電界効果トランジスタや、バイポーラ型トランジスタを使用することもできる。
この図15に示す構成では、処理回路23Cは、周期T1毎に、上記の新たな第1制御指令値とメモリから読み出した前回の第1制御指令値との差分値を算出する。また、処理回路23Cは、算出した差分値の極性が正のときには、差分値の絶対値の大きさに応じた期間(周期T1未満の期間)だけ、充放電端子PXから高レベルの電圧(充放電電圧VX)を出力すると共に、制御端子PSから高レベルの電圧(制御電圧Vs)を出力する。これにより、スイッチング素子Q3がオン状態に移行するため、コンデンサC1は抵抗R1を介してこの高レベルの充放電電圧VXで充電される。つまり、第1指令値電圧Vc1が上昇する。この場合、スイッチング素子Q3がオン状態に移行させなくともボディダイオードを介してコンデンサC1を充電することができるが、ボディダイオードでの損失を考慮して、スイッチング素子Q3がオン状態に移行させるのが好ましい。
また、処理回路23Cは、算出した差分値の極性が負のときには、充放電端子PXから低レベルの電圧(充放電電圧VX)を出力している状態で、差分値の絶対値の大きさに応じた期間だけ制御端子PSから高レベルの電圧(制御電圧Vs)を出力する。これにより、スイッチング素子Q3がオン状態に移行するため、コンデンサC1は抵抗R1およびオン状態のスイッチング素子Q3を介して放電される。つまり、第1指令値電圧Vc1は低下する。また、制御端子PSから出力する高レベルの電圧の出力期間(つまり、スイッチング素子Q3がオン期間)は、差分値の絶対値が大きくなるほど長くし、差分値の絶対値が小さくなるほど短くする。なお、算出した差分値がゼロのときには、処理回路23Cは、充放電端子PXから低レベルの電圧(充放電電圧VX)を出力し、制御端子PSから低レベルの電圧(制御電圧Vs)を出力する。この場合、スイッチング素子Q3およびそのボディダイオードがオフ状態になるため、コンデンサC1に対する充放電は停止される(つまり、第1指令値電圧Vc1の電圧値がホールドされる)。以上の構成により、処理回路23Cは、第1指令値電圧Vc1の電圧値を制御して、駆動信号Sa,Sbの周波数(コンバータ4のスイッチング周波数)を変更することができる。
また、図6に示す電源装置1Aのように、信号切替回路27を備えた構成のときには、同図中において、破線で示すように、第1指令値電圧Vc1を信号切替回路27に入力して、処理回路23Aが、信号切替回路27を制御して第1指令値電圧Vc1をA/D変換回路22に入力し、この第1指令値電圧Vc1の電圧値を示すデジタル値Dvを取得し得る構成を採用することもできる。この構成によれば、処理回路23Aが、取得した第1指令値電圧Vc1の電圧値を示すデジタル値Dvに基づいて、実際の駆動信号Sa,Sbの周波数(コンバータ4のスイッチング周波数)を検出することができる。このため、処理回路23Aは、検出した実際の周波数に基づいて充電電圧VH1および放電電圧VL1を変更することにより、駆動信号Sa,Sbの周波数(コンバータ4のスイッチング周波数)を所望の周波数に正確に制御することができる。
また、上記の電源装置1,1Aでは、複数のスイッチング素子(スイッチング素子12,13)を有するコンバータ4を使用する構成を採用しているが、図16に示す電源装置1Bのように、1つのスイッチング素子12を有するコンバータ4Aを使用することもできる。以下、この電源装置1Bについて説明する。なお、この例ではコンバータ4Aは、一例として、トランスを使用しない非絶縁型昇圧コンバータに構成されているが、非絶縁型降圧コンバータであってもよいし、トランスを使用した絶縁型フォーワードコンバータや絶縁型フライバックコンバータに構成することもできる。なお、電源装置1と同一の構成については同一の符号を付して重複する説明を省略する。
電源装置1Bは、図16に示すように、入力端子2、出力端子3、コンバータ4A、電圧検出部5および制御部6Bを備え、入力端子2に入力される入力電圧(直流電圧)V1を出力電圧(直流電圧)V2に変換して出力端子3から出力すると共に、出力電圧V2を予め規定された目標電圧に制御する。
コンバータ4Aは、一例として、スイッチング素子12、チョークコイル51、ダイオード52および出力コンデンサ18を備え、上記したように非絶縁型昇圧コンバータに構成されている。
制御部6Bは、電圧検出部5によって検出された出力電圧V2の電圧値(本例では、出力電圧V2の電圧値を表す電圧V3の電圧値)をデジタル値に変換すると共に、このデジタル値に基づいてスイッチング素子12の動作周波数を規定する第1制御指令値をデジタル演算によって算出して、スイッチング素子12に駆動信号Saを出力することにより、スイッチング素子12をPFM制御(具体的には、コンスタントオンタイム制御)する。
具体的には、制御部6Bは、一例として、クロック生成回路21、A/D変換回路22、処理回路23、第1指令値電圧生成回路24、信号生成回路25および駆動信号生成回路26Aを備えている。この場合、駆動信号生成回路26Aは、図示はしないが、例えば単安定マルチバイブレータを備えて構成されて、パルス信号Vxを入力したときに、予め規定されたパルス幅のパルス信号を駆動信号Saとして1回だけ出力するように構成されている。この構成により、この駆動信号生成回路26Aは、一定のオン時間の駆動信号Saを、パルス信号Vxの周波数で生成して出力する。
また、この電源装置1Bの処理回路23は、電流共振形のDCDCコンバータとして機能するコンバータ4を備えた電源装置1の場合とは異なり、算出した上記の差分値(=新たな第1制御指令値−前回の第1制御指令値)の極性が正のときには、常態において高レベルの電圧を出力している放電端子PLから第1充放電電圧としての低レベルの放電電圧VL1を差分値の大きさ(差分値の絶対値)に応じた出力期間(周期T1未満の期間)だけ出力する。一方、処理回路23は、差分値の極性が負のときには、常態において低レベルの電圧を出力している充電端子PHから第1充放電電圧としての高レベルの充電電圧VH1を差分値の大きさ(差分値の絶対値)に応じた出力期間(周期T1未満の期間)だけ出力する。なお、差分値が「0」のときには、処理回路23は、充電電圧VH1および放電電圧VL1の出力を停止する。このようにして、処理回路23は、差分値の極性に応じて、充電端子PHおよび放電端子PLのいずれか一方の端子のみから対応する充電電圧VH1および放電電圧VL1のいずれか一方のみを周期T1未満の長さの出力期間だけ出力する。
このようにして、電源装置1Bでは、処理回路23は、充電電圧VH1および放電電圧VL1の生成動作に関して、電源装置1のときとは逆の動作を実行する。このため、この充電電圧VH1および放電電圧VL1に基づいて第1指令値電圧生成回路24が生成する第1指令値電圧Vc1は、出力電圧V2の電圧値が目標電圧の電圧値未満のときには低下し、出力電圧V2の電圧値が目標電圧の電圧値を超えるときには上昇し、出力電圧V2の電圧値が目標電圧の電圧値と等しいときには一定となるように制御される。
これにより、信号生成回路25から出力されるパルス信号Vxの周波数、つまり、駆動信号生成回路26Aから出力される駆動信号Saの周波数は、出力電圧V2の電圧値が目標電圧の電圧値未満のときには上昇し、出力電圧V2の電圧値が目標電圧の電圧値を超えるときには低下し、出力電圧V2の電圧値が目標電圧の電圧値と等しいときには一定となるように制御されるため、オン時間が一定の駆動信号Saでのデューティ比は、出力電圧V2の電圧値が目標電圧の電圧値未満のときには増加し、出力電圧V2の電圧値が目標電圧の電圧値を超えるときには減少し、出力電圧V2の電圧値が目標電圧の電圧値と等しいときには一定となるように制御される。したがって、電源装置1Bでは、制御部6Bは、コンバータ4Aの出力電圧V2を目標電圧に制御する。
この電源装置1Bにおいても、電源装置1と同様にして、スイッチング素子12への駆動信号Saの周波数を無段階に変化させることを可能としつつ(駆動信号Saの周波数についての調整単位を細かくしつつ)、デジタル回路として構成されるクロック生成回路21、A/D変換回路22および処理回路23の各動作周波数を、処理回路23が生成する充電電圧VH1および放電電圧VL1の生成タイミングが電源装置1Bの制御ループの動作周波数(31.25kHz)に間に合う最低限の周波数(本例では一例として8MHz)にまで低下させることができる。したがって、この電源装置1Bによれば、低速な周波数(8MHz)でデジタル回路を動作させればよいため、高速な電子部品の使用を回避することができる。
1,1A,1B 電源装置
4,4A コンバータ
5 電圧検出部
6,6A,6B 制御部
7 電流検出部
12,13 スイッチング素子
22 A/D変換回路
23,23A,23B,23C 処理回路
24,24A,24B 第1指令値電圧生成回路
25,25A,25B 信号生成回路
26,26A 駆動信号生成回路
28 第2指令値電圧生成回路
I1 電流
Sa,Sb 駆動信号
V2 出力電圧
Vc1 第1指令値電圧
Vc2 第2指令値電圧
VH1 充電電圧
VL1 放電電圧
4,4A コンバータ
5 電圧検出部
6,6A,6B 制御部
7 電流検出部
12,13 スイッチング素子
22 A/D変換回路
23,23A,23B,23C 処理回路
24,24A,24B 第1指令値電圧生成回路
25,25A,25B 信号生成回路
26,26A 駆動信号生成回路
28 第2指令値電圧生成回路
I1 電流
Sa,Sb 駆動信号
V2 出力電圧
Vc1 第1指令値電圧
Vc2 第2指令値電圧
VH1 充電電圧
VL1 放電電圧
Claims (4)
- 2組のスイッチング素子のオン・オフ動作により電力を供給するコンバータと、
前記コンバータの出力電圧を検出する電圧検出部と、
前記電圧検出部によって検出された前記出力電圧の電圧値をデジタル値に変換すると共に、当該デジタル値に基づいて前記各組のスイッチング素子の動作周波数を規定する第1制御指令値をデジタル演算によって算出して当該各組のスイッチング素子をPFM制御する制御部とを備えている電源装置であって、
前記制御部は、
前記出力電圧の前記電圧値をデジタル値に変換するA/D変換回路と、
前記変換されたデジタル値に基づいて前記出力電圧を目標電圧に制御するための新たな前記第1制御指令値を算出すると共に前回の前記第1制御指令値と当該新たな第1制御指令値との差分値を算出する差分値算出処理、および高レベルおよび低レベルのうちの前記差分値の極性に応じたレベルの第1充放電電圧を当該差分値の大きさに応じた長さの出力期間だけ出力する第1電圧出力処理を一定の周期で実行する処理回路と、
前記第1充放電電圧が前記高レベルのときには前記出力期間だけ当該第1充放電電圧によって充電され、かつ前記第1充放電電圧が前記低レベルのときには前記出力期間だけ当該第1充放電電圧によって放電されて、充電電圧が前記新たな第1制御指令値に応じて変化する第1蓄電素子を有して、当該充電電圧を第1指令値電圧として出力する第1指令値電圧生成回路と、
前記第1指令値電圧の電圧値に応じて周波数が低下または上昇するパルス信号を生成する信号生成回路と、
前記パルス信号の入力に同期して互いの位相が反転した状態で信号レベルをトグルする一対のトグル信号を生成すると共に当該一対のトグル信号を前記各組のスイッチング素子用の一対の駆動信号として出力する駆動信号生成回路とを備えている電源装置。 - 前記コンバータの電流を検出する電流検出部を備え、
前記制御部は、第2指令値電圧生成回路を備え、
前記A/D変換回路は、前記電流検出部によって検出された前記電流の電流値をデジタル値に変換し、
前記処理回路は、前記変換されたデジタル値で示される前記電流値に応じた長さの出力期間だけ電圧が前記低レベルから前記高レベルにトグルする第2充放電電圧を前記一定の周期で出力する第2電圧出力処理を実行し、
前記第2指令値電圧生成回路は、前記第2充放電電圧が前記高レベルのときには前記電流値に応じた長さの前記出力期間だけ当該第2充放電電圧によって充電され、かつ前記第2充放電電圧が前記低レベルのときには当該出力期間だけ当該第2充放電電圧によって放電されて、充電電圧が前記電流値に応じて変化する第2蓄電素子を有して、当該充電電圧を第2指令値電圧として出力し、
前記駆動信号生成回路は、前記一対の駆動信号間の出力停止期間の長さを、前記第2指令値電圧が上昇したときには短縮させ、当該第2指令値電圧が低下したときには伸長させる請求項1記載の電源装置。 - 前記制御部は、前記第1指令値電圧生成回路から前記第1指令値電圧として出力される前記第1蓄電素子の前記充電電圧の上限値を制限するリミット回路を備えている請求項1または2記載の電源装置。
- スイッチング素子のオン・オフ動作により電力を供給するコンバータと、
前記コンバータの出力電圧を検出する電圧検出部と、
前記電圧検出部によって検出された前記出力電圧の電圧値をデジタル値に変換すると共に、当該デジタル値に基づいて前記スイッチング素子の動作周波数を規定する制御指令値をデジタル演算によって算出して当該スイッチング素子をPFM制御する制御部とを備えている電源装置であって、
前記制御部は、
前記出力電圧の前記電圧値をデジタル値に変換するA/D変換回路と、
前記変換されたデジタル値に基づいて前記出力電圧を目標電圧に制御するための新たな前記制御指令値を算出すると共に前回の前記制御指令値と当該新たな制御指令値との差分値を算出する差分値算出処理、および高レベルおよび低レベルのうちの前記差分値の極性に応じたレベルの充放電電圧を当該差分値の大きさに応じた出力期間だけ出力する電圧出力処理を一定の周期で実行する処理回路と、
前記充放電電圧が前記高レベルのときには前記出力期間だけ当該充放電電圧によって充電され、かつ前記充放電電圧が前記低レベルのときには前記出力期間だけ当該充放電電圧によって放電されて、充電電圧が前記新たな制御指令値に応じて変化する第1蓄電素子を有して、当該充電電圧を指令値電圧として出力する指令値電圧生成回路と、
前記指令値電圧の電圧値に応じて周波数が低下または上昇するパルス信号を生成する信号生成回路と、
前記パルス信号と同じ周波数で、かつパルス幅の一定な前記スイッチング素子用の駆動信号を出力する駆動信号生成回路とを備えている電源装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012171663A JP5505473B2 (ja) | 2012-08-02 | 2012-08-02 | 電源装置 |
US13/956,643 US9118251B2 (en) | 2012-08-02 | 2013-08-01 | Power supply device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012171663A JP5505473B2 (ja) | 2012-08-02 | 2012-08-02 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014033513A JP2014033513A (ja) | 2014-02-20 |
JP5505473B2 true JP5505473B2 (ja) | 2014-05-28 |
Family
ID=50025314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012171663A Active JP5505473B2 (ja) | 2012-08-02 | 2012-08-02 | 電源装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9118251B2 (ja) |
JP (1) | JP5505473B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015079504A1 (ja) * | 2013-11-26 | 2015-06-04 | 三菱電機株式会社 | 直流電源装置、およびそれを備えた冷凍サイクル適用機器 |
JP6008930B2 (ja) * | 2014-12-04 | 2016-10-19 | 三菱電機株式会社 | 電力変換装置 |
JP6932633B2 (ja) * | 2017-12-25 | 2021-09-08 | Fdk株式会社 | スイッチング電源装置 |
CN113812081B (zh) * | 2019-05-20 | 2024-02-09 | 三菱电机株式会社 | 电源装置 |
WO2021117574A1 (ja) * | 2019-12-12 | 2021-06-17 | ソニーグループ株式会社 | 電源回路および制御方法 |
JP2023049712A (ja) * | 2021-09-29 | 2023-04-10 | 国立大学法人 岡山大学 | 制御方法、制御装置及び制御システム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7595686B2 (en) * | 2001-11-09 | 2009-09-29 | The Regents Of The University Of Colorado | Digital controller for high-frequency switching power supplies |
JP2004194483A (ja) * | 2002-12-13 | 2004-07-08 | Auto Network Gijutsu Kenkyusho:Kk | Dc−dcコンバータの制御装置 |
US7023190B2 (en) * | 2003-02-10 | 2006-04-04 | Power-One, Inc. | ADC transfer function providing improved dynamic regulation in a switched mode power supply |
JP4280568B2 (ja) * | 2003-06-26 | 2009-06-17 | 富士フイルム株式会社 | スイッチング電源装置及び電子機器 |
JP2006295802A (ja) | 2005-04-14 | 2006-10-26 | Densei Lambda Kk | パルス制御装置 |
US8077490B1 (en) * | 2007-03-16 | 2011-12-13 | Maxim Integrated Products, Inc. | Limit-cycle oscillation (LCO) generation by altering a digital transfer function of a feedback loop element |
JP4979796B2 (ja) * | 2010-06-23 | 2012-07-18 | Tdkラムダ株式会社 | 負荷駆動装置 |
-
2012
- 2012-08-02 JP JP2012171663A patent/JP5505473B2/ja active Active
-
2013
- 2013-08-01 US US13/956,643 patent/US9118251B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20140036547A1 (en) | 2014-02-06 |
US9118251B2 (en) | 2015-08-25 |
JP2014033513A (ja) | 2014-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9812975B2 (en) | Resonant converter with capacitive mode control and associated control method | |
JP5505473B2 (ja) | 電源装置 | |
CN108306513B (zh) | 同步整流管的关断控制电路及同步整流控制电路 | |
CN109247081B (zh) | 半桥谐振转换器、使用它们的电路、以及对应的控制方法 | |
JP4850915B2 (ja) | Pfcコントローラ、スイッチングレギュレータ及び電源回路 | |
US10069408B2 (en) | Switched capacitor circuit modifying voltage on the inductor of a buck regulator | |
US10263528B2 (en) | Resonant converter with adaptive switching frequency and the method thereof | |
US8665611B2 (en) | Controller for a resonant switched-mode power converter | |
US9240713B2 (en) | Switching power supply device | |
JP4631916B2 (ja) | 昇圧形dc−dcコンバータ | |
JP6069958B2 (ja) | スイッチング電源装置 | |
US9184664B2 (en) | Semiconductor device provided with switching power supply device with intermittent oscillation control | |
JP5955294B2 (ja) | スイッチング電源装置 | |
US20110038180A1 (en) | Resonant power converter with half bridge and full bridge operations and method for control thereof | |
JP2009123660A (ja) | 放電管点灯装置 | |
US9985549B2 (en) | Control of a dead time in a DC-DC converter | |
JP2009278718A (ja) | 電圧検出回路およびスイッチング電源装置 | |
JP2013004206A (ja) | 発光素子駆動回路 | |
CN111726005A (zh) | 相移全桥转换器、操作相移全桥转换器的方法和ac/dc转换器 | |
JP4318659B2 (ja) | 放電灯駆動装置 | |
JP2008125217A (ja) | スイッチング電源装置 | |
JP5217535B2 (ja) | Dc−dcコンバータ | |
TWI596881B (zh) | 應用於電源轉換器的控制電路的振盪器及其控制方法 | |
EP3312982B1 (en) | Step-up/step-down dc/dc converter | |
JP7151034B2 (ja) | 制御回路、および、dc/dcコンバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5505473 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |