JP5505473B2 - 電源装置 - Google Patents

電源装置 Download PDF

Info

Publication number
JP5505473B2
JP5505473B2 JP2012171663A JP2012171663A JP5505473B2 JP 5505473 B2 JP5505473 B2 JP 5505473B2 JP 2012171663 A JP2012171663 A JP 2012171663A JP 2012171663 A JP2012171663 A JP 2012171663A JP 5505473 B2 JP5505473 B2 JP 5505473B2
Authority
JP
Japan
Prior art keywords
voltage
value
output
command value
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012171663A
Other languages
English (en)
Other versions
JP2014033513A (ja
Inventor
研 松浦
一則 大嶋
洋成 ▲やなぎ▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2012171663A priority Critical patent/JP5505473B2/ja
Priority to US13/956,643 priority patent/US9118251B2/en
Publication of JP2014033513A publication Critical patent/JP2014033513A/ja
Application granted granted Critical
Publication of JP5505473B2 publication Critical patent/JP5505473B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/337—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
    • H02M3/3376—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、デジタル回路を用いてスイッチング素子に対してＰＦＭ制御を行う電源装置に関するものである。
この種の電源装置として、下記特許文献１に開示されている電源装置が既に知られている。この電源装置は、クロックジェネレータ、パルス駆動信号生成部およびＰＦＭ（Pulse Frequency Modulation）制御部を備えたパルス制御装置を有している。このパルス制御装置では、クロックジェネレータが、例えば水晶発振器やオシレータなどの発振器（図示せず）から出力されるパルスから任意の周波数を有するクロック信号を生成してパルス駆動信号生成部に供給する。パルス駆動信号生成部は、入力されたクロック信号から、ＰＦＭ制御部によって設定されたスイッチング周波数を有するパルス駆動信号を生成して、スイッチング素子へ出力する。ＰＦＭ制御部は、制御周期毎に、帰還トランスの２次巻線に誘起されるフィードバック信号をサンプリングしてディジタル演算処理たるＰＦＭ演算を行い、算出したスイッチング周波数をパルス駆動信号生成部へ設定する。
このパルス制御装置では、ＰＦＭ制御部が、まず、フィードバック信号をＡ／Ｄ変換してサンプリングし、次いで、サンプリングした出力電力の情報に基づいて、ＰＦＭパルスであるパルス駆動信号のパルス周波数（スイッチング周波数）についてのＰＦＭ演算を行ってＰＦＭパルス周波数を決定して、パルス駆動信号生成部に設定するという動作を繰り返す。この場合、パルス駆動信号生成部は、具体的には、入力されたクロック信号をカウントすると共に、カウント数に応じて適宜出力信号レベルを立ち上げ、または立ち下げることによってパルス駆動信号を生成する。また、パルス駆動信号生成部は、一例として、パルス駆動信号のオン幅を一定とし、ＰＦＭ制御部によって設定されたＰＦＭパルス周波数に合わせてオフ幅を可変することにより、パルス駆動信号の周波数変調を実行する。このため、パルス駆動信号生成部がカウントする上記のカウント数により、パルス駆動信号の周波数が規定される。これにより、この特許文献１には明記されていないが、パルス駆動信号生成部がカウントする上記のカウント数は、決定したＰＦＭパルス周波数を示す数値としてＰＦＭ制御部によって設定されるものと考えられる。
特開２００６−２９５８０２号公報（第４−５頁、第１−２図）
ところが、上記の電源装置には以下のような改善すべき課題が存在している。すなわち、この電源装置では、パルス駆動信号の周波数についての調整単位を細かくするためには、クロックジェネレータからパルス駆動信号生成部に出力されるクロック信号の周波数を高める必要がある。しかしながら、クロック信号の周波数を高めた場合には、これに伴いパルス駆動信号生成部を構成するＣＰＵなどの電子部品として、高速動作が可能な電子部品を使用する必要があるため、消費電力が増加すると共にノイズが増加するという改善すべき課題が存在している。
本発明は、かかる課題を改善するためになされたものであり、高速な電子部品の使用を回避しつつスイッチング素子用の駆動信号の周波数についての調整単位を細かくし得る電源装置を提供することを主目的とする。
上記目的を達成すべく、本発明に係る電源装置は、２組のスイッチング素子のオン・オフ動作により電力を供給するコンバータと、前記コンバータの出力電圧を検出する電圧検出部と、前記電圧検出部によって検出された前記出力電圧の電圧値をデジタル値に変換すると共に、当該デジタル値に基づいて前記各組のスイッチング素子の動作周波数を規定する第１制御指令値をデジタル演算によって算出して当該各組のスイッチング素子をＰＦＭ制御する制御部とを備えている電源装置であって、前記制御部は、前記出力電圧の前記電圧値をデジタル値に変換するＡ／Ｄ変換回路と、前記変換されたデジタル値に基づいて前記出力電圧を目標電圧に制御するための新たな前記第１制御指令値を算出すると共に前回の前記第１制御指令値と当該新たな第１制御指令値との差分値を算出する差分値算出処理、および高レベルおよび低レベルのうちの前記差分値の極性に応じたレベルの第１充放電電圧を当該差分値の大きさに応じた長さの出力期間だけ出力する第１電圧出力処理を一定の周期で実行する処理回路と、前記第１充放電電圧が前記高レベルのときには前記出力期間だけ当該第１充放電電圧によって充電され、かつ前記第１充放電電圧が前記低レベルのときには前記出力期間だけ当該第１充放電電圧によって放電されて、充電電圧が前記新たな第１制御指令値に応じて変化する第１蓄電素子を有して、当該充電電圧を第１指令値電圧として出力する第１指令値電圧生成回路と、前記第１指令値電圧の電圧値に応じて周波数が低下または上昇するパルス信号を生成する信号生成回路と、前記パルス信号の入力に同期して互いの位相が反転した状態で信号レベルをトグルする一対のトグル信号を生成すると共に当該一対のトグル信号を前記各組のスイッチング素子用の一対の駆動信号として出力する駆動信号生成回路とを備えている。
また、本発明に係る電源装置は、前記コンバータの電流を検出する電流検出部を備え、 前記制御部は、第２指令値電圧生成回路を備え、前記Ａ／Ｄ変換回路は、前記電流検出部によって検出された前記電流の電流値をデジタル値に変換し、前記処理回路は、前記変換されたデジタル値で示される前記電流値に応じた長さの出力期間だけ電圧が前記低レベルから前記高レベルにトグルする第２充放電電圧を前記一定の周期で出力する第２電圧出力処理を実行し、前記第２指令値電圧生成回路は、前記第２充放電電圧が前記高レベルのときには前記電流値に応じた長さの前記出力期間だけ当該第２充放電電圧によって充電され、かつ前記第２充放電電圧が前記低レベルのときには当該出力期間だけ当該第２充放電電圧によって放電されて、充電電圧が前記電流値に応じて変化する第２蓄電素子を有して、当該充電電圧を第２指令値電圧として出力し、前記駆動信号生成回路は、前記一対の駆動信号間の出力停止期間の長さを、前記第２指令値電圧が上昇したときには短縮させ、当該第２指令値電圧が低下したときには伸長させる。
また、本発明に係る電源装置は、前記第１指令値電圧生成回路から前記第１指令値電圧として出力される前記第１蓄電素子の前記充電電圧の上限値を制限するリミット回路を備えている。
また、本発明に係る電源装置は、スイッチング素子のオン・オフ動作により電力を供給するコンバータと、前記コンバータの出力電圧を検出する電圧検出部と、前記電圧検出部によって検出された前記出力電圧の電圧値をデジタル値に変換すると共に、当該デジタル値に基づいて前記スイッチング素子の動作周波数を規定する制御指令値をデジタル演算によって算出して当該スイッチング素子をＰＦＭ制御する制御部とを備えている電源装置であって、前記制御部は、前記出力電圧の前記電圧値をデジタル値に変換するＡ／Ｄ変換回路と、前記変換されたデジタル値に基づいて前記出力電圧を目標電圧に制御するための新たな前記制御指令値を算出すると共に前回の前記制御指令値と当該新たな制御指令値との差分値を算出する差分値算出処理、および高レベルおよび低レベルのうちの前記差分値の極性に応じたレベルの充放電電圧を当該差分値の大きさに応じた出力期間だけ出力する電圧出力処理を一定の周期で実行する処理回路と、前記充放電電圧が前記高レベルのときには前記出力期間だけ当該充放電電圧によって充電され、かつ前記充放電電圧が前記低レベルのときには前記出力期間だけ当該充放電電圧によって放電されて、充電電圧が前記新たな制御指令値に応じて変化する第１蓄電素子を有して、当該充電電圧を指令値電圧として出力する指令値電圧生成回路と、前記指令値電圧の電圧値に応じて周波数が低下または上昇するパルス信号を生成する信号生成回路と、前記パルス信号と同じ周波数で、かつパルス幅の一定な前記スイッチング素子用の駆動信号を出力する駆動信号生成回路とを備えている。
本発明に係る電源装置では、制御部が、出力電圧の電圧値を示すデジタル値に基づいて出力電圧を目標電圧に制御するための新たな第１制御指令値の算出、この新たな第１制御指令値と前回の第１制御指令値との差分値の算出、およびこの差分値に応じた第１充放電電圧の出力を実行し、第１指令値電圧生成回路がこの第１充放電電圧によって充放電される第１蓄電素子を有して、第１充放電電圧に応じて無段階に変化する第１蓄電素子の充電電圧（アナログ電圧）を第１指令値電圧として出力し、このアナログ電圧としての第１指令値電圧の電圧値に応じて周波数が低下または上昇するパルス信号を生成する信号生成回路がアナログ式のＶＣＯとして動作して、この第１指令値電圧に基づいてパルス信号の周波数を無段階に変化させ、駆動信号生成回路がこのパルス信号に基づいてコンバータの２組のスイッチング素子への一対の駆動信号を生成する。
したがって、この電源装置によれば、スイッチング素子への一対の駆動信号の周波数を無段階に変化させることを可能としつつ（一対の駆動信号の周波数についての調整単位を細かくしつつ）、デジタル回路として構成されるＡ／Ｄ変換回路および処理回路の各動作周波数を、処理回路が生成する第１充放電電圧の生成タイミングが電源装置の制御ループの動作周波数に間に合う最低限の周波数にまで低下させることができる。一例として、制御ループの動作周波数を３０ｋＨｚ程度にしたときには、この電源装置では、デジタル回路の動作周波数を８ＭＨｚ程度にしたとしても、１／３０ｋＨｚの周期で上記の差分値の算出および第１充放電電圧の出力を実行することができる。一方、スイッチング素子への一対の駆動信号の周波数を数百ｋＨｚの周波数帯域内でデジタル制御によって直接ＰＦＭ制御する構成とした場合において、例えば、５００ｋＨｚの周波数での調整ステップ数を２５６としたときには、デジタル回路を１２８ＭＨｚの周波数で作動させる必要が生じる。すなわち、この電源装置では、この１２８ＭＨｚよりも十分に低速な周波数（８ＭＨｚ）でデジタル回路を動作させればよいため、高速な電子部品の使用を回避することができる。
また、本発明に係る電源装置によれば、コンバータに流れる電流を検出する電流検出部を備えると共に、制御部が、コンバータに流れる電流の電流値が増加したときには、この増加した電流値に応じて一対の駆動信号間の出力停止期間（デッドタイム）を短縮し、逆に、電流の電流値が減少したときには、この減少した電流値に応じて出力停止期間を伸長することができるため、コンバータの効率を向上させることができる。
また、本発明に係る電源装置によれば、制御部が第１指令値電圧の上限値を制限するリミット回路を備えたことにより、一対の駆動信号の周波数の下限値をコンバータに対するＰＦＭ制御の周波数領域内に確実に維持することができる。
また、本発明に係る電源装置では、制御部が、新たな第１制御指令値の算出、この新たな第１制御指令値と前回の第１制御指令値との差分値の算出、およびこの差分値に応じた第１充放電電圧の出力を実行し、第１指令値電圧生成回路が第１充放電電圧に応じて無段階に変化する第１蓄電素子の充電電圧（アナログ電圧）を第１指令値電圧として出力し、信号生成回路がアナログ式のＶＣＯとして動作してこの第１指令値電圧に基づいてパルス信号の周波数を無段階に変化させ、駆動信号生成回路がこのパルス信号と同じ周波数で、かつパルス幅の一定なスイッチング素子用の駆動信号を生成する。
したがって、この電源装置によれば、スイッチング素子への駆動信号の周波数を無段階に変化させることを可能としつつ（駆動信号の周波数についての調整単位を細かくしつつ）、デジタル回路として構成されるＡ／Ｄ変換回路および処理回路の各動作周波数を、処理回路が生成する充放電電圧の生成タイミングが電源装置の制御ループの動作周波数に間に合う最低限の周波数にまで低下させることができる。したがって、この電源装置によれば、低速な周波数でデジタル回路を動作させればよいため、高速な電子部品の使用を回避することができる。
電源装置１の構成図である。 第１指令値電圧生成回路２４の回路図である。 信号生成回路２５（２５Ａ）の回路図である。 駆動信号生成回路２６の回路図である。 電源装置１の動作を説明するための波形図である。 電源装置１Ａの構成図である。 第２指令値電圧生成回路２８の回路図である。 電源装置１Ａの動作を説明するための波形図である。 信号生成回路２５Ｂの回路図である。 信号生成回路２５Ｂを備えた電源装置１Ａの動作を説明するための波形図である。 リミット回路４１の回路図である。 リミット回路４１Ａの回路図である。 リミット回路４１Ｂの回路図である。 処理回路２３Ｂおよび第１指令値電圧生成回路２４Ａの回路図である。 処理回路２３Ｃおよび第１指令値電圧生成回路２４Ｂの回路図である。 電源装置１Ｂの構成図である。
以下、電源装置１の実施の形態について、添付図面を参照して説明する。
最初に、電源装置１の構成について図面を参照して説明する。図１に示す電源装置１は、一例として、一対の入力端子２ａ，２ｂ（以下、特に区別しないときには「入力端子２」ともいう）、一対の出力端子３ａ，３ｂ（以下、特に区別しないときには「出力端子３」ともいう）、コンバータ４、電圧検出部５および制御部６を備え、入力端子２に入力される入力電圧（直流電圧）Ｖ１を出力電圧（直流電圧）Ｖ２に変換して出力端子３から出力すると共に、出力電圧Ｖ２を予め規定された目標電圧に制御する。
コンバータ４は、一対の入力コンデンサ１１ａ，１１ｂ、２組のスイッチング素子で構成されるスイッチング回路１４、共振回路１５、トランス１６、整流回路１７および出力コンデンサ１８を備え、スイッチング回路１４の回路方式が一例としてハーフブリッジ方式に構成されて、入力端子２から入力される入力電圧Ｖ１を出力電圧Ｖ２に変換して出力端子３に出力する。
一対の入力コンデンサ１１ａ，１１ｂは、互いに直列接続されると共に、入力コンデンサ１１ａが入力端子２ａに接続され、かつ入力コンデンサ１１ｂが入力端子２ｂに接続された状態で一対の入力端子２ａ，２ｂ間に接続されている。
スイッチング回路１４を構成する２つの組のスイッチング素子のうちの一方の組のスイッチング素子は、一例として１つのスイッチング素子１２で構成され、他方の組のスイッチング素子は、一例として１つのスイッチング素子１３で構成されている。また、各組のスイッチング素子１２，１３は、互いに直列接続された状態で一対の入力端子２ａ，２ｂ間に接続されている。本例では一例として、スイッチング素子１２，１３はｎチャネルのＭＯＳ型電界効果トランジスタ（寄生ダイオード１２ａ，１３ａおよび浮遊容量１２ｂ，１２ｂをそれぞれ有する電界効果型トランジスタ）で構成されて、一方のスイッチング素子１２のドレイン端子が入力端子２ａに接続され、かつスイッチング素子１２のソース端子が他方のスイッチング素子１３のドレイン端子に接続され、かつスイッチング素子１３のソース端子が入力端子２ｂに接続されている。また、スイッチング素子１２，１３は、制御部６から出力される駆動信号Ｓａ，Ｓｂがそれぞれのゲート端子に入力されて、交互にオン・オフ駆動される（オン・オフ動作する）。
なお、図示はしないが、スイッチング回路１４の回路方式は、上記のハーフブリッジ方式の構成と同様にして、駆動信号Ｓａ，Ｓｂによって交互にオン・オフ駆動される２組のスイッチング素子（各組のスイッチング素子は、それぞれ１つのスイッチング素子で構成される）を備えたプッシュプル方式とすることもできる。また、スイッチング回路１４の回路方式としてフルブリッジ方式を採用することもできる。このフルブリッジ方式では、図示はしないが、各組のスイッチング素子がそれぞれ２つのスイッチング素子で構成されて、一方の組の一方のスイッチング素子と他方の組の一方のスイッチング素子とがこの順で直列に接続され、かつ他方の組の他方のスイッチング素子と一方の組の他方のスイッチング素子とがこの順で直列に接続されて、さらにこれら２つの直列回路が互いに並列に接続される。この構成においては、例えば、一方の組の２つのスイッチング素子は駆動信号Ｓａによってオン・オフ駆動され、他方の組の２つのスイッチング素子は駆動信号Ｓｂによってオン・オフ駆動される。
共振回路１５は、一例として、直列接続された共振用コンデンサ１５ａおよび共振用インダクタ１５ｂを備えている。また、共振回路１５は、一端側が一対の入力コンデンサ１１ａ，１１ｂの接続点Ａに接続されると共に、他端側がトランス１６の後述する１次巻線１６ａの一端側に接続されている。また、この共振回路１５の共振用コンデンサ１５ａおよび共振用インダクタ１５ｂの各値は、共振回路１５によるトランス１６の１次側での共振周波数が一対のスイッチング素子１２，１３のスイッチング周波数帯域（駆動信号Ｓａ，Ｓｂの周波数帯域）よりも若干低くなるようにしつつ、スイッチング素子１２，１３をゼロボルトスイッチングさせることができるように予め規定されている。
なお、共振用インダクタ１５ｂは、トランス１６の漏洩インダクタンスで構成することもできる。また、本例の各入力コンデンサ１１ａ，１１ｂも、共振用コンデンサ１５ａと同様にして共振回路１５を構成する。このため、共振用コンデンサ１５ａと共に各入力コンデンサ１１ａ，１１ｂを使用する構成に代えて、各入力コンデンサ１１ａ，１１ｂのみを使用する構成（共振用コンデンサ１５ａを省いた構成）を採用することもできる。
トランス１６は、図１に示すように、１次巻線１６ａおよび２次巻線１６ｂを有している。また、同図中の●印は、１次巻線１６ａおよび２次巻線１６ｂの極性を示している。この場合、１次巻線１６ａは、一端側が上記したように共振回路１５に接続され、他端側が一対のスイッチング素子１２，１３の接続点Ｂに接続されている。また、トランス１６は、スイッチング素子１２，１３のスイッチングに伴い（スイッチング素子１２，１３が交互にオン・オフ駆動されるのに伴い）、１次巻線１６ａから２次巻線１６ｂに交流電圧を誘起させる。また、本例の２次巻線１６ｂには、一例としてセンタータップが配設されている。
整流回路１７は、一例として２つの整流素子１７ａ，１７ｂ（この例では一例としてダイオード）で構成されている。この場合、一方の整流素子１７ａのカソード端子が２次巻線１６ｂの一端に接続されると共に他方の整流素子１７ｂのカソード端子が２次巻線１６ｂの他端に接続され、かつ各整流素子１７ａ，１７ｂのアノード端子が互いに接続されている。なお、各整流素子１７ａ，１７ｂは、ダイオードに代えて、同期整流制御されるＭＯＳ型電界効果トランジスタで構成することもできる。また、整流回路１７は、２次巻線１６ｂにセンタータップが配設されていないときには、４つの整流素子を使用したフルブリッジ型の構成を採用することもできる。
以上の構成により、整流回路１７は、２次巻線１６ｂに誘起される交流電圧を全波整流して、全波整流によって生成された脈流電圧を、各整流素子１７ａ，１７ｂのアノード端子の電位を基準として２次巻線１６ｂのセンタータップ側が正電位となる状態で、このセンタータップと各整流素子１７ａ，１７ｂのアノード端子との間に出力する。出力コンデンサ１８は、２次巻線１６ｂにセンタータップと、各整流素子１７ａ，１７ｂのアノード端子との間に接続されて、整流回路１７から出力される上記の脈流電圧を平滑して出力電圧Ｖ２に変換し、この変換した出力電圧Ｖ２を一対の出力端子３ａ，３ｂ間に出力する。
以上の構成により、コンバータ４は、電流共振形のＤＣＤＣコンバータとして機能して、一対のスイッチング素子１２，１３が交互にオン・オフ動作することにより、出力端子３に接続された不図示の負荷に電力を供給する。また、コンバータ４は、共振周波数よりも高い周波数領域において各スイッチング素子１２，１３が制御部６によってＰＦＭ制御される。
電圧検出部５は、出力電圧Ｖ２を検出して制御部６に出力する。一例として、電圧検出部５は、不図示の複数の抵抗で構成されて、出力電圧Ｖ２を検出すると共に、制御部６によって処理可能な電圧Ｖ３に分圧（既知の比率で分圧）して出力する。
制御部６は、電圧検出部５によって検出された出力電圧Ｖ２の電圧値（本例では、出力電圧Ｖ２の電圧値を表す電圧Ｖ３の電圧値）をデジタル値に変換すると共に、このデジタル値に基づいてスイッチング素子１２，１３の動作周波数を規定する第１制御指令値をデジタル演算によって算出して、スイッチング素子１２，１３に駆動信号Ｓａ，Ｓｂを出力することにより、スイッチング素子１２，１３をＰＦＭ制御する。
具体的には、制御部６は、クロック生成回路２１、Ａ／Ｄ変換回路２２、処理回路２３、第１指令値電圧生成回路２４、信号生成回路２５および駆動信号生成回路２６を備えている。
この場合、クロック生成回路２１は、一例として８ＭＨｚの基準クロック（不図示）を生成して処理回路２３に出力する。また、クロック生成回路２１は、この基準クロックを分周して（本例では一例として２５６分周して）、３１．２５ｋＨｚのクロック信号（不図示）を生成し、生成したクロック信号をＡ／Ｄ変換回路２２および処理回路２３に出力する。Ａ／Ｄ変換回路２２は、電圧検出部５から出力される電圧Ｖ３を上記のクロック信号でサンプリングすることにより、電圧Ｖ３の電圧値をデジタル値Ｄｖに変換して出力する。
処理回路２３は、ＣＰＵおよびメモリ（いずれも図示せず）を備えたデジタル回路で構成されて、差分値算出処理および第１電圧出力処理を実行する。この差分値算出処理では、処理回路２３は、Ａ／Ｄ変換回路２２から出力されるデジタル値Ｄｖに基づいて出力電圧Ｖ２を目標電圧に制御するための新たな第１制御指令値の算出、およびこの新たな第１制御指令値と前回の第１制御指令値との差分値の算出を上記のクロック信号の１周期Ｔ１（＝１／３１．２５ｋＨｚ）毎に実行する。つまり、クロック信号の周波数（３１．２５ｋＨｚ）が、電源装置１の制御ループの動作周波数になっている。
具体的には、この差分値算出処理において、処理回路２３は、まず、Ａ／Ｄ変換回路２２から出力されるデジタル値Ｄｖをクロック信号に同期して取得すると共に、このデジタル値Ｄｖで示される電圧Ｖ３の電圧値に基づいて出力電圧Ｖ２の電圧値を算出する。次いで、処理回路２３は、算出した出力電圧Ｖ２の電圧値と目標電圧の電圧値とを比較して、例えば、出力電圧Ｖ２の電圧値が目標電圧の電圧値未満のときには前回よりも増加し、出力電圧Ｖ２の電圧値が目標電圧の電圧値を超えるときには前回よりも減少し、出力電圧Ｖ２の電圧値が目標電圧の電圧値と等しいときには前回と同じになる第１制御指令値を新たに算出して、メモリに記憶する。続いて、処理回路２３は、この新たな第１制御指令値とメモリから読み出した前回の第１制御指令値との差分値（＝新たな第１制御指令値−前回の第１制御指令値）を算出して、メモリに記憶する。
一例として、処理回路２３は、図５に示すように、「０」，「１５」，「５０」，「１５０」，「２５」，「１２５」，「１２５」，「４０」という第１制御指令値を周期Ｔ１毎に算出したときには、同図に示すように、「１５」，「３５」，「１００」，「−１２５」，「１００」，「０」，「−８５」という差分値を算出してメモリに記憶する。
また、処理回路２３は、第１電圧出力処理では、高レベル（デジタル回路で使用される２つの論理レベルを示す電圧レベルのうちの高いレベル。例えば、ＴＴＬでは、３．５Ｖから５Ｖ）および低レベル（デジタル回路で使用される２つの論理レベルを示す電圧レベルのうちの低いレベル。例えば、ＴＴＬでは、０Ｖから０．８Ｖ）のうちの上記の差分値の極性に応じたレベルの第１充放電電圧をクロック信号の１周期毎に、かつこの差分値の大きさ（差分値の絶対値）に応じた長さの出力期間だけ出力する。具体的には、この第１電圧出力処理において、処理回路２３は、まず、クロック信号の１周期Ｔ１毎にメモリから差分値を読み出す。
次いで、処理回路２３は、差分値の極性が正のときには、図５に示すように、常態において低レベルの電圧を出力している充電端子ＰＨ（図１参照）から第１充放電電圧としての高レベルの充電電圧ＶＨ１を差分値の大きさ（差分値の絶対値）に応じた長さの出力期間（周期Ｔ１未満の期間）だけ出力する。一方、処理回路２３は、差分値の極性が負のときには、図５に示すように、常態において高レベルの電圧を出力している放電端子ＰＬ（図１参照）から第１充放電電圧としての低レベルの放電電圧ＶＬ１を差分値の大きさ（差分値の絶対値）に応じた長さの出力期間（周期Ｔ１未満の期間）だけ出力する。なお、差分値が「０」のときには、処理回路２３は、同図に示すように、充電電圧ＶＨ１および放電電圧ＶＬ１の出力を停止する。このようにして、処理回路２３は、差分値の極性に応じて、充電端子ＰＨおよび放電端子ＰＬのいずれか一方の端子のみから対応する充電電圧ＶＨ１および放電電圧ＶＬ１のいずれか一方のみを周期Ｔ１未満の長さの出力期間だけ出力する。このため、充電電圧ＶＨ１および放電電圧ＶＬ１が同時に出力される状態は発生しない。また、充電端子ＰＨおよび放電端子ＰＬは、処理回路２３を構成するＣＰＵのＩ／Ｏポートで構成されている。
第１指令値電圧生成回路２４は、一例として、図２に示すように、コンデンサＣ１、一対の整流素子Ｄ１，Ｄ２（本例ではダイオード。以下、「ダイオードＤ１，Ｄ２」ともいう）、および一対の抵抗Ｒ１，Ｒ２を備えている。また、ダイオードＤ１は、そのカソード端子が抵抗Ｒ１の一端に接続されることで抵抗Ｒ１と直列に接続され、ダイオードＤ２は、そのアノード端子が抵抗Ｒ２の一端に接続されることで抵抗Ｒ２と直列に接続されている。また、各抵抗Ｒ１，Ｒ２の他端はコンデンサＣ１の一端に接続されている。また、コンデンサＣ１の他端は基準電位（一例としてグランド電位）Ｇに接続されている。
この構成により、第１指令値電圧生成回路２４では、コンデンサＣ１は、第１蓄電素子として機能して、ダイオードＤ１のアノード端子に入力される第１充放電電圧としての充電電圧ＶＨ１が高レベルのときには、その出力期間だけ、この充電電圧ＶＨ１によって充電される。一方、コンデンサＣ１は、ダイオードＤ２のカソード端子に入力される第１充放電電圧としての放電電圧ＶＬ１が低レベルのときには、その出力期間だけ、この放電電圧ＶＬ１によって放電される。なお、充電電圧ＶＨ１が低レベルであって、かつ放電電圧ＶＬ１が高レベルのときには、コンデンサＣ１に対する充放電は停止される（つまり、後述の充電電圧Ｖｃ１の電圧値がホールドされる）。このようにして充放電されるコンデンサＣ１の充電電圧Ｖｃ１は、新たな第１制御指令値に応じて無段階に変化するアナログ信号であり、第１指令値電圧生成回路２４は、この充電電圧Ｖｃ１を第１指令値電圧（以下、「第１指令値電圧Ｖｃ１」ともいう）として出力する。
信号生成回路２５は、第１指令値電圧Ｖｃ１の電圧値に応じて周波数が低下または上昇するパルス信号Ｖｘを生成して出力する。具体的には、信号生成回路２５は、一例として、図３に示すように、反転入力端子に第１指令値電圧Ｖｃ１が入力されるコンパレータＣＰ１１、電源ＶｃｃとコンパレータＣＰ１１の非反転入力端子との間に接続された抵抗Ｒ１１、基準電位ＧとコンパレータＣＰ１１の非反転入力端子との間に接続されたコンデンサＣ１１、電源ＶｃｃとコンパレータＣＰ１１の出力端子との間に接続された抵抗Ｒ１２、コンデンサＣ１１と並列に接続されたスイッチ素子ＴＲ１１（本例では一例として、ｎｐｎ型のバイポーラトランジスタ）、抵抗Ｒ１３およびコンデンサＣ１２で構成されるＲＣ直列回路、並びに抵抗Ｒ１４およびコンデンサＣ１３で構成されるＲＣ直列回路を備えている。この場合、この２つのＲＣ直列回路は直列に接続されて、コンパレータＣＰ１１から出力されるパルス信号Ｖｘを一定時間遅延させて、スイッチ素子ＴＲ１１に対する駆動信号として出力する。
この信号生成回路２５では、コンパレータＣＰ１１の反転入力端子に第１指令値電圧Ｖｃ１が入力されている状態において、スイッチ素子ＴＲ１１がオン状態からオフ状態に移行して、スイッチ素子ＴＲ１１によるコンデンサＣ１１の放電動作が終了したときには、コンデンサＣ１１は抵抗Ｒ１１を介して充電されることで、コンデンサＣ１１の充電電圧Ｖｒはゼロボルトから電源Ｖｃｃの電圧に向けて上昇を開始する。この場合、コンデンサＣ１１の容量値および抵抗Ｒ１１の抵抗値は、充電電圧Ｖｒがゼロボルトから反転入力端子の電圧（第１指令値電圧Ｖｃ１＜電源Ｖｃｃの電圧）に達するまでの時間が数μｓ程度となるように予め規定されている。また、充電電圧Ｖｒがこのように短時間に反転入力端子の電圧に達するようにコンデンサＣ１１の容量値および抵抗Ｒ１１の抵抗値が規定されているときには、充電電圧Ｖｒはほぼ一定の上昇率で上昇する。また、コンパレータＣＰ１１は、コンデンサＣ１１の充電電圧Ｖｒが反転入力端子の電圧（第１指令値電圧Ｖｃ１）に達するまでの間、出力端子から出力される電圧レベルを低レベル（基準電位Ｇとほぼ同じ電圧）に維持している（つまり、パルス信号Ｖｘの出力を停止している）。
コンデンサＣ１１の充電電圧Ｖｒが反転入力端子の電圧（第１指令値電圧Ｖｃ１）に達して、反転入力端子の電圧（第１指令値電圧Ｖｃ１）を超えたときには、コンパレータＣＰ１１は、出力端子から電源Ｖｃｃの電圧とほぼ同じ電圧（高レベルの電圧）の出力を開始する（つまり、パルス信号Ｖｘの出力を開始する）。このコンパレータＣＰ１１の出力端子から出力された電圧は、上記の２つのＲＣ直列回路を介して一定時間遅延させられて、スイッチ素子ＴＲ１１に駆動信号として供給される。これにより、スイッチ素子ＴＲ１１は、オフ状態からオン状態に移行して、コンデンサＣ１１の放電を開始する。このため、充電電圧Ｖｒは、極めて短時間に第１指令値電圧Ｖｃ１を超える電圧から基準電位Ｇに低下させられる。したがって、充電電圧Ｖｒが第１指令値電圧Ｖｃ１を下回るため、コンパレータＣＰ１１は、出力端子から出力される電圧レベルを高レベルから低レベルに移行させる（つまり、パルス信号Ｖｘの出力を停止する）。また、これにより、スイッチ素子ＴＲ１１がオン状態からオフ状態に移行するため、上記したコンデンサＣ１１の充電が再開される。なお、充電電圧Ｖｒは、図５に示すように、その波形がランプ波形となるため、以下では「ランプ電圧Ｖｒ」ともいう。
上記の動作が繰り返されることにより、この信号生成回路２５は、２つのＲＣ直列回路における遅延時間でパルス幅が規定されるパルス信号Ｖｘを周期的に出力するが、この場合、第１指令値電圧Ｖｃ１の電圧値が低い程、より短時間（数μｓ程度の時間）に充電電圧Ｖｒが第１指令値電圧Ｖｃ１に達するため、パルス信号Ｖｘの周波数（数百ｋＨｚ）は、第１指令値電圧Ｖｃ１の電圧値が低いときには高くなり、第１指令値電圧Ｖｃ１の電圧値が高いときには低くなる。すなわち、信号生成回路２５は、第１指令値電圧Ｖｃ１の電圧値に応じて周波数が低下または上昇するパルス信号Ｖｘを生成して出力する動作の一例として、本例では、第１指令値電圧Ｖｃ１の電圧値が上昇したときには、出力するパルス信号Ｖｘの周波数を低下させ、かつ第１指令値電圧Ｖｃ１の電圧値が低下したときには、出力するパルス信号Ｖｘの周波数を上昇させる動作を実行して、アナログ式のＶＣＯ（Voltage Controlled Oscilator）として機能する。
駆動信号生成回路２６は、一例として、図４に示すように、フリップフロップ（本例では一例としてＤ型フリップフロップであるが、ＪＫ型やＲＳ型のフリップフロップを使用することもできる）ＦＦ１および２つのＮＯＲ型の論理ゲートＬＧ１，ＬＧ２を備えている。この場合、フリップフロップＦＦ１は、反転Ｑ出力端子とＤ入力端子とが接続されることにより、クロック信号としてのパルス信号Ｖｘがクロック端子に入力される都度、Ｑ出力端子から出力されるＱ信号Ｓｑ１の信号レベルと、反転Ｑ出力端子から出力される反転Ｑ信号Ｓｑ２の信号レベルとを、互いの位相が反転した状態でトグルする。これにより、フリップフロップＦＦ１は、図５に示すように、Ｑ信号Ｓｑ１および反転Ｑ信号Ｓｑ２をデューティ比が０．５の一対のトグル信号として出力する。
論理ゲートＬＧ１は、Ｑ信号Ｓｑ１およびパルス信号Ｖｘを入力して、Ｑ信号Ｓｑ１と信号レベルが反転し、かつパルス幅がＱ信号Ｓｑ１のパルス幅よりもパルス信号Ｖｘのパルス幅の分だけ狭いパルス信号を駆動信号Ｓａとして出力する。一方、論理ゲートＬＧ２は、反転Ｑ信号Ｓｑ２およびパルス信号Ｖｘを入力して、反転Ｑ信号Ｓｑ２と信号レベルが反転し、かつパルス幅が反転Ｑ信号Ｓｑ２のパルス幅よりもパルス信号Ｖｘのパルス幅の分だけ狭いパルス信号を駆動信号Ｓｂとして出力する。これにより、駆動信号生成回路２６は、パルス信号Ｖｘに同期して信号レベルがトグルするパルス信号Ｖｘの周波数の半分の周波数の一対の駆動信号Ｓａ，Ｓｂを、相互間にパルス信号Ｖｘのパルス幅の分だけのデッドタイム（出力停止期間）を設けた状態で生成する。
なお、図５では、発明の理解を容易にするため、Ｑ信号Ｓｑ１および反転Ｑ信号Ｓｑ２の各パルス幅に対するパルス信号Ｖｘのパルス幅の比率を高くして記載しているが、実際には、Ｑ信号Ｓｑ１および反転Ｑ信号Ｓｑ２の各パルス幅に対するパルス信号Ｖｘのパルス幅の比率は十分に小さい（つまり、デッドタイムは十分に短い）。このため、駆動信号生成回路２６は、周波数が数百ｋＨｚの周波数帯域内で制御される一対の駆動信号Ｓａ，Ｓｂをデューティ比がほぼ一定（０．５よりも若干小さい値（例えば、０．４８程度）でほぼ一定）のパルス信号として生成して、対応するスイッチング素子１２，１３に出力する。
次いで、電源装置１の動作について図面を参照して説明する。
この電源装置１では、制御部６のＡ／Ｄ変換回路２２が、電圧検出部５によって検出された出力電圧Ｖ２の電圧値（本例では、出力電圧Ｖ２の電圧値を表す電圧Ｖ３の電圧値）をデジタル値Ｄｖに変換する。次いで、制御部６の処理回路２３が、このデジタル値Ｄｖに基づいて出力電圧Ｖ２を目標電圧に制御するための新たな第１制御指令値の算出、およびこの新たな第１制御指令値と前回の第１制御指令値との差分値の算出を上記のクロック信号の周期Ｔ１毎に実行する。
この場合、処理回路２３は、デジタル値Ｄｖで示される出力電圧Ｖ２の電圧値が目標電圧の電圧値未満のときには第１制御指令値を前回よりも増加させ、出力電圧Ｖ２の電圧値が目標電圧の電圧値を超えるときには第１制御指令値を前回よりも減少させ、出力電圧Ｖ２の電圧値が目標電圧の電圧値と等しいときには第１制御指令値を前回と同じ値に維持させる。また、処理回路２３は、図５に示すように、算出した差分値の極性に応じて、差分値の極性が正のときには、充電端子ＰＨから高レベルの充電電圧ＶＨ１を差分値の大きさに応じた出力期間だけ出力し、差分値の極性が負のときには、放電端子ＰＬから低レベルの放電電圧ＶＬ１を差分値の大きさに応じた出力期間だけ出力する。
続いて、制御部６の第１指令値電圧生成回路２４が、充電電圧ＶＨ１の出力期間ではコンデンサＣ１をこの充電電圧ＶＨ１で充電し、放電電圧ＶＬ１の出力期間ではコンデンサＣ１をこの放電電圧ＶＬ１で放電することにより、コンデンサＣ１の充電電圧Ｖｃ１を第１指令値電圧Ｖｃ１として出力する。この場合、第１指令値電圧Ｖｃ１は、図５に示すように、処理回路２３で算出された第１制御指令値に応じて無段階に変化する（具体的には、第１制御指令値が増加したときには無段階に上昇し、第１制御指令値が減少したときには無段階に低下する）アナログ信号として出力される。
次いで、制御部６の信号生成回路２５が、第１指令値電圧Ｖｃ１を制御電圧とするＶＣＯとして機能してパルス信号Ｖｘを出力すると共に、図５に示すように、第１指令値電圧Ｖｃ１の電圧値が上昇したときには、出力するパルス信号Ｖｘの周波数を低下させ、かつ第１指令値電圧Ｖｃ１の電圧値が低下したときには、出力するパルス信号Ｖｘの周波数を上昇させ、かつ第１指令値電圧Ｖｃ１の電圧値が同じときには、出力するパルス信号Ｖｘの周波数を維持させる。この場合、信号生成回路２５は、上記のようにして無段階に変化する第１指令値電圧Ｖｃ１に基づいてパルス信号Ｖｘの周波数を無段階に変化させる。
続いて、制御部６の駆動信号生成回路２６が、図５に示すように、パルス信号Ｖｘに同期して信号レベルがトグルするパルス信号Ｖｘの周波数の半分の周波数の一対の駆動信号Ｓａ，Ｓｂを、相互間にパルス信号Ｖｘのパルス幅の分だけのデッドタイムを設けた状態で生成して、スイッチング回路１４の対応するスイッチング素子１２，１３に出力する。
これにより、制御部６は、コンバータ４のスイッチング素子１２，１３をＰＦＭ制御して、上記したように、出力電圧Ｖ２の電圧値が目標電圧の電圧値を超えるときには、第１制御指令値を前回よりも減少させて第１指令値電圧Ｖｃ１を無段階に低下させることにより、駆動信号Ｓａ，Ｓｂの周波数を無段階に上昇させて、出力電圧Ｖ２を低下させる。一方、制御部６は、出力電圧Ｖ２の電圧値が目標電圧の電圧値未満のときには、第１制御指令値を前回よりも増加させて第１指令値電圧Ｖｃ１を無段階に上昇させることにより、駆動信号Ｓａ，Ｓｂの周波数を低下させて、出力電圧Ｖ２を上昇させる。また、制御部６は、出力電圧Ｖ２の電圧値が目標電圧の電圧値と等しいときには、第１制御指令値を前回と同じ値に維持して第１指令値電圧Ｖｃ１の電圧値を同じ電圧値に維持させることにより、駆動信号Ｓａ，Ｓｂの周波数を前回と同じ周波数に維持して、出力電圧Ｖ２を前回と同じ電圧に維持させる。これにより、コンバータ４の出力電圧Ｖ２が目標電圧に制御される。
このように、この電源装置１では、処理回路２３が、出力電圧Ｖ２の電圧値を示すデジタル値Ｄｖに基づいて出力電圧Ｖ２を目標電圧に制御するための新たな第１制御指令値の算出、この新たな第１制御指令値と前回の第１制御指令値との差分値の算出、およびこの差分値に基づく充電端子ＰＨからの充電電圧ＶＨ１の出力または放電端子ＰＬからの放電電圧ＶＬ１の出力を実行し、第１指令値電圧生成回路２４が、この充電電圧ＶＨ１および放電電圧ＶＬ１に基づいて無段階に変化する第１指令値電圧Ｖｃ１を生成して出力し、アナログ式のＶＣＯとして構成された信号生成回路２５がこの第１指令値電圧Ｖｃ１に基づいてパルス信号Ｖｘの周波数を変化させ、駆動信号生成回路２６がこのパルス信号Ｖｘに基づいてコンバータ４のスイッチング素子１２，１３への一対の駆動信号Ｓａ，Ｓｂを生成する。
したがって、この電源装置１によれば、スイッチング素子１２，１３への一対の駆動信号Ｓａ，Ｓｂの周波数を無段階に変化させることを可能としつつ（駆動信号Ｓａ，Ｓｂの周波数についての調整単位を細かくしつつ）、デジタル回路として構成されるクロック生成回路２１、Ａ／Ｄ変換回路２２および処理回路２３の各動作周波数を、処理回路２３が生成する充電電圧ＶＨ１および放電電圧ＶＬ１の生成タイミングが電源装置１の制御ループの動作周波数（３１．２５ｋＨｚ）に間に合う最低限の周波数（本例では一例として８ＭＨｚ）にまで低下させることができる。一方、スイッチング素子１２，１３への一対の駆動信号Ｓａ，Ｓｂの周波数を数百ｋＨｚの周波数帯域内でデジタル制御によって直接制御する構成としたときに、例えば、５００ｋＨｚの周波数での調整ステップ数を２５６としたときには、デジタル回路を１２８ＭＨｚの周波数で作動させる必要が生じるが、この電源装置１では、この１２８ＭＨｚよりも十分に低速な周波数（８ＭＨｚ）でデジタル回路を動作させればよいため、高速な電子部品の使用を回避することができる。
なお、上記の電源装置１では、一対の駆動信号Ｓａ，Ｓｂ間のデッドタイムを一定としているが、デッドタイムの期間内にコンバータ４のトランス１６の１次側に流れる電流Ｉ１の電流値が増加したときには、この増加した電流値に応じてデッドタイムを短縮し、逆に、電流Ｉ１の電流値が減少したときには、この減少した電流値に応じてデッドタイムを伸長することで、コンバータ４の効率を向上させ得ることが一般的に知られている。
このため、図６に示す電源装置１Ａのように、電源装置１の構成に対して、電流検出部７、信号切替回路２７、および第２指令値電圧生成回路２８を追加して、デッドタイムを変更可能な構成を採用することもできる。
以下、この電源装置１Ａについて説明する。最初に、電源装置１Ａの構成について説明する。なお、電源装置１と同一の構成については同一の符号を付して重複する説明を省略する。
図６に示す電源装置１Ａは、一例として、入力端子２、出力端子３、コンバータ４、電圧検出部５、制御部６Ａおよび電流検出部７を備えている。電流検出部７は、コンバータ４に流れる電流（本例では一例として、トランス１６の１次側に流れる電流）Ｉ１を検出して、この電流Ｉ１の大きさ（電流値の絶対値）に比例して電圧値が変化する電圧Ｖ４を生成して出力する。なお、図示はしないが、電流検出部７をトランス１６の２次側に配設して、この２次側に流れる電流を検出する構成を採用することもできる。
制御部６Ａは、クロック生成回路２１、Ａ／Ｄ変換回路２２、処理回路２３Ａ、第１指令値電圧生成回路２４、信号生成回路２５Ａ、駆動信号生成回路２６、信号切替回路２７および第２指令値電圧生成回路２８を備えている。信号切替回路２７は、電圧Ｖ３，Ｖ４を入力すると共に、後述するようにして、処理回路２３Ａによって選択された一方の電圧をＡ／Ｄ変換回路２２に出力する。
処理回路２３Ａは、上記した電源装置１での処理回路２３の処理に加えて、信号切替回路２７の切替処理および第２電圧出力処理を実行する。この切替処理では、処理回路２３Ａは、クロック信号の１周期Ｔ１内において、電圧Ｖ３および電圧Ｖ４の双方がＡ／Ｄ変換回路２２に入力されてデジタル値Ｄｖに変換されるように、信号切替回路２７を切り替える。これにより、Ａ／Ｄ変換回路２２は、電圧Ｖ３を入力しているときには、電圧Ｖ３の電圧値（つまり、出力電圧Ｖ２の電圧値）をデジタル値Ｄｖに周期Ｔ１で変換して出力し、一方、電圧Ｖ４を入力しているときには、図８に示すように、電圧Ｖ４の電圧値（つまり、電流Ｉ１の電流値）をデジタル値Ｄｖに周期Ｔ１で変換して出力する。
また、処理回路２３Ａは、第２電圧出力処理では、Ａ／Ｄ変換回路２２が電圧Ｖ４の電圧値（つまり、電流Ｉ１の電流値）を示すデジタル値Ｄｖを出力しているときに、このデジタル値Ｄｖを入力して、このデジタル値Ｄｖで示される電流Ｉ１の電流値に応じた長さの出力期間だけ電圧が低レベルから高レベルにトグルする第２充放電電圧ＶＩ１（図６，８参照）を充放電端子ＰＩから周期Ｔ１で出力する。充放電端子ＰＩは、処理回路２３を構成するＣＰＵのＩ／Ｏポートで構成されている。
第２指令値電圧生成回路２８は、一例として、図７に示すように、直列接続された抵抗Ｒ２１および第２蓄電素子Ｃ２１（本例では一例としてコンデンサ。以下、「コンデンサＣ２１」ともいう）を有して、処理回路２３Ａの充放電端子ＰＩと基準電位Ｇとの間に接続されている。この構成により、コンデンサＣ２１は、処理回路２３Ａから出力される第２充放電電圧ＶＩ１によって抵抗Ｒ２１を介して充電・放電される。このため、コンデンサＣ２１の充電電圧は、第２充放電電圧ＶＩ１の電圧値に応じて（すなわち、電流Ｉ１の電流値）に応じて変化し、電流Ｉ１の電流値が増加したときには上昇し、電流Ｉ１の電流値が減少したときには低下する。第２指令値電圧生成回路２８は、図６，７，８に示すように、このコンデンサＣ２１の充電電圧を第２指令値電圧Ｖｃ２として出力する。
なお、この第２指令値電圧Ｖｃ２を生成する構成として、第１指令値電圧Ｖｃ１を生成する構成と同様の構成を採用することもできる。具体的には、充放電端子ＰＩを充電端子と放電端子（いずれも図示せず）とに分けると共に、第２指令値電圧生成回路２８として、第１指令値電圧生成回路２４の構成を採用する。また、処理回路２３Ａは、電圧Ｖ４の電圧値（つまり、電流Ｉ１の電流値）を示すデジタル値Ｄｖを新たに入力したときには、この新たなデジタル値Ｄｖと前回のデジタル値Ｄｖとの差分値を算出し、充電電圧ＶＨ１および放電電圧ＶＬ１のときと同様にして、算出した差分値の極性および大きさに応じて、充電端子または放電端子に充電電圧または放電電圧を出力する。この構成によれば、第２指令値電圧生成回路２８のコンデンサへの充電または放電を、専用の充電電圧または放電電圧によって実行できるため、第２指令値電圧Ｖｃ２の新たなデジタル値Ｄｖで示される電流Ｉ１の電流値に対する応答性を向上させることができる。
信号生成回路２５Ａは、図３に示すように、上記した電源装置１における信号生成回路２５の構成に加えて、抵抗Ｒ１５をさらに備え、コンデンサＣ１２に接続された抵抗Ｒ１５を介してコンデンサＣ１２を第２指令値電圧Ｖｃ２で充電・放電可能に構成されている。この構成により、第２指令値電圧Ｖｃ２が高い電圧のときには、これに伴いコンデンサＣ１２、ひいてはコンデンサＣ１３の充電電圧が高められるため、コンパレータＣＰ１１から出力されるパルス信号Ｖｘの入力開始から短時間でスイッチ素子ＴＲ１１がオフ状態からオン状態に移行する。このため、パルス信号Ｖｘのパルス幅が短縮される。一方、第２指令値電圧Ｖｃ２が低い電圧のときには、これに伴いコンデンサＣ１２、ひいてはコンデンサＣ１３の充電電圧も低くなるため、コンパレータＣＰ１１から出力されるパルス信号Ｖｘの入力開始からスイッチ素子ＴＲ１１がオフ状態からオン状態に移行するまでの時間が長くなる。このため、パルス信号Ｖｘのパルス幅が伸長される。
具体的に、第２指令値電圧Ｖｃ２とパルス信号Ｖｘのパルス幅との関係が明確になるように、図８に示すように、パルス信号Ｖｘの周波数を規定する第１指令値電圧Ｖｃ１の電圧値が一定であるとしたときの動作を例に挙げて説明する。この場合、第１指令値電圧Ｖｃ１の電圧値が一定であるため、コンデンサＣ１１の充電電圧Ｖｒは、放電が完了した時点を基点として同じ時間で第１指令値電圧Ｖｃ１に達する。このため、この時点からパルス信号Ｖｘの出力が開始される。一方、パルス信号Ｖｘの出力開始からオフ状態のスイッチ素子ＴＲ１１がオン状態に移行して、コンデンサＣ１１の充電電圧Ｖｒを放電させるまでの時間は、上記したように、電流Ｉ１の電流値に電圧値が比例する第２指令値電圧Ｖｃ２によって制御されて、第２指令値電圧Ｖｃ２が低い（電流Ｉ１の電流値が小さい）ときには長くなり、第２指令値電圧Ｖｃ２が高い（電流Ｉ１の電流値が大きい）ときには短くなる。
これにより、駆動信号生成回路２６は、図８に示すように、パルス信号Ｖｘに同期して信号レベルがトグルするパルス信号Ｖｘの周波数の半分の周波数の一対の駆動信号Ｓａ，Ｓｂを、相互間にパルス信号Ｖｘのパルス幅の分だけのデッドタイム（出力停止期間）を設けた状態で生成して、スイッチング回路１４の対応するスイッチング素子１２，１３に出力する。また、パルス信号Ｖｘのパルス幅は、電流Ｉ１の電流値に応じて上記のように制御されるため、駆動信号生成回路２６は、一対の駆動信号Ｓａ，Ｓｂ間のデッドタイム（出力停止期間）の長さを、第２指令値電圧Ｖｃ２が上昇したときには短縮させ、第２指令値電圧Ｖｃ２が低下したときには伸長させる。
なお、この図８に示す例では、発明の理解を容易にするため、駆動信号Ｓａ，Ｓｂの各パルス幅に対するパルス信号Ｖｘのパルス幅の比率を高くして記載しているが、上記したように、実際には、パルス信号Ｖｘのパルス幅で規定されるデッドタイムは、駆動信号Ｓａ，Ｓｂの各パルス幅に対して十分に短い。また、同図では、第２指令値電圧Ｖｃ２の変化に伴い、充電電圧Ｖｒの変化を示すランプ波形のピーク値が大きく変動して、パルス信号Ｖｘの周波数が大きく変動しているように記載されているが、この周波数の変動は僅かで有る。このため、一対の駆動信号Ｓａ，Ｓｂはほぼ一定の周波数で、かつほぼ一定のデューティ比で出力されている。
このように、この電源装置１Ａによれば、信号切替回路２７によって切り替えられてＡ／Ｄ変換回路２２に出力される電圧Ｖ３の電圧値（出力電圧Ｖ２の電圧値）を示すデジタル値Ｄｖに基づいて、上記した電源装置１と同様にして、出力電圧Ｖ２を目標電圧に制御しつつ、さらに、コンバータ４に流れる電流Ｉ１の電流値が増加したときには、この増加した電流値に応じて駆動信号Ｓａ，Ｓｂ間のデッドタイムを短縮し、逆に、電流Ｉ１の電流値が減少したときには、この減少した電流値に応じてデッドタイムを伸長することができるため、コンバータ４の効率を向上させることができる。
また、上記の電源装置１Ａにおける信号生成回路２５Ａに代えて、図９に示す信号生成回路２５Ｂを採用することもできる。
信号生成回路２５Ｂは、２つのコンパレータＣＰ３１，ＣＰ３２、５つの抵抗Ｒ３１，Ｒ３２，Ｒ３３，Ｒ３４，Ｒ３５、および２つのコンデンサＣ３１，Ｃ３２を備え、第１指令値電圧Ｖｃ１の電圧値に応じた周波数のパルス信号Ｖｘを、第２指令値電圧Ｖｃ２の電圧値に応じたパルス幅で生成可能に構成されている。
具体的には、コンパレータＣＰ３１，ＣＰ３２のうちの前段に配設されたコンパレータＣＰ３１の非反転入力端子と電源Ｖｃｃとの間に抵抗Ｒ３３が接続され、この非反転入力端子と基準電位Ｇとの間に抵抗Ｒ３２が接続されている。また、コンパレータＣＰ３１の出力端子と電源Ｖｃｃとの間に抵抗Ｒ３４が接続され、この出力端子と基準電位Ｇとの間にコンデンサＣ３１が接続されている。さらに、この出力端子は反転入力端子に接続されている。また、コンパレータＣＰ３１の非反転入力端子と反転入力端子との間にはコンデンサＣ３２が接続されている。また、第１指令値電圧Ｖｃ１は、抵抗Ｒ３１を介して２つの抵抗Ｒ３３，Ｒ３２の接続点（コンパレータＣＰ３１の非反転入力端子）に供給される。このコンパレータＣＰ３１を含む回路は、公知のランプ波形生成回路に構成されて、電源Ｖｃｃが立ち上がったときには、２つの抵抗Ｒ３３，Ｒ３２が電源Ｖｃｃの電圧を分圧してコンパレータＣＰ３１の非反転入力端子に入力することで、この分圧された電源Ｖｃｃの電圧に応じた周波数のランプ電圧Ｖｒを出力する。その後、抵抗Ｒ３１を介して第１指令値電圧Ｖｃ１が入力されたときには、非反転入力端子に入力される電圧は、この第１指令値電圧Ｖｃ１の電圧値に応じて変化する。このため、このコンパレータＣＰ３１を含む回路は、図１０に示すように、第１指令値電圧Ｖｃ１の電圧値により、ランプ電圧Ｖｒの周波数を制御可能に構成されている。
コンパレータＣＰ３１，ＣＰ３２のうちの後段に配設されたコンパレータＣＰ３２は、その反転入力端子にランプ電圧Ｖｒが入力され、その非反転入力端子に第２指令値電圧Ｖｃ２が入力されている。また、コンパレータＣＰ３２の出力端子と電源Ｖｃｃとの間に抵抗Ｒ３５が接続されている。この構成により、コンパレータＣＰ３２は、図１０に示すように、第２指令値電圧Ｖｃ２の電圧値に応じてパルス幅が変化するパルス信号Ｖｘを、ランプ電圧Ｖｒの周波数（つまり、第１指令値電圧Ｖｃ１で規定される周波数）で発生させる。なお、図９の構成では、図１０に示すように、パルス信号Ｖｘのパルス幅は、第２指令値電圧Ｖｃ２の電圧値に応じて、この電圧値が低下したときには短縮され、この電圧値が上昇したときには伸長される。このため、図３に示す信号生成回路２５Ａと動作が逆となる。
なお、この図１０に示す例においても、発明の理解を容易にするため、駆動信号Ｓａ，Ｓｂの各パルス幅に対するパルス信号Ｖｘのパルス幅の比率を高くして記載しているが、上記したように、実際には、パルス信号Ｖｘのパルス幅で規定されるデッドタイムは、駆動信号Ｓａ，Ｓｂの各パルス幅に対して十分に短い。このため、同図では、第２指令値電圧Ｖｃ２の変化に伴い、充電電圧Ｖｒの変化を示すランプ波形のピーク値が変動して、パルス信号Ｖｘの周波数が変動しているように記載されているが、この変動は僅かで有り、一対の駆動信号Ｓａ，Ｓｂはほぼ一定の周波数で、かつほぼ一定のデューティ比で出力されている。
このため、この信号生成回路２５Ｂを採用している電源装置１Ａでは、処理回路２３Ａは、第２電圧出力処理において、電流Ｉ１の電流値を示すデジタル値Ｄｖを入力したときには、まず、このデジタル値Ｄｖに基づいて、このデジタル値Ｄｖが増加したときには減少し、このデジタル値Ｄｖが減少したときには増加するデジタル値を新たなデジタル値Ｄｖとして算出する。次いで、処理回路２３Ａは、この新たなデジタル値Ｄｖで示される値に応じた出力期間だけ電圧が低レベルから高レベルにトグルする第２充放電電圧ＶＩ１を充放電端子ＰＩから周期Ｔ１で出力する。これにより、この電源装置１Ａにおいても、信号生成回路２５Ａを採用した構成と同様にして、コンバータ４に流れる電流Ｉ１の電流値が増加したときには、この増加した電流値に応じて駆動信号Ｓａ，Ｓｂ間のデッドタイムを短縮し、逆に、電流Ｉ１の電流値が減少したときには、この減少した電流値に応じてデッドタイムを伸長することができるため、コンバータ４の効率を向上させることができる。
なお、図示はしないが、図９に示す信号生成回路２５Ｂにおいて、後段のコンパレータＣＰ３２の非反転入力端子に、第２指令値電圧Ｖｃ２に代えて、電圧値が一定の基準電圧を入力する構成とすることで、信号生成回路２５と同一の動作を実行させることが可能となる。このため、電源装置１の信号生成回路２５に代えて、後段のコンパレータＣＰ３２の非反転入力端子に上記の基準電圧を入力する構成を採用した信号生成回路２５Ｂを使用することもできる。
電流共振形のコンバータ４を有する上記の電源装置１，１Ａでは、駆動信号Ｓａ，Ｓｂの周波数（スイッチング回路１４のスイッチング周波数）を、コンバータ４の共振周波数よりも高い周波数領域において変更することで、コンバータ４に対してＰＦＭ制御を実行する。このため、この周波数領域を超えて駆動信号Ｓａ，Ｓｂの周波数（スイッチング回路１４のスイッチング周波数）を低下させることは好ましくない。また、上記したように、駆動信号Ｓａ，Ｓｂの周波数、すなわちパルス信号Ｖｘの周波数は、第１指令値電圧Ｖｃ１が高いときに低くなる。このため、制御部６，６Ａがこの第１指令値電圧Ｖｃ１の上限値を制限するリミット回路を備える構成を採用することもできる。
具体的には、リミット回路として、図１１に示すようなトランジスタＴＲ４１（ｎｐｎ型バイポーラトランジスタ）および２つの抵抗Ｒ４１，Ｒ４２で構成される公知のリミット回路４１や、図１２に示すようなトランジスタＴＲ４１、２つの抵抗Ｒ４１，Ｒ４２およびダイオードＤ４１で構成される公知のリミット回路４１Ａや、図１３に示すような２つの抵抗Ｒ４３，Ｒ４４および２つのダイオードＤ４２，Ｄ４３構成される公知のリミット回路４１Ｂを使用することができ、このリミット回路を指令値電圧生成回路２４における第１指令値電圧Ｖｃ１の出力ラインに接続して、第１指令値電圧Ｖｃ１の上限値（つまり、スイッチング周波数の上限値）を制限する。また、図示はしないが、ダイオード単体をリミット回路として使用することもできる。この場合には、第１指令値電圧Ｖｃ１の出力ラインをこのダイオードを介して電源Ｖｃｃに接続して、電源Ｖｃｃの電圧値を上限値として第１指令値電圧Ｖｃ１を制限する。したがって、このリミット回路を備えた電源装置１，１Ａによれば、駆動信号Ｓａ，Ｓｂの周波数（スイッチング回路１４のスイッチング周波数）の下限値をコンバータ４に対するＰＦＭ制御の周波数領域内に確実に維持することができる。
また、上記の電源装置１，１Ａでは、指令値電圧生成回路２４として、図２に示すように、１つの充電電圧ＶＨ１と１つの放電電圧ＶＬ１とでコンデンサＣ１を充電・放電して第１指令値電圧Ｖｃ１を生成する構成としているが、図１４に示す指令値電圧生成回路２４Ａのように、複数（この例では２つ）の充電電圧ＶＨ（ＶＨ１，ＶＨ２）と複数（この例では２つ）の放電電圧ＶＬ（ＶＬ１，ＶＬ２）とでコンデンサＣ１を充電・放電して第１指令値電圧Ｖｃ１を生成する構成を採用することもできる。この指令値電圧生成回路２４Ａは、上記の指令値電圧生成回路２４の構成（ダイオードＤ１および抵抗Ｒ１の直列回路と、ダイオードＤ２および抵抗Ｒ２の直列回路とを有する構成）に加えて、ダイオードＤ３および抵抗Ｒ３の直列回路と、ダイオードＤ４および抵抗Ｒ４の直列回路とを備えている。また、抵抗Ｒ１と抵抗Ｒ３の各抵抗値は異なる値（例えば、抵抗Ｒ１の抵抗値＞抵抗Ｒ３の抵抗値）に規定されると共に、抵抗Ｒ２と抵抗Ｒ４の各抵抗値は異なる値（例えば、抵抗Ｒ２の抵抗値＞抵抗Ｒ４の抵抗値）に規定されている。
また、処理回路２３Ｂは、上記の指令値電圧生成回路２４Ａの構成、つまり、複数の充電電圧ＶＨ（ＶＨ１，ＶＨ２）を入力すると共に複数の放電電圧ＶＬ（ＶＬ１，ＶＬ２）を入力する構成に対応させて、充電電圧ＶＨと同数の充電端子（本例では、充電端子ＰＨ１，ＰＨ２）、および放電電圧ＶＬと同数の放電端子（本例では、放電端子ＰＬ１，ＰＬ２）を備えている。
以上の構成により、処理回路２３Ｂは、２つの充電端子ＰＨ１，ＰＨ２から充電電圧ＶＨ１，ＶＨ２を同時に出力することにより、指令値電圧生成回路２４ＡのコンデンサＣ１を最も急速に充電することができ、また、充電端子ＰＨ２から充電電圧ＶＨ２のみを出力することにより、指令値電圧生成回路２４ＡのコンデンサＣ１を抵抗値のより小さい抵抗Ｒ３を介して次に急速に充電することができ、また、充電端子ＰＨ１から充電電圧ＶＨ１のみを出力することにより、指令値電圧生成回路２４ＡのコンデンサＣ１を抵抗値の大きな抵抗Ｒ１を介してその次に急速に充電することができる。
一方、処理回路２３Ｂは、２つの放電端子ＰＬ１，ＰＬ２から放電電圧ＶＬ１，ＶＬ２を同時に出力することにより、指令値電圧生成回路２４ＡのコンデンサＣ１を最も急速に放電することができ、また、放電端子ＰＬ２から放電電圧ＶＬ２のみを出力することにより、指令値電圧生成回路２４ＡのコンデンサＣ１を抵抗値のより小さい抵抗Ｒ４を介して次に急速に放電することができ、また、放電端子ＰＬ１から放電電圧ＶＬ１のみを出力することにより、指令値電圧生成回路２４ＡのコンデンサＣ１を抵抗値の大きな抵抗Ｒ２を介してその次に急速に放電することができる。この構成によれば、処理回路２３Ｂは、コンデンサＣ１の充電電圧としての第１指令値電圧Ｖｃ１の上昇時の勾配や下降時の勾配をより細かく制御することができるため、この第１指令値電圧Ｖｃ１によって制御されるパルス信号Ｖｘの周波数、すなわち、駆動信号Ｓａ，Ｓｂの周波数（コンバータ４のスイッチング周波数）をよりスムーズに変更することができる。
また、上記の電源装置１，１Ａの指令値電圧生成回路２４を、図１５に示す指令値電圧生成回路２４Ｂのように構成することもできる。この指令値電圧生成回路２４Ｂは、１つのスイッチング素子Ｑ１と１つの抵抗Ｒ１の直列回路を介してコンデンサＣ１を充電・放電する構成を採用している。本例では一例として、スイッチング素子Ｑ１は、ボディダイオードを有するｎチャネルのＭＯＳ型電界効果トランジスタで構成されている。この場合、スイッチング素子Ｑ１は、そのドレイン端子が抵抗Ｒ１を介してコンデンサＣ１に接続され、ソース端子が処理回路２３Ｃに設けられた充放電端子ＰＸに接続され、ゲート端子が処理回路２３Ｃに設けられた制御端子ＰＳに接続されている。なお、スイッチング素子Ｑ１は、ｐチャネルのＭＯＳ型電界効果トランジスタや、バイポーラ型トランジスタを使用することもできる。
この図１５に示す構成では、処理回路２３Ｃは、周期Ｔ１毎に、上記の新たな第１制御指令値とメモリから読み出した前回の第１制御指令値との差分値を算出する。また、処理回路２３Ｃは、算出した差分値の極性が正のときには、差分値の絶対値の大きさに応じた期間（周期Ｔ１未満の期間）だけ、充放電端子ＰＸから高レベルの電圧（充放電電圧ＶＸ）を出力すると共に、制御端子ＰＳから高レベルの電圧（制御電圧Ｖｓ）を出力する。これにより、スイッチング素子Ｑ３がオン状態に移行するため、コンデンサＣ１は抵抗Ｒ１を介してこの高レベルの充放電電圧ＶＸで充電される。つまり、第１指令値電圧Ｖｃ１が上昇する。この場合、スイッチング素子Ｑ３がオン状態に移行させなくともボディダイオードを介してコンデンサＣ１を充電することができるが、ボディダイオードでの損失を考慮して、スイッチング素子Ｑ３がオン状態に移行させるのが好ましい。
また、処理回路２３Ｃは、算出した差分値の極性が負のときには、充放電端子ＰＸから低レベルの電圧（充放電電圧ＶＸ）を出力している状態で、差分値の絶対値の大きさに応じた期間だけ制御端子ＰＳから高レベルの電圧（制御電圧Ｖｓ）を出力する。これにより、スイッチング素子Ｑ３がオン状態に移行するため、コンデンサＣ１は抵抗Ｒ１およびオン状態のスイッチング素子Ｑ３を介して放電される。つまり、第１指令値電圧Ｖｃ１は低下する。また、制御端子ＰＳから出力する高レベルの電圧の出力期間（つまり、スイッチング素子Ｑ３がオン期間）は、差分値の絶対値が大きくなるほど長くし、差分値の絶対値が小さくなるほど短くする。なお、算出した差分値がゼロのときには、処理回路２３Ｃは、充放電端子ＰＸから低レベルの電圧（充放電電圧ＶＸ）を出力し、制御端子ＰＳから低レベルの電圧（制御電圧Ｖｓ）を出力する。この場合、スイッチング素子Ｑ３およびそのボディダイオードがオフ状態になるため、コンデンサＣ１に対する充放電は停止される（つまり、第１指令値電圧Ｖｃ１の電圧値がホールドされる）。以上の構成により、処理回路２３Ｃは、第１指令値電圧Ｖｃ１の電圧値を制御して、駆動信号Ｓａ，Ｓｂの周波数（コンバータ４のスイッチング周波数）を変更することができる。
また、図６に示す電源装置１Ａのように、信号切替回路２７を備えた構成のときには、同図中において、破線で示すように、第１指令値電圧Ｖｃ１を信号切替回路２７に入力して、処理回路２３Ａが、信号切替回路２７を制御して第１指令値電圧Ｖｃ１をＡ／Ｄ変換回路２２に入力し、この第１指令値電圧Ｖｃ１の電圧値を示すデジタル値Ｄｖを取得し得る構成を採用することもできる。この構成によれば、処理回路２３Ａが、取得した第１指令値電圧Ｖｃ１の電圧値を示すデジタル値Ｄｖに基づいて、実際の駆動信号Ｓａ，Ｓｂの周波数（コンバータ４のスイッチング周波数）を検出することができる。このため、処理回路２３Ａは、検出した実際の周波数に基づいて充電電圧ＶＨ１および放電電圧ＶＬ１を変更することにより、駆動信号Ｓａ，Ｓｂの周波数（コンバータ４のスイッチング周波数）を所望の周波数に正確に制御することができる。
また、上記の電源装置１，１Ａでは、複数のスイッチング素子（スイッチング素子１２，１３）を有するコンバータ４を使用する構成を採用しているが、図１６に示す電源装置１Ｂのように、１つのスイッチング素子１２を有するコンバータ４Ａを使用することもできる。以下、この電源装置１Ｂについて説明する。なお、この例ではコンバータ４Ａは、一例として、トランスを使用しない非絶縁型昇圧コンバータに構成されているが、非絶縁型降圧コンバータであってもよいし、トランスを使用した絶縁型フォーワードコンバータや絶縁型フライバックコンバータに構成することもできる。なお、電源装置１と同一の構成については同一の符号を付して重複する説明を省略する。
電源装置１Ｂは、図１６に示すように、入力端子２、出力端子３、コンバータ４Ａ、電圧検出部５および制御部６Ｂを備え、入力端子２に入力される入力電圧（直流電圧）Ｖ１を出力電圧（直流電圧）Ｖ２に変換して出力端子３から出力すると共に、出力電圧Ｖ２を予め規定された目標電圧に制御する。
コンバータ４Ａは、一例として、スイッチング素子１２、チョークコイル５１、ダイオード５２および出力コンデンサ１８を備え、上記したように非絶縁型昇圧コンバータに構成されている。
制御部６Ｂは、電圧検出部５によって検出された出力電圧Ｖ２の電圧値（本例では、出力電圧Ｖ２の電圧値を表す電圧Ｖ３の電圧値）をデジタル値に変換すると共に、このデジタル値に基づいてスイッチング素子１２の動作周波数を規定する第１制御指令値をデジタル演算によって算出して、スイッチング素子１２に駆動信号Ｓａを出力することにより、スイッチング素子１２をＰＦＭ制御（具体的には、コンスタントオンタイム制御）する。
具体的には、制御部６Ｂは、一例として、クロック生成回路２１、Ａ／Ｄ変換回路２２、処理回路２３、第１指令値電圧生成回路２４、信号生成回路２５および駆動信号生成回路２６Ａを備えている。この場合、駆動信号生成回路２６Ａは、図示はしないが、例えば単安定マルチバイブレータを備えて構成されて、パルス信号Ｖｘを入力したときに、予め規定されたパルス幅のパルス信号を駆動信号Ｓａとして１回だけ出力するように構成されている。この構成により、この駆動信号生成回路２６Ａは、一定のオン時間の駆動信号Ｓａを、パルス信号Ｖｘの周波数で生成して出力する。
また、この電源装置１Ｂの処理回路２３は、電流共振形のＤＣＤＣコンバータとして機能するコンバータ４を備えた電源装置１の場合とは異なり、算出した上記の差分値（＝新たな第１制御指令値−前回の第１制御指令値）の極性が正のときには、常態において高レベルの電圧を出力している放電端子ＰＬから第１充放電電圧としての低レベルの放電電圧ＶＬ１を差分値の大きさ（差分値の絶対値）に応じた出力期間（周期Ｔ１未満の期間）だけ出力する。一方、処理回路２３は、差分値の極性が負のときには、常態において低レベルの電圧を出力している充電端子ＰＨから第１充放電電圧としての高レベルの充電電圧ＶＨ１を差分値の大きさ（差分値の絶対値）に応じた出力期間（周期Ｔ１未満の期間）だけ出力する。なお、差分値が「０」のときには、処理回路２３は、充電電圧ＶＨ１および放電電圧ＶＬ１の出力を停止する。このようにして、処理回路２３は、差分値の極性に応じて、充電端子ＰＨおよび放電端子ＰＬのいずれか一方の端子のみから対応する充電電圧ＶＨ１および放電電圧ＶＬ１のいずれか一方のみを周期Ｔ１未満の長さの出力期間だけ出力する。
このようにして、電源装置１Ｂでは、処理回路２３は、充電電圧ＶＨ１および放電電圧ＶＬ１の生成動作に関して、電源装置１のときとは逆の動作を実行する。このため、この充電電圧ＶＨ１および放電電圧ＶＬ１に基づいて第１指令値電圧生成回路２４が生成する第１指令値電圧Ｖｃ１は、出力電圧Ｖ２の電圧値が目標電圧の電圧値未満のときには低下し、出力電圧Ｖ２の電圧値が目標電圧の電圧値を超えるときには上昇し、出力電圧Ｖ２の電圧値が目標電圧の電圧値と等しいときには一定となるように制御される。
これにより、信号生成回路２５から出力されるパルス信号Ｖｘの周波数、つまり、駆動信号生成回路２６Ａから出力される駆動信号Ｓａの周波数は、出力電圧Ｖ２の電圧値が目標電圧の電圧値未満のときには上昇し、出力電圧Ｖ２の電圧値が目標電圧の電圧値を超えるときには低下し、出力電圧Ｖ２の電圧値が目標電圧の電圧値と等しいときには一定となるように制御されるため、オン時間が一定の駆動信号Ｓａでのデューティ比は、出力電圧Ｖ２の電圧値が目標電圧の電圧値未満のときには増加し、出力電圧Ｖ２の電圧値が目標電圧の電圧値を超えるときには減少し、出力電圧Ｖ２の電圧値が目標電圧の電圧値と等しいときには一定となるように制御される。したがって、電源装置１Ｂでは、制御部６Ｂは、コンバータ４Ａの出力電圧Ｖ２を目標電圧に制御する。
この電源装置１Ｂにおいても、電源装置１と同様にして、スイッチング素子１２への駆動信号Ｓａの周波数を無段階に変化させることを可能としつつ（駆動信号Ｓａの周波数についての調整単位を細かくしつつ）、デジタル回路として構成されるクロック生成回路２１、Ａ／Ｄ変換回路２２および処理回路２３の各動作周波数を、処理回路２３が生成する充電電圧ＶＨ１および放電電圧ＶＬ１の生成タイミングが電源装置１Ｂの制御ループの動作周波数（３１．２５ｋＨｚ）に間に合う最低限の周波数（本例では一例として８ＭＨｚ）にまで低下させることができる。したがって、この電源装置１Ｂによれば、低速な周波数（８ＭＨｚ）でデジタル回路を動作させればよいため、高速な電子部品の使用を回避することができる。
１，１Ａ，１Ｂ 電源装置
４，４Ａ コンバータ
５ 電圧検出部
６，６Ａ，６Ｂ 制御部
７ 電流検出部
１２，１３ スイッチング素子
２２ Ａ／Ｄ変換回路
２３，２３Ａ，２３Ｂ，２３Ｃ 処理回路
２４，２４Ａ，２４Ｂ 第１指令値電圧生成回路
２５，２５Ａ，２５Ｂ 信号生成回路
２６，２６Ａ 駆動信号生成回路
２８ 第２指令値電圧生成回路
Ｉ１ 電流
Ｓａ，Ｓｂ 駆動信号
Ｖ２ 出力電圧
Ｖｃ１ 第１指令値電圧
Ｖｃ２ 第２指令値電圧
ＶＨ１ 充電電圧
ＶＬ１ 放電電圧

Claims (4)

  1. ２組のスイッチング素子のオン・オフ動作により電力を供給するコンバータと、
    前記コンバータの出力電圧を検出する電圧検出部と、
    前記電圧検出部によって検出された前記出力電圧の電圧値をデジタル値に変換すると共に、当該デジタル値に基づいて前記各組のスイッチング素子の動作周波数を規定する第１制御指令値をデジタル演算によって算出して当該各組のスイッチング素子をＰＦＭ制御する制御部とを備えている電源装置であって、
    前記制御部は、
    前記出力電圧の前記電圧値をデジタル値に変換するＡ／Ｄ変換回路と、
    前記変換されたデジタル値に基づいて前記出力電圧を目標電圧に制御するための新たな前記第１制御指令値を算出すると共に前回の前記第１制御指令値と当該新たな第１制御指令値との差分値を算出する差分値算出処理、および高レベルおよび低レベルのうちの前記差分値の極性に応じたレベルの第１充放電電圧を当該差分値の大きさに応じた長さの出力期間だけ出力する第１電圧出力処理を一定の周期で実行する処理回路と、
    前記第１充放電電圧が前記高レベルのときには前記出力期間だけ当該第１充放電電圧によって充電され、かつ前記第１充放電電圧が前記低レベルのときには前記出力期間だけ当該第１充放電電圧によって放電されて、充電電圧が前記新たな第１制御指令値に応じて変化する第１蓄電素子を有して、当該充電電圧を第１指令値電圧として出力する第１指令値電圧生成回路と、
    前記第１指令値電圧の電圧値に応じて周波数が低下または上昇するパルス信号を生成する信号生成回路と、
    前記パルス信号の入力に同期して互いの位相が反転した状態で信号レベルをトグルする一対のトグル信号を生成すると共に当該一対のトグル信号を前記各組のスイッチング素子用の一対の駆動信号として出力する駆動信号生成回路とを備えている電源装置。
  2. 前記コンバータの電流を検出する電流検出部を備え、
    前記制御部は、第２指令値電圧生成回路を備え、
    前記Ａ／Ｄ変換回路は、前記電流検出部によって検出された前記電流の電流値をデジタル値に変換し、
    前記処理回路は、前記変換されたデジタル値で示される前記電流値に応じた長さの出力期間だけ電圧が前記低レベルから前記高レベルにトグルする第２充放電電圧を前記一定の周期で出力する第２電圧出力処理を実行し、
    前記第２指令値電圧生成回路は、前記第２充放電電圧が前記高レベルのときには前記電流値に応じた長さの前記出力期間だけ当該第２充放電電圧によって充電され、かつ前記第２充放電電圧が前記低レベルのときには当該出力期間だけ当該第２充放電電圧によって放電されて、充電電圧が前記電流値に応じて変化する第２蓄電素子を有して、当該充電電圧を第２指令値電圧として出力し、
    前記駆動信号生成回路は、前記一対の駆動信号間の出力停止期間の長さを、前記第２指令値電圧が上昇したときには短縮させ、当該第２指令値電圧が低下したときには伸長させる請求項１記載の電源装置。
  3. 前記制御部は、前記第１指令値電圧生成回路から前記第１指令値電圧として出力される前記第１蓄電素子の前記充電電圧の上限値を制限するリミット回路を備えている請求項１または２記載の電源装置。
  4. スイッチング素子のオン・オフ動作により電力を供給するコンバータと、
    前記コンバータの出力電圧を検出する電圧検出部と、
    前記電圧検出部によって検出された前記出力電圧の電圧値をデジタル値に変換すると共に、当該デジタル値に基づいて前記スイッチング素子の動作周波数を規定する制御指令値をデジタル演算によって算出して当該スイッチング素子をＰＦＭ制御する制御部とを備えている電源装置であって、
    前記制御部は、
    前記出力電圧の前記電圧値をデジタル値に変換するＡ／Ｄ変換回路と、
    前記変換されたデジタル値に基づいて前記出力電圧を目標電圧に制御するための新たな前記制御指令値を算出すると共に前回の前記制御指令値と当該新たな制御指令値との差分値を算出する差分値算出処理、および高レベルおよび低レベルのうちの前記差分値の極性に応じたレベルの充放電電圧を当該差分値の大きさに応じた出力期間だけ出力する電圧出力処理を一定の周期で実行する処理回路と、
    前記充放電電圧が前記高レベルのときには前記出力期間だけ当該充放電電圧によって充電され、かつ前記充放電電圧が前記低レベルのときには前記出力期間だけ当該充放電電圧によって放電されて、充電電圧が前記新たな制御指令値に応じて変化する第１蓄電素子を有して、当該充電電圧を指令値電圧として出力する指令値電圧生成回路と、
    前記指令値電圧の電圧値に応じて周波数が低下または上昇するパルス信号を生成する信号生成回路と、
    前記パルス信号と同じ周波数で、かつパルス幅の一定な前記スイッチング素子用の駆動信号を出力する駆動信号生成回路とを備えている電源装置。
JP2012171663A 2012-08-02 2012-08-02 電源装置 Active JP5505473B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012171663A JP5505473B2 (ja) 2012-08-02 2012-08-02 電源装置
US13/956,643 US9118251B2 (en) 2012-08-02 2013-08-01 Power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012171663A JP5505473B2 (ja) 2012-08-02 2012-08-02 電源装置

Publications (2)

Publication Number Publication Date
JP2014033513A JP2014033513A (ja) 2014-02-20
JP5505473B2 true JP5505473B2 (ja) 2014-05-28

Family

ID=50025314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012171663A Active JP5505473B2 (ja) 2012-08-02 2012-08-02 電源装置

Country Status (2)

Country Link
US (1) US9118251B2 (ja)
JP (1) JP5505473B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9800077B2 (en) * 2013-11-26 2017-10-24 Mitsubishi Electric Corporation DC power-supply device and refrigeration-cycle application device including the same
JP6008930B2 (ja) * 2014-12-04 2016-10-19 三菱電機株式会社 電力変換装置
JP6932633B2 (ja) * 2017-12-25 2021-09-08 Fdk株式会社 スイッチング電源装置
CN113812081B (zh) * 2019-05-20 2024-02-09 三菱电机株式会社 电源装置
WO2021117574A1 (ja) * 2019-12-12 2021-06-17 ソニーグループ株式会社 電源回路および制御方法
JP2023049712A (ja) * 2021-09-29 2023-04-10 国立大学法人 岡山大学 制御方法、制御装置及び制御システム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595686B2 (en) * 2001-11-09 2009-09-29 The Regents Of The University Of Colorado Digital controller for high-frequency switching power supplies
JP2004194483A (ja) * 2002-12-13 2004-07-08 Auto Network Gijutsu Kenkyusho:Kk Ｄｃ−ｄｃコンバータの制御装置
US7023190B2 (en) * 2003-02-10 2006-04-04 Power-One, Inc. ADC transfer function providing improved dynamic regulation in a switched mode power supply
JP4280568B2 (ja) * 2003-06-26 2009-06-17 富士フイルム株式会社 スイッチング電源装置及び電子機器
JP2006295802A (ja) 2005-04-14 2006-10-26 Densei Lambda Kk パルス制御装置
US8077490B1 (en) * 2007-03-16 2011-12-13 Maxim Integrated Products, Inc. Limit-cycle oscillation (LCO) generation by altering a digital transfer function of a feedback loop element
JP4979796B2 (ja) * 2010-06-23 2012-07-18 Ｔｄｋラムダ株式会社 負荷駆動装置

Also Published As

Publication number Publication date
JP2014033513A (ja) 2014-02-20
US20140036547A1 (en) 2014-02-06
US9118251B2 (en) 2015-08-25

Similar Documents

Publication Publication Date Title
US9812975B2 (en) Resonant converter with capacitive mode control and associated control method
JP5505473B2 (ja) 電源装置
CN108306513B (zh) 同步整流管的关断控制电路及同步整流控制电路
CN109156058B (zh) 半桥谐振转换器、使用它们的电路、以及对应的控制方法
JP4850915B2 (ja) Ｐｆｃコントローラ、スイッチングレギュレータ及び電源回路
US10069408B2 (en) Switched capacitor circuit modifying voltage on the inductor of a buck regulator
US8665611B2 (en) Controller for a resonant switched-mode power converter
JP4631916B2 (ja) 昇圧形ｄｃ−ｄｃコンバータ
JP6069958B2 (ja) スイッチング電源装置
US9184664B2 (en) Semiconductor device provided with switching power supply device with intermittent oscillation control
US20180262116A1 (en) Resonant converter with adaptive switching frequency and the method thereof
JP5955294B2 (ja) スイッチング電源装置
US20140301118A1 (en) Switching power supply device
US20110038180A1 (en) Resonant power converter with half bridge and full bridge operations and method for control thereof
JP2009123660A (ja) 放電管点灯装置
US9985549B2 (en) Control of a dead time in a DC-DC converter
JP2009278718A (ja) 電圧検出回路およびスイッチング電源装置
JP4318659B2 (ja) 放電灯駆動装置
JP5217535B2 (ja) Ｄｃ−ｄｃコンバータ
TWI596881B (zh) 應用於電源轉換器的控制電路的振盪器及其控制方法
EP3312982B1 (en) Step-up/step-down dc/dc converter
JP7151034B2 (ja) 制御回路、および、ｄｃ／ｄｃコンバータ装置
US8513903B2 (en) Discharge lamp lighting device
JP2020058213A (ja) スイッチング電源装置の制御装置
CN108207054B (zh) 负载的功率扩展电路和功率扩展方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140303

R150 Certificate of patent or registration of utility model

Ref document number: 5505473

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150