JP5439870B2

JP5439870B2 - 電源装置

Info

Publication number: JP5439870B2
Application number: JP2009053211A
Authority: JP
Inventors: 昇平大坂
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2009-03-06
Filing date: 2009-03-06
Publication date: 2014-03-12
Anticipated expiration: 2029-03-06
Also published as: US8427119B2; JP2010207063A; US20100225286A1

Description

本発明は、電源装置に関し、特に電源装置内の制御回路に関する。

図１０は従来の電源装置の一例を示す回路構成図である。図１０に示す電源装置において、直流電源で構成される入力電源Ｖinの両端には、昇圧リアクトルＬ１とＭＯＳＦＥＴからなるスイッチング素子Ｑ１と電流検出抵抗Ｒ１とからなる第１直列回路が接続されている。スイッチング素子Ｑ１と電流検出抵抗Ｒ１との直列回路の両端には、整流素子Ｄ１と平滑コンデンサＣ１とで構成された整流平滑回路が接続されている。昇圧リアクトルＬ１とスイッチング素子Ｑ１と電流検出抵抗Ｒ１と整流素子Ｄ１とで第１コンバータを構成している。

入力電源Ｖinの両端には、昇圧リアクトルＬ２とＭＯＳＦＥＴからなるスイッチング素子Ｑ２と電流検出抵抗Ｒ２とからなる第２直列回路が接続されている。スイッチング素子Ｑ２と電流検出抵抗Ｒ２との直列回路の両端には、整流素子Ｄ２と平滑コンデンサＣ１とで構成された整流平滑回路が接続されている。昇圧リアクトルＬ２とスイッチング素子Ｑ２と電流検出抵抗Ｒ２と整流素子Ｄ２とで第２コンバータを構成している。

平滑コンデンサＣ１の両端には、抵抗Ｒ３と抵抗Ｒ４との直列回路が接続され、この直列回路は、抵抗Ｒ３と抵抗Ｒ４との接続点の電圧を出力電圧信号ＶＦＢとして検出する出力電圧検出回路を構成している。

制御回路１３ｂは、出力電圧検出回路からの出力電圧信号ＶＦＢに基づき、平滑コンデンサＣ１の両端電圧を一定値に制御するようにスイッチング素子Ｑ１のゲート及びスイッチング素子Ｑ２のゲートをオン／オフ制御する。

図１１は図１０に示す従来の電源装置の各部の動作波形を示す図である。図１１において、ｇ１はスイッチング素子Ｑ１の駆動信号、ｇ２はスイッチング素子Ｑ２の駆動信号、Ｑ１ｉはスイッチング素子Ｑ１のドレイン電流、Ｑ２ｉはスイッチング素子Ｑ２のドレイン電流、ＯＣＰ１はスイッチング素子Ｑ１の過電流検出信号、ＯＣＰ２はスイッチング素子Ｑ２の過電流検出信号、ＩＬ１は昇圧リアクトルＬ１に流れる電流、ＩＬ２は昇圧リアクトルＬ２に流れる電流、Ｉinは入力電源Ｖinに流れる電流を示す。

次に、図１１を参照しながら、図１０に示す電源装置の動作を説明する。

まず、制御回路１３ｂからの駆動信号ｇ１，ｇ２によりスイッチング素子Ｑ１，Ｑ２が駆動される。スイッチング素子Ｑ１がオンのときに、Ｖin⇒Ｌ１⇒Ｑ１⇒Ｒ１⇒Ｖinの経路で電流Ｑ１ｉが流れ昇圧リアクトルＬ１に磁束エネルギーを蓄積し、スイッチング素子Ｑ１がオンからオフになると、昇圧リアクトルＬ１に蓄積された磁束エネルギーにより、Ｖin⇒Ｌ１⇒Ｄ１⇒Ｃ１⇒Ｖinの経路で電流が流れ平滑コンデンサＣ１に電荷を蓄積する。

スイッチング素子Ｑ２がオンのときに、Ｖin⇒Ｌ２⇒Ｑ２⇒Ｒ２⇒Ｖinの経路で電流Ｑ２ｉが流れ昇圧リアクトルＬ２に磁束エネルギーを蓄積し、スイッチング素子Ｑ２がオンからオフになると、昇圧リアクトルＬ２に蓄積された磁束エネルギーにより、Ｖin⇒Ｌ２⇒Ｄ２⇒Ｃ１⇒Ｖinの経路で電流が流れ平滑コンデンサＣ１に電荷を蓄積する。

制御回路１３ｂは、スイッチング素子Ｑ１とスイッチング素子Ｑ２との位相を１８０度ずらすように制御することで、入力電源Ｖinに流れる電流、平滑コンデンサＣ１に流れる電流の電流リップルを低減することができる。

過電流検知回路１１ａは、コンパレータＣＰ１０、ＣＰ１１と基準電圧Ｖｒｅｆとからなり、電流検出抵抗Ｒ１の両端電圧が基準電圧Ｖｒｅｆ以上になると、電流検出抵抗Ｒ１に流れる電流が過電流状態であると判断し、過電流検出信号ＯＣＰ１を制御回路１３ｂに出力し、電流検出抵抗Ｒ２の両端電圧が基準電圧Ｖｒｅｆ以上になると、電流検出抵抗Ｒ２に流れる電流が過電流であると判断し、過電流検出信号ＯＣＰ２を制御回路１３ｂに出力する。制御回路１３ｂは、過電流検知回路１１ａから過電流検出信号ＯＣＰ１、ＯＣＰ２が入力された時、過電流検出信号ＯＣＰ１、ＯＣＰ２に対応するスイッチング素子Ｑ１、Ｑ２のゲートへの駆動信号ｇ１、ｇ２を停止させることにより、昇圧リアクトルＬ１、Ｌ２に流れる電流を一定範囲内に制限する。

制御回路１３ｂは、過電流検知回路１１ａから過電流検知信号ＯＣＰ１，ＣＯＣＰ２が入力された時、スイッチング素子Ｑ１，Ｑ２のゲートへの駆動信号を停止させることにより、昇圧リアクトルＬ１，Ｌ２に流れる電流を一定範囲内になるように制御する。このため、スイッチング素子Ｑ１，Ｑ２に流れる電流を確実に一定範囲内に制限できる。

しかし、並列に接続されるコンバータ毎に電流検知抵抗を設置するとともに、過電流検知回路１１ａ内のコンパレータを用意する必要があった。このため、並列コンバータ数に比例して回路規模が大きくなるととともに、コストがかかるという問題がある。

図１２は従来の電源装置の他の一例を示す回路構成図である。図１２に示す電源装置は、図１０に示す従来の電源装置に対して、電流検知抵抗Ｒ１を入力電源Ｖinのマイナス端とグランドとの間に接続し、電流検知抵抗Ｒ２を削除し、過電流検知回路１１ｂを設けている。図１２のその他の構成については図１０に示す構成と同一である。

図１３は図１２に示す従来の電源装置の各部の動作波形を示す図である。図１３において、ＯＣＰ１は昇圧リアクトルＬ１と昇圧リアクトルＬ２に流れる電流の過電流検出信号であり、その他は図１１に示すものと同じである。なお、図１３に示す各部の動作は、図１１に示す動作と基本的に同じであるので、ここでは、その動作の説明は省略する。

過電流検知回路１１ｂは、コンパレータＣＰ１０と基準電圧Ｖｒｅｆとからなり、電流検出抵抗Ｒ１の両端電圧が基準電圧Ｖｒｅｆ以下になると、電流検出抵抗Ｒ１に流れる電流が過電流状態であると判断し、過電流検知信号を制御回路１３ｃに出力する。制御回路１３ｃは、過電流検知回路１１ｂから過電流検出信号ＯＣＰ１が入力された時、スイッチング素子Ｑ１、Ｑ２のゲートへの駆動信号ｇ１、ｇ２を停止させる。

なお、駆動信号ｇ１、ｇ２のデューティ比は入力電圧、出力電圧、出力電力などに合わせて制御されている。駆動信号のオンデューティ比が５０％以下である場合には、スイッチング素子Ｑ１とスイッチング素子Ｑ２との駆動信号は、重なることなく出力される。

しかし、図１３（ｃ）に示すように、駆動信号のオンデューティ比が５０％以上の場合、スイッチング素子Ｑ１とスイッチング素子Ｑ２との駆動信号が重なる領域が発生する。このタイミングで過電流状態を検出した場合には、制御回路１３ｃは、どちらのスイッチング素子の駆動信号を停止して良いか判断することができない。

両方のスイッチング素子Ｑ１，Ｑ２を停止させた場合、一方のスイッチング素子に流れている電流と他方のスイッチング素子に流れている電流とでは、オン期間に大きな差が発生してしまい、電流値が大幅に異なってしまう(図１３（ａ）)。

さらに、図１３（ｂ）に示すように、過電流動作に入る直前と、過電流動作に入った直後では、電流値が約半分にまで低下してしまうといった不具合がある。過電流動作に入ると、スイッチング素子Ｑ１とスイッチング素子Ｑ２との位相差をなくすことで、過電流動作に入った直後の入力電流の減少幅を約０．７倍程度に改善できるが、依然として差をなくすことはできない。

なお、従来の技術として、例えば、特許文献１が知られている。

特開２００７−１９５２８２号公報

このように、従来の電源装置では、過電流動作を正確且つ安定的に行うためには、図１０に示すように、スイッチング素子毎に電流検出抵抗を設ける必要があった。

しかし、図１０に示す電源装置では、並列に接続されるコンバータ毎に電流検出抵抗を設置し、制御回路１３ｂにも同数の電流検出端子を設ける必要があり、コスト高となる問題があった。

本発明の課題は、安価で且つ安定した過電流動作を行うことができる電源装置を提供することにある。

上記課題を解決するために、請求項１の発明は、電源に接続された第１リアクトルと第１スイッチング素子と第１整流素子とを有する第１コンバータと、前記第１コンバータと同一に構成され、前記第１コンバータに並列に接続された１以上の並列コンバータと、前記第１コンバータの出力と前記１以上の並列コンバータの出力とに接続された出力コンデンサと、前記第１コンバータに入力される電流と前記１以上の並列コンバータに入力される電流との合成電流を検出する電流検出手段と、前記第１コンバータと前記１以上の並列コンバータとに接続され、前記第１コンバータ内の前記第１スイッチング素子を駆動する第１駆動信号と前記１以上の並列コンバータ内の１以上のスイッチング素子を駆動する１以上の駆動信号とを出力する制御手段と、前記電流検出手段により検出された電流信号が予め定められた第１基準値に達したとき前記第１駆動信号と前記１以上の駆動信号の内のいずれか１つのみが駆動状態にある場合には前記駆動状態を解除し、前記第１駆動信号と前記１以上の駆動信号の内の複数の駆動信号が駆動状態にある場合にはより長時間駆動状態にある駆動信号又は長時間駆動状態にある複数の駆動信号の駆動状態を解除する駆動解除手段とを備えることを特徴とする。

請求項２の発明は、電源に接続された第１リアクトルと第１スイッチング素子と第１整流素子とを有する第１コンバータと、前記第１コンバータと同一に構成され、前記第１コンバータに並列に接続された１以上の並列コンバータと、前記第１コンバータの出力と前記１以上の並列コンバータの出力とに接続された出力コンデンサと、前記第１コンバータの第１スイッチング素子に流れる電流と前記１以上の並列コンバータ内の１以上のスイッチング素子に流れる電流との合成電流を検出する電流検出手段と、前記第１コンバータと前記１以上の並列コンバータとに接続され、前記第１コンバータ内の前記第１スイッチング素子を駆動する第１駆動信号と前記１以上の並列コンバータ内の前記１以上のスイッチング素子を駆動する１以上の駆動信号とを出力する制御手段と、前記電流検出手段により検出された電流信号が予め定められた第１基準値に達したとき前記第１駆動信号と前記１以上の駆動信号の内のいずれか１つのみが駆動状態にある場合には前記駆動状態を解除し、前記第１駆動信号と前記１以上の駆動信号の内の複数の駆動信号とが駆動状態にある場合にはより長時間駆動状態にある駆動信号又は長時間駆動状態にある複数の駆動信号の駆動状態を解除する駆動解除手段とを備えることを特徴とする。

請求項３の発明は、請求項１又は請求項２項記載の電源装置において、前記駆動解除手段は、前記電流検出手段により検出された電流信号が予め定められた第１基準値とは異なる第２基準値に達したとき、各コンバータの各スイッチング素子を駆動する各駆動信号の駆動状態にかかわらず全て駆動状態を解除することを特徴とする。

本発明によれば、電流検出手段により各コンバータに流れる電流を一括で検出し、駆動解除手段により各コンバータのうち複数が駆動状態にある場合にはより長時間駆動状態にある駆動信号のみを解除する。即ち、過電流動作時には駆動中のスイッチング素子の中から最も長期間駆動状態にあるスイッチング素子を特定して動作を停止させることで、並列に接続されるコンバータ数が増えた場合においても安価で且つ安定した過電流動作を行うことができる電源装置を提供することができる。

本発明の実施例１の電源装置を示す回路構成図である。実施例１の電源装置内に設けられた過電流検知回路を示す回路構成図である。実施例１の電源装置内に設けられた選択回路を示す回路構成図である。実施例１の電源装置内に設けられた過電流検知回路及び選択回路の各部の第１の動作波形を示す図である。実施例１の電源装置内に設けられた過電流検知回路及び選択回路の各部の第２の動作波形を示す図である。本発明の実施例２の電源装置を示す回路構成図である。実施例２の電源装置内に設けられた選択回路を示す回路構成図である。実施例２の電源装置内に設けられた過電流検知回路及び選択回路の各部の第１の動作波形を示す図である。実施例２の電源装置内に設けられた過電流検知回路及び選択回路の各部の第２の動作波形を示す図である。従来の電源装置の一例を示す回路構成図である。図１０に示す従来の電源装置の各部の動作波形を示す図である。従来の電源装置の他の一例を示す回路構成図である。図１２に示す従来の電源装置の各部の動作波形を示す図である。

以下、本発明の実施の形態の電源装置を図面を参照しながら詳細に説明する。

図１は本発明の実施例１の電源装置を示す回路構成図である。図１に示す電源装置は、図１２に示す従来の電源回路の構成に対して、選択回路１２を設けた点が異なる。なお、その他の構成は、図１２に示すものと同一であるため、その説明は省略する。

過電流検知回路１１は、電流検出抵抗Ｒ１に流れる電流が過電流となったことを検出する。図２は実施例１の電源装置内に設けられた過電流検知回路１１を示す回路構成図である。

図２に示す過電流検知回路１１は、抵抗Ｒ１０と抵抗Ｒ１１とオペアンプＡＰ１とＭＯＳＦＥＴＱ１０とで構成される反転増幅アンプと、反転増幅アンプの出力が非反転入力端子に接続され且つ反転入力端子に第１基準電圧Ｖref１が接続されたコンパレータＣＰ１と、反転増幅アンプの出力が非反転入力端子に接続され反転入力端子に第２基準電圧Ｖref２が接続されたコンパレータＣＰ２とで構成されている。コンパレータＣＰ１の出力とコンパレータＣＰ２の出力とは選択回路１２に出力される。

反転増幅アンプは、電流検出抵抗Ｒ１により検出され且つ入力電流信号に比例した負電圧信号を反転増幅して正電圧信号に変換する。

コンパレータＣＰ１は、電流検知端子に入力され反転増幅アンプにより反転された正電圧信号を第１基準電圧Ｖref１と比較し、正電圧信号が第１基準電圧Ｖref１以上である場合に過電流状態であるとして“Ｈ”レベルを出力し、正電圧信号が第１基準電圧Ｖref１未満である場合には通常状態であるとして“Ｌ”レベルを出力する。

コンパレータＣＰ２は、電流検知端子に入力され反転増幅アンプにより反転された正電圧信号を第２基準電圧Ｖref２と比較し、正電圧信号が第２基準電圧Ｖref２以上である場合に過電流状態であるとして“Ｈ”レベルを出力し、正電圧信号が第２基準電圧Ｖref２未満である場合には通常状態であるとして“Ｌ”レベルを出力する。

選択回路１２は、本発明の駆動解除手段に対応し、過電流検知回路１１からの２つの過電流状態信号とスイッチング素子Ｑ１を駆動する第１駆動信号ｇ１とスイッチング素子Ｑ２を駆動する第２駆動信号ｇ２とに基づき、過電流動作時には駆動中のスイッチング素子の中から最も長期間駆動状態にある駆動信号を解除することにより、解除された駆動信号に対応するスイッチング素子を選択して動作を停止させる。

図３は実施例１の電源装置内に設けられた選択回路を示す回路構成図である。図３に示す選択回路１２は、インバータＩＮＶ１、排他的論理和回路ＥＯＲ１、遅延回路ＤＬ１、アンド回路ＡＮＤ１〜ＡＮＤ３、Ｄフリップフロップ回路ＦＦ１、オア回路ＯＲ１，ＯＲ２を有している。

排他的論理和回路ＥＯＲ１は、スイッチング素子Ｑ１を駆動する第１駆動信号ｇ１とスイッチング素子Ｑ２を駆動する第２駆動信号ｇ２との排他的論理和を求める。遅延回路ＤＬ１は、排他的論理和回路ＥＯＲ１からの排他的論理和出力を所定の時間だけ遅延させてアンド回路ＡＮＤ１の第１入力端子に出力する。

インバータＩＮＶ１は、過電流検知回路１１のコンパレータＣＰ１の出力を反転して反転信号をアンド回路ＡＮＤ１の第２入力端子に出力する。アンド回路ＡＮＤ１の出力端子はＤフリップフロップ回路ＦＦ１のクロック入力端子に接続されている。Ｄフリップフロップ回路ＦＦ１のＤ入力端子には第１駆動信号ｇ１が入力されている。

アンド回路ＡＮＤ２は、コンパレータＣＰ１の出力とＤフリップフロップ回路ＦＦ１の出力Ｑとのアンドをとる。アンド回路ＡＮＤ３は、コンパレータＣＰ１の出力とＤフリップフロップ回路ＦＦ１の反転出力Ｑｂとのアンドをとる。

オア回路ＯＲ１は、コンパレータＣＰ２の出力とアンド回路ＡＮＤ２の出力とのオアをとり、第１過電流検知信号ＯＣＰ１として出力する。オア回路ＯＲ２は、コンパレータＣＰ２の出力とアンド回路ＡＮＤ３の出力とのオアをとり、第２過電流検知信号ＯＣＰ２として出力する。

図４は実施例１の電源装置内に設けられた過電流検知回路及び選択回路の各部の第１の動作波形を示す図である。

図４において、ｇ１はスイッチング素子Ｑ１を駆動する第１駆動信号、ｇ２はスイッチング素子Ｑ２を駆動する第２駆動信号、ＥＯＲ１は排他的論理和回路ＥＯＲ１の出力信号、ＤＬ１は遅延回路ＤＬ１の出力信号、ＩＮＶ１はインバータＩＮＶ１の出力信号、ＡＮＤ１はアンド回路ＡＮＤ１の出力信号、ＦＦ１ＱはＤフリップフロップ回路ＦＦ１の出力信号、ＦＦ１ＱｂはＤフリップフロップ回路ＦＦ１の反転出力信号、ＣＰ１は過電流検知回路１１のコンパレータＣＰ１の出力信号、ＣＰ２は過電流検知回路１１のコンパレータＣＰ２の出力信号、ＯＣＰ１は選択回路１２の第１出力信号、ＯＣＰ２は選択回路１２の第２出力信号である。

次にこのように構成された実施例１の過電流検知回路１１及び選択回路１２の各部の動作を図４を参照しながら説明する。図４は各駆動信号ｇ１，ｇ２のオンデューティ比が５０％を超える場合の例である。各コンバータの位相は異なっている。

まず、排他的論理和回路ＥＯＲ１は、第１駆動信号ｇ１と第２駆動信号ｇ２のいずれか一方のみが駆動状態にあるときに（例えば、時刻ｔ１〜ｔ２、ｔ３〜ｔ４、ｔ５〜ｔ６、ｔ７〜ｔ８）“Ｈ”レベルを出力する。即ち、第１駆動信号ｇ１と第２駆動信号ｇ２とが互いに重なることなくパルス列信号を出力している場合には排他的論理和回路ＥＯＲ１から排他的論理和信号として“Ｈ”レベルが出力される。

次に、遅延回路ＤＬ１は、排他的論理和回路ＥＯＲ１からの排他的論理和信号ＥＯＲ１を所定時間だけ遅延させて遅延信号ＤＬ１として出力する。インバータＩＮＶ１は、コンパレータＣＰ１の出力を反転して反転信号ＩＮＶ１をアンド回路ＡＮＤ１に出力する。

次に、アンド回路ＡＮＤ１は、インバータＩＮＶ１からの反転信号ＩＮＶ１と遅延回路ＤＬ１とのアンドをとり、アンド出力ＡＮＤ１を得る。即ち、過電流検知回路１１の過電流検知期間（ＣＰ１がＨレベルの期間）信号がマスクされた遅延信号ＤＬ１がアンド出力ＡＮＤ１としてＤフリップフロップ回路ＦＦ１のクロック入力端子に入力される。

Ｄフリップフロップ回路ＦＦ１は、Ｄ入力端子に入力された第１駆動信号ｇ１の論理電圧状態をクロック入力端子に入力されたアンド出力ＡＮＤ１に同期して記憶するように動作する。

Ｄフリップフロップ回路ＦＦ１は、第１駆動信号ｇ１と第２駆動信号ｇ２とのいずれか一方のみが駆動状態になると駆動状態にある駆動信号へ優先順位を与え、再度第１駆動信号ｇ１と第２駆動信号ｇ２とのいずれか一方のみが駆動状態となるまで優先順位を保持するよう動作する。即ち、Ｄフリップフロップ回路ＦＦ１の出力Ｑが”Ｈ”レベルであるとき、第１駆動信号ｇ１が第２駆動信号ｇ２より長期間駆動状態であることを示している。

コンパレータＣＰ１は、第１コンバータの入力電流と第２コンバータの入力電流との合計電流信号を検出して過電流状態を検出している。このため、検出した過電流信号には、必然的に第１コンバータの過電流状態と第２コンバータの過電流状態との双方の過電流状態を含んでいる。

そこで、アンド回路ＡＮＤ２及びアンド回路ＡＮＤ３の各々は、双方のコンバータの過電流状態を含んだコンパレータＣＰ１の出力信号とＤフリップフロップ回路ＦＦ１の出力信号とのアンドをとる。これにより、第１コンバータと第２コンバータとのいずれのコンバータが過電流状態である可能性が高いかの重み付けを行うことで、第１コンバータと第２コンバータの過電流状態信号ＯＣＰ１，ＯＣＰ２のいずれか一方を出力する。

また、過電流検知回路１１のコンパレータＣＰ２により検出された過電流状態は、Ｄフリップフロップ回路ＦＦ１の出力状態にかかわらず、全てのコンバータの駆動状態を解除して、第１コンバータ及び第２コンバータの過電流状態信号ＯＣＰ１，ＯＣＰ２の双方を出力する。

このように、実施例１の電源装置によれば、選択回路１２は、過電流検知回路１１から電流検出抵抗Ｒ１により検出された合計電流信号が入力され予め定められた基準電圧Ｖｒｅｆ１に達したとき出力される過電流状態信号ＣＰ１が入力されたとき、第１駆動信号ｇ１と第２駆動信号ｇ２との双方が駆動状態にある場合（例えば、図４の時刻ｔ２〜ｔ３では第１駆動信号ｇ１と第２駆動信号ｇ２との双方が駆動状態）にはＤフリップフロップ回路ＦＦ１の出力状態に基づき過電流状態信号ＯＣＰ１，ＯＣＰ２を出力する（例えば、図４の時刻ｔ２〜ｔ３ではＤフリップフロップ回路ＦＦ１の出力ＱがＨレベルであるためＯＣＰ１を出力する）。

図５は各駆動信号のオンデューティ比が５０％未満である場合の電源装置の各部の第２の動作波形を示す図である。一方、第１駆動信号ｇ１と第２駆動信号ｇ２の内の一方のみが駆動状態にある場合（例えば、図５の時刻ｔ２〜ｔ３では第２駆動信号ｇ２のみが駆動状態）においてもＤフリップフロップ回路ＦＦ１の出力状態に基づき過電流状態信号ＯＣＰ１，ＯＣＰ２を出力する（例えば、図５の時刻ｔ２〜ｔ３ではＤフリップフロップ回路ＦＦ１の出力ＱｂがＨレベルであるためＯＣＰ２を出力する）。

即ち、過電流動作時には駆動中のスイッチング素子の中から最も長期間駆動状態にあるスイッチング素子を特定して動作を停止させることで、安価で且つ安定した過電流動作を行うことができる電源装置を提供することができる。

図６は本発明の実施例２の電源装置を示す回路構成図である。実施例２の電源装置は、実施例１の電源装置に、さらに、昇圧リアクトルＬ３と整流素子Ｄ３とＭＯＳＦＥＴからなるスイッチング素子Ｑ３とからなる第３コンバータが追加されて構成されている。図６に示す電源装置のその他の構成は、図１に示す実施例１の電源装置の構成と同一である。

並列に接続されるコンバータ数が２回路から３回路に増加したため、制御回路１３ａは、各コンバータの各スイッチング素子を駆動する駆動信号を約１２０度の位相差を持たせて制御している。

図７は実施例２の電源装置内に設けられた選択回路を示す回路構成図である。図７に示す選択回路１２ａにおいて、排他的論理和回路ＥＯＲ１は、第１駆動信号ｇ１と第３スイッチング素子Ｑ３を駆動する第３駆動信号ｇ３との排他的論理和をとる。排他的論理和回路ＥＯＲ２は、第１駆動信号ｇ１と第２駆動信号ｇ２との排他的論理和をとる。排他的論理和回路ＥＯＲ３は、第２駆動信号ｇ２と第３駆動信号ｇ３との排他的論理和をとる。

遅延回路ＤＬ１は、排他的論理和回路ＥＯＲ１からの排他的論理和出力を所定時間だけ遅延させてアンド回路ＡＮＤ１の第１入力端子に出力する。遅延回路ＤＬ２は、排他的論理和回路ＥＯＲ２からの排他的論理和出力を所定時間だけ遅延させてアンド回路ＡＮＤ４の第１入力端子に出力する。遅延回路ＤＬ３は、排他的論理和回路ＥＯＲ３からの排他的論理和出力を所定時間だけ遅延させてアンド回路ＡＮＤ５の第１入力端子に出力する。

インバータＩＮＶ１は、過電流検知回路１１のコンパレータＣＰ１の出力を反転して反転信号をアンド回路ＡＮＤ１，ＡＮＤ４，ＡＮＤ５の第２入力端子に出力する。

アンド回路ＡＮＤ１の出力端子はＤフリップフロップ回路ＦＦ１のクロック入力端子に接続されている。Ｄフリップフロップ回路ＦＦ１のＤ入力端子には第１駆動信号ｇ１が入力されている。アンド回路ＡＮＤ４の出力端子はＤフリップフロップ回路ＦＦ２のクロック入力端子に接続されている。Ｄフリップフロップ回路ＦＦ２のＤ入力端子には第２駆動信号ｇ２が入力されている。アンド回路ＡＮＤ５の出力端子はＤフリップフロップ回路ＦＦ３のクロック入力端子に接続されている。Ｄフリップフロップ回路ＦＦ３のＤ入力端子には第３駆動信号ｇ３が入力されている。

アンド回路ＡＮＤ２は、コンパレータＣＰ１の出力とＤフリップフロップ回路ＦＦ１の出力ＱとＤフリップフロップ回路ＦＦ２の反転出力Ｑｂとのアンドをとる。アンド回路ＡＮＤ３は、コンパレータＣＰ１の出力とＤフリップフロップ回路ＦＦ２の出力ＱとＤフリップフロップ回路ＦＦ３の反転出力Ｑｂとのアンドをとる。アンド回路ＡＮＤ６は、コンパレータＣＰ１の出力とＤフリップフロップ回路ＦＦ３の出力ＱとＤフリップフロップ回路ＦＦ１の反転出力Ｑｂとのアンドをとる。

オア回路ＯＲ１は、コンパレータＣＰ２の出力とアンド回路ＡＮＤ２の出力とのオアをとり、第１過電流検知信号ＯＣＰ１として出力する。オア回路ＯＲ２は、コンパレータＣＰ２の出力とアンド回路ＡＮＤ３の出力とのオアをとり、第２過電流検知信号ＯＣＰ２として出力する。オア回路ＯＲ３は、コンパレータＣＰ２の出力とアンド回路ＡＮＤ６の出力とのオアをとり、オア回路ＯＲ３の出力は第３過電流検知信号ＯＣＰ３として出力する。

図８は実施例２の電源装置内に設けられた過電流検知回路１１及び選択回路１２ａの各部の第１の動作波形を示す図である。図８において、ｇ３はスイッチング素子Ｑ３を駆動する第３駆動信号、ＥＯＲ２は排他的論理和回路ＥＯＲ２の出力信号、ＥＯＲ３は排他的論理和回路ＥＯＲ３の出力信号、ＡＮＤ４はアンド回路ＡＮＤ４の出力信号、ＡＮＤ５はアンド回路ＡＮＤ５の出力信号、ＦＦ２ＱはＤフリップフロップ回路ＦＦ２の出力信号、ＦＦ３ＱはＤフリップフロップ回路ＦＦ３の出力信号、ＣＰ２はコンパレータＣＰ２の出力信号、ＯＣＰ１は選択回路１２ａの第１出力信号、ＯＣＰ２は選択回路１２ａの第２出力信号、ＯＣＰ３は選択回路１２ａの第３出力信号である。その他の符号は、図４に示すものと同じである。

次にこのように構成された実施例２の過電流検知回路１１及び選択回路１２ａの各部の動作を図８を参照しながら説明する。図８では、各駆動信号のオンデューティ比が５０％を超える場合の例である。各コンバータの位相は異なっている。

まず、排他的論理和回路ＥＯＲ１は、第１駆動信号ｇ１と第３駆動信号ｇ３のいずれか一方のみが駆動状態にあるときに（例えば、時刻ｔ３〜ｔ４、ｔ５〜ｔ６）“Ｈ”レベルを出力する。即ち、第１駆動信号ｇ１と第３駆動信号ｇ３とが互いに重なることなくパルス列信号を出力している場合には排他的論理和回路ＥＯＲ１から排他的論理和信号として“Ｈ”レベルが出力される。

遅延回路ＤＬ１は、排他的論理和回路ＥＯＲ１からの排他的論理和信号ＥＯＲ１を所定時間だけ遅延させて遅延信号ＤＬ１として出力する。インバータＩＮＶ１は、コンパレータＣＰ１の出力を反転して反転信号ＩＮＶ１をアンド回路ＡＮＤ１，ＡＮＤ４，ＡＮＤ５に出力する。

次に、アンド回路ＡＮＤ１は、インバータＩＮＶ１からの反転信号ＩＮＶ１と遅延回路ＤＬ１とのアンドをとり、アンド出力ＡＮＤ１を得る。即ち、過電流検知回路１１の過電流検知期間（ＣＰ１が“Ｈ”レベルの期間）信号がマスクされた遅延信号ＤＬ１がアンド出力ＡＮＤ１としてＤフリップフロップ回路ＦＦ１のクロック入力端子に入力される。

即ち、Ｄフリップフロップ回路ＦＦ１は、クロック信号（アンド出力ＡＮＤ１）が入力されたときのＤ入力端子の状態を出力Ｑに、Ｄ入力端子の状態の反転信号を反転出力Ｑｂにそれぞれ出力する。Ｄフリップフロップ回路ＦＦ１は、第１駆動信号ｇ１と第３駆動信号ｇ３から、第３駆動信号ｇ３が立ち下がってから第１駆動信号ｇ１が立ち下がるまでの期間を記憶するように動作する。即ち、Ｄフリップフロップ回路ＦＦ１の出力Ｑが“Ｈ”レベルであるとき、第１駆動信号ｇ１が第３駆動信号ｇ３より長期間駆動状態にあるか長期間駆動状態にあったことを示している。

同様に、排他的論理和回路ＥＯＲ２は、第１駆動信号ｇ１と第２駆動信号ｇ２のいずれか一方のみが駆動状態にあるときに（例えば、時刻ｔ１〜ｔ２、ｔ５〜ｔ６）“Ｈ”レベルを出力する。即ち、第１駆動信号ｇ１と第２駆動信号ｇ２とが互いに重なることなくパルス列信号を出力している場合には排他的論理和回路ＥＯＲ２から排他的論理和信号として“Ｈ”レベルが出力される。遅延回路ＤＬ２は、排他的論理和回路ＥＯＲ２からの排他的論理和信号ＥＯＲ２を所定時間だけ遅延させて遅延信号ＤＬ２として出力する。

次に、アンド回路ＡＮＤ４は、インバータＩＮＶ１からの反転信号ＩＮＶ１と遅延回路ＤＬ２とのアンドをとり、アンド出力ＡＮＤ４を得る。即ち、過電流検知回路１１の過電流検知期間（ＣＰ１がＨレベルの期間）信号がマスクされた遅延信号ＤＬ２がアンド出力ＡＮＤ４としてＤフリップフロップ回路ＦＦ２のクロック入力端子に入力される。

Ｄフリップフロップ回路ＦＦ２は、Ｄ入力端子に入力された第２駆動信号ｇ２の論理電圧状態をクロック入力端子に入力されたアンド出力ＡＮＤ４に同期して記憶するように動作する。

即ち、Ｄフリップフロップ回路ＦＦ２は、クロック信号（アンド出力ＡＮＤ４）が入力されたときのＤ入力端子の状態を出力Ｑに、Ｄ入力端子の状態の反転信号を反転出力Ｑｂにそれぞれ出力する。Ｄフリップフロップ回路ＦＦ２は、第１駆動信号ｇ１と第２駆動信号ｇ２から、第１駆動信号ｇ１が立ち下がってから第２駆動信号ｇ２が立ち下がるまでの期間を記憶するように動作する。即ち、Ｄフリップフロップ回路ＦＦ２の出力Ｑが“Ｈ”レベルであるとき、第２駆動信号ｇ２が第１駆動信号ｇ１より長期間駆動状態にあるか長期間駆動状態にあったことを示している。

同様に、排他的論理和回路ＥＯＲ３は、第２駆動信号ｇ２と第３駆動信号ｇ３のいずれか一方のみが駆動状態にあるときに（例えば、時刻ｔ１〜ｔ２、ｔ３〜ｔ４）“Ｈ”レベルを出力する。即ち、第２駆動信号ｇ２と第３駆動信号ｇ３とが互いに重なることなくパルス列信号を出力している場合には排他的論理和回路ＥＯＲ３から排他的論理和信号として“Ｈ”レベルが出力される。遅延回路ＤＬ３は、排他的論理和回路ＥＯＲ３からの排他的論理和信号ＥＯＲ３を所定時間だけ遅延させて遅延信号ＤＬ３として出力する。

次に、アンド回路ＡＮＤ５は、インバータＩＮＶ１からの反転信号ＩＮＶ１と遅延回路ＤＬ３とのアンドをとり、アンド出力ＡＮＤ５を得る。即ち、過電流検知回路１１の過電流検知期間（ＣＰ１がＨレベルの期間）は、信号がマスクされたアンド出力ＡＮＤ５がＤフリップフロップ回路ＦＦ３のクロック入力端子に入力される。

Ｄフリップフロップ回路ＦＦ３は、Ｄ入力端子に入力された第３駆動信号ｇ３の論理電圧状態をクロック入力端子に入力されたアンド出力ＡＮＤ５に同期して記憶するように動作する。

即ち、Ｄフリップフロップ回路ＦＦ３は、クロック信号（アンド出力ＡＮＤ５）が入力されたときのＤ入力端子の状態を出力Ｑに、Ｄ入力端子の状態の反転信号を反転出力Ｑｂにそれぞれ出力する。Ｄフリップフロップ回路ＦＦ３は、第２駆動信号ｇ２と第３駆動信号ｇ３から、第２駆動信号ｇ２が立ち下がってから第３駆動信号ｇ３が立ち下がるまでの期間を記憶するように動作する。即ち、Ｄフリップフロップ回路ＦＦ３の出力Ｑが“Ｈ”レベルであるとき、第３駆動信号ｇ３が第２駆動信号ｇ２より長期間駆動状態にあるか長期間駆動状態にあったことを示している。

各Ｄフリップフロップ回路ＦＦ１、ＦＦ２、ＦＦ３の出力Ｑは、隣接する２つのコンバータ間の優先順位を示している。しかし、各コンバータの駆動信号のデューティ比によっては優先順位に重複が発生する場合がある。

そこで、アンド回路ＡＮＤ２、ＡＮＤ３、ＡＮＤ６は、各Ｄフリップフロップ回路ＦＦ１、ＦＦ２、ＦＦ３の出力Ｑと各Ｄフリップフロップ回路のＦＦ１、ＦＦ２、ＦＦ３の反転出力Ｑｂとを論理演算することで、優先順位の重複を解消すると同時にコンパレータＣＰ１の出力との論理演算を行い、優先順位にあった過電流状態信号ＯＣＰ１、ＯＣＰ２、ＯＣＰ３を生成して出力する。

また、過電流検知回路１１においてコンパレータＣＰ２により検出された過電流状態は、各Ｄフリップフロップ回路ＦＦ１、ＦＦ２、ＦＦ３の出力状態にかかわらず全ての過電流状態信号ＯＣＰ１、ＯＣＰ２、ＯＣＰ３を出力する。

このように実施例２の電源装置によれば、並列に接続に接続されるコンバータ数が増加しても、選択回路１２ａを適切に構築することで一括して検出した過電流状態信号から停止させるコンバータを選択して適切なタイミングで過電流状態信号を制御回路１３ａに出力することができる。このため、各コンバータの各スイッチング素子の各スイッチング電流を個別に検出する必要がなく、安価で且つ安定した過電流動作を行うことができる電源装置を提供することとができる。図９は各駆動信号のオンデューティ比が５０％未満である場合の電源装置の各部の第２の動作波形を示す図である。

なお、本発明は実施例１及び実施例２の電源装置に限定されるものではない。コンバータの数は３個以上でも良く、この場合でも選択回路を実施例に示すように構築することで対応可能である。

また、実施例１，２の電源装置では、電流検出抵抗Ｒ１を入力電源ＶinとグランドＧＮＤとの間に接続したが、電流検出抵抗Ｒ１を各スイッチング素子とグランドＧＮＤとの間に接続しても良い。

また、選択回路１２ａの出力をコンバータ毎に分割したが、複数のコンバータをまとめて幾つかのまとまりとして、制御しても良い。

実施例１，２の電源装置では、電流検知手段として電流検出抵抗Ｒ１を使用したが、カレントトランス、配線抵抗、ホール素子を使用しても良い。

実施例１，２の電源装置では、昇圧回路を示したが、降圧回路、昇降圧回路、フライバック回路、フォワード回路としても良い。

本発明は、複数のコンバータを並列に接続し、位相をずらして制御する場合の過電流保護方式として使用可能である。

１１，１１ａ，１１ｂ過電流検知回路
ＣＰ１，ＣＰ２，ＣＰ１０コンパレータ
Ｖin 入力電源
Ｌ１，Ｌ２，Ｌ３昇圧リアクトル
Ｑ１，Ｑ２，Ｑ３スイッチング素子
Ｄ１，Ｄ２，Ｄ３整流素子
１２，１２ａ選択回路
１３，１３ａ，１３ｂ，１３ｃ制御回路
Ｃ１平滑コンデンサ
Ｒ１電流検出抵抗
Ｒ２，Ｒ３抵抗
ＡＰ１オペアンプ
ＣＰ１，ＣＰ２コンパレータ
ＥＯＲ１，ＥＯＲ２，ＥＯＲ３排他的論理和回路
ＩＮＶ１インバータ
ＤＬ１，ＤＬ２，ＤＬ３遅延回路
ＦＦ１，ＦＦ２，ＦＦ３Ｄフリップフロップ回路
ＡＮＤ１〜ＡＮＤ６アンド回路
ＯＲ１，ＯＲ２，ＯＲ３オア回路

Claims

電源に接続された第１リアクトルと第１スイッチング素子と第１整流素子とを有する第１コンバータと、
前記第１コンバータと同一に構成され、前記第１コンバータに並列に接続された１以上の並列コンバータと、
前記第１コンバータの出力と前記１以上の並列コンバータの出力とに接続された出力コンデンサと、
前記第１コンバータに入力される電流と前記１以上の並列コンバータに入力される電流との合成電流を検出する電流検出手段と、
前記第１コンバータと前記１以上の並列コンバータとに接続され、前記第１コンバータ内の前記第１スイッチング素子を駆動する第１駆動信号と前記１以上の並列コンバータ内の前記１以上のスイッチング素子を駆動する１以上の駆動信号とを出力する制御手段と、
前記電流検出手段により検出された電流信号が予め定められた第１基準値に達したとき前記第１駆動信号と前記１以上の駆動信号の内のいずれか１つのみが駆動状態にある場合には前記駆動状態を解除し、前記第１駆動信号と前記１以上の駆動信号の内の複数の駆動信号が駆動状態にある場合にはより長時間駆動状態にある駆動信号又は長時間駆動状態にある複数の駆動信号の駆動状態を解除する駆動解除手段と、
を備えることを特徴とする電源装置。
電源に接続された第１リアクトルと第１スイッチング素子と第１整流素子とを有する第１コンバータと、
前記第１コンバータと同一に構成され、前記第１コンバータに並列に接続された１以上の並列コンバータと、
前記第１コンバータの出力と前記１以上の並列コンバータの出力とに接続された出力コンデンサと、
前記第１コンバータの第１スイッチング素子に流れる電流と前記１以上の並列コンバータ内の１以上のスイッチング素子に流れる電流との合成電流を検出する電流検出手段と、
前記第１コンバータと前記１以上の並列コンバータとに接続され、前記第１コンバータ内の前記第１スイッチング素子を駆動する第１駆動信号と前記１以上の並列コンバータ内の前記１以上のスイッチング素子を駆動する１以上の駆動信号とを出力する制御手段と、
前記電流検出手段により検出された電流信号が予め定められた第１基準値に達したとき前記第１駆動信号と前記１以上の駆動信号の内のいずれか１つのみが駆動状態にある場合には前記駆動状態を解除し、前記第１駆動信号と前記１以上の駆動信号の内の複数の駆動信号とが駆動状態にある場合にはより長時間駆動状態にある駆動信号又は長時間駆動状態にある複数の駆動信号の駆動状態を解除する駆動解除手段と、
を備えることを特徴とする電源装置。
前記駆動解除手段は、前記電流検出手段により検出された電流信号が予め定められた第１基準値とは異なる第２基準値に達したとき、各コンバータの各スイッチング素子を駆動する各駆動信号の駆動状態にかかわらず全て駆動状態を解除することを特徴とする請求項１又は請求項２記載の電源装置。