JP4433841B2 - スイッチング電源 - Google Patents
スイッチング電源 Download PDFInfo
- Publication number
- JP4433841B2 JP4433841B2 JP2004080119A JP2004080119A JP4433841B2 JP 4433841 B2 JP4433841 B2 JP 4433841B2 JP 2004080119 A JP2004080119 A JP 2004080119A JP 2004080119 A JP2004080119 A JP 2004080119A JP 4433841 B2 JP4433841 B2 JP 4433841B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- reference wave
- frequency
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、スイッチング素子で構成されたコンバータにより直流入力を昇圧または降圧するスイッチング電源に関する。
従来より、スイッチング電源の構成として、例えば、直流入力を昇圧または降圧する前段コンバータと前段コンバータの出力を交流に変換しその交流出力をトランスを介して整流及び平滑して直流に変換する後段コンバータとが互いにカスケード接続された、いわゆる２ステージコンバータが提案されている。
このようなスイッチング電源は、例えば、前段コンバータがスイッチング素子やコイルなどで構成されている。また、後段コンバータが、前段コンバータの後段に設けられるコンデンサと２つのスイッチング素子がブリッジ接続されたハーフブリッジコンバータ、トランス、整流回路、及び平滑回路などで構成されている。
しかしながら、このようなスイッチング電源において、前段コンバータにおけるスイッチング素子を駆動させる制御信号の周波数と後段コンバータにおけるスイッチング素子を駆動させる制御信号の周波数とが互いに等しいとき、前段コンバータと後段コンバータとの間に設けられるコンデンサが後段コンバータにより２回放電される間に、そのコンデンサが前段コンバータにより１回充電されるため、コンデンサに流れる電流の実効値が大きくなりコンデンサにおける電圧脈動や電流脈動が増大するという問題がある。
そこで、このような問題を解消するために、例えば、前段コンバータにおける制御信号の周波数（スイッチング周波数）を後段コンバータにおける制御信号の周波数（スイッチング周波数）の２倍に設定することが行われているものがある。（例えば、特許文献１参照）
このように、前段コンバータにおける制御信号の周波数を後段コンバータにおける制御信号の周波数の２倍に設定することにより、後段コンバータによるコンデンサの放電の度に、前段コンバータによりコンデンサを充電することができるので、コンデンサに流れる電流の実効値を小さくすることができ、コンデンサにおける電圧脈動や電流脈動を抑えることができる。
２００３−１９９３３３号 （第２〜４頁、第１〜２図）
このように、前段コンバータにおける制御信号の周波数を後段コンバータにおける制御信号の周波数の２倍に設定することにより、後段コンバータによるコンデンサの放電の度に、前段コンバータによりコンデンサを充電することができるので、コンデンサに流れる電流の実効値を小さくすることができ、コンデンサにおける電圧脈動や電流脈動を抑えることができる。
しかしながら、前段コンバータにおける制御信号の周波数を後段コンバータにおける制御信号の周波数の２倍に設定するためには、前段コンバータにおける制御信号の周波数を後段コンバータにおける制御信号の周波数よりも高くするか、または、後段コンバータにおける制御信号の周波数を前段コンバータにおける制御信号の周波数よりも低くする必要がある。
一般にコンバータの制御信号の周波数を高くする場合では、スイッチング素子の損失が増加したり、コンバータを構成する導線や磁性部品（コイルなど）における交流抵抗の増加に伴う損失が増加する。
また、制御信号の周波数を低くする場合では、コンバータを構成する磁性部品（コイルやトランスなど）やコンデンサの容量を増やす必要があるため、磁性部品やコンデンサがサイズアップする。
また、制御信号の周波数を低くする場合では、コンバータを構成する磁性部品（コイルやトランスなど）やコンデンサの容量を増やす必要があるため、磁性部品やコンデンサがサイズアップする。
つまり、前段コンバータにおける制御信号の周波数を後段コンバータにおける制御信号の周波数の２倍に設定する場合では、スイッチング素子の損失や交流抵抗に伴う損失を抑えようとすると、コンデンサなどがサイズアップする。また、反対に、コンデンサなどのサイズアップを抑えようとすると、スイッチング素子の損失や交流抵抗に伴う損失が増加してしまう。そのため、前段コンバータにおける制御信号と後段コンバータにおける制御信号のそれぞれの周波数を適当な値に設定することが難しいという問題がある。
そこで、本発明では、コンデンサにおける電圧脈動や電流脈動を抑えつつ、前段コンバータ及び後段コンバータにそれぞれ入力される制御信号の周波数を適当な値に設定することが可能なスイッチング電源を提供することを目的とする。
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明のスイッチング電源は、第１のスイッチング素子を備えて構成され、入力される第１の制御信号に基づいて前記第１のスイッチング素子がオン、オフすることにより直流入力を昇圧または降圧する第１のコンバータ回路と、複数の第２のスイッチング素子と前記第１のコンバータ回路の後段に設けられるコンデンサとを備えて構成され、入力される第２の制御信号に基づいて前記複数の第２のスイッチング素子がそれぞれ交互にオン、オフすることにより前記第１のコンバータ回路の出力を交流に変換する第２のコンバータ回路と、前記第１の制御信号の周波数と前記第２の制御信号の周波数とを互いに等しくし、かつ、前記第１及び第２の制御信号のどちらか一方の制御信号を他方の制御信号に対して所定の位相差分ずらし、前記第１及び第２の制御信号を出力する制御回路と、を備えることを特徴とする。
すなわち、本発明のスイッチング電源は、第１のスイッチング素子を備えて構成され、入力される第１の制御信号に基づいて前記第１のスイッチング素子がオン、オフすることにより直流入力を昇圧または降圧する第１のコンバータ回路と、複数の第２のスイッチング素子と前記第１のコンバータ回路の後段に設けられるコンデンサとを備えて構成され、入力される第２の制御信号に基づいて前記複数の第２のスイッチング素子がそれぞれ交互にオン、オフすることにより前記第１のコンバータ回路の出力を交流に変換する第２のコンバータ回路と、前記第１の制御信号の周波数と前記第２の制御信号の周波数とを互いに等しくし、かつ、前記第１及び第２の制御信号のどちらか一方の制御信号を他方の制御信号に対して所定の位相差分ずらし、前記第１及び第２の制御信号を出力する制御回路と、を備えることを特徴とする。
このように、第１の制御信号の周波数と第２の制御信号の周波数とを互いに等しくし、第１及び第２の制御信号のどちらか一方の制御信号を他方の制御信号に対して所定の位相差分ずらしているので、その位相差に応じてコンデンサに流れる電流の実効値を変化させることができる。
また、上記スイッチング電源において、前記制御回路は、第１の基準波と第１の基準電圧との比較結果に基づいて前記第１の制御信号を出力する第１のコントローラ回路と、第２の基準波と第２の基準電圧との比較結果に基づいて前記第２の基準波の周波数の１／２倍の前記第２の制御信号を出力する第２のコントローラ回路と、前記第１の基準波の周波数が前記第２の基準波の周波数の１／２倍で且つ前記第１の基準波と前記第２の基準波を前記所定の位相差分ずれた関係となる様に前記第１の基準波と前記第２の基準波のうち一方を制御する位相制御回路とを備えるように構成してもよい。
また、上記スイッチング電源において、前記制御回路は、第１の基準波と第１の基準電圧との比較結果に基づいて前記第１の制御信号を出力する第１のコントローラ回路と、第２の基準波と第２の基準電圧との比較結果に基づいて前記第２の基準波の周波数の１／２倍の前記第２の制御信号を出力する第２のコントローラ回路と、前記第１の基準波の周波数が前記第２の基準波の周波数の１／２倍となるように前記第２の基準波を分周し第３の基準波として出力する分周回路と、前記分周回路から出力される前記第３の基準波を前記所定の位相差に対応する時間分遅延し第４の基準波として出力する遅延回路とを備え、前記第１のコントローラ回路は、前記遅延回路から出力される前記第４の基準波と前記第１の基準波とを同期させるように構成してもよい。
また、上記スイッチング電源において、前記第２の制御信号は、互いに１／２周期ずれた１組の信号であって、前記所定の位相差は、前記１組の信号のうちの一方の信号のオン期間と前記第１の制御信号のオフ期間とが互いに重なる期間と、前記１組の信号のうちの他方の信号のオン期間と前記第１の制御信号のオフ期間とが互いに重なる期間を有するように設定されてもよい。
また、上記スイッチング電源において、前記コンデンサは、前記複数の第２のスイッチング素子に並列に接続される１組のコンデンサであって、前記所定の位相差は、前記１組のコンデンサにそれぞれ流れる電流の実効値が互いに等しくなるように設定されてもよい。
本発明によれば、その位相差を適当な値に設定することにより、第１の制御信号と第２の制御信号との位相差に応じてコンデンサに流れる電流の実効値を変化させることができるので、コンデンサに流れる電流の実効値を小さくすることができ、コンデンサにおける電圧脈動や電流脈動を抑えることができる。
また、第１の制御信号の周波数と第２の制御信号の周波数とを互いに等しくしているので、一方の制御信号の周波数を変えることにより他方の制御信号の周波数が高くなりすぎたり、あるいは、低くなりすぎたりすることがなくなる。これにより、第１の制御信号及び第２の制御信号のそれぞれの周波数を適当な値に設定することができる。
以下、本発明の実施形態を図面を用いて説明する。
図１（ａ）は、本発明の実施形態のスイッチング電源を示す図である。
図１（ａ）に示すように、スイッチング電源１は、直流入力を昇圧する前段コンバータ２（第１のコンバータ回路）と、前段コンバータ２の出力を交流に変換しその交流出力を整流及び平滑する後段コンバータ３（第２のコンバータ回路）と、前段コンバータ２及び後段コンバータ３のそれぞれの動作を制御する制御回路４とを備えて構成されている。
図１（ａ）は、本発明の実施形態のスイッチング電源を示す図である。
図１（ａ）に示すように、スイッチング電源１は、直流入力を昇圧する前段コンバータ２（第１のコンバータ回路）と、前段コンバータ２の出力を交流に変換しその交流出力を整流及び平滑する後段コンバータ３（第２のコンバータ回路）と、前段コンバータ２及び後段コンバータ３のそれぞれの動作を制御する制御回路４とを備えて構成されている。
上記前段コンバータ２は、直流電源５と、コイル６と、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）７（第１のスイッチング素子）と、ダイオード８と、コンデンサ９及び１０とを備えて構成されている。なお、ＭＯＳＦＥＴ７の代わりにＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などその他のスイッチング素子を採用してもよい。
上記前段コンバータ２において、コイル６の一方の端子は直流電源５のプラス端子に接続され、コイル６の他方の端子はＭＯＳＦＥＴ７のドレイン及びダイオード８のアノードにそれぞれ接続されている。また、ＭＯＳＦＥＴ７のソースは直流電源５のマイナス端子に接続されている。また、コンデンサ９の一方の端子はダイオード８のカソードに接続され、コンデンサ９の他方の端子はコンデンサ１０の一方の端子に接続されている。また、コンデンサ１０の他方の端子はＭＯＳＦＥＴ７のソースに接続されている。
また、上記前段コンバータ２は、ＭＯＳＦＥＴ７をオンすることによりコイル６にエネルギーを蓄え、ＭＯＳＦＥＴ７をオフすることによりコイル６に蓄えられたエネルギーを放出してコンデンサ９及び１０を充電する。
上記後段コンバータ３は、前段コンバータ２と共有のコンデンサ９及び１０と、ＭＯＳＦＥＴ１１及び１２と、トランス１３と、ダイオード１４及び１５と、コイル１６と、コンデンサ１７とを備えて構成されている。
上記後段コンバータ３は、前段コンバータ２と共有のコンデンサ９及び１０と、ＭＯＳＦＥＴ１１及び１２と、トランス１３と、ダイオード１４及び１５と、コイル１６と、コンデンサ１７とを備えて構成されている。
なお、ＭＯＳＦＥＴ１１及び１２の代わりにＩＧＢＴなどその他のスイッチング素子を採用してもよい。また、ダイオード１４及び１５の代わりにＭＯＳＦＥＴを使用し、同期整流をおこなってもよい。
上記後段コンバータ３において、コンデンサ９の一方の端子はＭＯＳＦＥＴ１１のドレインに接続されている。また、ＭＯＳＦＥＴ１１のソースはＭＯＳＦＥＴ１２のドレインに接続されている。また、ＭＯＳＦＥＴ１２のソースはコンデンサ１０の他方の端子に接続されている。また、トランス１３の１次側コイルのプラス端子はコンデンサ９及び１０の間に接続され、トランス１３の１次側コイルのマイナス端子はＭＯＳＦＥＴ１１及び１２の間に接続されている。また、トランス１３の２次側コイルのプラス端子はダイオード１５のカソードに接続され、トランス１３の２次側コイルのマイナス端子はダイオード１４のカソードに接続されている。また、ダイオード１４のアノードはダイオード１５のアノードに接続されている。また、コイル１６の一方の端子はトランス１３の２次側コイルのセンタータップに接続され、コイル１６の他方の端子はコンデンサ１７の一方の端子及び負荷１８の一方の端子にそれぞれ接続されている。また、コンデンサ１７の他方の端子はダイオード１４及び１５のそれぞれのアノード及び負荷１８の他方の端子にそれぞれ接続されている。
上記後段コンバータ３において、コンデンサ９の一方の端子はＭＯＳＦＥＴ１１のドレインに接続されている。また、ＭＯＳＦＥＴ１１のソースはＭＯＳＦＥＴ１２のドレインに接続されている。また、ＭＯＳＦＥＴ１２のソースはコンデンサ１０の他方の端子に接続されている。また、トランス１３の１次側コイルのプラス端子はコンデンサ９及び１０の間に接続され、トランス１３の１次側コイルのマイナス端子はＭＯＳＦＥＴ１１及び１２の間に接続されている。また、トランス１３の２次側コイルのプラス端子はダイオード１５のカソードに接続され、トランス１３の２次側コイルのマイナス端子はダイオード１４のカソードに接続されている。また、ダイオード１４のアノードはダイオード１５のアノードに接続されている。また、コイル１６の一方の端子はトランス１３の２次側コイルのセンタータップに接続され、コイル１６の他方の端子はコンデンサ１７の一方の端子及び負荷１８の一方の端子にそれぞれ接続されている。また、コンデンサ１７の他方の端子はダイオード１４及び１５のそれぞれのアノード及び負荷１８の他方の端子にそれぞれ接続されている。
また、上記後段コンバータ３は、ＭＯＳＦＥＴ１１及び１２を交互にオン、オフすることにより、コンデンサ９及び１０を放電してトランス１３に交流出力している。すなわち、例えば、ＭＯＳＦＥＴ１１がオンしＭＯＳＦＥＴ１２がオフすることによりコンデンサ９が放電されトランス１３の１次側コイルにマイナス方向（図１（ａ）において上向き）の電流が流れる。また、ＭＯＳＦＥＴ１１がオフしＭＯＳＦＥＴ１２がオンすることによりコンデンサ１０が放電され、トランス１３の１次コイルにプラス方向（図１（ａ）において下向き）の電流が流れる。
上記制御回路４は、制御信号Ｓ１（第１の制御信号）をＭＯＳＦＥＴ７のゲートに、制御信号Ｓ２（第２の制御信号）をＭＯＳＦＥＴ１１のゲートに、制御信号Ｓ３（第２の制御信号）をＭＯＳＦＥＴ１２のゲートにそれぞれ出力する。
図１（ｂ）は、制御回路４を示す図である。
図１（ｂ）は、制御回路４を示す図である。
図１（ｂ）に示すように、制御回路４は、制御信号Ｓ１を出力させる前段コントローラ４１と制御信号Ｓ２及びＳ３を出力させる後段コントローラ４４とからなる。前段コントローラ４１は、位相制御回路４５、前段ＰＷＭ信号生成器５３、及びドライバ４０とを備えて構成されている。後段コントローラ４４は、後段ＰＷＭ信号生成器５４、Ｔフリップフロップ回路５２、ＡＮＤ回路５０、５１、及びドライバ回路４２、４３とを備えて構成されている。ドライバ４０は制御信号Ｓ１を出力させ、ドライバ４２は制御信号Ｓ２を出力させ、ドライバ４３は制御信号Ｓ３を出力させる。
なお、ドライバ４０及び前段ＰＷＭ信号生成器５３により特許請求の範囲における第１のコントローラ回路を構成している。
また、ドライバ４２、ドライバ４３、及びＡＮＤ回路５０、５１、Ｔフリップフロップ回路５２、後段ＰＷＭ信号生成器５４により特許請求の範囲における第２のコントローラ回路を構成している。
また、ドライバ４２、ドライバ４３、及びＡＮＤ回路５０、５１、Ｔフリップフロップ回路５２、後段ＰＷＭ信号生成器５４により特許請求の範囲における第２のコントローラ回路を構成している。
上記後段コントローラ４４は、三角基準波Ｓ４（第２の基準波）を出力する発振器４６を備え、その三角基準波Ｓ４と基準電圧Ｖ１（第２の基準電圧）とを比較しその比較結果に基づいてパルス信号を生成している。そして、後段ＰＷＭ信号生成器５４により生成されたパルス信号は、Ｔフリップフロップ５２とＡＮＤ回路５０と５１により交互に振り分けられ、一方のパルス信号（以下、パルス信号Ａという）をドライバ４２に出力し制御信号Ｓ２として出力させている。また、他方のパルス信号（以下、パルス信号Ｂという）をドライバ４３に出力し制御信号Ｓ３として出力させている。
すなわち、例えば、上記後段コントローラ４４は、三角基準波Ｓ４が基準電圧Ｖ１を超えると、パルス信号Ａをオンからオフに切り替え、次に、三角基準波Ｓ４が基準電圧Ｖ１よりも低くなると、パルス信号Ｂをオフからオンに切り替え、次に、三角基準波Ｓ４が基準電圧Ｖ１を超えると、パルス信号Ｂをオンからオフに切り替え、次に、三角基準波Ｓ４が基準電圧Ｖ１よりも低くなると、パルス信号Ａをオフからオンに切り替えることを繰り返し行いパルス信号Ａ及びＢを生成している。
なお、三角基準波Ｓ４の周波数は、任意に設定可能とし、本実施形態では、その周波数が２００ｋＨｚに設定されているものとする。この場合パルス信号Ａ（すなわち制御信号Ｓ２）、パルス信号Ｂ（すなわち制御信号Ｓ３）それぞれでは、その周波数は１００ｋＨｚとなる。
また、基準電圧Ｖ１は、例えば、固定値であってもよく、本実施形態では、制御信号Ｓ２及びＳ３のそれぞれのデューティがほぼ５０％となるように（基準電圧Ｖ１を高くしデッドタイムがほとんど無いように）設定されているものとして説明する。
上記位相制御回路４５は、発振器４６が出力する三角基準波Ｓ４を２分の１に分周し三角基準波Ｓ５（第３の基準波）として出力する分周回路４７と、分周回路４７から出力される三角基準波Ｓ５を所定時間遅延し三角基準波Ｓ６（第４の基準波）として出力する遅延回路４８とを備えて構成されている。
上記位相制御回路４５は、発振器４６が出力する三角基準波Ｓ４を２分の１に分周し三角基準波Ｓ５（第３の基準波）として出力する分周回路４７と、分周回路４７から出力される三角基準波Ｓ５を所定時間遅延し三角基準波Ｓ６（第４の基準波）として出力する遅延回路４８とを備えて構成されている。
なお、遅延回路４８を、例えば、抵抗とコンデンサとから構成し、抵抗の抵抗値とコンデンサの容量とをそれぞれ調整することにより遅延回路４８における遅延時間を任意に設定可能としてもよい。
上記前段ＰＷＭ信号生成器５３は、三角基準波Ｓ７（第１の基準波）を出力する発振器４９を備え、その三角基準波Ｓ７と遅延回路４８から出力される三角基準波Ｓ６とを同期させ、その三角基準波Ｓ７と基準電圧Ｖ２（第１の基準電圧）とを比較しその比較結果に基づいてパルス信号を１つ生成している。そして、前段コントローラ４１は、生成したパルス信号（以下、パルス信号Ｃという）をドライバ４０に出力し制御信号Ｓ１として出力させている。
上記前段ＰＷＭ信号生成器５３は、三角基準波Ｓ７（第１の基準波）を出力する発振器４９を備え、その三角基準波Ｓ７と遅延回路４８から出力される三角基準波Ｓ６とを同期させ、その三角基準波Ｓ７と基準電圧Ｖ２（第１の基準電圧）とを比較しその比較結果に基づいてパルス信号を１つ生成している。そして、前段コントローラ４１は、生成したパルス信号（以下、パルス信号Ｃという）をドライバ４０に出力し制御信号Ｓ１として出力させている。
すなわち、例えば、上記前段コントローラ４１は、三角基準波Ｓ７が基準電圧Ｖ２を超えると、パルス信号Ｃをオフからオンに切り替え、次に、三角基準波Ｓ７が基準電圧Ｖ２よりも低くなると、パルス信号Ｃをオンからオフに切り替えることを繰り返し行いパルス信号Ｃを生成している。
なお、三角基準波Ｓ７の周波数は任意に変更可能とし、本実施形態では、その周波数が１００ｋＨｚに設定されているものとする。
また、基準電圧Ｖ２は、例えば、後段コンバータ３の出力に応じて可変させてもよく、本実施形態では、制御信号Ｓ１がＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御によって生成されるものとする。
また、基準電圧Ｖ２は、例えば、後段コンバータ３の出力に応じて可変させてもよく、本実施形態では、制御信号Ｓ１がＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御によって生成されるものとする。
なお以下、制御信号Ｓ２及びＳ３のうち一方の制御信号を示すだけでよい場合は単に制御信号Ｓ（第２の制御信号）という。
このように、三角基準波Ｓ７の周波数が三角基準波Ｓ４の周波数の２分の１となるように三角基準波Ｓ４を２分の１に分周して三角基準波Ｓ５を生成し、その三角基準波Ｓ５を所定の時間遅延させて三角基準波Ｓ６を生成し、その三角基準波Ｓ６と三角基準波Ｓ７とを同期させているので、制御信号Ｓ１の位相を制御信号Ｓの位相を基準として所定の位相差分ずらすことができる。
このように、三角基準波Ｓ７の周波数が三角基準波Ｓ４の周波数の２分の１となるように三角基準波Ｓ４を２分の１に分周して三角基準波Ｓ５を生成し、その三角基準波Ｓ５を所定の時間遅延させて三角基準波Ｓ６を生成し、その三角基準波Ｓ６と三角基準波Ｓ７とを同期させているので、制御信号Ｓ１の位相を制御信号Ｓの位相を基準として所定の位相差分ずらすことができる。
図２（ａ）は、制御信号Ｓ１〜Ｓ３を示す図である。なお、図２（ａ）において、上から１つ目のパルス信号は制御信号Ｓ２を、上から２つ目のパルス信号は制御信号Ｓ３を、上から３つ目のパルス信号は制御信号Ｓ１をそれぞれ示している。また、制御信号Ｓ１〜Ｓ３のそれぞれの周波数は１００ｋＨｚとなる。
本実施形態では、図２（ａ）に示すように、制御信号Ｓ１の位相を制御信号Ｓの位相に対して所定の位相差分遅らせている。
すなわち、制御信号Ｓ２のオン期間と制御信号Ｓ１のオフ期間とが互いに重なる期間と、制御信号Ｓ３のオン期間と制御信号Ｓ１のオフ期間とが互いに重なる期間を有するように、制御信号Ｓの位相を基準として制御信号Ｓ１の位相を所定の位相差分ずらしている。
すなわち、制御信号Ｓ２のオン期間と制御信号Ｓ１のオフ期間とが互いに重なる期間と、制御信号Ｓ３のオン期間と制御信号Ｓ１のオフ期間とが互いに重なる期間を有するように、制御信号Ｓの位相を基準として制御信号Ｓ１の位相を所定の位相差分ずらしている。
このように、制御信号Ｓの位相を基準として制御信号Ｓ１の位相を所定の位相差分ずらすことにより、その位相差に応じて、後段コンバータ３によるコンデンサ９及び１０の放電のタイミングに対する前段コンバータ２によるコンデンサ９及び１０の充電のタイミングを変化させることができる。すなわち、上記位相差に応じて、コンデンサ９及び１０にそれぞれ流れる電流の実効値を変化させることができる。
図２（ｂ）は、コンデンサ９及び１０にそれぞれ流れる電流の実効値の最大値（以下、実効電流の最大値という）と制御信号Ｓに対する制御信号Ｓ１の位相差（以下、制御信号Ｓ１の位相差という）との関係を示す図である。
なお、図２（ｂ）において、縦軸は実効電流の最大値（Ａ）を、横軸は制御信号Ｓ１の位相差（ｄｅｇ）をそれぞれ示している。また、上記実効電流の最大値とは、コンデンサ９に流れる電流の実効値とコンデンサ１０に流れる電流の実効値の２つの実効値のうち大きい方の値のことを示している。また、図２（ｂ）に示すグラフ内の黒点は制御信号Ｓ１〜Ｓ３のそれぞれの周波数を１００ｋＨｚに設定したときの実効電流の最大値と制御信号Ｓ１の位相差との関係を示している。また、図２（ｂ）に示すグラフ内の白抜き点は制御信号Ｓ１の周波数を２００ｋＨｚ、制御信号Ｓ２及びＳ３のそれぞれの周波数を１００ｋＨｚに設定したときの実効電流の最大値と制御信号Ｓ１の位相差との関係を示している。また、制御信号Ｓ１〜Ｓ３のそれぞれの周波数を１００ｋＨｚに設定する場合において、実効電流の最大値と制御信号Ｓ１の位相差との関係はスイッチング電源１を構成する各部品の定数や制御信号Ｓ１のデューティなどにより変化するものとする。
なお、図２（ｂ）において、縦軸は実効電流の最大値（Ａ）を、横軸は制御信号Ｓ１の位相差（ｄｅｇ）をそれぞれ示している。また、上記実効電流の最大値とは、コンデンサ９に流れる電流の実効値とコンデンサ１０に流れる電流の実効値の２つの実効値のうち大きい方の値のことを示している。また、図２（ｂ）に示すグラフ内の黒点は制御信号Ｓ１〜Ｓ３のそれぞれの周波数を１００ｋＨｚに設定したときの実効電流の最大値と制御信号Ｓ１の位相差との関係を示している。また、図２（ｂ）に示すグラフ内の白抜き点は制御信号Ｓ１の周波数を２００ｋＨｚ、制御信号Ｓ２及びＳ３のそれぞれの周波数を１００ｋＨｚに設定したときの実効電流の最大値と制御信号Ｓ１の位相差との関係を示している。また、制御信号Ｓ１〜Ｓ３のそれぞれの周波数を１００ｋＨｚに設定する場合において、実効電流の最大値と制御信号Ｓ１の位相差との関係はスイッチング電源１を構成する各部品の定数や制御信号Ｓ１のデューティなどにより変化するものとする。
図２（ｂ）に示す例では、制御信号Ｓ１〜Ｓ３のそれぞれの周波数が１００ｋＨｚに設定される場合の実効電流の最大値は、制御信号Ｓ１の位相差が０（ｄｅｇ）、１８０（ｄｅｇ）、または３６０（ｄｅｇ）のとき、最も高くなっている。
一方、制御信号Ｓ１の周波数が２００ｋＨｚ、制御信号Ｓ２及びＳ３のそれぞれの周波数が１００ｋＨｚに設定される場合の実効電流の最大値は、制御信号Ｓ１の位相差が０（ｄｅｇ）、１８０（ｄｅｇ）、または３６０（ｄｅｇ）のとき、制御信号Ｓ１〜Ｓ３のそれぞれの周波数が１００ｋＨｚに設定される場合よりも低い値（例えば、後段コンバータ３の目標出力に対応する値）になっている。
一方、制御信号Ｓ１の周波数が２００ｋＨｚ、制御信号Ｓ２及びＳ３のそれぞれの周波数が１００ｋＨｚに設定される場合の実効電流の最大値は、制御信号Ｓ１の位相差が０（ｄｅｇ）、１８０（ｄｅｇ）、または３６０（ｄｅｇ）のとき、制御信号Ｓ１〜Ｓ３のそれぞれの周波数が１００ｋＨｚに設定される場合よりも低い値（例えば、後段コンバータ３の目標出力に対応する値）になっている。
このように、制御信号Ｓ１の周波数を制御信号Ｓの周波数の２倍に設定する場合では、制御信号Ｓ１〜Ｓ３のそれぞれの周波数を互いに等しくする場合に比べて、実効電流の実効値を抑えられるので、コンデンサ９及び１０のそれぞれの電圧脈動や電流脈動を抑えることができる。
本実施形態では、制御信号Ｓ１〜Ｓ３のそれぞれの周波数を互いに等しくすると共に、制御信号Ｓ１の位相差を所定の位相差に設定することにより実効電流の最大値をある値に設定している。
すなわち、本実施形態では、制御信号Ｓ１〜Ｓ３のそれぞれの周波数を１００ｋＨｚに設定すると共に、例えば、図２（ｂ）に示すように、制御信号Ｓ１の位相差を１０８（ｄｅｇ）または２８８（ｄｅｇ）に設定することにより実効電流の最大値を、制御信号Ｓ１の周波数が２００ｋＨｚ、制御信号Ｓ２及びＳ３のそれぞれの周波数が１００ｋＨｚに設定される場合の実効電流の最大値とほぼ等しい値に設定している。
すなわち、本実施形態では、制御信号Ｓ１〜Ｓ３のそれぞれの周波数を１００ｋＨｚに設定すると共に、例えば、図２（ｂ）に示すように、制御信号Ｓ１の位相差を１０８（ｄｅｇ）または２８８（ｄｅｇ）に設定することにより実効電流の最大値を、制御信号Ｓ１の周波数が２００ｋＨｚ、制御信号Ｓ２及びＳ３のそれぞれの周波数が１００ｋＨｚに設定される場合の実効電流の最大値とほぼ等しい値に設定している。
これにより、制御信号Ｓ１〜Ｓ３のそれぞれの周波数を互いに等しくする場合であっても、コンデンサ９及びコンデンサ１０それぞれにおける電圧脈動や電流脈動を、制御信号Ｓ１の周波数を制御信号Ｓの周波数の２倍に設定する場合におけるコンデンサ９及び１０それぞれにおける電圧脈動や電流脈動まで抑えることができる。
なお、制御信号Ｓ１〜Ｓ３のそれぞれの周波数を互いに等しくする場合における制御信号Ｓ１の位相差は、コンデンサ９及び１０にそれぞれ流れる電流のそれぞれの実効値が互いに等しくなるように設定されてもよい。
また、例えば、制御信号Ｓ１の位相差が１０８（ｄｅｇ）または２８８（ｄｅｇ）となるように、上記遅延回路４８の抵抗とコンデンサのそれぞれの定数を設定し、コンデンサ９及び１０それぞれにおける電圧脈動や電流脈動を抑えるようにしてもよい。
また、例えば、制御信号Ｓ１の位相差が１０８（ｄｅｇ）または２８８（ｄｅｇ）となるように、上記遅延回路４８の抵抗とコンデンサのそれぞれの定数を設定し、コンデンサ９及び１０それぞれにおける電圧脈動や電流脈動を抑えるようにしてもよい。
このように、制御信号Ｓ１〜Ｓ３のそれぞれの周波数を互いに等しくし、制御信号Ｓに対して制御信号Ｓ１の位相を所定の位相差分ずらしているので、その位相差に応じてコンデンサ９及び１０にそれぞれ流れる電流のそれぞれの実効値を変化させることができる。
そして、その制御信号Ｓ１の位相差を適当な値に設定することで、実効電流の最大値を小さくすることができ、コンデンサ９及び１０それぞれにおける電圧脈動や電流脈動を抑えることができる。
そして、その制御信号Ｓ１の位相差を適当な値に設定することで、実効電流の最大値を小さくすることができ、コンデンサ９及び１０それぞれにおける電圧脈動や電流脈動を抑えることができる。
これにより、コンデンサ９及び１０のそれぞれの容量を小さくすることができるので、その分コンデンサ９及び１０のそれぞれの体格を小さくすることができ、スイッチング電源１全体を小型化することができる。
また、コンデンサ９及び１０それぞれにおける電圧脈動や電流脈動を抑えることができるので、コンデンサ９及び１０における寿命を延ばすことができると共に、コンデンサ９及び１０における発熱を抑えることができる。
また、コンデンサ９及び１０それぞれにおける電圧脈動や電流脈動を抑えることができるので、コンデンサ９及び１０における寿命を延ばすことができると共に、コンデンサ９及び１０における発熱を抑えることができる。
また、制御信号Ｓ１〜Ｓ３のそれぞれの周波数を互いに等しくしているので、例えば、従来のように、前段コンバータにおける制御信号の周波数を後段コンバータにおける制御信号の周波数よりも高くするために一方の制御信号の周波数を変える場合、他方の制御信号の周波数が高くなりすぎたり、あるいは、低くなりすぎたりすることがなくなる。
これにより、ＭＯＳＦＥＴ７などのスイッチング素子の損失、コイル６などにおける交流抵抗の増加、及びトランス１３などの磁性部品やコンデンサ９及び１０などのサイズアップの問題に対して制御信号Ｓ１〜Ｓ３のそれぞれの周波数を容易に適当な値に設定することができる。
また、制御信号Ｓ１〜Ｓ３のそれぞれの周波数を互いに等しくしているので、制御信号Ｓ１の周波数を制御信号Ｓの周波数の２倍に設定する場合に比べて、制御信号Ｓ１〜Ｓ３のそれぞれの周波数を共に高くすることができる。
また、制御信号Ｓ１の周波数を制御信号Ｓの周波数よりも高くする必要がないため、ＭＯＳＦＥＴ７の損失を抑えることができる。
また、制御信号Ｓ１の周波数を制御信号Ｓの周波数よりも高くする必要がないため、ＭＯＳＦＥＴ７の損失を抑えることができる。
なお、上記実施形態では、位相制御回路４５において、後段コントローラ４４から出力される三角基準波Ｓ４を２分の１に分周して三角基準波Ｓ５とし、その三角基準波Ｓ５を所定時間遅延して三角基準波Ｓ６とし、前段ＰＷＭ信号生成器５３において、三角基準波Ｓ７と三角基準波Ｓ６とを同期させ、その三角基準波Ｓ７と基準電圧Ｖ２とを比較しその比較結果に基づいてパルス信号Ｃを生成しているが、位相制御回路４５において、前段ＰＷＭ信号生成器５３から出力される三角基準波Ｓ７の周波数を２倍にして三角基準波Ｘとし、その三角基準波Ｘを所定時間遅延して三角基準波Ｙとし、後段ＰＷＭ信号生成器５４において、三角基準波Ｓ４と三角基準波Ｙとを同期させ、その三角基準波Ｓ４と基準電圧Ｖ１とを比較しその比較結果に基づいてパルス信号Ａ及びＢを生成するようにしてもよい。この場合の遅延時間は、例えば、上記実施形態における制御信号Ｓ１の位相差を１８０（ｄｅｇ）遅らせた場合の制御信号Ｓ１の位相差に対応する時間としてもよい。
また、上記実施形態では、前段コンバータ２（第１のコンバータ回路）の構成として昇圧コンバータを採用しているが、降圧コンバータを採用してもよい。
また、上記実施形態では、後段コンバータ３（第２のコンバータ回路）において前段コンバータ２の出力を交流に変換するコンバータとしてハーフブリッジ方式のコンバータを採用しているが、その後段コンバータ３における交流変換用コンバータとして、例えば、フルブリッジ方式のコンバータやプッシュプル方式のコンバータなどその他の方式のコンバータを採用してもよい。この場合、第１のコンバータ回路の後段に設けられるコンデンサは第１のコンバータ回路の平滑コンデンサとなる。
また、上記実施形態では、後段コンバータ３（第２のコンバータ回路）において前段コンバータ２の出力を交流に変換するコンバータとしてハーフブリッジ方式のコンバータを採用しているが、その後段コンバータ３における交流変換用コンバータとして、例えば、フルブリッジ方式のコンバータやプッシュプル方式のコンバータなどその他の方式のコンバータを採用してもよい。この場合、第１のコンバータ回路の後段に設けられるコンデンサは第１のコンバータ回路の平滑コンデンサとなる。
１ スイッチング電源
２ 前段コンバータ
３ 後段コンバータ
４ 制御回路
５ 直流電源
６ コイル
７ ＭＯＳＦＥＴ
８ ダイオード
９、１０ コンデンサ
１１、１２ ＭＯＳＦＥＴ
１３ トランス
１４、１５ ダイオード
１６ コイル
１７ コンデンサ
１８ 負荷
４０ ドライバ
４１ 前段コントローラ
４２、４３ ドライバ
４４ 後段コントローラ
４５ 位相制御回路
４６ 発振器
４７ 分周回路
４８ 遅延回路
４９ 発振器
５０、５１ ＡＮＤ回路
５２ Ｔフリップフロップ回路
５３ 前段ＰＷＭ信号生成器
５４ 後段ＰＷＭ信号生成器
２ 前段コンバータ
３ 後段コンバータ
４ 制御回路
５ 直流電源
６ コイル
７ ＭＯＳＦＥＴ
８ ダイオード
９、１０ コンデンサ
１１、１２ ＭＯＳＦＥＴ
１３ トランス
１４、１５ ダイオード
１６ コイル
１７ コンデンサ
１８ 負荷
４０ ドライバ
４１ 前段コントローラ
４２、４３ ドライバ
４４ 後段コントローラ
４５ 位相制御回路
４６ 発振器
４７ 分周回路
４８ 遅延回路
４９ 発振器
５０、５１ ＡＮＤ回路
５２ Ｔフリップフロップ回路
５３ 前段ＰＷＭ信号生成器
５４ 後段ＰＷＭ信号生成器
Claims (4)
- 第１のスイッチング素子を備えて構成され、入力される第１の制御信号に基づいて前記第１のスイッチング素子がオン、オフすることにより直流入力を昇圧または降圧する第１のコンバータ回路と、
複数の第２のスイッチング素子と前記第１のコンバータ回路の後段に設けられるコンデンサとを備えて構成され、入力される第２の制御信号に基づいて前記複数の第２のスイッチング素子がそれぞれ交互にオン、オフすることにより前記第１のコンバータ回路の出力を交流に変換する第２のコンバータ回路と、
前記第１の制御信号の周波数と前記第２の制御信号の周波数とを互いに等しくし、かつ、前記第１及び第２の制御信号のどちらか一方の制御信号を他方の制御信号に対して所定の位相差分ずらし、前記第１及び第２の制御信号を出力する制御回路と、
を備え、
前記コンデンサは、前記複数の第２のスイッチング素子に並列に接続される１組のコンデンサであって、
前記所定の位相差は、前記１組のコンデンサにそれぞれ流れる電流の実効値が互いに等しくなるように設定されていることを特徴とするスイッチング電源。 - 請求項１に記載のスイッチング電源であって、
前記制御回路は、
第１の基準波と第１の基準電圧との比較結果に基づいて前記第１の制御信号を出力する第１のコントローラ回路と、
第２の基準波と第２の基準電圧との比較結果に基づいて前記第２の基準波の周波数の１／２倍の前記第２の制御信号を出力する第２のコントローラ回路と、
前記第１の基準波の周波数が前記第２の基準波の周波数の１／２倍で且つ前記第１の基準波と前記第２の基準波を前記所定の位相差分ずれた関係となる様に前記第１の基準波と前記第２の基準波のうち一方を制御する位相制御回路と、
を備えることを特徴とするスイッチング電源。 - 請求項１に記載のスイッチング電源であって、
前記制御回路は、
第１の基準波と第１の基準電圧との比較結果に基づいて前記第１の制御信号を出力する第１のコントローラ回路と、
第２の基準波と第２の基準電圧との比較結果に基づいて前記第２の基準波の周波数の１／２倍の前記第２の制御信号を出力する第２のコントローラ回路と、
前記第１の基準波の周波数が前記第２の基準波の周波数の１／２倍となるように前記第２の基準波を分周し第３の基準波として出力する分周回路と、
前記分周回路から出力される前記第３の基準波を前記所定の位相差に対応する時間分遅延し第４の基準波として出力する遅延回路と、
を備え、
前記第１のコントローラ回路は、前記遅延回路から出力される前記第４の基準波と前記第１の基準波とを同期させることを特徴とするスイッチング電源。 - 請求項１〜３の何れか１項に記載のスイッチング電源であって、
前記第２の制御信号は、互いに１／２周期ずれた１組の信号であって、
前記所定の位相差は、前記１組の信号のうちの一方の信号のオン期間と前記第１の制御信号のオフ期間とが互いに重なる期間と、前記１組の信号のうちの他方の信号のオン期間と前記第１の制御信号のオフ期間とが互いに重なる期間を有するように設定されていることを特徴とするスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004080119A JP4433841B2 (ja) | 2004-03-19 | 2004-03-19 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004080119A JP4433841B2 (ja) | 2004-03-19 | 2004-03-19 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005269799A JP2005269799A (ja) | 2005-09-29 |
| JP4433841B2 true JP4433841B2 (ja) | 2010-03-17 |
Family
ID=35093751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004080119A Expired - Fee Related JP4433841B2 (ja) | 2004-03-19 | 2004-03-19 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4433841B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5733779B2 (ja) * | 2009-07-23 | 2015-06-10 | ダイヤモンド電機株式会社 | 車載用電源装置 |
| JP5121906B2 (ja) * | 2010-09-14 | 2013-01-16 | 三菱電機株式会社 | インバータ駆動装置および冷凍空気調和装置 |
| JP6257925B2 (ja) * | 2013-05-28 | 2018-01-10 | 株式会社東芝 | 電力変換装置 |
| JP6615873B2 (ja) * | 2016-02-05 | 2019-12-04 | オッポ広東移動通信有限公司 | 充電方法、アダプター及び移動端末 |
| JP7241629B2 (ja) * | 2019-07-18 | 2023-03-17 | ニチコン株式会社 | 双方向ｄｃ／ｄｃコンバータ |
| JP7359726B2 (ja) | 2020-03-19 | 2023-10-11 | 新電元工業株式会社 | 電力変換装置 |
-
2004
- 2004-03-19 JP JP2004080119A patent/JP4433841B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005269799A (ja) | 2005-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6942852B2 (ja) | 広出力電圧範囲用の絶縁型ｄｃ／ｄｃコンバータ及びその制御方法 | |
| US9318967B2 (en) | DC to DC converter and DC to DC conversion system | |
| US9041372B2 (en) | Wide output voltage range switching power converter | |
| US9780695B2 (en) | Control method of inverter circuit | |
| JP2007104872A (ja) | 電力変換器 | |
| JP6771156B2 (ja) | 電力変換装置 | |
| JP6012822B1 (ja) | 電力変換装置 | |
| US20120092911A1 (en) | Power conversion apparatus and method | |
| JPH04372572A (ja) | スイッチング回路及びそれを用いた変換装置、力率改善電源装置 | |
| US9825547B2 (en) | Unidirectional isolated multi-level DC-DC converter and method thereof | |
| US11601060B2 (en) | Switch-mode power supplies including three-level LLC circuits for low line and high line operation | |
| JP7306316B2 (ja) | スイッチング電源装置および電力供給システム | |
| JP6481464B2 (ja) | 電流共振型コンバータ | |
| US11146176B2 (en) | Switch-mode power supplies including three-level LLC circuits | |
| JP2006230075A (ja) | スイッチング電源回路 | |
| JP3574849B2 (ja) | Ｄｃ−ｄｃコンバータ装置 | |
| JP2018157643A (ja) | 多入力コンバータ及び双方向コンバータ | |
| JP2020202644A (ja) | コンバータ | |
| JP4433841B2 (ja) | スイッチング電源 | |
| JP6458235B2 (ja) | スイッチング電源装置 | |
| JP2008283847A (ja) | Ｄｃ／ｄｃ電力変換装置 | |
| JP5105819B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2007082332A (ja) | Ｄｃ−ｄｃコンバータ及びその制御方法 | |
| JP7275667B2 (ja) | スイッチング電源装置 | |
| JP7329972B2 (ja) | コンバータ及びコンバータの制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091221 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4433841 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |