JP2020202644A - コンバータ - Google Patents
コンバータ Download PDFInfo
- Publication number
- JP2020202644A JP2020202644A JP2019107525A JP2019107525A JP2020202644A JP 2020202644 A JP2020202644 A JP 2020202644A JP 2019107525 A JP2019107525 A JP 2019107525A JP 2019107525 A JP2019107525 A JP 2019107525A JP 2020202644 A JP2020202644 A JP 2020202644A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- switching elements
- output mode
- unit
- voltage output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims abstract description 93
- 230000001360 synchronised effect Effects 0.000 claims abstract description 17
- 239000003990 capacitor Substances 0.000 claims description 68
- 230000003071 parasitic effect Effects 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 33
- 230000010363 phase shift Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
従来のコンバータ900は、図11に示すように、1次巻線T1−1及び2次巻線T1−2を有するトランスT1、トランスT1の1次巻線T1−1側に接続され、スイッチング素子Q1、Q2でブリッジ回路が構成されている1次側スイッチ部SW1、及び、1次巻線T1−1と直列に接続されている共振コンデンサC1及び共振インダクタL1を有するコンバータ部910と、コンバータ部910のトランスT1の2次巻線T1−2側に接続され、4つのダイオードD1、D2、D3及びD4でブリッジ回路が構成された整流部930と、整流部930の後段に設けられ、スイッチング素子Q7、ダイオードD5及びインダクタL3で昇圧チョッパ回路を構成する追加のコンバータ部960とを備える。
1.実施形態1に係るコンバータ1の構成
図1は、実施形態1に係るコンバータ1の回路図を示す図である。
実施形態1に係るコンバータ1は、低電圧出力モードと、中電圧出力モードと、高電圧出力モードとを切り替えて実施することにより所望の出力電圧を出力する絶縁共振型のコンバータである。
実施形態1に係るコンバータ1は、図1に示すように、第1のコンバータ部10と、第2のコンバータ部20と、整流部30と、1次側制御部40と、2次側制御部50とを備える。
なお、実施形態1において、スイッチング素子Q1、Q2、Q3、Q4、Q5及びQ6は、MOSFETを用いるが、IGBT等その他適宜のスイッチング素子を用いてもよい。
次に、実施形態1に係るコンバータ1の動作について説明する。実施形態1に係るコンバータ1は、出力端子と接続される対象物によって低電圧出力モードと、中電圧出力モードと、高電圧出力モードとを切り替えて実施する(例えばバッテリが必要な電圧によって各出力モードを切り替えて実施する)。
まず、中電圧出力モード(同相モード)について説明する。
図2は、実施形態1における中電圧出力モード(同相モード)の波形図である。図2において、Q1、Q2、Q3、Q4、Q5、Q6はスイッチング素子Q1、Q2、Q3、Q4、Q5、Q6のゲート電圧波形を示し、VT1はトランスT1の2次巻線T1−2の電圧を示し、VT2はトランスT2の2次巻線T2−2の電圧を示し、VT1+VT2は2次巻線T1−2の電圧と2次巻線T2−2の電圧を足し合わせた電圧を示し、Voutは出力電圧を示す(以下、図4、6、7、10において同じ)。
また、時刻t1、t9はスイッチング素子Q2がオフになるタイミングを示し、時刻t2、t10はスイッチング素子Q1がオンになるタイミングを示し、時刻t5、t13はスイッチング素子Q1がオフになるタイミングを示し、時刻t6、t14はスイッチング素子Q2がオンになるタイミングを示す(以下、図4、6、7、10において同じ)。
図3は、実施形態1における中電圧出力モード(同相モード)を説明するために示す回路図である。図3(a)はスイッチング素子Q1、Q3がオン、Q2、Q4がオフのときの負荷電流及び励磁電流を説明するために示す回路図であり、図3(b)はスイッチング素子Q1、Q3がオフ、Q2、Q4がオンのときの負荷電流及び励磁電流を説明するために示す回路図である。
まず、図2に示すように、時刻t1においてスイッチング素子Q2、Q4がオフになり、時刻t2において、スイッチング素子Q1、Q3がオンになったとすると、図3(a)実線に示すように、1次側の第1のコンバータ部10においては、入力端子Vinからスイッチング素子Q1、共振インダクタL1、共振コンデンサC1、1次巻線T1−1を経由して入力端子の接地端子に戻る経路で負荷電流が流れる。これに対応して2次側においては、図3(a)の実線で示すような負荷電流が流れる。このとき、入力コンデンサC3からスイッチング素子Q1、共振インダクタL1、共振コンデンサC1、1次巻線T1−1を経由して入力コンデンサC3に戻る励磁電流が生じる(図3(a)一点鎖線参照。)。
また、第2のコンバータ部20においても同様に、入力端子Vinからスイッチング素子Q2、共振インダクタL2、共振コンデンサC2、1次巻線T2−1を経由して入力端子の接地側端子に戻る経路で負荷電流が流れる(図3(a)実線参照)。これに対応して2次側において、第1のコンバータ部の2次巻線T1−2とT2−2は同じ方向に、負荷電流が流れる(図3(a)実線参照。)。このとき、入力コンデンサC3からスイッチング素子Q3、共振インダクタL2、共振コンデンサC2、1次巻線T2−1を経由して入力コンデンサC3に戻る励磁電流が生じる(図3(a)一点鎖線参照。)。
やがて、LLC共振が終了すると励磁電流(図3(a)一点鎖線参照。)のみが残り、スイッチング素子Q1、Q3をオフにする(時刻t5)と、第1のコンバータ部10においては、共振コンデンサC1、1次巻線T1−1、スイッチング素子Q2の寄生ダイオード、共振インダクタL1を経由して共振コンデンサC1に戻る励磁電流が生じる(図3(b)一点鎖線参照。)。また、第2のコンバータ部20においても、共振コンデンサC2−1次巻線T2−1−スイッチング素子Q4の寄生ダイオード―共振インダクタL2を通って共振コンデンサC2に戻る励磁電流が生じる(図3(b)一点鎖線参照。)。
低電力出力モードは、第1のコンバータ部10と第2のコンバータ部20との間に位相差を設け、トランスの2次巻線側で逆電圧期間を設けることで、出力電圧を低く出力するモードである。まずは、説明を容易にするために第1のコンバータ部10と第2のコンバータ部20の位相差が90°である場合について説明する。
図5は、実施形態1における低電圧出力モード(位相シフトモード)において位相差が90°の場合を説明するために示す回路図である。図5(a)はスイッチング素子Q1、Q4がオン、Q2、Q3がオフのときの負荷電流及び励磁電流を説明するために示す回路図であり、図5(b)はスイッチング素子Q1、Q4がオフ、Q2、Q3がオンのときの負荷電流及び励磁電流を説明するために示す回路図である。
時刻t1において、スイッチング素子Q2がオフになり、時刻t2において、スイッチング素子Q1がオンすると、図5(a)実線に示すように、1次側の第1のコンバータ部10においては、入力端子Vinからスイッチング素子Q1、共振インダクタL1、共振コンデンサC1、1次巻線T1−1を経由して入力端子の接地端子に戻る経路で負荷電流が流れる。これに対応して2次側においては、図5(a)の実線で示すような負荷電流が流れる。このとき、入力コンデンサC3からスイッチング素子Q1、共振インダクタL1、共振コンデンサC1、1次巻線T1−1を経由して入力コンデンサC3に戻る励磁電流が生じる(図5(a)一点鎖線参照。)。
そして、時刻t3において、スイッチング素子Q4をオフにする。
次に、時刻t4において、スイッチング素子Q1、Q2をそのままに(Q1:オン、Q2:オフ)、スイッチング素子Q3をオンにすると(Q4はオフ)、上記した中電圧出力モードの(1−1)の場合と同様の動作を行う(図3(a)参照。)。そして、時刻t5において、スイッチング素子Q1をオフにする。
次に、時刻t6において、スイッチング素子Q2をオンすると、第1のコンバータ部10において、コンデンサC1−1次巻線T1−1―スイッチング素子Q2−共振インダクタL1−コンデンサC1の経路で負荷電流が流れる(図5(b)参照。)。これに伴い、第1のコンバータ部10の2次側において、2次巻線T1−2には、T2−2と逆向き(図5(b)の上側方向。破線矢印参照。)に向かって負荷電流が流れる。
従って、2次巻線T1−2と2次巻線T2−2とでは負荷電流が流れる向きが逆になるため、逆電圧区間を発生させて出力電圧を低くすることができる(図4のVoutのグラフ参照。)。そして、時刻t7において、スイッチング素子Q3をオフにする。
次に、時刻t8において、スイッチング素子Q4をオンにすると、上記した中電圧出力モードの(1−2)の場合と同様の動作を行う(図3(b)参照。)。
そして、時刻t9において、スイッチング素子Q2をオフにする。
図6は、実施形態1における低電圧出力モード(位相シフトモード)においてスイッチング素子Q1とQ3(Q2とQ4)とのオンオフタイミングの位相差が180°(逆位相)の場合の波形図である。
例えば、当該位相差が180°(逆位相)の場合には、逆電圧区間が発生する期間が長く続くため、出力電圧をかなり低くすることができる(図6参照。)。なお、出力電圧をトランスT1、T2の巻線比を変える等で調整することもできる。
高電圧出力モードは、所定期間のみ、整流部30が昇圧チョッパ動作を行い出力電圧を高くするモードである。
図7は、実施形態1における高電圧出力モード(昇圧モード)のときの波形図である。なお、図7において、Q’Idは、スイッチング素子Q1〜Q4のいずれかのドレイン電流を示し、時刻t3、t7、t11、t15はスイッチング素子Q5、Q6がオフになるタイミングを示し、時刻t4、t8、t12は、Q’Idが0になるタイミングを示す。なお、Q’Idの実線はスイッチング素子Q1,Q3のドレイン電流を示し、Q’Idの破線はスイッチング素子Q2,Q4のドレイン電流を示す。
図8は、実施形態1における高電圧出力モード(昇圧モード)を説明するために示す回路図である。図8(a)はスイッチング素子Q1、Q3がオン、Q2、Q4がオフ、Q5、Q6がオンのとき(時刻t2〜t3)の負荷電流及び励磁電流を説明するために示す回路図であり、図8(b)はスイッチング素子Q1、Q3がオン、Q2、Q4がオフ、Q5、Q6がオフのとき(時刻t3〜t4)の負荷電流及び励磁電流を説明するために示す回路図である。
図9は、実施形態1における高電圧出力モード(昇圧モード)を説明するために示す回路図である。図9(a)はスイッチング素子Q1、Q3がオフ、Q2、Q4がオン、Q5、Q6がオンのとき(時刻t6〜t7)の負荷電流及び励磁電流を説明するために示す回路図であり、図8(b)はスイッチング素子Q1、Q3がオフ、Q2、Q4がオン、Q5、Q6がオフのとき(時刻t7〜t8)の負荷電流及び励磁電流を説明するために示す回路図である。
図7に示すように、時刻t2において、スイッチング素子Q1、Q3がオンとなり、スイッチング素子Q2、Q4がオフになったとすると、1次側の第1のコンバータ部10においては、入力端子Vinからスイッチング素子Q1、共振インダクタL1、共振コンデンサC1、1次巻線T1−1を経由して入力端子の接地端子に戻る経路で負荷電流が流れる(図8(a)実線参照。)。これに対応して2次側においては、図8(a)の実線で示すような負荷電流が流れる。このとき、入力コンデンサC3からスイッチング素子Q1、共振インダクタL1、共振コンデンサC1、1次巻線T1−1を経由して入力コンデンサC3に戻る励磁電流が生じる(図8(a)一点鎖線参照。)。
また、第2のコンバータ部20においても同様に、入力端子Vinからスイッチング素子Q2、共振インダクタL2、共振コンデンサC2、1次巻線T2−1を経由して入力端子の接地側端子に戻る経路で負荷電流が流れる(図8(a)実線参照。)。これに対応して2次側においては、第1コンバータ部の2次巻線T1−2とT2−2は同じ方向に、負荷電流が流れる(図8(a)破線参照。)。このとき、入力コンデンサC3からスイッチング素子Q2、共振インダクタL2、共振コンデンサC2、1次巻線T2−1を経由して入力コンデンサC3に戻る励磁電流が生じる(図8(a)一点鎖線参照。)。
次に、時刻t3において、スイッチング素子Q5、Q6をオフにする(開放する)ことで、図8(b)の実線に示すような電流が流れる。
このように時刻t2〜t4においては、トランスT1、T2の2次巻線T1−2、T2−2を部分的に短絡させたのち、開放することにより、整流部30において昇圧チョッパ動作を行うこととなり、出力電圧Voutを昇圧させることができる。
そして、時刻t4において、スイッチング素子Q1、Q3の電流成分Q’Idが0になる。
次に、時刻t6において、スイッチング素子Q2、Q4をオンする。すると、今度は共振コンデンサC1−共振インダクタL1―スイッチング素子Q2−1次巻線T1−1−共振コンデンサC1に流れる負荷電流が流れる(図9(a)実線参照。)。また、第2のコンバータ部20においても、共振コンデンサC2−共振インダクタL2―スイッチング素子Q4−1次巻線T2−1−共振コンデンサC2に流れる負荷電流が流れる(図9(a)実線参照。)。
次に、時刻t7において、スイッチング素子Q5、Q6をオフにする(開放する)ことで図9(b)の実線に示すような電流が流れる。
このように時刻t6〜t8においては、整流部30において昇圧チョッパ動作を行うこととなり、出力電圧Voutを昇圧させることができる。
そして、時刻t8において、スイッチング素子Q2、Q4の電流成分Q’Idが0になる。
実施形態1に係るコンバータ1によれば、中電圧出力モードにおいて、1次側制御部40は、第1及び第2のコンバータ部10、20のスイッチング素子Q1とQ3、Q2とQ4のオンオフタイミングを同期させ、2次側制御部50は、整流部30のスイッチング素子Q5、Q6をオフにするため、一般的な電流共振型のコンバータと同様に、出力可能な電圧の範囲において周波数制御を行うことで所定の出力範囲内で所望の出力電圧を出力することができる。
図10は、実施形態2に係るコンバータにおける高電圧出力モード(昇圧モード)の波形図である。なお、図10において、Q’Idは、スイッチング素子のドレイン電流を示し、時刻t3、t11はスイッチング素子Q6がオフになるタイミングを示し、時刻t7、t15はスイッチング素子Q5がオフになるタイミングを示し、時刻t4、t8、t12はQ’Idが0になるタイミングを示す。
Claims (9)
- 低電圧出力モードと、中電圧出力モードと、高電圧出力モードとを切り替えて実施することにより所望の出力電圧を出力する絶縁共振型のコンバータであって、
1次巻線及び2次巻線を有するトランス、前記トランスの1次巻線側に接続され、1次側スイッチング素子でブリッジ回路が構成されている1次側スイッチ部、及び、前記1次巻線と直列に接続されている共振コンデンサをそれぞれ有し、並列に接続された2つのコンバータ部であって、それぞれの前記2次巻線が互いに直列に接続された第1及び第2のコンバータ部と、
前記第1及び第2のコンバータ部の各トランスの前記2次巻線側に接続され、ハイサイドに接続された2つのダイオードとローサイドに接続された2つの2次側スイッチング素子とでブリッジ回路が構成され、直列に接続された2つの前記2次巻線が、前記2つのダイオード、及び、前記2つの2次側スイッチング素子とそれぞれ並列に接続された整流部と、
前記中電圧出力モード及び前記高電圧出力モードにおいては、前記第1のコンバータ部の前記1次側スイッチング素子と、前記第2のコンバータ部の前記1次側スイッチング素子とのオンオフタイミングを同期させ、前記低電圧出力モードにおいては、前記第1のコンバータ部の前記1次側スイッチング素子の制御電圧の位相と、前記第2のコンバータ部の前記1次側スイッチング素子の制御電圧の位相との間に位相差が生じるように前記第1及び第2のコンバータ部の前記1次側スイッチング素子のオンオフタイミングを制御する1次側制御部と、
前記低電圧出力モード及び前記中電圧出力モードにおいては、前記整流部の前記2次側スイッチング素子をオフにし、前記高電圧出力モードにおいては、前記第1及び第2のコンバータ部の1次側スイッチング素子がオンするタイミングに同期して前記整流部の前記2つの2次側スイッチング素子のうちの少なくともいずれかを所定時間オンするように前記整流部の前記2つの2次側スイッチング素子を制御する2次側制御部とを備えることを特徴とするコンバータ。 - 前記低電圧出力モードにおいては、前記1次側制御部は、前記第1のコンバータ部の前記1次側スイッチング素子の制御電圧の位相と前記第2のコンバータ部の前記1次側スイッチング素子の制御電圧の位相との間の位相差を調整することにより前記出力電圧を制御することを特徴とする請求項1に記載のコンバータ。
- 前記高電圧出力モードにおいては、前記2次側制御部は、前記整流部の前記2つの2次側スイッチング素子のうちの少なくともいずれかをオンする時間を調整することにより前記出力電圧を制御することを特徴とする請求項1又は2に記載のコンバータ。
- 前記高電圧出力モードにおいて、前記2次側制御部は、前記整流部の前記2つの2次側スイッチング素子が同期して所定時間オンするように前記整流部の前記2つの2次側スイッチング素子を制御することを特徴とする請求項1〜3のいずれかに記載のコンバータ。
- 前記高電圧出力モードにおいて、前記2次側制御部は、前記第1及び第2のコンバータ部の前記1次側スイッチング素子がオンするタイミングに同期して前記整流部の前記2つの2次側スイッチング素子のうちの一方をオンさせ、所定時間オン状態にするとともに、前記第1及び第2のコンバータ部の前記1次側スイッチング素子に同期して前記整流部の前記2つの2次側スイッチング素子のうちの他方をオンし、これを交互に繰り返すように前記整流部の前記2つの2次側スイッチング素子を制御することを特徴とする請求項1〜3のいずれかに記載のコンバータ。
- 前記1次側スイッチ部においては、前記1次側スイッチング素子でハーフブリッジ回路が構成されていることを特徴とする請求項1〜5のいずれかに記載のコンバータ。
- 前記1次側スイッチ部においては、前記1次側スイッチング素子でフルブリッジ回路が構成されていることを特徴とする請求項1〜5のいずれかに記載のコンバータ。
- 前記第1及び第2のコンバータ部は、前記1次巻線と直列に接続されているインダクタをさらに有し、
前記第1及び第2のコンバータ部においては、前記インダクタ、前記共振コンデンサ及び前記1次巻線で共振回路を構成することを特徴とする請求項1〜7のいずれかに記載のコンバータ。 - 前記第1及び第2のコンバータ部においては、寄生インダクタ、前記共振コンデンサ及び前記1次巻線で共振回路を構成することを特徴とする請求項1〜7のいずれかに記載のコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019107525A JP7329971B2 (ja) | 2019-06-07 | 2019-06-07 | コンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019107525A JP7329971B2 (ja) | 2019-06-07 | 2019-06-07 | コンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020202644A true JP2020202644A (ja) | 2020-12-17 |
JP7329971B2 JP7329971B2 (ja) | 2023-08-21 |
Family
ID=73744073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019107525A Active JP7329971B2 (ja) | 2019-06-07 | 2019-06-07 | コンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7329971B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114337308A (zh) * | 2022-02-10 | 2022-04-12 | 常熟理工学院 | 双半桥谐振变换器拓扑结构及其最小电流路径控制系统 |
WO2022190925A1 (ja) * | 2021-03-11 | 2022-09-15 | 株式会社京三製作所 | 電力変換装置 |
WO2024048983A1 (ko) * | 2022-08-29 | 2024-03-07 | 삼성전자주식회사 | 복수의 컨버터를 구비한 전자 장치 및 그 제조 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004274864A (ja) * | 2003-03-07 | 2004-09-30 | Shindengen Electric Mfg Co Ltd | スイッチング電源装置 |
JP2008011665A (ja) * | 2006-06-30 | 2008-01-17 | Mitsubishi Heavy Ind Ltd | 電力変換装置 |
WO2010098486A1 (ja) * | 2009-02-27 | 2010-09-02 | 株式会社ウインズ | Dc-dcコンバータ |
JP2012222998A (ja) * | 2011-04-12 | 2012-11-12 | Tabuchi Electric Co Ltd | 電圧制御回路 |
JP2017051082A (ja) * | 2015-08-31 | 2017-03-09 | サンケン電気株式会社 | 双方向dc/dcコンバータ |
JP2017070083A (ja) * | 2015-09-30 | 2017-04-06 | サンケン電気株式会社 | 共振型双方向dc/dcコンバータ |
-
2019
- 2019-06-07 JP JP2019107525A patent/JP7329971B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004274864A (ja) * | 2003-03-07 | 2004-09-30 | Shindengen Electric Mfg Co Ltd | スイッチング電源装置 |
JP2008011665A (ja) * | 2006-06-30 | 2008-01-17 | Mitsubishi Heavy Ind Ltd | 電力変換装置 |
WO2010098486A1 (ja) * | 2009-02-27 | 2010-09-02 | 株式会社ウインズ | Dc-dcコンバータ |
JP2012222998A (ja) * | 2011-04-12 | 2012-11-12 | Tabuchi Electric Co Ltd | 電圧制御回路 |
JP2017051082A (ja) * | 2015-08-31 | 2017-03-09 | サンケン電気株式会社 | 双方向dc/dcコンバータ |
JP2017070083A (ja) * | 2015-09-30 | 2017-04-06 | サンケン電気株式会社 | 共振型双方向dc/dcコンバータ |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022190925A1 (ja) * | 2021-03-11 | 2022-09-15 | 株式会社京三製作所 | 電力変換装置 |
JP2022139136A (ja) * | 2021-03-11 | 2022-09-26 | 株式会社京三製作所 | 電力変換装置 |
JP7247247B2 (ja) | 2021-03-11 | 2023-03-28 | 株式会社京三製作所 | 電力変換装置 |
CN114337308A (zh) * | 2022-02-10 | 2022-04-12 | 常熟理工学院 | 双半桥谐振变换器拓扑结构及其最小电流路径控制系统 |
CN114337308B (zh) * | 2022-02-10 | 2023-12-22 | 常熟理工学院 | 双半桥谐振变换器拓扑结构及其最小电流路径控制系统 |
WO2024048983A1 (ko) * | 2022-08-29 | 2024-03-07 | 삼성전자주식회사 | 복수의 컨버터를 구비한 전자 장치 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP7329971B2 (ja) | 2023-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6942852B2 (ja) | 広出力電圧範囲用の絶縁型dc/dcコンバータ及びその制御方法 | |
US8891261B2 (en) | Three-phase three-level soft-switched PFC rectifiers | |
CN110289777B (zh) | 三相软切换pfc整流器 | |
US7405955B2 (en) | Switching power supply unit and voltage converting method | |
US20120044722A1 (en) | Isolated switching converter | |
JP7329971B2 (ja) | コンバータ | |
JP4672504B2 (ja) | スイッチング電源装置 | |
EP3748834B1 (en) | Power supply device | |
US11843316B2 (en) | Wide-voltage-range DC-DC converters | |
CN114696601A (zh) | 功率变换装置 | |
US8665610B2 (en) | Modified zero voltage transition (ZVT) full bridge converter and photovoltaic (PV) array using the same | |
JP3574849B2 (ja) | Dc−dcコンバータ装置 | |
TW202207592A (zh) | 控制切換模式電源中的反向電流以實現零電壓切換 | |
Li et al. | An efficiency-oriented two-stage structure employing partial power regulation | |
JP7329972B2 (ja) | コンバータ及びコンバータの制御方法 | |
US7157887B2 (en) | Direct amplitude modulation for switch mode power supplies | |
KR101341476B1 (ko) | 위상 조절이 가능한 인버터 및 컨버터 장치 | |
JP4415363B2 (ja) | スイッチング電源 | |
JP2009065741A (ja) | Dc−dcコンバータ | |
JP2005192367A (ja) | スイッチング電源装置 | |
JP2007068284A (ja) | 共振形コンバータ | |
JP7386737B2 (ja) | 整流回路及びこれを用いたスイッチング電源 | |
US11955889B2 (en) | Multiple-output buck voltage regulator device | |
Lin et al. | Interleaved DC-DC converters with partial ripple current cancellation | |
JPH11187657A (ja) | 共振型dc−dcコンバータ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7329971 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |