JP2008283847A - Dc/dc電力変換装置 - Google Patents
Dc/dc電力変換装置 Download PDFInfo
- Publication number
- JP2008283847A JP2008283847A JP2008017182A JP2008017182A JP2008283847A JP 2008283847 A JP2008283847 A JP 2008283847A JP 2008017182 A JP2008017182 A JP 2008017182A JP 2008017182 A JP2008017182 A JP 2008017182A JP 2008283847 A JP2008283847 A JP 2008283847A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuits
- voltage side
- voltage
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
【解決手段】2直列のMOSFETから成る3個のセル回路を並列接続して平滑コンデンサCs1の両端子間に接続して成る駆動用インバータ回路A1と、2直列のMOSFETを各平滑コンデンサCs2、Cs3、Cs4の両端子間に接続した3つの整流回路A2、A3、A4とを直列接続して、各セル回路と各整流回路A2、A3、A4との間にコンデンサとインダクタのLC直列体LC12〜LC14を等しい共振周期にて配設して、3つの列回路X、Y、Zを構成する。そして各列回路X、Y、Zを、駆動周期をLC直列体LC12〜LC14の共振周期と一致させると共に各列回路毎に位相を2π/3(rad)ずらして駆動する。
【選択図】図1
Description
以下、この発明の実施の形態1によるDC/DC電力変換装置について説明する。
図1はこの発明の実施の形態1によるDC/DC電力変換装置の回路構成を示すものである。
図1に示すように、DC/DC電力変換装置は、複数(この場合3個)のセル回路A1−X、A1−Y、A1−Zを並列接続した第1の回路としての回路A1、および複数(この場合3個)の第2の回路としての回路A2〜A4から成る複数段(この場合4段)の回路A1〜A4と、駆動用電源Vs1、Vs2、Vs3、Vs4と、入出力電圧を平滑化し、またエネルギ移行のための電圧源としても機能する平滑コンデンサCs1、Cs2、Cs3、Cs4と、制御回路130と、入出力電圧端子Vcom、VL、VHとを備える。そして、電圧端子VLとVcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する機能を有する。
これにより、セル回路A1−X、回路A2およびLC直列体LC12で構成される列回路Xと、セル回路A1−Y、回路A3およびLC直列体LC13で構成される列回路Yと、セル回路A1−Z、回路A4およびLC直列体LC14で構成される列回路Zとの3つの列回路X、Y、ZがDC/DC電力変換装置内に構成される。
なお、各MOSFETは、ソース、ドレイン間に寄生ダイオードが形成されているパワーMOSFETである。
平滑コンデンサCs1の両端子は、それぞれ電圧端子VLとVcomに接続され、電圧端子Vcomは接地されている。平滑コンデンサCs1のVL側電圧端子は、平滑コンデンサCs2の一方の端子に接続され、平滑コンデンサCs2の他方の端子は平滑コンデンサCs3の一方の端子に、平滑コンデンサCs3の他方の端子は平滑コンデンサCs4の一方の端子に、平滑コンデンサCs4の他方の端子は電圧端子VHに接続されている。
Mos1L−X、Mos1L−Y、Mos1L−Zのソース端子は電圧端子Vcomに、ドレイン端子はMos1H−X、Mos1H−Y、Mos1H−Zのソース端子に、Mos1H−X、Mos1H−Y、Mos1H−Zのドレイン端子は電圧端子VLに接続されている。Mos2Lのソース端子は平滑コンデンサCs2の低電圧側の端子に、Mos2Lのドレイン端子はMos2Hのソース端子に、Mos2Hのドレイン端子は平滑コンデンサCs2の高電圧側の端子に接続されている。Mos3Lのソース端子は平滑コンデンサCs3の低電圧側の端子に、Mos3Lのドレイン端子はMos3Hのソース端子に、Mos3Hのドレイン端子は平滑コンデンサCs3の高電圧側の端子に接続されている。Mos4Lのソース端子は平滑コンデンサCs4の低電圧側の端子に、Mos4Lのドレイン端子はMos4Hのソース端子に、Mos4Hのドレイン端子は平滑コンデンサCs4の高電圧側の端子に接続されている。
Mos1L−X、Mos1H−Xのゲート端子はゲート駆動回路111−Xの出力端子に接続され、ゲート駆動回路111−Xの入力端子には、Mos1L−Xのソース端子の電圧を基準としたそれぞれのゲート駆動信号が入力される。同様に、(Mos1L−Y、Mos1H−Y)、(Mos1L−Z、Mos1H−Z)、(Mos2L、Mos2H)〜(Mos4L、Mos4H)のゲート端子はゲート駆動回路111−Y、111−Z、112〜114の出力端子に接続され、ゲート駆動回路111−Y、111−Z、112〜114の入力端子には、Mos1L−Y、Mos1L−Z、Mos2L〜Mos4Lのソース端子の電圧を基準としたそれぞれのゲート駆動信号が入力される。なお、ゲート駆動回路111−X、111−Y、111−Z、112〜114は、一般的なブートストラップ方式の駆動回路であり、ハーフブリッジインバータ回路駆動用のドライバICや高電圧側のMOSFETを駆動するためのコンデンサ等で構成されている。
制御回路130からは、各列回路X、Y、Z毎にゲート信号(GateL−X、GateH−X)、(GateL−Y、GateH−Y)、(GateL−Z、GateH−Z)が出力される。この場合、制御回路130内のマイクロコンピュータ等の信号処理回路において、ゲート信号を生成している。そして、列回路Xのフォトカプラ121L−X、122Lには、ゲート信号GateL−Xが入力され、フォトカプラ121H−X、122Hには、ゲート信号GateH−Xが入力される。また列回路Yのフォトカプラ121L−Y、123Lには、ゲート信号GateL−Yが入力され、フォトカプラ121H−Y、123Hには、ゲート信号GateH−Yが入力される。列回路Zのフォトカプラ121L−Z、124Lには、ゲート信号GateL−Zが入力され、フォトカプラ121H−Z、124Hには、ゲート信号GateH−Zが入力される。
第1の回路である回路A1は、電圧端子VL−Vcom間に入力されるエネルギを、回路A1を構成する各セル回路A1−X、A1−Y、A1−Z内のMOSFETのオンオフ動作により高電圧側に送る駆動用インバータ回路として動作する。即ち、各セル回路A1−X、A1−Y、A1−Zが駆動用インバータ回路として用いられる。
列回路Xでは、セル回路A1−Xが、電圧端子VL−Vcom間に入力されるエネルギを、MOSFET(Mos1L−X、Mos1H−X)のオンオフ動作により高電圧側に送る駆動用インバータ回路として動作し、回路A2が、セル回路A1−Xで駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として動作する。列回路Yでは、セル回路A1−Yが、電圧端子VL−Vcom間に入力されるエネルギを、MOSFET(Mos1L−Y、Mos1H−Y)のオンオフ動作により高電圧側に送る駆動用インバータ回路として動作し、回路A3が、セル回路A1−Yで駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として動作する。列回路Zでは、セル回路A1−Zが、電圧端子VL−Vcom間に入力されるエネルギを、MOSFET(Mos1L−Z、Mos1H−Z)のオンオフ動作により高電圧側に送る駆動用インバータ回路として動作し、回路A4が、セル回路A1−Zで駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として動作する。
列回路Xのゲート信号(GateH−X、GateL−X)と、駆動用インバータ回路A1−Xおよび整流回路A2内の低圧側MOSFET(Mos1L−X、Mos2L)に流れる電流と高圧側MOSFET(Mos1H−X、Mos2H)に流れる電流とを図2に示す。駆動用インバータ回路A1−X内のMOSFETではドレインからソースに電流が流れ、整流回路A2内のMOSFETではソースからドレインに電流が流れる。MOSFETはゲート信号がハイ電圧でオンする。
図2に示すように、ゲート信号(GateL−X、GateH−X)は、LrとCrによるLC直列体LC12、LC13、LC14にて定まる共振周期Tを周期とし、デューティー約50%のオンオフ信号である。なお、列回路Y、Zのゲート信号(GateL−Y、GateH−Y)、(GateL−Z、GateH−Z)および各列回路Y、Z内のMOSFETを流れる電流も、図2と同様である。
上述したように、電圧端子VL−Vcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力するため、電圧端子VH−Vcom間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3、Cs4には平均的に(V2−V1)/3の電圧が充電されている。
低圧側MOSFETへのゲート信号GateL−Xによりセル回路A1−Xおよび回路A2の低圧側MOSFETであるMos1L−X、Mos2Lがオン状態となると、電圧差があるため、平滑コンデンサCs1に蓄えられた一部のエネルギが、
Cs1⇒Mos2L⇒Lr12⇒Cr12⇒Mos1L−X
の経路でコンデンサCr12に移行する。
次いで、高圧側MOSFETへのゲート信号GateH−Xによりセル回路A1−Xおよび回路A2の高圧側MOSFETであるMos1H−X、Mos2Hがオン状態となると、電圧差があるため、コンデンサCr12に充電されたエネルギが、
Cr12⇒Lr12⇒Mos2H⇒Cs2⇒Mos1H−X
の経路で平滑コンデンサCs2に移行する。
低圧側MOSFETへのゲート信号GateL−Yによりセル回路A1−Yおよび回路A3の低圧側MOSFETであるMos1L−Y、Mos3Lがオン状態となると、電圧差があるため、平滑コンデンサCs1、Cs2に蓄えられた一部のエネルギが、
Cs1⇒Cs2⇒Mos3L⇒Lr13⇒Cr13⇒Mos1L−Y
の経路でコンデンサCr13に移行する。
次いで、高圧側MOSFETへのゲート信号GateH−Yによりセル回路A1−Yおよび回路A3の高圧側MOSFETであるMos1H−Y、Mos3Hがオン状態となると、電圧差があるため、コンデンサCr13に充電されたエネルギが、
Cr13⇒Lr13⇒Mos3H⇒Cs3⇒Cs2⇒Mos1H−X
の経路で平滑コンデンサCs2、Cs3に移行する。
低圧側MOSFETへのゲート信号GateL−Zによりセル回路A1−Zおよび回路A4の低圧側MOSFETであるMos1L−Z、Mos4Lがオン状態となると、電圧差があるため、平滑コンデンサCs1、Cs2、Cs3に蓄えられた一部のエネルギが、
Cs1⇒Cs2⇒Cs3⇒Mos4L⇒Lr14⇒Cr14⇒Mos1L−Z
の経路でコンデンサCr14に移行する。
次いで、高圧側MOSFETへのゲート信号GateH−Zによりセル回路A1−Zおよび回路A4の高圧側MOSFETであるMos1H−Z、Mos4Hがオン状態となると、電圧差があるため、コンデンサCr14に充電されたエネルギが、
Cr14⇒Lr14⇒Mos4H⇒Cs4⇒Cs3⇒Cs2⇒Mos1H−Z
の経路で平滑コンデンサCs2、Cs3、Cs4に移行する。
またこの実施の形態では、整流回路A2〜A4にMOSFETを用いたため、後述するダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。
図3に、各列回路X、Y、Z内の高圧側MOSFETを駆動するゲート信号GateH−X、GateH−Y、GateH−Zを示す。図2を用いて示したように、このゲート信号GateH−X、GateH−Y、GateH−Zの反転信号が、低圧側MOSFETを駆動するGateL−X、GateL−Y、GateL−Zである。
図3に示すように、各列回路X、Y、Zを駆動する駆動信号は、周期をTとして一致させると共に、各列回路間で位相をT/3ずつずらして駆動している。
図4に示すように、位相をずらして駆動することにより、平滑コンデンサCs1、Cs2、Cs3のリプル電流が減少する。
平滑コンデンサの発熱が抑制され信頼性が向上する。また、電流低減により抵抗分による損失が低減し電力変換効率が向上する。また、平滑コンデンサに必要な容量を低下でき平滑コンデンサのサイズを小さくでき、装置構成の小型化を促進できる。
さらにまた、誘電損失は大きいがサイズが小さいセラミックコンデンサを平滑コンデンサに採用することが可能になり、平滑コンデンサのサイズをさらに小さくできる。
また、列回路の個数をmとすると、各列回路間で2π/m(rad)ずつ位相をずらして駆動するのが最も効果的であるが、位相差は、これに限らず、各列回路間で位相をずらすことにより、平滑コンデンサへの充放電電流を列回路間で融通し合えるため、リプル電流低減の効果がある。
上記実施の形態1では、電圧V1を、約4倍の電圧V2に昇圧する昇圧形のDC/DC電力変換装置について示したが、この実施の形態では、電圧V2から電圧V1に降圧する降圧形のDC/DC電力変換装置について示す。
この実施の形態によるDC/DC電力変換装置の回路構成は、図1で示す回路構成と同様であるが、この場合、各列回路X、Y、Z内の回路A2、A3、A4は駆動用インバータ回路として動作し、回路A1は、駆動用インバータ回路で駆動された電流を整流し、エネルギを低電圧側へ移行する整流回路として動作する。即ち、各セル回路A1−X、A1−Y、A1−Zが整流回路として用いられる。
列回路Xでは、回路A2が駆動用インバータ回路として動作し、セル回路A1−Xが整流回路として動作する。列回路Yでは、回路A3が駆動用インバータ回路として動作し、セル回路A1−Yが整流回路として動作する。列回路Zでは、回路A4が駆動用インバータ回路として動作し、セル回路A1−Zが整流回路として動作する。
列回路Xのゲート信号(GateH−X、GateL−X)と、駆動用インバータ回路A2および整流回路A1−X内の低圧側MOSFET(Mos2L、Mos1L−X)に流れる電流と高圧側MOSFET(Mos2H、Mos1H−X)に流れる電流とを図5に示す。駆動用インバータ回路A2内のMOSFETではドレインからソースに電流が流れ、整流回路A1−X内のMOSFETではソースからドレインに電流が流れる。MOSFETはゲート信号がハイ電圧でオンする。
図5に示すように、ゲート信号(GateL−X、GateH−X)は、LrとCrによるLC直列体LC12、LC13、LC14にて定まる共振周期Tを周期とし、デューティー約50%のオンオフ信号である。なお、列回路Y、Zのゲート信号(GateL−Y、GateH−Y)、(GateL−Z、GateH−Z)および各列回路Y、Z内のMOSFETを流れる電流も、図5と同様である。
電圧端子VH−Vcom間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力するため、電圧端子VL−Vcom間に負荷が接続され、電圧V2は4×V1よりも高い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3、Cs4には平均的に(V2−V1)/3の電圧が充電されている。
高圧側MOSFETへのゲート信号GateH−Xによりセル回路A1−Xおよび回路A2の高圧側MOSFETであるMos1H−X、Mos2Hがオン状態となると、電圧差があるため、コンデンサCs2に蓄えられた一部のエネルギが、
Cs2⇒Mos2H⇒Lr12⇒Cr12⇒Mos1H−X
の経路でコンデンサCr12に移行する。
次いで、低圧側MOSFETへのゲート信号GateL−Xによりセル回路A1−Xおよび回路A2の低圧側MOSFETであるMos1L−X、Mos2Lがオン状態となると、電圧差があるため、平滑コンデンサCr12に充電されたエネルギが、
Cr12⇒Lr12⇒Mos2L⇒Cs1⇒Mos1L−X
の経路で平滑コンデンサCs1に移行する。
高圧側MOSFETへのゲート信号GateH−Yによりセル回路A1−Yおよび回路A3の高圧側MOSFETであるMos1H−Y、Mos3Hがオン状態となると、電圧差があるため、平滑コンデンサCs2、Cs3に蓄えられた一部のエネルギが、
Cs2⇒Cs3⇒Mos3H⇒Lr13⇒Cr13⇒Mos1H−Y
の経路でコンデンサCr13に移行する。
次いで、低圧側MOSFETへのゲート信号GateL−Yによりセル回路A1−Yおよび回路A3の低圧側MOSFETであるMos1L−Y、Mos3Lがオン状態となると、電圧差があるため、コンデンサCr13に充電されたエネルギが、
Cr13⇒Lr13⇒Mos3H⇒Cs2⇒Cs1⇒Mos1L−Y
の経路で平滑コンデンサCs1、Cs2に移行する。
高圧側MOSFETへのゲート信号GateH−Zによりセル回路A1−Zおよび回路A4の高圧側MOSFETであるMos1H−Z、Mos4Hがオン状態となると、電圧差があるため、平滑コンデンサCs2、Cs3、Cs4に蓄えられた一部のエネルギが、
Cs2⇒Cs3⇒Cs4⇒Mos4H⇒Lr14⇒Cr14⇒Mos1H−Z
の経路でコンデンサCr14に移行する。
次いで、低圧側MOSFETへのゲート信号GateL−Zによりセル回路A1−Zおよび回路A4の低圧側MOSFETであるMos1L−Z、Mos4Lがオン状態となると、電圧差があるため、コンデンサCr14に充電されたエネルギが、
Cr14⇒Lr14⇒Mos4L⇒Cs3⇒Cs2⇒Cs1⇒Mos1L−Z
の経路で平滑コンデンサCs1、Cs2、Cs3に移行する。
またこの実施の形態では、整流回路A1内のセル回路A1−X、A1−Y、A1−ZにMOSFETを用いたため、後述するダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。
このように制御される昇降圧形のDC/DC電力変換装置では、上記実施の形態1、2と同様の効果が得られると共に、1つの装置で双方向のエネルギ移行を実現でき広く利用できる。
次に、この発明の実施の形態3によるDC/DC電力変換装置について説明する。
図6はこの発明の実施の形態3によるDC/DC電力変換装置の回路構成を示すものである。図に示すように、DC/DC電力変換装置は、2個のセル回路A1−X、A1−Yを並列接続した第1の回路としての回路A1、および3個の第2の回路としての回路A2〜A4から成る4段の回路A1〜A4と、駆動用電源Vs1、Vs2、Vs3、Vs4と、入出力電圧を平滑化し、またエネルギ移行のための電圧源としても機能する平滑コンデンサCs1、Cs2、Cs3、Cs4と、制御回路130と、入出力電圧端子Vcom、VL、VHとを備える。そして、電圧端子VLとVcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する機能を有する。
そして、各セル回路A1−X、A1−Yおよび回路A2、A3、A4内の2つのMOSFETの接続点を中間端子として、セル回路A1−Xと2つの回路A2、A4との中間端子間に、コンデンサCr12、Cr14およびインダクタLr12、Lr14の直列体で構成されエネルギ移行素子として機能するLC直列体LC12、LC14を接続する。また、セル回路A1−Yと回路A3との中間端子間に、コンデンサCr13およびインダクタLr13の直列体で構成されエネルギ移行素子として機能するLC直列体LC13を接続する。各段のインダクタLrとコンデンサCrのインダクタンス値と容量値から定まる共振周期の値は、それぞれ等しくなるように設定されている。
また、DC/DC電力変換装置は、各セル回路A1−X、A1−Yおよび回路A2、A3、A4内のMOSFETを駆動するための、ゲート駆動回路111−X、111−Y、112〜114およびフォトカプラ(121L−X、121H−X)、(121L−Y、121H−Y)、(122L、122H)〜(124L、124H)を備える。
なお、各MOSFETは、ソース、ドレイン間に寄生ダイオードが形成されているパワーMOSFETである。
第1の回路である回路A1は、電圧端子VL−Vcom間に入力されるエネルギを高電圧側に送る駆動用インバータ回路として動作する。即ち、各セル回路A1−X、A1−Yが駆動用インバータ回路として用いられる。
列回路Xでは、セル回路A1−Xが駆動用インバータ回路として動作し、回路A2、A4が整流回路として動作する。列回路Yでは、セル回路A1−Yが駆動用インバータ回路として動作し、回路A3が整流回路として動作する。
制御回路130から各列回路X、Y毎にゲート信号(GateL−X、GateH−X)、(GateL−Y、GateH−Y)が出力され、これらのゲート信号により各列回路X、Yが駆動される。
列回路X、Y毎のゲート信号(GateL−X、GateH−X)、(GateL−Y、GateH−Y)は上記実施の形態1と同様であり、各回路内のMOSFETに流れる電流とゲート信号との関係も上記実施の形態1の図2で示したものと同様である。
上述したように、電圧端子VL−Vcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力するため、電圧端子VH−Vcom間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3、Cs4には平均的に(V2−V1)/3の電圧が充電されている。
低圧側MOSFETへのゲート信号GateL−Xにより、セル回路A1−Xおよび回路A2、A4の低圧側MOSFETであるMos1L−X、Mos2L、Mos4Lがオン状態となると、電圧差があるため、平滑コンデンサCs1、Cs2、Cs3に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr12、Cr14に移行する。
Cs1⇒Mos2L⇒Lr12⇒Cr12⇒Mos1L−X
Cs1⇒Cs2⇒Cs3⇒Mos4L⇒Lr14⇒Cr14⇒Mos1L−X
次いで、高圧側MOSFETへのゲート信号GateH−Xにより、セル回路A1−Xおよび回路A2、A4の高圧側MOSFETであるMos1H−X、Mos2H、Mos4Hがオン状態となると、電圧差があるため、コンデンサCr12、Cr14に充電されたエネルギが、以下に示す経路で平滑コンデンサCs2、Cs3、Cs4に移行する。
Mos1H−X⇒Cr12⇒Lr12⇒Mos2H⇒Cs2
Mos1H−X⇒Cr14⇒Lr14⇒Mos4H⇒Cs4⇒Cs3⇒Cs2
低圧側MOSFETへのゲート信号GateL−Yにより、セル回路A1−Yおよび回路A3の低圧側MOSFETであるMos1L−Y、Mos3Lがオン状態となると、電圧差があるため、平滑コンデンサCs1、Cs2に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr13に移行する。
Cs1⇒Cs2⇒Mos3L⇒Lr13⇒Cr13⇒Mos1L−Y
次いで、高圧側MOSFETへのゲート信号GateH−Yにより、セル回路A1−Yおよび回路A3の高圧側MOSFETであるMos1H−Y、Mos3Hがオン状態となると、電圧差があるため、コンデンサCr13に充電されたエネルギが、以下に示す経路で平滑コンデンサCs2、Cs3に移行する。
Mos1H−Y⇒Cr13⇒Lr13⇒Mos3H⇒Cs3⇒Cs2
またこの実施の形態でも、整流回路A2〜A4にMOSFETを用いたため、ダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。
図7に、各列回路X、Y内の高圧側MOSFETを駆動するゲート信号GateH−X、GateH−Yを示す。図2を用いて示したように、このゲート信号GateH−X、GateH−Yの反転信号が、低圧側MOSFETを駆動するGateL−X、GateL−Yである。
図7に示すように、各列回路X、Yを駆動する駆動信号は、周期をT(LC直列体にて定まる共振周期)として一致させると共に、各列回路間で位相をT/2ずつずらして駆動している。
このような平滑コンデンサのリプル電流低減により、上記実施の形態1と同様に、信頼性の向上、電力変換効率の向上、および装置構成の小型化が図れる。
上記実施の形態3では、電圧V1を、約4倍の電圧V2に昇圧する昇圧形のDC/DC電力変換装置について示したが、この実施の形態では、電圧V2から電圧V1に降圧する降圧形のDC/DC電力変換装置について示す。
この実施の形態によるDC/DC電力変換装置の回路構成は、図6で示す回路構成と同様であるが、この場合、各列回路X、Y内の回路A2、A3、A4は駆動用インバータ回路として動作し、回路A1は、駆動用インバータ回路で駆動された電流を整流し、エネルギを低電圧側へ移行する整流回路として動作する。即ち、各セル回路A1−X、A1−Yが整流回路として用いられる。
列回路Xでは、回路A2、A4が駆動用インバータ回路として動作し、セル回路A1−Xが整流回路として動作する。列回路Yでは、回路A3が駆動用インバータ回路として動作し、セル回路A1−Yが整流回路として動作する。
列回路X、Y毎のゲート信号(GateL−X、GateH−X)、(GateL−Y、GateH−Y)は上記各実施の形態と同様であり、各回路内のMOSFETに流れる電流とゲート信号との関係も上記実施の形態2の図5で示したものと同様である。
電圧端子VH−Vcom間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力するため、電圧端子VL−Vcom間に負荷が接続され、電圧V2は4×V1よりも高い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3、Cs4には平均的に(V2−V1)/3の電圧が充電されている。
高圧側MOSFETへのゲート信号GateH−Xにより、回路A2、A4およびセル回路A1−Xの高圧側MOSFETであるMos2H、Mos4H、Mos1H−Xがオン状態となると、電圧差があるため、平滑コンデンサCs2、Cs3、Cs4に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr12、Cr14に移行する。
Cs2⇒Cs3⇒Cs4⇒Mos4H⇒Lr14⇒Cr14⇒Mos1H−X
Cs2⇒Mos2H⇒Lr12⇒Cr12⇒Mos1H−X
次いで、低圧側MOSFETへのゲート信号GateL−Xにより、回路A2、A4およびセル回路A1−Xの低圧側MOSFETであるMos2L、Mos4L、Mos1L−Xがオン状態となると、電圧差があるため、コンデンサCr12、Cr14に充電されたエネルギが、以下に示す経路で平滑コンデンサCs1、Cs2、Cs3に移行する。
Cr14⇒Lr14⇒Mos4L⇒Cs3⇒Cs2⇒Cs1⇒Mos1L−X
Cr12⇒Lr12⇒Mos2L⇒Cs1⇒Mos1L−X
高圧側MOSFETへのゲート信号GateH−Yにより、回路A3およびセル回路A1−Yの高圧側MOSFETであるMos3H、Mos1H−Yがオン状態となると、電圧差があるため、平滑コンデンサCs2、Cs3に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr13に移行する。
Cs2⇒Cs3⇒Mos3H⇒Lr13⇒Cr13⇒Mos1H−Y
次いで、低圧側MOSFETへのゲート信号GateL−Yにより、回路A3およびセル回路A1−Yの低圧側MOSFETであるMos3L、Mos1L−Yがオン状態となると、電圧差があるため、コンデンサCr13に充電されたエネルギが、以下に示す経路で平滑コンデンサCs1、Cs2に移行する。
Cr13⇒Lr13⇒Mos3L⇒Cs2⇒Cs1⇒Mos1L−Y
またこの実施の形態でも、整流回路A1内のセル回路A1−X、A1−YにMOSFETを用いたため、ダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。
このように制御される昇降圧形のDC/DC電力変換装置では、上記実施の形態3、4と同様の効果が得られると共に、1つの装置で双方向のエネルギ移行を実現でき広く利用できる。
次に、この発明の実施の形態5によるDC/DC電力変換装置について説明する。
図9はこの発明の実施の形態5によるDC/DC電力変換装置の回路構成を示すものである。図に示すように、DC/DC電力変換装置は、3個のセル回路A1−X、A1−Y、A1−Zを並列接続した第1の回路としての回路A1、および3個の第2の回路としての回路A2〜A4から成る4段の回路A1〜A4と、駆動用電源Vs1と、入出力電圧を平滑化し、またエネルギ移行のための電圧源としても機能する平滑コンデンサCs1、Cs2、Cs3、Cs4と、制御回路130と、入出力電圧端子Vcom、VL、VHとを備える。そして、電圧端子VLとVcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する機能を有する。
これにより、セル回路A1−X、回路A2およびLC直列体LC12で構成される列回路Xと、セル回路A1−Y、回路A3およびLC直列体LC13で構成される列回路Yと、セル回路A1−Z、回路A4およびLC直列体LC14で構成される列回路Zとの3つの列回路X、Y、ZがDC/DC電力変換装置内に構成される。
なお、各MOSFETは、ソース、ドレイン間に寄生ダイオードが形成されているパワーMOSFETである。
上記実施の形態1と同様に、列回路Xでは、セル回路A1−Xが駆動用インバータ回路として動作し、回路A2が整流回路として動作する。列回路Yでは、セル回路A1−Yが駆動用インバータ回路として動作し、回路A3が整流回路として動作する。列回路Zでは、セル回路A1−Zが駆動用インバータ回路として動作し、回路A4が整流回路として動作する。
制御回路130から各列回路X、Y、Z毎にゲート信号(GateL−X、GateH−X)、(GateL−Y、GateH−Y)、(GateL−Z、GateH−Z)が出力され、これらのゲート信号により各列回路X、Y、Zが駆動される。
列回路X、Y、Z毎のゲート信号(GateL−X、GateH−X)、(GateL−Y、GateH−Y)、(GateL−Z、GateH−Z)は上記各実施の形態と同様であり、各回路内のMOSFETに流れる電流とゲート信号との関係も上記実施の形態1の図2で示したものと同様である。
上述したように、電圧端子VL−Vcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力するため、電圧端子VH−Vcom間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3、Cs4には平均的に(V2−V1)/3の電圧が充電されている。
低圧側MOSFETへのゲート信号GateL−Xによりセル回路A1−XのMos1L−Xがオン状態となると、電圧差があるため、平滑コンデンサCs1に蓄えられた一部のエネルギが、
Cs1⇒Di2L⇒Lr12⇒Cr12⇒Mos1L−X
の経路でコンデンサCr12に移行する。
次いで、高圧側MOSFETへのゲート信号GateH−Xによりセル回路A1−XのMos1H−Xがオン状態となると、電圧差があるため、コンデンサCr12に充電されたエネルギが、
Cr12⇒Lr12⇒Di2H⇒Cs2⇒Mos1H−X
の経路で平滑コンデンサCs2に移行する。
低圧側MOSFETへのゲート信号GateL−Yによりセル回路A1−YのMos1L−Yがオン状態となると、電圧差があるため、平滑コンデンサCs1、Cs2に蓄えられた一部のエネルギが、
Cs1⇒Cs2⇒Di3L⇒Lr13⇒Cr13⇒Mos1L−Y
の経路でコンデンサCr13に移行する。
次いで、高圧側MOSFETへのゲート信号GateH−Yによりセル回路A1−YのMos1H−Yがオン状態となると、電圧差があるため、コンデンサCr13に充電されたエネルギが、
Cr13⇒Lr13⇒Di3H⇒Cs3⇒Cs2⇒Mos1H−Y
の経路で平滑コンデンサCs2、Cs3に移行する。
低圧側MOSFETへのゲート信号GateL−Zによりセル回路A1−ZのMos1L−Zがオン状態となると、電圧差があるため、平滑コンデンサCs1、Cs2、Cs3に蓄えられた一部のエネルギが、
Cs1⇒Cs2⇒Cs3⇒Di4L⇒Lr14⇒Cr14⇒Mos1L−Z
の経路でコンデンサCr14に移行する。
次いで、高圧側MOSFETへのゲート信号GateH−Zによりセル回路A1−ZのMos1H−Zがオン状態となると、電圧差があるため、コンデンサCr14に充電されたエネルギが、
Cr14⇒Lr14⇒Di4H⇒Cs4⇒Cs3⇒Cs2⇒Mos1H−Z
の経路で平滑コンデンサCs2、Cs3、Cs4に移行する。
また、この実施の形態では、整流回路A2〜A4にダイオードを用いたため、MOSFETを用いたものに比して導通損失が増大するが、駆動用の電源や回路が不要になる。
また、列回路の個数をmとすると、各列回路間で2π/m(rad)ずつ位相をずらして駆動するのが最も効果的であるが、位相差は、これに限らず、各列回路間で位相をずらすことにより、平滑コンデンサへの充放電電流を列回路間で融通し合えるため、リプル電流低減の効果がある。
次に、この発明の実施の形態5によるDC/DC電力変換装置について説明する。
図10はこの発明の実施の形態5によるDC/DC電力変換装置の回路構成を示すものである。図に示すように、DC/DC電力変換装置は、3個のセル回路A1−X、A1−Y、A1−Zを並列接続した第1の回路としての回路A1、および3個の第2の回路としての回路A2〜A4から成る4段の回路A1〜A4と、駆動用電源Vs2、Vs3、Vs4と、入出力電圧を平滑化し、またエネルギ移行のための電圧源としても機能する平滑コンデンサCs1、Cs2、Cs3、Cs4と、制御回路130と、入出力電圧端子Vcom、VL、VHとを備える。そして、電圧端子VH−Vcom間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力する機能を有する。
これにより、セル回路A1−X、回路A2およびLC直列体LC12で構成される列回路Xと、セル回路A1−Y、回路A3およびLC直列体LC13で構成される列回路Yと、セル回路A1−Z、回路A4およびLC直列体LC14で構成される列回路Zとの3つの列回路X、Y、ZがDC/DC電力変換装置内に構成される。
なお、各MOSFETは、ソース、ドレイン間に寄生ダイオードが形成されているパワーMOSFETである。
上記実施の形態2と同様に、列回路Xでは、回路A2が駆動用インバータ回路として動作し、セル回路A1−Xが整流回路として動作する。列回路Yでは、回路A3が駆動用インバータ回路として動作し、セル回路A1−Yが整流回路として動作する。列回路Zでは、回路A4が駆動用インバータ回路として動作し、セル回路A1−Zが整流回路として動作する。
制御回路130から各列回路X、Y、Z毎にゲート信号(GateL−X、GateH−X)、(GateL−Y、GateH−Y)、(GateL−Z、GateH−Z)が出力され、これらゲート信号により各列回路X、Y、Zが駆動される。
列回路X、Y、Z毎のゲート信号(GateL−X、GateH−X)、(GateL−Y、GateH−Y)、(GateL−Z、GateH−Z)は上記各実施の形態と同様であり、各回路内のMOSFETに流れる電流とゲート信号との関係も上記実施の形態2の図5で示したものと同様である。
電圧端子VH−Vcom間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力するため、電圧端子VL−Vcom間に負荷が接続され、電圧V2は4×V1よりも高い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3、Cs4には平均的に(V2−V1)/3の電圧が充電されている。
高圧側MOSFETへのゲート信号GateH−Xにより回路A2のMos2Hがオン状態となると、電圧差があるため、コンデンサCs2に蓄えられた一部のエネルギが、
Cs2⇒Mos2H⇒Lr12⇒Cr12⇒Di1H−X
の経路でコンデンサCr12に移行する。
次いで、低圧側MOSFETへのゲート信号GateL−Xにより回路A2のMos2Lがオン状態となると、電圧差があるため、平滑コンデンサCr12に充電されたエネルギが、
Cr12⇒Lr12⇒Mos2L⇒Cs1⇒Di1L−X
の経路で平滑コンデンサCs1に移行する。
高圧側MOSFETへのゲート信号GateH−Yにより回路A3のMos3Hがオン状態となると、電圧差があるため、平滑コンデンサCs2、Cs3に蓄えられた一部のエネルギが、
Cs2⇒Cs3⇒Mos3H⇒Lr13⇒Cr13⇒Di1H−Y
の経路でコンデンサCr13に移行する。
次いで、低圧側MOSFETへのゲート信号GateL−Yにより回路A3のMos3Lがオン状態となると、電圧差があるため、コンデンサCr13に充電されたエネルギが、
Cr13⇒Lr13⇒Mos3H⇒Cs2⇒Cs1⇒Di1L−Y
の経路で平滑コンデンサCs1、Cs2に移行する。
高圧側MOSFETへのゲート信号GateH−Zにより回路A4のMos4Hがオン状態となると、電圧差があるため、平滑コンデンサCs2、Cs3、Cs4に蓄えられた一部のエネルギが、
Cs2⇒Cs3⇒Cs4⇒Mos4H⇒Lr14⇒Cr14⇒Di1H−Z
の経路でコンデンサCr14に移行する。
次いで、低圧側MOSFETへのゲート信号GateL−Zにより回路A4のMos4Lがオン状態となると、電圧差があるため、コンデンサCr14に充電されたエネルギが、
Cr14⇒Lr14⇒Mos4L⇒Cs3⇒Cs2⇒Cs1⇒Di1L−Z
の経路で平滑コンデンサCs1、Cs2、Cs3に移行する。
また、この実施の形態では、整流回路A1内のセル回路A1−X、A1−Y、A1−Zににダイオードを用いたため、MOSFETを用いたものに比して導通損失が増大するが、駆動用の電源や回路が不要になる。
また、列回路の個数をmとすると、各列回路間で2π/m(rad)ずつ位相をずらして駆動するのが最も効果的であるが、位相差は、これに限らず、各列回路間で位相をずらすことにより、平滑コンデンサへの充放電電流を列回路間で融通し合えるため、リプル電流低減の効果がある。
次に、この発明の実施の形態7によるDC/DC電力変換装置について説明する。
図11はこの発明の実施の形態7によるDC/DC電力変換装置の回路構成を示すものである。図に示すように、DC/DC電力変換装置は、2個のセル回路B2−X、B2−Yを並列接続した第1の回路としての回路B2、および3個の第2の回路としての回路B1、B3、B4から成る4段の回路B1〜B4と、駆動用電源Vs1、Vs2、Vs3、Vs4と、入出力電圧を平滑化し、またエネルギ移行のための電圧源としても機能する平滑コンデンサCs1、Cs2、Cs3、Cs4と、制御回路130と、入出力電圧端子Vcom、VLl、VLh、VHとを備える。そして、電圧端子VLhとVLl間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する機能を有する。
そして、各セル回路B2−X、B2−Yおよび第2の回路B1、B3、B4内の2つのMOSFETの接続点を中間端子として、セル回路B2−Xと2つの回路B1、B3との中間端子間に、エネルギ移行用のコンデンサCr21、Cr23およびインダクタLr21、Lr23の直列体で構成されエネルギ移行素子として機能するLC直列体LC21、LC23を接続する。また、セル回路B2−Yと回路B4との中間端子間に、エネルギ移行用のコンデンサCr24およびインダクタLr24の直列体で構成されエネルギ移行素子として機能するLC直列体LC24を接続する。各段のインダクタLrとコンデンサCrのインダクタンス値と容量値から定まる共振周期の値は、それぞれ等しくなるように設定されている。
また、DC/DC電力変換装置は、各セル回路B2−X、B2−Yおよび回路B1、B3、B4内のMOSFETを駆動するための、ゲート駆動回路112−X、112−Y、111、113、114およびフォトカプラ(122L−X、122H−X)、(122L−Y、122H−Y)、(121L、121H)、(123L、123H)、(124L、124H)を備える。
なお、各MOSFETは、ソース、ドレイン間に寄生ダイオードが形成されているパワーMOSFETである。
この実施の形態では、2個のセル回路B2−X、B2−Yで構成される第1の回路B2は、他の回路に挟まれた中間に位置する回路であり、このような中間に位置する第1の回路の平滑コンデンサCs2の正負端子に電圧端子VLh、VLlを接続して電圧V1が入力される。
第1の回路である回路B2は、電圧端子VLh−VLl間に入力されるエネルギを、回路B2を構成する各セル回路B2−X、B2−Y内のMOSFETのオンオフ動作により高電圧側に送る駆動用インバータ回路として動作する。即ち、各セル回路B2−X、B2−Yが駆動用インバータ回路として用いられる。
列回路Xでは、セル回路B2−Xが駆動用インバータ回路として動作し、回路B3、B4が整流回路として動作する。列回路Yでは、セル回路B2−Yが駆動用インバータ回路として動作し、回路B3が整流回路として動作する。
制御回路130から各列回路X、Y毎にゲート信号(GateL−X、GateH−X)、(GateL−Y、GateH−Y)が出力され、これらのゲート信号により各列回路X、Yが駆動される。
列回路X、Y毎のゲート信号(GateL−X、GateH−X)、(GateL−Y、GateH−Y)は上記各実施の形態と同様であり、各回路内のMOSFETに流れる電流とゲート信号との関係も上記実施の形態1の図2で示したものと同様である。
上述したように、電圧端子VLh−VLl間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力するため、電圧端子VH−Vcom間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs2には電圧V1の電圧が充電されており、平滑コンデンサCs1、Cs3、Cs4には平均的に(V2−V1)/3の電圧が充電されている。
低圧側MOSFETへのゲート信号GateL−Xにより、セル回路B2−Xおよび回路B1、B3の低圧側MOSFETであるMos2L−X、Mos1L、Mos3Lがオン状態となると、電圧差があるため、コンデンサCr21に充電されたエネルギが平滑コンデンサCs1に、平滑コンデンサCs2に蓄えられた一部のエネルギがコンデンサCr23に、以下に示す経路で移行する。
Mos1L⇒Cr21⇒Lr21⇒Mos2L−X⇒Cs1
Cs2⇒Mos3L⇒Lr23⇒Cr23⇒Mos2L−X
次いで、高圧側MOSFETへのゲート信号GateH−Xにより、セル回路B2−Xおよび回路B1、B3の高圧側MOSFETであるMos1H−X、Mos1H、Mos3Hがオン状態となると、電圧差があるため、平滑コンデンサCs2に蓄えられていた一部のエネルギがコンデンサCr21に、コンデンサCr23に充電されたエネルギが平滑コンデンサCs3に、以下に示す経路で移行する。
Cs2⇒Mos2H−X⇒Lr21⇒Cr21⇒Mos1H
Cs2⇒Mos2H−X⇒Cr23⇒Lr23⇒Mos3H⇒Cs3
低圧側MOSFETへのゲート信号GateL−Yにより、セル回路B2−Yおよび回路B4の低圧側MOSFETであるMos2L−Y、Mos4Lがオン状態となると、電圧差があるため、平滑コンデンサCs2、Cs3に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr24に移行する。
Cs2⇒Cs3⇒Mos4L⇒Lr24⇒Cr24⇒Mos2L−Y
次いで、高圧側MOSFETへのゲート信号GateH−Yにより、セル回路B2−Yおよび回路B4の高圧側MOSFETであるMos2H−Y、Mos4Hがオン状態となると、電圧差があるため、コンデンサCr24に充電されたエネルギが、以下に示す経路で平滑コンデンサCs3、Cs4に移行する。
Mos2H−Y⇒Cr24⇒Lr24⇒Mos4H⇒Cs4⇒Cs3
また、この実施の形態では、整流回路B1、B3、B4にMOSFETを用いたため、ダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。
これにより、平滑コンデンサCs1、Cs2、Cs3、Cs4の充放電タイミングがずれ、この場合、平滑コンデンサCs3に流れる電流が1周期内で分散して発生すると共に、充放電電流を列回路間で融通し合うため、平滑コンデンサCs3に流れる交流電流(リプル電流)が大きく低減する。平滑コンデンサCs1、Cs2、Cs4については、位相をずらさずに駆動した場合とリプル電流は同程度である。
また、このような平滑コンデンサのリプル電流低減により、信頼性の向上、電力変換効率の向上、および装置構成の小型化が図れる。
なお、位相差は、これに限らず、各列回路間で位相をずらすことにより、平滑コンデンサへの充放電電流を列回路間で融通し合えるため、リプル電流低減の効果がある。
次に、この発明の実施の形態8によるDC/DC電力変換装置について説明する。
図12はこの発明の実施の形態8によるDC/DC電力変換装置の回路構成を示すものである。図に示すように、DC/DC電力変換装置は、2個のセル回路A1−X、A1−Yを並列接続した第1の回路としての回路A1、および3個の第2の回路としての回路A2〜A4から成る4段の回路A1〜A4と、駆動用電源Vs1、Vs2、Vs3、Vs4と、入出力電圧を平滑化し、またエネルギ移行のための電圧源としても機能する平滑コンデンサCs1、Cs2、Cs3、Cs4と、制御回路130と、入出力電圧端子Vcom、VL、VHとを備える。そして、電圧端子VLとVcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する機能を有する。
そして、各セル回路A1−X、A1−Yおよび回路A2、A3、A4内の2つのMOSFETの接続点を中間端子として、セル回路A1−Yと回路A4との中間端子間に、コンデンサCr14およびインダクタLr14の直列体で構成されエネルギ移行素子として機能するLC直列体LC14を接続する。また、セル回路A1−X、回路A2、回路A3の順に並んで直列接続される3つの回路の各隣接回路間となる中間端子間に、コンデンサCr12、Cr23およびインダクタLr12、Lr23の直列体で構成されエネルギ移行素子として機能するLC直列体LC12、LC23を接続する。各段のインダクタLrとコンデンサCrのインダクタンス値と容量値から定まる共振周期の値は、それぞれ等しくなるように設定されている。
また、DC/DC電力変換装置は、各セル回路A1−X、A1−Yおよび回路A2、A3、A4内のMOSFETを駆動するための、ゲート駆動回路111−X、111−Y、112〜114およびフォトカプラ(121L−X、121H−X)、(121L−Y、121H−Y)、(122L、122H)〜(124L、124H)を備える。
第1の回路である回路A1は、電圧端子VL−Vcom間に入力されるエネルギを高電圧側に送る駆動用インバータ回路として動作する。即ち、各セル回路A1−X、A1−Yが駆動用インバータ回路として用いられる。
列回路Xでは、セル回路A1−Xが駆動用インバータ回路として動作し、回路A2、A3が整流回路として動作する。列回路Yでは、セル回路A1−Yが駆動用インバータ回路として動作し、回路A4が整流回路として動作する。
制御回路130から各列回路X、Y毎にゲート信号(GateL−X、GateH−X)、(GateL−Y、GateH−Y)が出力され、これらのゲート信号により各列回路X、Yが駆動される。
列回路X、Y毎のゲート信号(GateL−X、GateH−X)、(GateL−Y、GateH−Y)は上記各実施の形態と同様であり、各回路内のMOSFETに流れる電流とゲート信号との関係も上記実施の形態1の図2で示したものと同様である。
上述したように、電圧端子VL−Vcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力するため、電圧端子VH−Vcom間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3、Cs4には平均的に(V2−V1)/3の電圧が充電されている。
低圧側MOSFETへのゲート信号GateL−Xにより、セル回路A1−Xおよび回路A2、A3の低圧側MOSFETであるMos1L−X、Mos2L、Mos3Lがオン状態となると、電圧差があるため、平滑コンデンサCs1、Cs2に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr12、Cr23に移行する。
Cs1⇒Mos2L⇒Lr12⇒Cr12⇒Mos1L−X
Cs1⇒Cs2⇒Mos3L⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Mos1L−X
次いで、高圧側MOSFETへのゲート信号GateH−Xにより、セル回路A1−Xおよび回路A2、A3の高圧側MOSFETであるMos1H−X、Mos2H、Mos3Hがオン状態となると、電圧差があるため、コンデンサCr12、Cr23に充電されたエネルギが、以下に示す経路で平滑コンデンサCs2、Cs3に移行する。
Mos1H−X⇒Cr12⇒Lr12⇒Mos2H⇒Cs2
Mos1H−X⇒Cr12⇒Lr12⇒Cr23⇒Lr23⇒Mos3H⇒Cs3⇒Cs2
低圧側MOSFETへのゲート信号GateL−Yにより、セル回路A1−Yおよび回路A4の低圧側MOSFETであるMos1L−Y、Mos4Lがオン状態となると、電圧差があるため、平滑コンデンサCs1、Cs2、Cs3に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr14に移行する。
Cs1⇒Cs2⇒Cs3⇒Mos4L⇒Lr14⇒Cr14⇒Mos1L−Y
次いで、高圧側MOSFETへのゲート信号GateH−Yにより、セル回路A1−Yおよび回路A4の高圧側MOSFETであるMos1H−Y、Mos4Hがオン状態となると、電圧差があるため、コンデンサCr14に充電されたエネルギが、以下に示す経路で平滑コンデンサCs2、Cs3、Cs4に移行する。
Mos1H−Y⇒Cr14⇒Lr14⇒Mos4H⇒Cs4⇒Cs3⇒Cs2
また、この実施の形態では、整流回路A2、A3、A4にMOSFETを用いたため、ダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。
これにより、平滑コンデンサCs1、Cs2、Cs3、Cs4の充放電タイミングがずれ、平滑コンデンサCs1、Cs2、Cs3に流れる電流が1周期内で分散して発生すると共に、充放電電流を列回路間で融通し合うため、平滑コンデンサCs1、Cs2、Cs3に流れる交流電流(リプル電流)が低減する。また、このような平滑コンデンサのリプル電流低減により、信頼性の向上、電力変換効率の向上、および装置構成の小型化が図れる。
なお、位相差は、これに限らず、各列回路間で位相をずらすことにより、平滑コンデンサへの充放電電流を列回路間で融通し合えるため、リプル電流低減の効果がある。
次に、この発明の実施の形態9によるDC/DC電力変換装置について説明する。
図13はこの発明の実施の形態9によるDC/DC電力変換装置の回路構成を示すもので、図6に示した実施の形態3によるDC/DC電力変換装置において、平滑コンデンサの配置を変更したものである。その他の構成は図6に示すものと同じであり、電圧端子VLとVcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する機能を有するのも同じである。実施の形態3と異なる点は、平滑コンデンサCs4が無く、電圧端子VHとVcomの間、即ち、回路A4の高圧側端子と回路A1の低圧側端子との間に高圧側平滑コンデンサとしての平滑コンデンサCs40を配置したことである。
上記実施の形態3と同様に、第1の回路である回路A1は、電圧端子VL−Vcom間に入力されるエネルギを高電圧側に送る駆動用インバータ回路として動作する。即ち、各セル回路A1−X、A1−Yが駆動用インバータ回路として用いられる。列回路Xでは、セル回路A1−Xが駆動用インバータ回路として動作し、回路A2、A4が整流回路として動作する。列回路Yでは、セル回路A1−Yが駆動用インバータ回路として動作し、回路A3が整流回路として動作する。
上記実施の形態3と同様に、制御回路130から各列回路X、Y毎にゲート信号(GateL−X、GateH−X)、(GateL−Y、GateH−Y)が出力され、これらのゲート信号により各列回路X、Yが駆動される。
上述したように、電圧端子VL−Vcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力するため、電圧端子VH−Vcom間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3には平均的に(V2−V1)/3の電圧が充電されている。平滑コンデンサCs40には、電圧V2の電圧が充電されている。
低圧側MOSFETへのゲート信号GateL−Xにより、セル回路A1−Xおよび回路A2、A4の低圧側MOSFETであるMos1L−X、Mos2L、Mos4Lがオン状態となると、電圧差があるため、平滑コンデンサCs1、Cs2、Cs3に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr12、Cr14に移行する。
Cs1⇒Mos2L⇒Lr12⇒Cr12⇒Mos1L−X
Cs1⇒Cs2⇒Cs3⇒Mos4L⇒Lr14⇒Cr14⇒Mos1L−X
次いで、高圧側MOSFETへのゲート信号GateH−Xにより、セル回路A1−Xおよび回路A2、A4の高圧側MOSFETであるMos1H−X、Mos2H、Mos4Hがオン状態となると、電圧差があるため、コンデンサCr12、Cr14に充電されたエネルギが、以下に示す経路で平滑コンデンサCs2、Cs40に移行する。
Mos1H−X⇒Cr12⇒Lr12⇒Mos2H⇒Cs2
Cs1⇒Mos1H−X⇒Cr14⇒Lr14⇒Mos4H⇒Cs40
低圧側MOSFETへのゲート信号GateL−Yにより、セル回路A1−Yおよび回路A3の低圧側MOSFETであるMos1L−Y、Mos3Lがオン状態となると、電圧差があるため、平滑コンデンサCs1、Cs2に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr13に移行する。
Cs1⇒Cs2⇒Mos3L⇒Lr13⇒Cr13⇒Mos1L−Y
次いで、高圧側MOSFETへのゲート信号GateH−Yにより、セル回路A1−Yおよび回路A3の高圧側MOSFETであるMos1H−Y、Mos3Hがオン状態となると、電圧差があるため、コンデンサCr13に充電されたエネルギが、以下に示す経路で平滑コンデンサCs2、Cs3に移行する。
Mos1H−Y⇒Cr13⇒Lr13⇒Mos3H⇒Cs3⇒Cs2
またこの実施の形態でも、整流回路A2〜A4にMOSFETを用いたため、ダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。
各列回路X、Y内のMOSFETを駆動するゲート信号GateH−X、GateH−Y、GateL−X、GateL−Yは、図7で示した実施の形態3と同じである。図7で示したように、各列回路X、Yを駆動する駆動信号は、周期をT(LC直列体にて定まる共振周期)として一致させると共に、各列回路間で位相をT/2ずつずらして駆動している。
このような平滑コンデンサのリプル電流低減により、信頼性の向上、電力変換効率の向上、および装置構成の小型化がさらに図れる。
次に、この発明の実施の形態10によるDC/DC電力変換装置について説明する。
図15はこの発明の実施の形態10によるDC/DC電力変換装置の回路構成を示すもので、図6に示した実施の形態3によるDC/DC電力変換装置において、平滑コンデンサの配置を、上記実施の形態9とは別の手法で変更したものである。その他の構成は図6に示すものと同じであり、電圧端子VLとVcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する機能を有するのも同じである。実施の形態3と異なる点は、平滑コンデンサCs4が無く、電圧端子VHとVLの間、即ち、回路A4の高圧側端子と回路A1の高圧側端子(回路A2の低圧側端子)との間に高圧側平滑コンデンサとしての平滑コンデンサCs41を配置したことである。
上記実施の形態3、9と同様に、第1の回路である回路A1は、電圧端子VL−Vcom間に入力されるエネルギを高電圧側に送る駆動用インバータ回路として動作する。即ち、各セル回路A1−X、A1−Yが駆動用インバータ回路として用いられる。列回路Xでは、セル回路A1−Xが駆動用インバータ回路として動作し、回路A2、A4が整流回路として動作する。列回路Yでは、セル回路A1−Yが駆動用インバータ回路として動作し、回路A3が整流回路として動作する。
実施の形態3、9と同様に、制御回路130から各列回路X、Y毎にゲート信号(GateL−X、GateH−X)、(GateL−Y、GateH−Y)が出力され、これらのゲート信号により各列回路X、Yが駆動される。
上述したように、電圧端子VL−Vcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力するため、電圧端子VH−Vcom間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3には平均的に(V2−V1)/3の電圧が充電され、平滑コンデンサCs41にはV2−V1の電圧が充電されている。
低圧側MOSFETへのゲート信号GateL−Xにより、セル回路A1−Xおよび回路A2、A4の低圧側MOSFETであるMos1L−X、Mos2L、Mos4Lがオン状態となると、電圧差があるため、平滑コンデンサCs1、Cs2、Cs3に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr12、Cr14に移行する。
Cs1⇒Mos2L⇒Lr12⇒Cr12⇒Mos1L−X
Cs1⇒Cs2⇒Cs3⇒Mos4L⇒Lr14⇒Cr14⇒Mos1L−X
次いで、高圧側MOSFETへのゲート信号GateH−Xにより、セル回路A1−Xおよび回路A2、A4の高圧側MOSFETであるMos1H−X、Mos2H、Mos4Hがオン状態となると、電圧差があるため、コンデンサCr12、Cr14に充電されたエネルギが、以下に示す経路で平滑コンデンサCs2、Cs41に移行する。
Mos1H−X⇒Cr12⇒Lr12⇒Mos2H⇒Cs2
Mos1H−X⇒Cr14⇒Lr14⇒Mos4H⇒Cs41
低圧側MOSFETへのゲート信号GateL−Yにより、セル回路A1−Yおよび回路A3の低圧側MOSFETであるMos1L−Y、Mos3Lがオン状態となると、電圧差があるため、平滑コンデンサCs1、Cs2に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr13に移行する。
Cs1⇒Cs2⇒Mos3L⇒Lr13⇒Cr13⇒Mos1L−Y
次いで、高圧側MOSFETへのゲート信号GateH−Yにより、セル回路A1−Yおよび回路A3の高圧側MOSFETであるMos1H−Y、Mos3Hがオン状態となると、電圧差があるため、コンデンサCr13に充電されたエネルギが、以下に示す経路で平滑コンデンサCs2、Cs3に移行する。
Mos1H−Y⇒Cr13⇒Lr13⇒Mos3H⇒Cs3⇒Cs2
またこの実施の形態でも、整流回路A2〜A4にMOSFETを用いたため、ダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。
各列回路X、Y内のMOSFETを駆動するゲート信号GateH−X、GateH−Y、GateL−X、GateL−Yは、図7で示した実施の形態3と同じである。図7で示したように、各列回路X、Yを駆動する駆動信号は、周期をT(LC直列体にて定まる共振周期)として一致させると共に、各列回路間で位相をT/2ずつずらして駆動している。
このような平滑コンデンサのリプル電流低減により、信頼性の向上、電力変換効率の向上、および装置構成の小型化がさらに図れる。
さらに、上記実施の形態9、10によるDC/DC電力変換装置の回路構成で、双方向のエネルギ移行も実現することもでき、その場合、V1×4>V2のとき昇圧動作を行い、昇圧時には回路A1を駆動用インバータ回路に、回路A2、A3、A4を整流回路に用いる。また、V1×4<V2のときに降圧動作を行い、降圧時には回路A2、A3、A4を駆動用インバータ回路に、回路A1を整流回路に用いる。このように制御される昇降圧形のDC/DC電力変換装置では、上記実施の形態9、10と同様の効果が得られると共に、1つの装置で双方向のエネルギ移行を実現でき広く利用できる。
次に、この発明の実施の形態11によるDC/DC電力変換装置について説明する。
図17はこの発明の実施の形態11によるDC/DC電力変換装置の回路構成を示すもので、図11に示した実施の形態7によるDC/DC電力変換装置において、平滑コンデンサの配置を変更したものである。その他の構成は図11に示すものと同じであり、電圧端子VLhとVLl間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する機能を有するのも同じである。実施の形態7と異なる点は、平滑コンデンサCs4が無く、電圧端子VHとVcomの間、即ち、回路B4の高圧側端子と回路B1の低圧側端子との間に高圧側平滑コンデンサとしての平滑コンデンサCs40を配置したことである。
上記実施の形態7と同様に、第1の回路である回路B2は、電圧端子VLh−VLl間に入力されるエネルギを高電圧側に送る駆動用インバータ回路として動作する。即ち、各セル回路B2−X、B2−Yが駆動用インバータ回路として用いられる。列回路Xでは、セル回路B2−Xが駆動用インバータ回路として動作し、回路B1、B3が整流回路として動作する。列回路Yでは、セル回路B2−Yが駆動用インバータ回路として動作し、回路B4が整流回路として動作する。
また、実施の形態7と同様に、制御回路130から各列回路X、Y毎にゲート信号(GateL−X、GateH−X)、(GateL−Y、GateH−Y)が出力され、これらのゲート信号により各列回路X、Yが駆動される。
上述したように、電圧端子VLh−VLl間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力するため、電圧端子VH−Vcom間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs2には電圧V1の電圧が充電されており、平滑コンデンサCs1、Cs3には平均的に(V2−V1)/3の電圧が充電されている。平滑コンデンサCs40には、電圧V2の電圧が充電されている。
低圧側MOSFETへのゲート信号GateL−Xにより、セル回路B2−Xおよび回路B1、B3の低圧側MOSFETであるMos2L−X、Mos1L、Mos3Lがオン状態となると、電圧差があるため、コンデンサCr21に充電されたエネルギが平滑コンデンサCs1に、平滑コンデンサCs2に蓄えられた一部のエネルギがコンデンサCr23に、以下に示す経路で移行する。
Mos1L⇒Cr21⇒Lr21⇒Mos2L−X⇒Cs1
Cs2⇒Mos3L⇒Lr23⇒Cr23⇒Mos2L−X
次いで、高圧側MOSFETへのゲート信号GateH−Xにより、セル回路B2−Xおよび回路B1、B3の高圧側MOSFETであるMos1H−X、Mos1H、Mos3Hがオン状態となると、電圧差があるため、平滑コンデンサCs2に蓄えられていた一部のエネルギがコンデンサCr21に、コンデンサCr23に充電されたエネルギが平滑コンデンサCs3に、以下に示す経路で移行する。
Cs2⇒Mos2H−X⇒Lr21⇒Cr21⇒Mos1H
Cs2⇒Mos2H−X⇒Cr23⇒Lr23⇒Mos3H⇒Cs3
低圧側MOSFETへのゲート信号GateL−Yにより、セル回路B2−Yおよび回路B4の低圧側MOSFETであるMos2L−Y、Mos4Lがオン状態となると、電圧差があるため、平滑コンデンサCs2、Cs3に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr24に移行する。
Cs2⇒Cs3⇒Mos4L⇒Lr24⇒Cr24⇒Mos2L−Y
次いで、高圧側MOSFETへのゲート信号GateH−Yにより、セル回路B2−Yおよび回路B4の高圧側MOSFETであるMos2H−Y、Mos4Hがオン状態となると、電圧差があるため、コンデンサCr24に充電されたエネルギと平滑コンデンサCs1、Cs2に蓄えられたエネルギが、以下に示す経路で平滑コンデンサCs40に移行する。
Cs1⇒Cs2⇒Mos2H−Y⇒Cr24⇒Lr24⇒Mos4H⇒Cs40
またこの実施の形態でも、整流回路B1、B3、B4にMOSFETを用いたため、ダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。
各列回路X、Y内のMOSFETを駆動するゲート信号GateH−X、GateH−Y、GateL−X、GateL−Yは、図7で示した実施の形態3と同じである。図7で示したように、各列回路X、Yを駆動する駆動信号は、周期をT(LC直列体にて定まる共振周期)として一致させると共に、各列回路間で位相をT/2ずつずらして駆動している。
このような平滑コンデンサのリプル電流低減により、信頼性の向上、電力変換効率の向上、および装置構成の小型化がさらに図れる。
次に、この発明の実施の形態12によるDC/DC電力変換装置について説明する。
図19はこの発明の実施の形態12によるDC/DC電力変換装置の回路構成を示すもので、図11に示した実施の形態7によるDC/DC電力変換装置において、平滑コンデンサの配置を、上記実施の形態11とは別の手法で変更したものである。その他の構成は図11に示すものと同じであり、電圧端子VLhとVLl間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する機能を有するのも同じである。実施の形態7と異なる点は、平滑コンデンサCs4が無く、電圧端子VHとVLhの間、即ち、回路B4の高圧側端子と回路B2の高圧側端子(回路B3の低圧側端子)との間に高圧側平滑コンデンサとしての平滑コンデンサCs42を配置したことである。
上記実施の形態7と同様に、第1の回路である回路B2は、電圧端子VLh−VLl間に入力されるエネルギを高電圧側に送る駆動用インバータ回路として動作する。即ち、各セル回路B2−X、B2−Yが駆動用インバータ回路として用いられる。列回路Xでは、セル回路B2−Xが駆動用インバータ回路として動作し、回路B1、B3が整流回路として動作する。列回路Yでは、セル回路B2−Yが駆動用インバータ回路として動作し、回路B4が整流回路として動作する。
実施の形態7と同様に、制御回路130から各列回路X、Y毎にゲート信号(GateL−X、GateH−X)、(GateL−Y、GateH−Y)が出力され、これらのゲート信号により各列回路X、Yが駆動される。
上述したように、電圧端子VLh−VLl間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力するため、電圧端子VH−Vcom間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs2には電圧V1の電圧が充電されており、平滑コンデンサCs1、Cs3には平均的に(V2−V1)/3の電圧が充電されている。平滑コンデンサCs42には平均的に2/3×(V2−V1)の電圧が充電されている。
低圧側MOSFETへのゲート信号GateL−Xにより、セル回路B2−Xおよび回路B1、B3の低圧側MOSFETであるMos2L−X、Mos1L、Mos3Lがオン状態となると、電圧差があるため、コンデンサCr21に充電されたエネルギが平滑コンデンサCs1に、平滑コンデンサCs2に蓄えられた一部のエネルギがコンデンサCr23に、以下に示す経路で移行する。
Mos1L⇒Cr21⇒Lr21⇒Mos2L−X⇒Cs1
Cs2⇒Mos3L⇒Lr23⇒Cr23⇒Mos2L−X
次いで、高圧側MOSFETへのゲート信号GateH−Xにより、セル回路B2−Xおよび回路B1、B3の高圧側MOSFETであるMos1H−X、Mos1H、Mos3Hがオン状態となると、電圧差があるため、平滑コンデンサCs2に蓄えられていた一部のエネルギがコンデンサCr21に、コンデンサCr23に充電されたエネルギが平滑コンデンサCs3に、以下に示す経路で移行する。
Cs2⇒Mos2H−X⇒Lr21⇒Cr21⇒Mos1H
Cs2⇒Mos2H−X⇒Cr23⇒Lr23⇒Mos3H⇒Cs3
低圧側MOSFETへのゲート信号GateL−Yにより、セル回路B2−Yおよび回路B4の低圧側MOSFETであるMos2L−Y、Mos4Lがオン状態となると、電圧差があるため、平滑コンデンサCs2、Cs3に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr24に移行する。
Cs2⇒Cs3⇒Mos4L⇒Lr24⇒Cr24⇒Mos2L−Y
次いで、高圧側MOSFETへのゲート信号GateH−Yにより、セル回路B2−Yおよび回路B4の高圧側MOSFETであるMos2H−Y、Mos4Hがオン状態となると、電圧差があるため、コンデンサCr24に充電されたエネルギが、以下に示す経路で平滑コンデンサCs42に移行する。
Mos2H−Y⇒Cr24⇒Lr24⇒Mos4H⇒Cs42
またこの実施の形態でも、整流回路B1、B3、B4にMOSFETを用いたため、ダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。
各列回路X、Y内のMOSFETを駆動するゲート信号GateH−X、GateH−Y、GateL−X、GateL−Yは、図7で示した実施の形態3と同じである。図7で示したように、各列回路X、Yを駆動する駆動信号は、周期をT(LC直列体にて定まる共振周期)として一致させると共に、各列回路間で位相をT/2ずつずらして駆動している。
このような平滑コンデンサのリプル電流低減により、信頼性の向上、電力変換効率の向上、および装置構成の小型化がさらに図れる。
さらに、上記実施の形態11、12によるDC/DC電力変換装置の回路構成で、双方向のエネルギ移行も実現することもでき、その場合、V1×4>V2のとき昇圧動作を行い、昇圧時には回路B2を駆動用インバータ回路に、回路B1、B3、B4を整流回路に用いる。また、V1×4<V2のときに降圧動作を行い、降圧時には回路B1、B3、B4を駆動用インバータ回路に、回路B2を整流回路に用いる。このように制御される昇降圧形のDC/DC電力変換装置では、上記実施の形態11、12と同様の効果が得られると共に、1つの装置で双方向のエネルギ移行を実現でき広く利用できる。
A2〜A4,B1,B3,B4 第2の回路(整流回路/駆動用インバータ回路)、
A1−X,A1−Y,A1−Z,B2−X,B2−Y セル回路、
Cr12,Cr13,Cr14,Cr21,Cr23,Cr24 コンデンサ、Cs1〜Cs4 平滑コンデンサ、
Cs40〜Cs42 高圧側平滑コンデンサとしての平滑コンデンサ、
Di1L〜Di4L 低圧側ダイオード、Di1H〜Di4H 高圧側ダイオード、
Lr12,Lr13,Lr14,Lr21,Lr23,Lr24 インダクタ、
LC12,LC13,LC14,LC21,LC23,LC24 LC直列体、
Mos1L〜Mos4L,Mos1L−X,Mos1L−Y,Mos1L−Z,Mos2L−X,Mos2L−Y 低圧側MOSFET、
Mos1H〜Mos4H,Mos1H−X,Mos1H−Y,Mos1H−Z,Mos2H−X,Mos2H−Y 高圧側MOSFET、
GateL−X,GateH−X 列回路X用ゲート信号、
GateL−Y,GateH−Y 列回路Y用ゲート信号、
GateL−Z,GateH−Z 列回路Z用ゲート信号、T 駆動周期(共振周期)、
X,Y,Z 列回路、VL,VLh,VLl,Vcom 電圧端子。
Claims (15)
- 半導体スイッチング素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る駆動用インバータ回路と、半導体スイッチング素子あるいはダイオード素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る整流回路とによるn(nは3以上)個の回路を直列接続して備え、
上記駆動用インバータ回路、上記整流回路のいずれか一方である第1の回路を、上記高圧側素子および低圧側素子を直列接続したセル回路をm個並列接続して上記平滑コンデンサの正負端子間に接続して構成すると共に、複数個ある他方の回路を第2の回路とし、これら各回路の上記高圧側素子と上記低圧側素子との接続点を中間端子として、上記各セル回路と上記各第2の回路との間となる該中間端子間にエネルギ移行用コンデンサを備えて、
上記セル回路、上記第2の回路および上記エネルギ移行用コンデンサをそれぞれ有するm個の列回路を構成し、
上記各列回路を駆動する駆動信号は、駆動周期を一致させると共に各列回路毎に位相をずらすものであることを特徴とするDC/DC電力変換装置。 - 上記m個の列回路を駆動する各駆動信号の位相は、それぞれ2π/mずつ異なることを特徴とする請求項1に記載のDC/DC電力変換装置。
- 上記第1の回路内のセル回路の個数(m)は、上記第2の回路の個数と同数であり、上記各列回路は、1つの上記セル回路と1つの上記第2の回路と該回路間に接続された1つの上記エネルギ移行用コンデンサとで構成されることを特徴とする請求項1または2に記載のDC/DC電力変換装置。
- 半導体スイッチング素子から成る高圧側素子および低圧側素子を直列接続した駆動用インバータ回路と、半導体スイッチング素子あるいはダイオード素子から成る高圧側素子および低圧側素子を直列接続した整流回路とによるn(nは3以上)個の回路を直列接続したn段回路内で、低圧側の(n−1)段の各回路をそれぞれ平滑コンデンサの正負端子間に接続し、残りの高圧側の1回路の高圧側端子と所定の低圧側回路の低圧側端子との間に高圧側平滑コンデンサを接続し、
上記駆動用インバータ回路、上記整流回路のいずれか一方である第1の回路を、上記高圧側素子および低圧側素子を直列接続したセル回路を2個並列接続して構成すると共に、複数個ある他方の回路を第2の回路とし、これら各回路の上記高圧側素子と上記低圧側素子との接続点を中間端子として、上記各セル回路と上記各第2の回路との間となる該中間端子間にエネルギ移行用コンデンサを備えて、
上記セル回路、上記第2の回路および上記エネルギ移行用コンデンサをそれぞれ有する2個の列回路を構成し、
上記各列回路を駆動する駆動信号は、駆動周期を一致させると共に各列回路毎に位相をずらすものであることを特徴とするDC/DC電力変換装置。 - 上記2個の列回路を駆動する各駆動信号の位相は、それぞれ2π/2ずつ異なることを特徴とする請求項4に記載のDC/DC電力変換装置。
- 上記高圧側平滑コンデンサが接続される上記所定の低圧側回路の低圧側端子は、n段回路の最も低圧側回路の低圧側端子であることを特徴とする請求項4または5に記載のDC/DC電力変換装置。
- 上記高圧側平滑コンデンサが接続される上記所定の低圧側回路の低圧側端子は、上記第1の回路の高圧側端子に接続される端子であることを特徴とする請求項4または5に記載のDC/DC電力変換装置。
- 上記列回路は、1つの上記セル回路と1以上の上記各第2の回路との間にそれぞれ上記エネルギ移行用コンデンサを接続して構成されることを特徴とする請求項1、2または4〜7のいずれか1項に記載のDC/DC電力変換装置。
- 上記列回路は、1つの上記セル回路および2以上の上記第2の回路が並んで直列接続され、各隣接回路間にそれぞれ上記エネルギ移行用コンデンサを接続して構成されることを特徴とする請求項1、2または4〜7のいずれか1項に記載のDC/DC電力変換装置。
- 上記第1の回路の上記平滑コンデンサの正負端子に入出力用の電圧端子を接続することを特徴とする請求項1〜9のいずれか1項に記載のDC/DC電力変換装置。
- 上記第1の回路は、両側が上記n個の回路内の他の回路に接続されて中間に位置することを特徴とする請求項10に記載のDC/DC電力変換装置。
- 上記直列接続されたn個の回路は、1個の第1の回路と、(n−1)個の第2の回路とから成ることを特徴とする請求項1〜11のいずれか1項に記載のDC/DC電力変換装置。
- 上記エネルギ移行用コンデンサと直列にインダクタを配置したことを特徴とする請求項1〜12のいずれか1項に記載のDC/DC電力変換装置。
- 上記エネルギ移行用コンデンサと上記インダクタとから成り上記回路間に配される複数の直列体は、コンデンサ容量とインダクタンスとで決まる共振周期がそれぞれ等しいことを特徴とする請求項13に記載のDC/DC電力変換装置。
- 上記各半導体スイッチング素子は、ソース・ドレイン間に寄生ダイオードを有するパワーMOSFET、あるいはダイオードを逆並列に接続した半導体スイッチング素子であることを特徴とする請求項1〜14のいずれか1項に記載のDC/DC電力変換装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008017182A JP4358277B2 (ja) | 2007-04-12 | 2008-01-29 | Dc/dc電力変換装置 |
US12/059,109 US7619907B2 (en) | 2007-04-12 | 2008-03-31 | DC/DC power conversion device |
CN2008100916474A CN101286695B (zh) | 2007-04-12 | 2008-04-11 | Dc/dc电力转换装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007104521 | 2007-04-12 | ||
JP2008017182A JP4358277B2 (ja) | 2007-04-12 | 2008-01-29 | Dc/dc電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008283847A true JP2008283847A (ja) | 2008-11-20 |
JP4358277B2 JP4358277B2 (ja) | 2009-11-04 |
Family
ID=40058712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008017182A Expired - Fee Related JP4358277B2 (ja) | 2007-04-12 | 2008-01-29 | Dc/dc電力変換装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4358277B2 (ja) |
CN (1) | CN101286695B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009201231A (ja) * | 2008-02-21 | 2009-09-03 | Mitsubishi Electric Corp | Dc/dc電力変換装置 |
JP2010246322A (ja) * | 2009-04-09 | 2010-10-28 | Mitsubishi Electric Corp | Dc/dc電力変換装置 |
JP2011004557A (ja) * | 2009-06-22 | 2011-01-06 | Mitsubishi Electric Corp | Dc/dc電力変換装置 |
JP2011130519A (ja) * | 2009-12-15 | 2011-06-30 | Mitsubishi Electric Corp | Dc/dc電力変換装置 |
CN102820769A (zh) * | 2012-08-15 | 2012-12-12 | 武汉理工大学 | 抑制逆变系统低频纹波的自适应波形控制方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1153341C (zh) * | 2001-04-02 | 2004-06-09 | 华邦电子股份有限公司 | 应用于低供应电压的充电泵电路 |
CN100409549C (zh) * | 2004-02-26 | 2008-08-06 | 圆创科技股份有限公司 | 防止反向电流的电荷泵及转换电压的方法 |
JP3889011B2 (ja) * | 2004-03-26 | 2007-03-07 | ローム株式会社 | 昇圧電源装置、及びそれを用いた携帯機器 |
-
2008
- 2008-01-29 JP JP2008017182A patent/JP4358277B2/ja not_active Expired - Fee Related
- 2008-04-11 CN CN2008100916474A patent/CN101286695B/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009201231A (ja) * | 2008-02-21 | 2009-09-03 | Mitsubishi Electric Corp | Dc/dc電力変換装置 |
JP4675983B2 (ja) * | 2008-02-21 | 2011-04-27 | 三菱電機株式会社 | Dc/dc電力変換装置 |
JP2010246322A (ja) * | 2009-04-09 | 2010-10-28 | Mitsubishi Electric Corp | Dc/dc電力変換装置 |
JP2011004557A (ja) * | 2009-06-22 | 2011-01-06 | Mitsubishi Electric Corp | Dc/dc電力変換装置 |
JP2011130519A (ja) * | 2009-12-15 | 2011-06-30 | Mitsubishi Electric Corp | Dc/dc電力変換装置 |
CN102820769A (zh) * | 2012-08-15 | 2012-12-12 | 武汉理工大学 | 抑制逆变系统低频纹波的自适应波形控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101286695A (zh) | 2008-10-15 |
JP4358277B2 (ja) | 2009-11-04 |
CN101286695B (zh) | 2010-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5049637B2 (ja) | Dc/dc電力変換装置 | |
JP4995985B2 (ja) | Dc/dc電力変換装置 | |
JP4819902B2 (ja) | Dc/dc電力変換装置 | |
US9065349B2 (en) | Control method for bidirectional DC-DC converters | |
US7619907B2 (en) | DC/DC power conversion device | |
JP6065262B2 (ja) | 電源装置 | |
JP2007505598A (ja) | 力率補正回路 | |
CN102918757A (zh) | 电力变换装置 | |
JPWO2011161729A1 (ja) | Dc−dcコンバータ | |
JP2008072856A (ja) | Dc/dc電力変換装置 | |
WO2011089483A1 (en) | Dc to dc power converter | |
US20170207712A1 (en) | Unidirectional Isolated Multi-level DC-DC Converter and Method Thereof | |
JP4358277B2 (ja) | Dc/dc電力変換装置 | |
JP2018121473A (ja) | 電力変換装置 | |
JP2006136125A (ja) | 電荷蓄積素子の電力制御回路 | |
JP2009017772A (ja) | Dc/dc電力変換装置 | |
WO2008032362A1 (fr) | Convertisseur cc-cc | |
US20170338732A1 (en) | Power Conversion Devices and Control Methods Therefor | |
JP4675983B2 (ja) | Dc/dc電力変換装置 | |
CN111884508B (zh) | 一种低电压纹波多相高增益双向dc–dc变换器及其控制方法 | |
JP4885155B2 (ja) | Dc/dc電力変換装置 | |
JP2007082332A (ja) | Dc−dcコンバータ及びその制御方法 | |
JP6729196B2 (ja) | 電力変換装置 | |
JP2005269799A (ja) | スイッチング電源 | |
Zou et al. | Recent developments on high-power switched-capacitor converters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090805 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4358277 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |