JP4819902B2 - Ｄｃ／ｄｃ電力変換装置 - Google Patents

Description

この発明は、直流電圧を昇圧あるいは降圧した直流電圧に変換する、ＤＣ／ＤＣ電力変換装置に関するものである。

従来のＤＣ／ＤＣ電力変換装置としてのＤＣ／ＤＣコンバータは、正の電位に接続する半導体スイッチと負の電位に接続する半導体スイッチとを備えた少なくとも２個以上の半導体スイッチを具備するインバータ回路と、直列に接続される複数の整流器および直列に接続される複数のコンデンサを備えた多倍圧整流回路とで構成され、インバータ回路で交流電圧を作り、更に、多倍圧整流回路で高圧直流電圧を作り負荷に供給する（例えば、特許文献１参照）。

また従来の別例によるＤＣ／ＤＣ電力変換装置としてのスイッチトキャパシタコンバータは、インバータ回路と２倍圧整流回路とで構成され、コンデンサと直列にインダクタを接続し、ＬＣ共振現象を利用してコンデンサへの充放電電流を増大させ、大きな電力を移行しても効率の低下が少ない電力変換を実現している（例えば、非特許文献１参照）。

特開平９−１９１６３８号公報 出利葉史俊他：「共振形スイッチトキャパシタコンバータの制御特性」，信学技法，IEICE Technical Report，EE2005-62，pp7-12，2006年

これらの従来のＤＣ／ＤＣ電力変換装置では、インバータ回路と整流回路とを備え、コンデンサの充放電を利用して直流／直流電力変換を行うものであり、また、コンデンサと直列にインダクタを接続してＬＣ共振現象を利用すると高効率で大きな電力が移行できる。しかしながら、整流回路に用いるダイオードに導通損失が発生し、高効率化の妨げになるものであった。

この発明は、上記のような問題点を解消するために成されたものであって、インバータ回路と整流回路とを備え、コンデンサの充放電を利用するＤＣ／ＤＣ電力変換装置において、コンデンサとインダクタを直列接続し共振現象を利用すると共に、整流回路の導通損失を低減して、変換効率の向上を図ることを目的とする。

この発明によるＤＣ／ＤＣ電力変換装置は、制御電極によりオンオフ動作が制御される半導体スイッチング素子から成る高圧側スイッチおよび低圧側スイッチを直列接続して平滑コンデンサの正負端子間に接続した回路を複数個直列に接続し、該各回路内の上記高圧側スイッチと上記低圧側スイッチとの接続点を中間端子として、隣接して直列接続される該各回路の中間端子間にそれぞれコンデンサおよびインダクタの直列体を配して接続する。そして、上記複数の回路の内、所定の回路を駆動用インバータ回路に用い、他の回路を整流回路に用いて、上記各直列体のコンデンサの充放電により直流／直流変換を行うものである。

この発明によるＤＣ／ＤＣ電力変換装置は、コンデンサとインダクタを直列接続して共振現象を利用すると共に、制御電極によりオンオフ動作が制御される複数の半導体スイッチング素子と平滑コンデンサとから成る回路を整流回路に用いることで整流回路の導通損失が低減でき、大きな電力の電力変換を高効率で行うことができる。

この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の主要部の回路構成を示す図である。 この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置のゲート信号生成部の回路構成を示す図である。 この発明の実施の形態１によるゲート信号および各部の電流波形を示す図である。 この発明の実施の形態１の比較例によるゲート信号および各部の電流波形を示す図である。 この発明の実施の形態２によるＤＣ／ＤＣ電力変換装置のゲート信号生成部の回路構成を示す図である。 この発明の実施の形態２によるゲート信号および各部の電流波形を示す図である。 この発明の実施の形態３によるＤＣ／ＤＣ電力変換装置のゲート信号生成部の回路構成を示す図である。 この発明の実施の形態４によるＤＣ／ＤＣ電力変換装置の主要部の回路構成を示す図である。 この発明の実施の形態４によるＤＣ／ＤＣ電力変換装置のゲート信号生成部の回路構成を示す図である。 この発明の実施の形態４によるゲート信号および各部の電流波形を示す図である。 この発明の実施の形態５によるＤＣ／ＤＣ電力変換装置の主要部の回路構成を示す図である。 この発明の実施の形態５によるＤＣ／ＤＣ電力変換装置のゲート信号生成部の回路構成を示す図である。 この発明の実施の形態５によるゲート信号および各部の電流波形を示す図である。 この発明の実施の形態６によるＤＣ／ＤＣ電力変換装置の主要部の回路構成を示す図である。 この発明の実施の形態６によるＤＣ／ＤＣ電力変換装置のゲート信号生成部の回路構成を示す図である。 この発明の実施の形態７によるＤＣ／ＤＣ電力変換装置の部分回路図である。 この発明の実施の形態８によるＤＣ／ＤＣ電力変換装置の部分回路図である。 この発明の実施の形態９によるＤＣ／ＤＣ電力変換装置の主要部の回路構成を示す図である。 この発明の実施の形態９によるＤＣ／ＤＣ電力変換装置のゲート信号生成部の回路構成を示す図である。 この発明の実施の形態９によるゲート信号および各部の電流波形を示す図である。 この発明の実施の形態１０によるＤＣ／ＤＣ電力変換装置のゲート信号生成部の回路構成を示す図である。 この発明の実施の形態１０によるゲート信号および各部の電流波形を示す図である。 この発明の実施の形態１２によるＤＣ／ＤＣ電力変換装置の部分回路図である。 この発明の実施の形態１３によるＤＣ／ＤＣ電力変換装置の主要部の回路構成を示す図である。 この発明の実施の形態１３によるＤＣ／ＤＣ電力変換装置のゲート信号生成部の回路構成を示す図である。 この発明の実施の形態１６によるＤＣ／ＤＣ電力変換装置の主要部の回路構成を示す図である。 この発明の実施の形態１７による各回路の電源Vskの構成を示す図である。 この発明の実施の形態１７による電源Vskの各部の電圧波形を示す図である。

実施の形態１．
以下、この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置を図について説明する。図１、図２はこの発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の回路構成を示すもので、特に図１は主要部を示し、図２はゲート信号生成部を示す。
図１に示すように、ＤＣ／ＤＣ電力変換装置は、電圧端子VLとVcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する機能を有する。
ＤＣ／ＤＣ電力変換装置の主回路部は、入出力電圧V1、V2を平滑化し、またエネルギ移行のための電圧源としても機能する平滑コンデンサCs1、Cs2、Cs3、Cs4と、複数のMOSFETとを備え、低圧側スイッチ、高圧側スイッチとしての２つのMOSFET（Mos1L、Mos1H）（Mos2L、Mos2H）（Mos3L、Mos3H）（Mos4L、Mos4H）を直列接続して各平滑コンデンサCs1、Cs2、Cs3、Cs4の両端子間に接続した回路Ａ１、Ａ２、Ａ３、Ａ４を直列接続して構成される。そして、各回路Ａ１、Ａ２、Ａ３、Ａ４内の２つのMOSFETの接続点を中間端子として、隣接する該各回路Ａ１、Ａ２、Ａ３、Ａ４の中間端子間に、コンデンサCr12、Cr23、Cr34およびインダクタLr12、Lr23、Lr34の直列体で構成されエネルギ移行素子として機能するＬＣ直列回路を接続する。
なお、各MOSFETは、ソース、ドレイン間に寄生ダイオードが形成されているパワーMOSFETである。

主回路部の接続の詳細について説明する。平滑コンデンサCs1の両端子は、それぞれ電圧端子VLとVcomに接続され、電圧端子Vcomは接地されている。平滑コンデンサCs1のVL側電圧端子は、平滑コンデンサCs2の一方の端子に接続され、平滑コンデンサCs2の他方の端子は平滑コンデンサCs3の一方の端子に、平滑コンデンサCs3の他方の端子は平滑コンデンサCs4の一方の端子に、平滑コンデンサCs4の他方の端子は電圧端子VHに接続されている。
Mos1Lのソース端子は電圧端子Vcomに、ドレイン端子はMos1Hのソース端子に、Mos1Hのドレイン端子は電圧端子VLに接続されている。Mos2Lのソース端子は平滑コンデンサCs2の低電圧側の端子に、Mos2Lのドレイン端子はMos2Hのソース端子に、Mos2Hのドレイン端子は平滑コンデンサCs2の高電圧側の端子に接続されている。Mos3Lのソース端子は平滑コンデンサCs3の低電圧側の端子に、Mos3Lのドレイン端子はMos3Hのソース端子に、Mos3Hのドレイン端子は平滑コンデンサCs3の高電圧側の端子に接続されている。Mos4Lのソース端子は平滑コンデンサCs4の低電圧側の端子に、Mos4Lのドレイン端子はMos4Hのソース端子に、Mos4Hのドレイン端子は平滑コンデンサCs4の高電圧側の端子に接続されている。

インダクタLr12とコンデンサCr12のＬＣ直列回路の一端は、Mos1LとMos1Hの接続点に接続され、他端はMos2LとMos2Hの接続点に接続されている。インダクタLr23とコンデンサCr23のＬＣ直列回路の一端は、Mos2LとMos2Hの接続点に接続され、他端はMos3LとMos3Hの接続点に接続されている。インダクタLr34とコンデンサCr34のＬＣ直列回路の一端は、Mos3LとMos3Hの接続点に接続され、他端はMos4LとMos4Hの接続点に接続されている。各段のインダクタLrとコンデンサCrのインダクタンス値と容量値から定まる共振周期の値は、それぞれ等しくなるように設定されている。

Mos1L、Mos1Hのゲート端子はゲート駆動回路111の出力端子に接続され、ゲート駆動回路111の入力端子には、Mos1Lのソース端子の電圧を基準としたそれぞれのゲート駆動信号が入力される。ゲート駆動回路は、一般的なブートストラップ方式の駆動回路であり、ハーフブリッジインバータ回路駆動用のドライバICや高電圧側のMOSFETを駆動するためのコンデンサ等で構成されている。Mos2L、Mos2Hのゲート端子はゲート駆動回路112の出力端子に接続され、ゲート駆動回路112の入力端子には、Mos2Lのソース端子の電圧を基準としたそれぞれのゲート駆動信号が入力される。Mos3L、Mos3Hのゲート端子はゲート駆動回路113の出力端子に接続され、ゲート駆動回路113の入力端子には、Mos3Lのソース端子の電圧を基準としたそれぞれのゲート駆動信号が入力される。Mos4L、Mos4Hのゲート端子はゲート駆動回路114の出力端子に接続され、ゲート駆動回路114の入力端子には、Mos4Lのソース端子の電圧を基準としたそれぞれのゲート駆動信号が入力される。

Mos1L駆動用のゲート駆動信号はフォトカプラ121Lから、Mos1H駆動用のゲート駆動信号はフォトカプラ121Hから出力される。フォトカプラ121L、121Hには、ゲート信号Gate1L、Gate1Hが入力される。フォトカプラは、制御回路側の信号とゲート駆動側の信号を電気的に絶縁し、光によって信号を伝送する機能を有するものであり、信号の基準電圧の変換をするためのものである。Mos2L駆動用のゲート駆動信号はフォトカプラ122Lから、Mos2H駆動用のゲート駆動信号はフォトカプラ122Hから出力される。フォトカプラ122L、122Hには、ゲート信号Gate2L、Gate2Hが入力される。Mos3L駆動用のゲート駆動信号はフォトカプラ123Lから、Mos3H駆動用のゲート駆動信号はフォトカプラ123Hから出力される。フォトカプラ123L、123Hには、ゲート信号Gate3L、Gate3Hが入力される。Mos4L駆動用のゲート駆動信号はフォトカプラ124Lから、Mos4H駆動用のゲート駆動信号はフォトカプラ124Hから出力される。フォトカプラ124L、124Hには、ゲート信号Gate4L、Gate4Hが入力される。
電源Vs1、Vs2、Vs3、Vs4は、それぞれMos1L、Mos2L、Mos3L、Mos4Lのソース端子を基準とした、MOSFET、ゲート駆動回路、フォトカプラを駆動するために備えられた電源である。

回路Ａ１は、電圧端子VL−Vcom間に入力されるエネルギを、MOSFET（Mos1L、Mos1H）のオンオフ動作により高電圧側に送る駆動用インバータ回路に用いられる。また、回路Ａ２、Ａ３、Ａ４は、駆動用インバータ回路Ａ１で駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として用いられる。
図２に示すように、ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hは、ゲート信号生成部となる制御回路１３にて生成される。制御回路１３には、駆動用インバータ回路Ａ１を駆動するための駆動用ゲート信号Gate1L、Gate1Hを生成する駆動用ゲート信号生成部130Bと、整流回路Ａ２、Ａ３、Ａ４を駆動するための整流用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hを生成する整流用ゲート信号生成部130Aを有している。この場合、マイクロコンピュータ等の信号処理回路において、駆動用ゲート信号および整流用ゲート信号を生成している。

次に動作について説明する。
平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、ＬＣ直列回路のコンデンサCr12、Cr23、Cr34の容量値と比較して十分大きな値に設定される。
上述したように、電圧端子VL−Vcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力するため、電圧端子VH−Vcom間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3、Cs4には平均的に(V2-V1)/3の電圧が充電されている。

駆動用ゲート信号Gate1L、Gate1Hと、整流用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hと、整流回路Ａ２、Ａ３、Ａ４内のMos2L、Mos2H、Mos3L、Mos3H、Mos4L、Mos4Hのソースからドレインに流れる電流とを図３に示す。なお、MOSFETはゲート信号がハイ電圧でオンする。
図３に示すように、駆動用ゲート信号Gate1H、Gate1Lは、LrとCrによるＬＣ直列回路にて定まる共振周期よりもやや大きな周期Ｔでデューティー約50％のオンオフ信号である。なお、ｔは共振周期の1/2の期間を示し、１ａ、１ｂは駆動用ゲート信号Gate1H、Gate1Lのパルス（以下、駆動用パルスと称す）である。
整流回路Ａ２、Ａ３、Ａ４内の高圧側MOSFETへの整流用ゲート信号Gate2H、Gate3H、Gate4H、および低圧側MOSFETへの整流用ゲート信号Gate2L、Gate3L、Gate4Lは、駆動用ゲート信号Gate1H、Gate1Lの各駆動用パルス１ａ、１ｂの立ち上がりタイミングから期間ｔの範囲内で発生されるパルス（以下、整流用パルス２ａ、２ｂと称す）から成るオンオフ信号である。ここでは、整流用パルス２ａ、２ｂは、駆動用パルス１ａ、１ｂと立ち上がりタイミングが一致すると共に立ち下がりタイミングが所定時間τH、τL早いものとする。

低圧側MOSFETへのゲート信号の駆動用パルス１ｂおよび整流用パルス２ｂにより各回路Ａ１〜Ａ４の低圧側MOSFETであるMos1L、Mos2L、Mos3L、Mos4Lがオン状態となると、電圧差があるため、平滑コンデンサCs1、Cs2、Cs3に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr12、Cr23、Cr34に移行する。なお、Mos2L、Mos3L、Mos4Lでは、整流用パルス２ｂがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、ＬＣ直列回路の共振周期の1/2の期間ｔで電流３ｂが流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。
Cs1⇒Mos2L⇒Lr12⇒Cr12⇒Mos1L
Cs1⇒Cs2⇒Mos3L⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Mos1L
Cs1⇒Cs2⇒Cs3⇒Mos4L⇒Lr34⇒Cr34⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Mos1L

次いで、高圧側MOSFETへのゲート信号の駆動用パルス１ａおよび整流用パルス２ａにより各回路Ａ１〜Ａ４の高圧側MOSFETであるMos1H、Mos2H、Mos3H、Mos4Hがオン状態となると、電圧差があるため、コンデンサCr12、Cr23、Cr34に充電されたエネルギが、以下に示す経路で平滑コンデンサCs2、Cs3、Cs4に移行する。なお、Mos2H、Mos3H、Mos4Hでは、整流用パルス２ａがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、ＬＣ直列回路の共振周期の1/2の期間ｔで電流３ａが流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。
Mos1H⇒Cr12⇒Lr12⇒Mos2H⇒Cs2
Mos1H⇒Cr12⇒Lr12⇒Cr23⇒Lr23⇒Mos3H⇒Cs3⇒Cs2
Mos1H⇒Cr12⇒Lr12⇒Cr23⇒Lr23⇒Cr34⇒Lr34⇒Mos4H⇒Cs4⇒Cs3⇒Cs2

このように、コンデンサCr12、Cr23、Cr34の充放電により、平滑コンデンサCs1から平滑コンデンサCs2、Cs3、Cs4にエネルギを移行する。そして、電圧端子VLとVcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する。また、各コンデンサCr12、Cr23、Cr34には、インダクタLr12、Lr23、Lr34が直列に接続されてＬＣ直列回路を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。

この実施の形態では、整流回路Ａ２〜Ａ４にMOSFETを用いたため、ダイオードを用いた従来のものに比して導通損失が低減でき、電力変換の効率が向上できる。
また、整流回路Ａ２〜Ａ４のMOSFETは、駆動用インバータ回路Ａ１のMOSFETと同時にオン状態とし、期間ｔの範囲内で駆動用インバータ回路Ａ１のMOSFETより早くオフ状態とする。整流回路Ａ２〜Ａ４のMOSFETのオン期間を該MOSFETの導通期間ｔと一致させると導通損失を最小にできるが、上記のようにMOSFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。

また整流用パルス２ａ、２ｂを、各駆動用パルス１ａ、１ｂの立ち上がりタイミングから期間ｔの範囲内で発生させるため、ＬＣ直列回路の共振周期の1/2の期間ｔで電流が流れた後、電流は遮断され逆流しない。このため、ＬＣ直列回路の共振現象を効果的に利用でき、しかもMOSFETを用いたことで導通損失が低減できるため、変換効率の高いＤＣ／ＤＣ電力変換装置が実現できる。
また、制御回路１３に、駆動用ゲート信号生成部130Bと整流用ゲート信号生成部130Aとを有して、駆動用ゲート信号Gate1L、Gate1Hと整流用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hとを別々に生成する様にしたため、整流回路Ａ２〜Ａ４のMOSFETを駆動用インバータ回路Ａ１のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いＤＣ／ＤＣ電力変換装置が確実に実現できる。

この実施の形態の比較例として、駆動用ゲート信号Gate1L、Gate1Hと、整流用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hとを共通にして、ＬＣ直列回路にて定まる共振周期２ｔよりもやや大きな周期Ｔでデューティー約50％のオンオフ信号とした場合を図４に示す。図において、１ｃは駆動用ゲート信号Gate1Hの駆動用パルス、２ｃは整流用ゲート信号Gate2H、Gate3H、Gate4Hの整流用パルスで、これらのゲート信号により、整流回路Ａ２〜Ａ４のMOSFET（Mos2H、Mos3H、Mos4H）では、ソースからドレインに電流３ｃが流れる。
この場合、整流回路Ａ２〜Ａ４のMOSFETは、駆動用インバータ回路Ａ１のMOSFETと同時にオン状態となり、共振周期の1/2の期間ｔを過ぎてもオン状態を継続するため、電流の逆流が発生する。電流の逆流が発生すると、エネルギの移行量が減少するだけではなく、所望の電力を得るためにはより多くの電流を流す必要があり、損失が増大し電力変換効率が悪化する。

実施の形態２．
上記実施の形態１では、電圧V1を、約４倍の電圧V2に昇圧する昇圧形のＤＣ／ＤＣ電力変換装置について示したが、この実施の形態では、電圧V2から電圧V1に降圧する降圧形のＤＣ／ＤＣ電力変換装置について示す。
この実施の形態によるＤＣ／ＤＣ電力変換装置の回路構成の主要部は図１で示す回路構成と同様であるが、この場合、回路Ａ４を駆動用インバータ回路に、回路Ａ１、Ａ２、Ａ３を整流回路に用いる。また、ゲート信号生成部である制御回路13aは、上記実施の形態１とは異なり、図５に示す。
図５に示すように、ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hは、制御回路13aにて生成される。制御回路13aには、駆動用インバータ回路Ａ４を駆動するための駆動用ゲート信号Gate4L、Gate4Hを生成する駆動用ゲート信号生成部130Bと、整流回路Ａ１、Ａ２、Ａ３を駆動するための整流用ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3Hを生成する整流用ゲート信号生成部130Aを有している。なお、この実施の形態においてもマイクロコンピュータ等の信号処理回路において、駆動用ゲート信号および整流用ゲート信号を生成している。

ところで、整流回路Ａ１〜Ａ３の内、回路Ａ１は実質的に整流のために用いられるが、回路Ａ２、Ａ３は、MOSFET（Mos2L、Mos2H、Mos3L、Mos3H）のオンオフ動作により、コンデンサCr12、Cr23の移行エネルギ量を制御するので、駆動用の回路と考えることもできる。しかしながら、降圧動作において、回路Ａ２、Ａ３を駆動するためのゲート信号Gate2L、Gate2H、Gate3L、Gate3Hを、仮に駆動用インバータ回路Ａ４を駆動するための駆動用ゲート信号Gate4L、Gate4Hと同様の信号にして、Lr、Crから定まる共振周期の1/2の期間ｔを過ぎてもMOSFETのオン状態を継続させると、ＬＣ直列回路で電流の逆流が発生してエネルギの移行量が減少する。
このため、この実施の形態では、ゲート信号Gate2L、Gate2H、Gate3L、Gate3Hを、整流用ゲート信号生成部130Aにて、ゲート信号Gate1L、Gate1Hと同様に整流用ゲート信号として生成し、回路Ａ２、Ａ３も整流回路と称する。

次に動作について説明する。
平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、ＬＣ直列回路のコンデンサCr12、Cr23、Cr34の容量値と比較して十分大きな値に設定される。
電圧端子VH−Vcom間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力するため、電圧端子VL−Vcom間に負荷が接続され、電圧V2は4×V1よりも高い値となっている。
駆動用ゲート信号Gate4L、Gate4Hと、整流用ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3Hと、Mos1L、Mos1Hのソースからドレインに流れる電流、Mos2L、Mos2H、Mos3L、Mos3Hのドレインからソースに流れる電流、Mos4L、Mos4Hのドレインからソースに流れる電流とを図６に示す。なお、MOSFETはゲート信号がハイ電圧でオンする。

図６に示すように、駆動用ゲート信号Gate4H、Gate4Lは、LrとCrによるＬＣ直列回路にて定まる共振周期２ｔよりもやや大きな周期Ｔでデューティー約50％のオンオフ信号である。なお、１ｄ、１ｅは駆動用ゲート信号Gate4H、Gate4Lのパルス（以下、駆動用パルスと称す）である。
整流回路Ａ１、Ａ２、Ａ３内の高圧側MOSFETへの整流用ゲート信号Gate1H、Gate2H、Gate3H、および低圧側MOSFETへの整流用ゲート信号Gate1L、Gate2L、Gate3Lは、駆動用ゲート信号Gate4H、Gate4Lの各駆動用パルス１ｄ、１ｅの立ち上がりタイミングから期間ｔの範囲内で発生されるパルス（以下、整流用パルス２ｄ、２ｅと称す）から成るオンオフ信号である。ここでは、整流用パルス２ｄ、２ｅは、駆動用パルス１ｄ、１ｅと立ち上がりタイミングが一致すると共に立ち下がりタイミングが所定時間τH、τL早いものとする。

高圧側MOSFETへのゲート信号の駆動用パルス１ｄおよび整流用パルス２ｄにより各回路Ａ４、Ａ１〜Ａ３の高圧側MOSFETであるMos4H、Mos1H、Mos2H、Mos3Hがオン状態となると、電圧差があるため、平滑コンデンサCs2、Cs3、Cs4に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr12、Cr23、Cr34に移行する。
Cs2⇒Cs3⇒Cs4⇒Mos4H⇒Lr34⇒Cr34⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Mos1H
Cs2⇒Cs3⇒Mos3H⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Mos1H
Cs2⇒Mos2H⇒Lr12⇒Cr12⇒Mos1H
整流回路Ａ１〜Ａ３のMos1H、Mos2H、Mos3Hがオフすると、Mos1H、Mos2H、Mos3HではMOSFETの寄生ダイオードによりソースからドレインに電流が流れ、エネルギの移行経路が以下に示すように変わるが、Cs2、Cs3、Cs4のエネルギは引き続きCr12、Cr23、Cr34に移行する。そして、ＬＣ直列回路の共振周期の1/2の期間ｔで電流が流れた後、電流が遮断される。
Cs2⇒Cs3⇒Cs4⇒Mos4H⇒Lr34⇒Cr34⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Mos1H
Cs3⇒Cs4⇒Mos4H⇒Lr34⇒Cr34⇒Lr23⇒Cr23⇒Mos2H
Cs4⇒Mos4H⇒Lr34⇒Cr34⇒Mos3H

次いで、低圧側MOSFETへのゲート信号の駆動用パルス１ｅおよび整流用パルス２ｅにより各回路Ａ４、Ａ１〜Ａ３の低圧側MOSFETであるMos4L、Mos1L、Mos2L、Mos3Lがオン状態となると、電圧差があるため、コンデンサCr12、Cr23、Cr34に充電されたエネルギが、以下に示す経路で平滑コンデンサCs1、Cs2、Cs3に移行する。
Cr12⇒Lr12⇒Cr23⇒Lr23⇒Cr34⇒Lr34⇒Mos4L⇒Cs3⇒Cs2⇒Cs1⇒Mos1L
Cr12⇒Lr12⇒Cr23⇒Lr23⇒Mos3L⇒Cs2⇒Cs1⇒Mos1L
Cr12⇒Lr12⇒Mos2L⇒Cs1⇒Mos1L
整流回路Ａ１〜Ａ３のMos1L、Mos2L、Mos3Lがオフすると、Mos1L、Mos2L、Mos3LではMOSFETの寄生ダイオードによりソースからドレインに電流が流れ、エネルギの移行経路が以下に示すように変わるが、Cr12、Cr23、Cr34のエネルギは引き続きCs1、Cs2、Cs3に移行する。そして、ＬＣ直列回路の共振周期の1/2の期間ｔで電流が流れた後、電流が遮断される。
Cr12⇒Lr12⇒Cr23⇒Lr23⇒Cr34⇒Lr34⇒Mos4L⇒Cs3⇒Cs2⇒Cs1⇒Mos1L
Cr23⇒Lr23⇒Cr34⇒Lr34⇒Mos4L⇒Cs3⇒Cs2⇒Mos2L
Cr34⇒Lr34⇒Mos4L⇒Cs3⇒Mos3L

このように、コンデンサCr12、Cr23、Cr34の充放電により、平滑コンデンサCs2、Cs3、Cs4から平滑コンデンサCs1にエネルギを移行する。そして、電圧端子VHとVcom間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VLとVcom間に出力する。また、各コンデンサCr12、Cr23、Cr34には、インダクタLr12、Lr23、Lr34が直列に接続されてＬＣ直列回路を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。

この実施の形態では、整流回路Ａ１〜Ａ３にMOSFETを用いたため、ダイオードを用いた従来のものに比して導通損失が低減でき、電力変換の効率が向上できる。
また、整流回路Ａ１〜Ａ３のMOSFETは、駆動用インバータ回路Ａ４のMOSFETと同時にオン状態とし、期間ｔの範囲内で駆動用インバータ回路Ａ４のMOSFETより早くオフ状態とする。整流回路Ａ１〜Ａ３のMOSFETのオン期間を該MOSFETの導通期間ｔと一致させると導通損失を最小にできるが、上記のようにMOSFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。

また整流用パルス２ｄ、２ｅを、各駆動用パルス１ｄ、１ｅの立ち上がりタイミングから期間ｔの範囲内で発生させるため、ＬＣ直列回路の共振周期の1/2の期間ｔで電流が流れた後、電流は遮断され逆流しない。このため、ＬＣ直列回路の共振現象を効果的に利用でき、しかもMOSFETを用いたことで導通損失が低減できるため、変換効率の高いＤＣ／ＤＣ電力変換装置が実現できる。
また、制御回路13aに、駆動用ゲート信号生成部130Bと整流用ゲート信号生成部130Aとを有して、駆動用ゲート信号Gate4L、Gate4Hと整流用ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3Hとを別々に生成する様にしたため、整流回路Ａ１〜Ａ３のMOSFETを駆動用インバータ回路Ａ４のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いＤＣ／ＤＣ電力変換装置が確実に実現できる。

実施の形態３．
上記実施の形態１ではV1⇒V2の昇圧形ＤＣ／ＤＣ電力変換装置について示し、上記実施の形態２ではV2⇒V1の降圧形ＤＣ／ＤＣ電力変換装置について示したが、この実施の形態では、上記実施の形態１、２の機能を併せ持って双方向のエネルギ移行を実現する昇降圧形のＤＣ／ＤＣ電力変換装置について示す。
この実施の形態によるＤＣ／ＤＣ電力変換装置の回路構成の主要部は、上記実施の形態１、２と同様に図１で示す回路構成のもので、この場合、昇圧時には回路Ａ１を駆動用インバータ回路に、回路Ａ２、Ａ３、Ａ４を整流回路に用い、降圧時には回路Ａ４を駆動用インバータ回路に、回路Ａ１、Ａ２、Ａ３を整流回路に用いる。また、ゲート信号生成部である制御回路13bは、上記実施の形態１、２とは異なり、図７に示す。

図７に示すように、制御回路13bには、電圧端子Vcom、VL、VHの電圧が入力され、ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hが生成されて出力される。入力された各端子電圧によりV1、V2（V1：VL−Vcom、V2：VH−Vcom）を求めて、V1×４＞V2の場合、昇圧モードと認識して上記実施の形態１で示したようにゲート信号を出力し、V1×４＜V2の場合、降圧モードと認識して上記実施の形態２で示したようにゲート信号を出力する。
このように制御される昇降圧形のＤＣ／ＤＣ電力変換装置では、上記実施の形態１、２と同様の効果が得られると共に、１つの回路で双方向のエネルギ移行を実現でき広く利用できる。

実施の形態４．
次に、この発明の実施の形態４による昇圧形のＤＣ／ＤＣ電力変換装置を図について説明する。図８、図９はこの発明の実施の形態４によるＤＣ／ＤＣ電力変換装置の回路構成を示す図であり、特に図８は主要部を示し、図９はゲート信号生成部を示す。
図８に示すように、上記実施の形態１の場合と同様に、電圧端子VLとVcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力するもので、図１で示した回路構成に電流検出手段としての電流センサCT2、CT3、CT4を備える。
電流センサCT2は、Mos2LとMos2Hの接続点とLr12、Cr12のＬＣ直列回路との間の配線に配置されて、Mos2LとMos2Hの接続点からの電流を検出する。電流センサCT3は、Mos3LとMos3Hの接続点とLr23、Cr23のＬＣ直列回路との間の配線に配置されて、Mos3LとMos3Hの接続点からの電流を検出する。電流センサCT4は、Mos4LとMos4Hの接続点とLr34、Cr34のＬＣ直列回路との間の配線に配置されて、Mos4LとMos4Hの接続点からの電流を検出する。

この実施の形態においても、上記実施の形態１と同様に、回路Ａ１は、電圧端子VL−Vcom間に入力されるエネルギを、MOSFET（Mos1L、Mos1H）のオンオフ動作により高電圧側に送る駆動用インバータ回路に用いられる。また、回路Ａ２、Ａ３、Ａ４は、駆動用インバータ回路Ａ１で駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として用いられる。
図９に示すように、ゲート信号生成部では、駆動用インバータ回路Ａ１を駆動するための駆動用ゲート信号Gate1L、Gate1Hが制御回路13cにて生成される。また、整流用ゲート信号Gate2Lは、電流センサCT2の出力信号CT2sigと閾値電圧VtLとを入力としてコンパレータCP2Lにより生成され、Gate2HはCT2sigと閾値電圧VtHとを入力としてコンパレータCP2Hにより生成される。整流用ゲート信号Gate3Lは、電流センサCT3の出力信号CT3sigと閾値電圧VtLとを入力としてコンパレータCP3Lにより生成され、Gate3HはCT3sigと閾値電圧VtHとを入力としてコンパレータCP3Hにより生成される。整流用ゲート信号Gate4Lは、電流センサCT4の出力信号CT4sigと閾値電圧VtLとを入力としてコンパレータCP4Lにより生成され、Gate4HはCT4sigと閾値電圧VtHとを入力としてコンパレータCP4Hにより生成される。なお、各電流センサCT2、CT3、CT4の出力信号CT2sig、CT3sig、CT4sigは、ゼロアンペアの電圧をVrefとした電圧信号となっている。また、Vccは制御電源電圧である。

図１０に、駆動用ゲート信号Gate1L、Gate1Hと、整流回路Ａ２を駆動する整流用ゲート信号Gate2L、Gate2Hと、電流センサCT2の出力信号CT2sigと、閾値電圧VtL、VtHの電圧波形とを示す。整流回路Ａ３、Ａ４の場合も、整流回路Ａ２の場合と同様であるため、図示および説明は省略する。なお、閾値電圧VtL、VtHは、電流センサCT2により正あるいは負方向の電流が検出できる程度の電圧に設定する。
図１０に示すように、駆動用ゲート信号Gate1L、Gate1Hは、LrとCrによるＬＣ直列回路にて定まる共振周期２ｔよりもやや大きな周期Ｔでデューティー約50％のオンオフ信号である。なお、１ｇ、１ｆは駆動用ゲート信号Gate1L、Gate1Hのパルス（以下、駆動用パルスと称す）である。整流用ゲート信号Gate2L、Gate2Hは、電流センサCT2の出力信号CT2sigを閾値電圧VtL、VtHと比較して生成される。即ち、Mos2LとMos2Hの接続点からの電流が正方向に流れるとき整流用パルス２ｇを発生させてMos2Lをオンさせ、電流が負方向に流れるとき整流用パルス２ｆを発生させてMos2Hをオンさせる。これにより、各Mos2L、Mos2Hは寄生ダイオードが導通する期間でオンすることになる。

このようなゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hにより、上記実施の形態１と同様の電流経路で電流が流れ、コンデンサCr12、Cr23、Cr34の充放電により、平滑コンデンサCs1から平滑コンデンサCs2、Cs3、Cs4にエネルギを移行する。そして、電圧端子VLとVcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する。

この実施の形態では、整流回路Ａ２〜Ａ４の高圧側MOSFETと低圧側MOSFETの接続点からの出力電流を検出する電流センサCT2、CT3、CT4を設け、検出電流に応じて整流用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hを生成するため、整流回路Ａ２〜Ａ４の各MOSFETは寄生ダイオードが導通する期間でオンさせることができる。このため、整流用パルス２ｆ、２ｇを、各駆動用パルス１ｆ、１ｇの立ち上がりタイミングからＬＣ直列回路の1/2の期間ｔの範囲内で確実に発生させることができる。そして期間ｔで電流が流れた後、電流は遮断され逆流しない。このため、ＬＣ直列回路の共振現象を効果的に利用でき、しかも整流回路Ａ２〜Ａ４にMOSFETを用いたことで導通損失が低減できるため、変換効率の高いＤＣ／ＤＣ電力変換装置が実現できる。
なお、閾値電圧VtL、VtHを適切に設定することで、整流用パルス２ｆ、２ｇをMOSFETの導通期間ｔと概一致させることができ、導通損失を最小にできる。

また、駆動用ゲート信号Gate1L、Gate1Hは駆動用ゲート信号生成手段となる制御回路13cにて生成され、整流用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hは、電流センサCT2、CT3、CT4の検出電流に応じて整流用ゲート信号生成手段となるコンパレータCP2L、CP2H、CP3L、CP3H、CP4L、CP4Hにより生成される。このように駆動用ゲート信号Gate1L、Gate1Hと整流用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hとを別々に生成する様にしたため、整流回路Ａ２〜Ａ４のMOSFETを駆動用インバータ回路Ａ１のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いＤＣ／ＤＣ電力変換装置が確実に実現できる。

実施の形態５．
この実施の形態５では、上記実施の形態２と同様に、電圧V2から約1/4倍の電圧V1に降圧する降圧形のＤＣ／ＤＣ電力変換装置について示す。この実施の形態によるＤＣ／ＤＣ電力変換装置の回路構成の主要部を図１１に示し、ゲート信号生成部を図１２に示す。
図１１に示すように、図１で示した回路構成に電流検出手段としての電流センサCT1、CT2、CT3を備える。この場合、回路Ａ４を駆動用インバータ回路に、回路Ａ１、Ａ２、Ａ３を整流回路に用い、電流センサCT1、CT2、CT3は整流回路Ａ１〜Ａ３の高圧側MOSFETと低圧側MOSFETの接続点からの出力電流を検出する。

図１２に示すように、ゲート信号生成部では、駆動用インバータ回路Ａ４を駆動するための駆動用ゲート信号Gate4L、Gate4Hと整流回路オン信号GateL*、GateH*とが制御回路13dにて生成される。
また、整流用ゲート信号Gate1Lは、電流センサCT1の出力信号CT1sigと閾値電圧VtLとを入力としてコンパレータCP1Lにより生成され、Gate1HはCT1sigと閾値電圧VtHとを入力としてコンパレータCP1Hにより生成される。整流用ゲート信号Gate2L、Gate3Lは、電流センサCT2、CT3の出力信号CT2sig、CT3sigと整流回路オン信号GateL*とに基づいてコンパレータCP2L、CP3Lにより生成され、Gate2H、Gate3HはCT2sig、CT3sigとGateH*とに基づいてコンパレータCP2H、CP3Hにより生成される。なお、各電流センサCT1、CT2、CT3の出力信号CT1sig、CT2sig、CT3sigは、ゼロアンペアの電圧をVrefとした電圧信号となっている。

図１３に、駆動用ゲート信号Gate4L、Gate4Hと、整流回路Ａ１を駆動する整流用ゲート信号Gate1L、Gate1Hと、整流回路Ａ２を駆動する整流用ゲート信号Gate2L、Gate2Hと、電流センサCT1、CT2の出力信号CT1sig、CT2sigと、閾値電圧VtL、VtHと、整流回路オン信号GateL*、GateH*と、コンパレータCP2LのGateL*入力側の入力端子電圧2A、コンパレータCP2Hの信号GateH*入力側の入力端子電圧2Bの電圧波形とを示す。整流回路Ａ３の場合も、整流回路Ａ２の場合と同様であり、整流用ゲート信号Gate3L、Gate3Hは、Gate2L、Gate2Hと同様に形成されるため、図示および説明は省略する。
図１３に示すように、駆動用ゲート信号Gate4L、Gate4Hは、LrとCrによるＬＣ直列回路にて定まる共振周期２ｔよりもやや大きな周期でデューティー約50％のオンオフ信号である。なお、１ｉ、１ｈは駆動用ゲート信号Gate4L、Gate4Hのパルス（以下、駆動用パルスと称す）である。
整流用ゲート信号Gate1L、Gate1Hは、電流センサCT1の出力信号CT1sigを閾値電圧VtL、VtHと比較して生成される。即ち、Mos1LとMos1Hの接続点からの電流が正方向に流れるとき整流用パルス２iaを発生させてMos1Lをオンさせ、電流が負方向に流れるとき整流用パルス２haを発生させてMos1Hをオンさせる。これにより、各Mos1L、Mos1Hは寄生ダイオードが導通する期間でオンすることになる。

整流用ゲート信号Gate2L、Gate2Hは、整流回路オン信号GateL*、GateH*と電流センサCT1の出力信号CT2sigとから生成される。整流回路オン信号GateL*、GateH*は、オンタイミングを駆動用パルス１ｉ、１ｈの立ち上がりタイミングと一致させたオンデューティー比約25％の信号である。GateL*のハイ電圧期間、コンパレータCP2Lの入力端子電圧2Aを制御電源電圧Vccにすることにより、Gate2Lをハイ電圧とし、即ち整流用パルス２ibを発生させてMos2Lをオンして導通させる。そして、電流が流れている途中でGateL*をロウ電圧とすることにより、電圧2Aを電圧Vrefよりもやや低い電圧（電圧Vccの抵抗による分圧により形成）にする。電流がゼロ付近になると、電圧2AとCT2sigの電圧が逆転しGate2Lはロウ電圧となる。GateH*のハイ電圧期間、コンパレータCP2Hの入力端子電圧2Bを制御電源のゼロ電圧にすることにより、Gate2Hをハイ電圧とし、即ち整流用パルス２hbを発生させてMos2Hをオンして導通させる。そして、電流が流れている途中でGateH*をロウ電圧とすることにより、電圧2Bを電圧Vrefよりもやや高い電圧（電圧Vccの抵抗による分圧により形成）にする。電流がゼロ付近になると、電圧2BとCT2sigの電圧が逆転しGate2Hはロウ電圧となる。

このようなゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hにより、上記実施の形態２と同様の電流経路で電流が流れ、コンデンサCr12、Cr23、Cr24の充放電により、平滑コンデンサCs2、Cs3、Cs4から平滑コンデンサCs1、Cs2、Cs3にエネルギを移行する。そして、電圧端子VHとVcom間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VLとVcom間に出力する。

この実施の形態では、整流回路Ａ１〜Ａ３の高圧側MOSFETと低圧側MOSFETの接続点からの出力電流を検出する電流センサCT1、CT2、CT3を設け、検出電流に応じて整流用ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3Hを上述したように生成する。このため、整流用パルス２ha、２ia、２hb、２ibを、各駆動用パルス１ｈ、１ｉの立ち上がりタイミングからＬＣ直列回路の1/2の期間ｔの範囲内で確実に発生させることができる。そして期間ｔで電流が流れた後、電流は遮断され逆流しない。このため、ＬＣ直列回路の共振現象を効果的に利用でき、しかも整流回路Ａ１〜Ａ３にMOSFETを用いたことで導通損失が低減できるため、変換効率の高いＤＣ／ＤＣ電力変換装置が実現できる。
なお、閾値電圧VtL、VtHを適切に設定することで、整流用パルス２ha、２iaをMOSFETの導通期間ｔと概一致させることができ、また、電流センサCT2の出力信号の比較に用いる電圧2A、2Bを適切に設定することで、整流用パルス２hb、２ibをMOSFETの導通期間ｔと概一致させることができ、導通損失をさらに低減できる。

また、この実施の形態においても、駆動用ゲート信号Gate4L、Gate4Hと整流用ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3Hとを別々に生成する様にしたため、整流回路Ａ１〜Ａ３のMOSFETを駆動用インバータ回路Ａ４のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いＤＣ／ＤＣ電力変換装置が確実に実現できる。

実施の形態６．
上記実施の形態４ではV1⇒V2の昇圧形ＤＣ／ＤＣ電力変換装置について示し、上記実施の形態５ではV2⇒V1の降圧形ＤＣ／ＤＣ電力変換装置について示したが、この実施の形態では、上記実施の形態４、５の機能を併せ持って双方向のエネルギ移行を実現する昇降圧形のＤＣ／ＤＣ電力変換装置について示す。
この実施の形態によるＤＣ／ＤＣ電力変換装置の回路構成の主要部を図１４に示し、ゲート信号生成部を図１５に示す。図１４に示すように、図１で示した回路構成に電流検出手段としての電流センサCT1、CT2、CT3、CT4を備える。電流センサCT1、CT2、CT3、CT4は、回路Ａ１〜Ａ４の高圧側MOSFETと低圧側MOSFETの接続点からの出力電流を検出して信号CT1sig、CT2sig、CT3sig、CT4sigを出力する。この場合、昇圧時には回路Ａ１を駆動用インバータ回路に、回路Ａ２、Ａ３、Ａ４を整流回路に用い、降圧時には回路Ａ４を駆動用インバータ回路に、回路Ａ１、Ａ２、Ａ３を整流回路に用いる。

図１５に示すように、ゲート信号生成部の制御回路13eには、電圧端子Vcom、VL、VHの電圧が入力され、昇圧動作時の駆動用ゲート信号Gate1Lu、Gate1Huと、降圧動作時の駆動用ゲート信号Gate4Ld、Gate4Hdと、整流回路オン信号GateL*、GateH*と、昇圧動作と降圧動作のゲート信号を切り替えるための信号TFとを出力する。
昇圧動作時の整流用ゲート信号Gate2Lu、Gate2Hu、Gate3Lu、Gate3Hu、Gate4Lu、Gate4Huは、上記実施の形態４と同様の回路ブロックで形成され、ゲート信号切り替え部１４に入力される。降圧動作時の整流用ゲート信号Gate1Ld、Gate1Hd、Gate2Ld、Gate2Hd、Gate3Ld、Gate3Hdは、上記実施の形態５と同様の回路ブロックで形成され、ゲート信号切り替え部１４に入力される。
制御回路13eは、入力された各端子電圧によりV1、V2（V1：VL−Vcom、V2：VH-Vcom）を求め、V1×４＞V2の場合、昇圧モードと認識し、V1×４＜V2の場合、降圧モードと認識して切替信号TFをゲート信号切り替え部１４に出力し、ゲート信号切り替え部１４では、切替信号TFに基づいて昇圧動作時と降圧動作時のゲート信号を切り替える。

このように制御される昇降圧形のＤＣ／ＤＣ電力変換装置では、上記実施の形態４、５と同様の効果が得られると共に、１つの回路で双方向のエネルギ移行を実現でき広く利用できる。

上記実施の形態４〜６では、高圧側MOSFETと低圧側MOSFETの接続点とLrとCrのＬＣ直列回路との間の配線に電流センサを配置して電流を検出しているが、各MOSFETを流れる電流を電流センサにより検出してもよい。

実施の形態７．
上記実施の形態４〜６では、各回路Ａ１〜Ａ４の中間端子（高圧側MOSFETと低圧側MOSFETの接続点）からの出力電流を検出し、検出電流に応じて整流用ゲート信号を生成したが、LrとCrのＬＣ直列回路を流れる電流を検出しても良い。この実施の形態では、エネルギ移行用コンデンサCrに流れる電流を検出する。
LrとCrの各ＬＣ直列回路は、隣接する回路Ａ１〜Ａ４の中間端子間に接続され共振周波数を合わせているため、各コンデンサCrに流れる電流と上記実施の形態４〜６での検出電流とは、振幅値は異なるが位相はほぼ一致している。このため、各コンデンサCrに流れる電流を検出し、この検出電流に応じて上記実施の形態４〜６と同様に整流用ゲート信号を生成することができる。

図１６は、この実施の形態によるＤＣ／ＤＣ電力変換装置の部分回路図で、隣接する回路Ａn、Ａ(n+1)の中間端子間に接続されたコンデンサCrn(n+1)に流れる電流を検出するための回路を示す。
図に示すように、コンデンサCrn(n+1)の回路Ａ(n+1)側の電圧を分圧して取り出した電圧V(n+1)と、回路Ａn側の電圧を分圧して取り出した電圧Vnの差電圧を微分することにより、コンデンサCrn(n+1)に流れる電流を検出する。検出された電流信号は、信号CT(n+1)sigとして出力される。
このように出力されるCT(n+1)sigは、上記実施の形態４〜６での電流センサCT1〜CT4の出力信号とは、ゼロ電流の電圧Vrefと振幅値が異なるものであるが、ゲイン調整およびオフセット調整をして用いることで上記実施の形態４〜６と同様に整流用ゲート信号を生成することができ、同様の効果が得られる。

実施の形態８．
上記実施の形態７では、コンデンサCrに流れる電流を検出したが、インダクタLrに流れる電流を検出しても良い。なお、コンデンサCrの電流とインダクタLrの電流は同じである。
図１７は、この実施の形態によるＤＣ／ＤＣ電力変換装置の部分回路図で、隣接する回路Ａn、Ａ(n+1)の中間端子間に接続されたインダクタLrn(n+1)に流れる電流を検出するための回路を示す。
図に示すように、インダクタLrn(n+1)の回路Ａ(n+1)側の電圧を分圧して取り出した電圧V(n+1)と、回路Ａn側の電圧を分圧して取り出した電圧Vnの差電圧を積分することにより、インダクタLrn(n+1)に流れる電流を検出する。検出された電流信号は、信号CT(n+1)sigとして出力される。そして、上記実施の形態７と同様に整流用ゲート信号を生成することができ、同様の効果が得られる。

上記各実施の形態１〜８では、４倍昇圧あるいは1/4降圧のＤＣ／ＤＣ電力変換装置について述べたが、整流回路の段数を変化させた、いろいろな電圧比のＤＣ／ＤＣ電力変換装置へも、発明を適用できることは言うまでもない。

実施の形態９．
これまで入出力電圧（V1、V2）が、非絶縁のタイプの実施の形態について述べてきた。ここでは、トランスを備えて入出力電圧が絶縁されているＤＣ／ＤＣ電力変換装置について示す。
図１８、図１９はこの発明の実施の形態９によるＤＣ／ＤＣ電力変換装置の回路構成を示すもので、特に図１８は主要部を示し、図１９はゲート信号生成部を示す。
図１８に示すように、ＤＣ／ＤＣ電力変換装置は、電圧端子VLとVcom0間に入力された電圧V1を、約８倍に昇圧された電圧V2にして、基準電圧レベルが異なる電圧端子VHとVcom間に出力する機能を有する。
図１８に示すように、第１の回路としての駆動用インバータ回路Ｂ０と第２の回路としての整流回路Ｂ１〜Ｂ４とを備え、駆動用インバータ回路Ｂ０と整流回路Ｂ１とは、１：１の巻き線比のトランスTrを介して接続される。

駆動用インバータ回路Ｂ０は、入力電圧V1を平滑化し、またエネルギ移行ための電圧源としても機能する平滑コンデンサCs0と複数のMOSFET(Mos0AH、Mos0AL、Mos0BH、Mos0BL)とで構成される。
トランスTrの１次巻線の一端は、Mos0AHのソース端子とMos0ALのドレイン端子の接続点に結合され、他端は、Mos0BHのソース端子とMos0BLのドレイン端子の接続点に結合されている。Mos0AHとMos0BHのドレイン端子は電圧端子VLに接続され、Mos0ALとMos0BLのソース端子は電圧端子Vcom0に接続されている。電圧端子VL−Vcom0間には、平滑コンデンサCs0が配置されている。
整流回路Ｂ１〜Ｂ４は上記実施の形態１の回路Ａ１〜Ａ４の構成と同様であり、隣接する整流回路Ｂ１〜Ｂ４の中間端子間に、LrとCrのＬＣ直列回路が接続される。また、整流回路Ｂ１の中間端子（Mos1HとMos1Lの接続点）には、インダクタLr01とコンデンサCr01のＬＣ直列回路の一端が接続され、このＬＣ直列回路の他端はトランスTrの２次巻線の一端に接続される。これにより各ＬＣ直列回路とトランスTrの２次巻線は直列に接続される。また、トランスTrの２次巻線の他端は電圧端子Vcomに接続される。
なお、各段のインダクタLrとコンデンサCrのインダクタンス値と容量値から定まる共振周期の値は、それぞれ等しくなるように設定される。

Mos0AH、Mos0ALのオンオフを制御する駆動用ゲート信号Gate0AH、Gate0ALは、ゲート信号生成部となる制御回路13fからフォトカプラ120AH、120ALを介してゲート駆動回路110Aに供給され、Mos0AH、Mos0ALは、ゲート駆動回路110Aにより駆動される。Mos0BH、Mos0BLのオンオフを制御する駆動用ゲート信号Gate0BH、Gate0BLは、制御回路13fからフォトカプラ120BH、120BLを介してゲート駆動回路110Bに供給され、Mos0BH、Mos0BLは、ゲート駆動回路110Bにより駆動される。ゲート駆動回路やフォトカプラは、電源Vs0により駆動されている。
制御回路13fには、駆動用インバータ回路Ｂ０を駆動するための駆動用ゲート信号Gate0AL、Gate0AH、Gate0BL、Gate0BHを生成する駆動用ゲート信号生成部130Bと、整流回路Ｂ１〜Ｂ４を駆動するための整流用ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hを生成する整流用ゲート信号生成部130Aとを有している。

次に動作について説明する。
平滑コンデンサCs0〜Cs4の容量値は、ＬＣ直列回路のコンデンサCr01〜Cr34の容量値と比較して十分大きな値に設定される。
上述したように、電圧端子VL−Vcom0間に入力された電圧V1を、約８倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力するため、電圧V2は８×V1よりも低い値となっている。
駆動用ゲート信号Gate0AL、Gate0AH、Gate0BL、Gate0BHと、整流用ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hと、整流回路Ｂ１〜Ｂ４内のMos1L、Mos1H、Mos2L、Mos2H、Mos3L、Mos3H、Mos4L、Mos4Hのソースからドレインに流れる電流を図２０に示す。なお、MOSFETはゲート信号がハイ電圧でオン、ロウ電圧でオフする。

図２０に示すように、駆動用ゲート信号Gate0AHとGate0BLとは同様の信号、Gate0ALとGate0BHとは同様の信号で、（Gate0AH、Gate0BL）（Gate0AL、Gate0BH）は、LrとCrによるＬＣ直列回路にて定まる共振周期２ｔよりもやや大きな周期Ｔでデューティー約50％のオンオフ信号である。なお、１ｊ、１ｋは駆動用ゲート信号（Gate0AH、Gate0BL）（Gate0AL、Gate0BH）のパルス（以下、駆動用パルスと称す）である。
整流回路Ｂ１〜Ｂ４内の高圧側MOSFETへの整流用ゲート信号Gate1H〜Gate4H、および低圧側MOSFETへの整流用ゲート信号Gate1L〜Gate4Lは、駆動用ゲート信号（Gate0AH、Gate0BL）（Gate0AL、Gate0BH）の各駆動用パルス１ｊ、１ｋの立ち上がりタイミングから期間ｔの範囲内で発生されるパルス（以下、整流用パルス２ｊ、２ｋと称す）から成るオンオフ信号である。ここでは、整流用パルス２ｊ、２ｋは、駆動用パルス１ｊ、１ｋと立ち上がりタイミングが一致すると共に立ち下がりタイミングが所定時間早いものとする。

駆動用パルス１ｋおよび整流用パルス２ｋにより駆動用インバータ回路Ｂ０のMos0AL、Mos0BHと、整流回路Ｂ１〜Ｂ４の低圧側MOSFETであるMos1L、Mos2L、Mos3L、Mos4Lがオン状態になると、トランスTrの１次巻線の負電圧方向に電圧V1が印加されると同時に、２次巻線の負電圧方向に電圧V1が発生し、平滑コンデンサCs0、Cs1、Cs2、Cs3に蓄えられた一部のエネルギが、以下に示す経路でCr01、Cr12、Cr23、Cr34に移行する。なお、Mos1L〜Mos4Lでは、整流用パルス２ｋがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、ＬＣ直列回路の共振周期の1/2の期間ｔで電流３ｋが流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。
Vcom⇒Mos1L⇒Lr01⇒Cr01⇒Tr
Cs1⇒Mos2L⇒Lr12⇒Cr12⇒Lr01⇒Cr01⇒Tr
Cs1⇒Cs2⇒Mos3L⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Lr01⇒Cr01⇒Tr
Cs1⇒Cs2⇒Cs3⇒Mos4L⇒Lr34⇒Cr34⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Lr01⇒Cr01⇒Tr

次いで駆動用パルス１ｊおよび整流用パルス２ｊにより駆動用インバータ回路Ｂ０のMos0AH、Mos0BLと、整流回路Ｂ１〜Ｂ４の高圧側MOSFETであるMos1H、Mos2H、Mos3H、Mos4Hがオン状態になると、トランスTrの１次巻線の正電圧方向に電圧V1が印加されると同時に、２次巻線の正電圧方向に電圧V1が発生し、コンデンサCr01、Cr12、Cr23、Cr34に充電されたエネルギが、以下に示す経路で平滑コンデンサCs1、Cs2、Cs3、Cs4に移行する。なお、Mos1H〜Mos4Hでは、整流用パルス２ｊがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、ＬＣ直列回路の共振周期の1/2の期間ｔで電流３ｊが流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。
Tr⇒Cr01⇒Lr01⇒Mos1H⇒Cs1
Tr⇒Cr01⇒Lr01⇒Cr12⇒Lr12⇒Mos2H⇒Cs2⇒Cs1
Tr⇒Cr01⇒Lr01⇒Cr12⇒Lr12⇒Cr23⇒Lr23⇒Mos3H⇒Cs3⇒Cs2⇒Cs1
Tr⇒Cr01⇒Lr01⇒Cr12⇒Lr12⇒Cr23⇒Lr23⇒Cr34⇒Lr34⇒Mos4H⇒Cs4⇒Cs3⇒Cs2⇒Cs1

このように、コンデンサCr01、Cr12、Cr23、Cr34の充放電により、平滑コンデンサCs0から平滑コンデンサCs1、Cs2、Cs3、Cs4にエネルギを移行する。そして、電圧端子VLとVcom0間に入力された電圧V1を、約８倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する。また、各コンデンサCr01、Cr12、Cr23、Cr34には、インダクタLr01、Lr12、Lr23、Lr34が直列に接続されてＬＣ直列回路を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。

この実施の形態においても、整流用パルス２ｊ、２ｋを、各駆動用パルス１ｊ、１ｋの立ち上がりタイミングから期間ｔの範囲内で発生させるため、ＬＣ直列回路の共振周期の1/2の期間ｔで電流が流れた後、電流は遮断され逆流しない。このため、ＬＣ直列回路の共振現象を効果的に利用でき、しかも整流回路Ｂ１〜Ｂ４にMOSFETを用いたことで導通損失が低減できるため、変換効率の高いＤＣ／ＤＣ電力変換装置が実現できる。
また、制御回路13fに、駆動用ゲート信号生成部130Bと整流用ゲート信号生成部130Aとを有して、駆動用ゲート信号と整流用ゲート信号とを別々に生成する様にしたため、整流回路Ｂ１〜Ｂ４のMOSFETを駆動用インバータ回路Ｂ０のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いＤＣ／ＤＣ電力変換装置が確実に実現できる。

なお、この実施の形態９では、駆動用インバータ回路Ｂ０のゲート信号と整流回路Ｂ１〜Ｂ４のゲート信号を制御回路13fにおいて形成したが、上記実施の形態４、７、８のように流れる電流を検出して整流回路Ｂ１〜Ｂ４のゲート信号を形成してもよい。

実施の形態１０．
上記実施の形態９では、電圧V1を、約８倍の電圧V2に昇圧する昇圧形のＤＣ／ＤＣ電力変換装置について示したが、この実施の形態では、電圧V2から電圧V1に降圧する降圧形のＤＣ／ＤＣ電力変換装置について示す。
この実施の形態によるＤＣ／ＤＣ電力変換装置の回路構成の主要部は図１８で示す回路構成と同様であるが、この場合、回路Ｂ４を駆動用インバータ回路に、回路Ｂ０、Ｂ１、Ｂ２、Ｂ３を整流回路に用いる。また、ゲート信号生成部である制御回路13gは、上記実施の形態９とは異なり、図２１に示す。
図２１に示すように、制御回路13gには、駆動用インバータ回路Ｂ４を駆動するための駆動用ゲート信号Gate4L、Gate4Hを生成する駆動用ゲート信号生成部130Bと、整流回路Ｂ０〜Ｂ３を駆動するための整流用ゲート信号Gate0AL、Gate0AH、Gate0BL、Gate0BH、Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3Hを生成する整流用ゲート信号生成部130Aとを有している。

ところで、整流回路Ｂ０〜Ｂ３の内、回路Ｂ０は実質的に整流のために用いられるが、回路Ｂ１〜Ｂ３は、MOSFETのオンオフ動作により、コンデンサCr01、Cr12、Cr23の移行エネルギ量を制御するので、駆動用の回路と考えることもできる。しかしながら、降圧動作においては、回路Ｂ１〜Ｂ３を駆動するためのゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3Hを、仮に駆動用インバータ回路Ｂ４を駆動するための駆動用ゲート信号Gate4L、Gate4Hと同様の信号にして、Lr、Crから定まる共振周期の1/2の期間ｔを過ぎてもMOSFETのオン状態を継続させると、ＬＣ直列回路で電流の逆流が発生してエネルギの移行量が減少する。
このため、この実施の形態では、ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3Hを、整流用ゲート信号生成部130Aにて、ゲート信号Gate0AL、Gate0AH、Gate0BL、Gate0BHと同様に整流用ゲート信号として生成し、回路Ｂ１〜Ｂ３も整流回路と称する。

次に動作について説明する。
平滑コンデンサCs0〜Cs4の容量値は、ＬＣ直列回路のコンデンサCr01〜Cr34の容量値と比較して十分大きな値に設定される。
上述したように、電圧端子VH−Vcom間に入力された電圧V2を、約1/8倍に降圧された電圧V1にして電圧端子VL−Vcom0間に出力するため、電圧V2は８×V1よりも高い値となっている。
駆動用ゲート信号Gate4L、Gate4Hと、整流用ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate0AL、Gate0AH、Gate0BL、Gate0BHと、Mos1H、Mos2H、Mos3Hのドレインからソースに流れる電流と、Mos0AH、Mos0BLのソースからドレインに流れる電流と、Mos1L、Mos2L、Mos3Lのドレインからソースに流れる電流と、Mos0AL、Mos0BHのソースからドレインに流れる電流とを図２２に示す。

図２２に示すように、駆動用ゲート信号Gate4L、Gate4Hは、LrとCrによるＬＣ直列回路にて定まる共振周期２ｔよりもやや大きな周期Ｔでデューティー約50％のオンオフ信号である。なお、１ｌ、１ｍは駆動用ゲート信号Gate4L、Gate4Hのパルス（以下、駆動用パルスと称す）である。
整流回路Ｂ０〜Ｂ３内の整流用ゲート信号Gate1H〜Gate3H、Gate0AH、Gate0BLおよび整流用ゲート信号Gate1L〜Gate3L、Gate0AL、Gate0BHは、各駆動用パルス１ｌ、１ｍの立ち上がりタイミングから期間ｔの範囲内で発生されるパルス（以下、整流用パルス２ｌ、２ｍと称す）から成るオンオフ信号である。ここでは、整流用パルス２ｌ、２ｍは、駆動用パルス１ｌ、１ｍと立ち上がりタイミングが一致すると共に、パルス幅を期間ｔと概一致させるものとする。

駆動用パルス１ｌおよび整流用パルス２ｌにより駆動用インバータ回路Ｂ４のMos4Hと、整流回路Ｂ０〜Ｂ３のMos0AH、Mos0BL、Mos1H、Mos2H、Mos3Hがオン状態になると、平滑コンデンサCs4、Cs3、Cs2、Cs1に蓄えられた一部のエネルギが以下の経路でコンデンサCr34、Cr23、Cr12、Cr01に移行する。
Cs1⇒Cs2⇒Cs3⇒Cs4⇒Mos4H⇒Lr34⇒Cr34⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Lr01⇒Cr01⇒Tr
Cs1⇒Cs2⇒Cs3⇒Mos3H⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Lr01⇒Cr01⇒Tr
Cs1⇒Cs2⇒Mos2H⇒Lr12⇒Cr12⇒Lr01⇒Cr01⇒Tr
Cs1⇒Mos1H⇒Lr01⇒Cr01⇒Tr
このように流れる電流により、トランスTrの１次巻線の正電圧方向に電圧が発生し、以下の経路で平滑コンデンサCs0にエネルギが移行する。
Tr⇒Mos0AH⇒Cs0⇒Mos0BL

次いで駆動用パルス１ｍおよび整流用パルス２ｍにより駆動用インバータ回路Ｂ４のMos4Lと、整流回路Ｂ０〜Ｂ３のMos0AL、Mos0BH、Mos1L、Mos2L、Mos3Lがオン状態になると、コンデンサCr34、Cr23、Cr12、Cr01に蓄えられたエネルギが以下の経路で平滑コンデンサCs3、Cs2、Cs1に移行する。
Cr01⇒Lr01⇒Cr12⇒Lr12⇒Cr23⇒Lr23⇒Cr34⇒Lr34⇒Mos4L⇒Cs3⇒Cs2⇒Cs1⇒Tr
Cr01⇒Lr01⇒Cr12⇒Lr12⇒Cr23⇒Lr23⇒Mos3L⇒Cs2⇒Cs1⇒Tr
Cr01⇒Lr01⇒Cr12⇒Lr12⇒Mos2L⇒Cs1⇒Tr
Cr01⇒Lr01⇒Mos1L⇒Tr
このように流れる電流により、トランスTrの1次巻線の負電圧の方向に電圧が発生し、以下の経路で平滑コンデンサCs0にエネルギが移行する。
Tr⇒Mos0BH⇒Cs0⇒Mos0AL

このように、コンデンサCr01、Cr12、Cr23、Cr34の充放電により、平滑コンデンサCs1、Cs2、Cs3、Cs4から平滑コンデンサCs0にエネルギを移行する。そして、電圧端子VHとVcom間に入力された電圧V2を、約1/8倍に降圧された電圧V1にして電圧端子VLとVcom0間に出力する。また、各コンデンサCr01、Cr12、Cr23、Cr34には、インダクタLr12、Lr23、Lr34が直列に接続されてＬＣ直列回路を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。

この実施の形態においても、整流用パルス２ｌ、２ｍを、各駆動用パルス１ｌ、１ｍの立ち上がりタイミングから期間ｔの範囲内で発生させるため、ＬＣ直列回路の共振周期の1/2の期間ｔで電流が流れた後、電流は遮断され逆流しない。このため、ＬＣ直列回路の共振現象を効果的に利用でき、しかも整流回路Ｂ０〜Ｂ３にMOSFETを用いたことで導通損失が低減できるため、変換効率の高いＤＣ／ＤＣ電力変換装置が実現できる。なお、この実施の形態では、整流用パルス２ｌ、２ｍのパルス幅を期間ｔに概一致させているため、導通損失がさらに低減できる。
また、制御回路13gに、駆動用ゲート信号生成部130Bと整流用ゲート信号生成部130Aとを有して、駆動用ゲート信号と整流用ゲート信号とを別々に生成する様にしたため、整流回路Ｂ０〜Ｂ３のMOSFETを駆動用インバータ回路Ｂ４のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いＤＣ／ＤＣ電力変換装置が確実に実現できる。

なお、この実施の形態１０では、駆動用インバータ回路Ｂ４のゲート信号と整流回路Ｂ０〜Ｂ３のゲート信号を制御回路13gにおいて形成したが、上記実施の形態５、７、８のように流れる電流を検出して整流回路Ｂ０〜Ｂ３のゲート信号を形成してもよい。

また、上記実施の形態９、１０では、８倍昇圧あるいは1/8降圧のＤＣ／ＤＣ電力変換装置について述べたが、整流回路の段数を変化させた、いろいろな電圧比のＤＣ／ＤＣ電力変換装置へも、発明を適用できることは言うまでもない。

実施の形態１１．
上記実施の形態９ではV1⇒V2の昇圧形ＤＣ／ＤＣ電力変換装置について示し、上記実施の形態１０ではV2⇒V1の降圧形ＤＣ／ＤＣ電力変換装置について示したが、この実施の形態では、上記実施の形態９、１０の機能を併せ持って双方向のエネルギ移行を実現する昇降圧形のＤＣ／ＤＣ電力変換装置について示す。
この実施の形態によるＤＣ／ＤＣ電力変換装置の回路構成の主要部は、上記実施の形態９、１０と同様に図１８で示す回路構成のもので、この場合、昇圧時には回路Ｂ０を駆動用インバータ回路に、回路Ｂ１〜Ｂ４を整流回路に用い、降圧時には回路Ｂ４を駆動用インバータ回路に、回路Ｂ０〜Ｂ３を整流回路に用いる。

この場合、実施の形態３で示したように、電圧端子の電圧に基づいて整流用ゲート信号と駆動用ゲート信号とを制御回路にて切り替えることにより、昇降圧ＤＣ／ＤＣ電力変換装置を実現する。また、実施の形態６で示したように、検出電流を用いて昇圧動作用の整流用ゲート信号を生成する回路と降圧動作用の整流用ゲート信号を生成する回路とを備え、ゲート信号切り替え部により整流用ゲート信号と駆動用ゲート信号とを切り替えることによっても、昇降圧ＤＣ／ＤＣ電力変換装置を実現できる。

実施の形態１２．
この実施の形態では、上記実施の形態９〜１１の回路構成とは異なる回路構成で、トランスを備えて入出力電圧が絶縁されているＤＣ／ＤＣ電力変換装置について示す。
図２３はこの発明の実施の形態１２によるＤＣ／ＤＣ電力変換装置の回路構成の一部で、トランスTrとトランスTrの１次巻線側の回路B0aとを示す。その他の部分、即ちトランスTrの２次巻線側は上記実施の形態９の図１８で示したものと同様である。
図２３に示すように、トランスTrの１次側には、第１巻き線と第２巻き線との２個の巻線が巻かれ、第１巻き線の巻き始めの第１端子と、第１巻き線の巻き終わりと第２巻き線の巻き始めが接続された第２端子と、第２巻き線の巻き終わりの第３端子を有している。２次巻き線も含めて、３個の各巻き線のターン数は同じとなっている。また、回路B0aは、平滑コンデンサCs0と２個のMOSFET(Mos0AL、Mos0BL)とで構成される。

トランスTrの１次側の第２端子は電圧端子VLに、第１端子はMos0ALのドレイン端子に、第３端子はMos0BLのドレイン端子に接続されている。Mos0AL、Mos0BLのソース端子は、基準電圧Vcom0に接続されている。電圧端子VL−Vcom0間には、平滑コンデンサCs0が配置されている。Mos0AL、Mos0BLのオンオフは、ゲート信号Gate0AL、Gate0BLにより、フォトカプラ120A、120Bおよびゲート駆動回路110を介して制御される。
動作について以下に説明する。
このＤＣ／ＤＣ電力変換装置を用いて昇圧する際には、回路B0aを駆動用インバータ回路に、回路Ｂ１〜Ｂ４を整流回路に用い、降圧時には回路Ｂ４を駆動用インバータ回路に、回路B0a、Ｂ１〜Ｂ３を整流回路に用いる。
昇圧動作時において、Mos0BLをオンすることにより、トランスTrの２次側の正電圧方向に電圧V1を発生させ、Mos0ALをオンすることにより、２次側の負電圧方向に電圧V1を発生させる。その他の動作は実施の形態９と同様である。降圧動作時において、２次側に負電圧が発生したときTr⇒Cs0⇒Mos0BLの経路でCs0を充電し、２次側に正電圧が発生したときTr⇒Cs0⇒Mos0ALの経路でCs0を充電する。その他の動作は実施の形態１０と同様である。

この実施の形態においても、整流用パルスを駆動用パルスの立ち上がりタイミングから期間ｔの範囲内で発生させて各MOSFETをオンオフ制御する。これにより、ＬＣ直列回路の共振周期の1/2の期間ｔで電流が流れた後、電流は遮断され逆流しない。このため、ＬＣ直列回路の共振現象を効果的に利用でき、しかも整流回路にMOSFETを用いたことで導通損失が低減できるため、変換効率の高いＤＣ／ＤＣ電力変換装置が実現できる。
また、駆動用ゲート信号と整流用ゲート信号とを別々に生成する。これにより整流回路のMOSFETを駆動用インバータ回路のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いＤＣ／ＤＣ電力変換装置が確実に実現できる。

なお、上記実施の形態９〜１２では、トランスTrの１次側に１個の回路Ｂ０（B0a）を配し２次側に複数個の回路Ｂ１〜Ｂ４を配して、各ＬＣ直列回路とトランスTrの２次巻線とを直列に接続したが、１次側と２次側とに配する各回路の個数はこれに限るものではなく、隣接回路間に配設される各ＬＣ直列回路はトランスTrの１次巻線あるいは２次巻線と直列に接続されるものであればよい。

実施の形態１３．
次に、この発明の実施の形態１３によるＤＣ／ＤＣ電力変換装置を説明する。図２４、図２５はこの発明の実施の形態１３によるＤＣ／ＤＣ電力変換装置の回路構成を示すもので、特に図２４は主要部を示し、図２５はゲート信号生成部を示す。図２４に示すように、ＤＣ／ＤＣ電力変換装置は、電圧端子VLとVcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VHhとVHl間に出力する機能を有する。この実施の形態１３では、図１にて示した上記実施の形態１における回路Ａ１〜Ａ４と同様の回路を用い、電圧端子の接続構成のみ異なるものである。即ち、低電圧側の正極電圧端子VLは平滑コンデンサCs3とCs4の接続点に接続され、接地された低電圧側の負極電圧端子Vcomは平滑コンデンサCs2とCs3の接続点に接続されている。また、高電圧側の正極電圧端子VHhは平滑コンデンサCs4の高電圧側端子に接続され、高電圧側の負極電圧端子VHlは平滑コンデンサCs1の低電圧側端子に接続されている。

そして、回路Ａ３は、電圧端子VL−Vcom間に入力されるエネルギを、MOSFET（Mos3L、Mos3H）のオンオフ動作により高電圧側に送る駆動用インバータ回路に用いられる。また、回路Ａ１、Ａ２、Ａ４は、駆動用インバータ回路Ａ３で駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として用いられる。
図２５に示すように、ゲート信号生成部となる制御回路13hは、駆動用ゲート信号生成部130Bと整流用ゲート信号生成部130Aとを備える。そして、駆動用インバータ回路Ａ３を駆動するための駆動用ゲート信号Gate3L、Gate3Hは、駆動用ゲート信号生成部130Bで生成され、整流回路Ａ１、Ａ２、Ａ４を駆動するための整流用ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate4L、Gate4Hは、整流用ゲート信号生成部130Aで生成されている。

次に動作について説明する。
電圧端子VL−Vcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VHh−VHl間に出力するため、電圧端子VHh−VHl間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs3には電圧V1の電圧が充電されており、平滑コンデンサCs1、Cs2、Cs4には平均的に(V2-V1)/3の電圧が充電されている。
駆動用ゲート信号Gate3L、Gate3Hは、上記実施の形態１における駆動用ゲート信号Gate1L、Gate1Hと同様に、LrとCrによるＬＣ直列回路にて定まる共振周期２ｔよりもやや大きな周期Ｔでデューティー約50％のオンオフ信号である。また、整流用ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate4L、Gate4Hの各パルスは、上記実施の形態１における整流用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hと同様に、駆動用ゲート信号の各パルスと立ち上がりが一致すると共に立ち下がりタイミングが所定時間τH、τL早くなっている（図３参照）。

各回路Ａ１〜Ａ４の低圧側MOSFETであるMos1L、Mos2L、Mos3L、Mos4Lがオン状態となると、電圧差があるため、平滑コンデンサCs3に蓄えられた一部のエネルギがコンデンサCr34に、コンデンサCr23、Cr12に充電されたエネルギが平滑コンデンサCs2、Cs1に、以下に示す経路で移行する。なお、Mos1L、Mos2L、Mos4Lでは、整流用パルスがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、ＬＣ直列回路の共振周期の1/2の期間ｔで電流が流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。
Cs3⇒Mos4L⇒Lr34⇒Cr34⇒Mos3L
Cr23⇒Lr23⇒Mos3L⇒Cs2⇒Mos2L
Cr12⇒Lr12⇒Cr23⇒Lr23⇒Mos3L⇒Cs2⇒Cs1⇒Mos1L

次いで、各回路Ａ１〜Ａ４の高圧側MOSFETであるMos1H、Mos2H、Mos3H、Mos4Hがオン状態となると、電圧差があるため、コンデンサCr34に充電されたエネルギが平滑コンデンサCs4に、平滑コンデンサCs2、Cs3に蓄えられた一部のエネルギがコンデンサCr12、Cr23に、以下に示す経路で移行する。なお、Mos1H、Mos2H、Mos4Hでは、整流用パルスがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、ＬＣ直列回路の共振周期の1/2の期間ｔで電流が流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。
Cr34⇒Lr34⇒Mos4H⇒Cs4⇒Mos3H
Cs3⇒Mos3H⇒Lr23⇒Cr23⇒Mos2H
Cs2⇒Cs3⇒Mos3H⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Mos1H

このように、コンデンサCr12、Cr23、Cr34の充放電により、平滑コンデンサCs3から平滑コンデンサCs1、Cs2、Cs4にエネルギを移行する。そして、電圧端子VLとVcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VHhとVHl間に出力する。また、各コンデンサCr12、Cr23、Cr34には、インダクタLr12、Lr23、Lr34が直列に接続されてＬＣ直列回路を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。

また、上記実施の形態１では、低電圧側電圧端子VL、Vcomを回路Ａ１の平滑コンデンサCs1の両端子に接続したが、この実施の形態では、他の回路に挟まれた中間に位置する回路Ａ３の平滑コンデンサCs3の両端子に接続して、電圧V1を平滑コンデンサCs3の端子間に入力する。上記実施の形態１におけるＬＣ直列回路Lr12Cr12、Lr23Cr23、Lr34Cr34に流れる電流値をI12r、I23r、I34rとし、この実施の形態におけるＬＣ直列回路Lr12Cr12、Lr23Cr23、Lr34Cr34に流れる電流値をI12、I23、I34とすると、
I12r：I23r：I34r＝３：２：１
I12：I23：I34＝１：２：１
I12＝I34＝I34r
となる。
このように、入力用電圧端子となる電圧端子VL、Vcomを他の回路に挟まれた中間に位置する回路Ａ３の平滑コンデンサCs3の両端子に接続することで、ＬＣ直列回路Lr12Cr12を流れる電流値I12を上記実施の形態１の場合と比べて1/3に低減することができる。このため、エネルギ移行用のインダクタLr、コンデンサCrの電流定格を低下させ、インダクタLrとコンデンサCrを小形化することができる。

また、この実施の形態では、整流回路Ａ１、Ａ２、Ａ４にMOSFETを用いたため、ダイオードを用いた従来のものに比して導通損失が低減でき、電力変換の効率が向上できる。
また、整流回路Ａ１、Ａ２、Ａ４のMOSFETは、駆動用インバータ回路Ａ３のMOSFETと同時にオン状態とし、期間ｔの範囲内で駆動用インバータ回路Ａ１のMOSFETより早くオフ状態とする。整流回路Ａ1、Ａ２、Ａ４のMOSFETのオン期間を該MOSFETの導通期間ｔと一致させると導通損失を最小にできるが、上記のようにMOSFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。
また整流用ゲート信号のパルスを、駆動用ゲート信号のパルスの立ち上がりタイミングから期間ｔの範囲内で発生させるため、ＬＣ直列回路の共振周期の1/2の期間ｔで電流が流れた後、電流は遮断され逆流しない。このため、ＬＣ直列回路の共振現象を効果的に利用でき、しかもMOSFETを用いたことで導通損失が低減できるため、変換効率の高いＤＣ／ＤＣ電力変換装置が実現できる。

また、制御回路13hに、駆動用ゲート信号生成部130Bと整流用ゲート信号生成部130Aとを有して、駆動用ゲート信号Gate3L、Gate3Hと整流用ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate4L、Gate4Hとを別々に生成する様にしたため、整流回路Ａ１、Ａ２、Ａ４のMOSFETを駆動用インバータ回路Ａ３のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いＤＣ／ＤＣ電力変換装置が確実に実現できる。

なお、この実施の形態１３では、駆動用インバータ回路Ａ３のゲート信号と整流回路Ａ１、Ａ２、Ａ４のゲート信号を制御回路13hにおいて形成したが、上記実施の形態４、７、８のように流れる電流を検出して整流回路Ａ１、Ａ２、Ａ４のゲート信号を形成してもよい。

実施の形態１４．
実施の形態１３では、電圧V1を約４倍の電圧V2に昇圧昇圧形のＤＣ／ＤＣ電力変換装置について示したが、この実施の形態では、電圧V2から電圧V1に降圧する降圧形のＤＣ／ＤＣ電力変換装置について示す。
この実施の形態によるＤＣ／ＤＣ電力変換装置の回路構成の主要部は図２４で示す回路構成と同様であるが、この場合、回路Ａ４を駆動用インバータ回路に、回路Ａ１、Ａ２、Ａ３を整流回路に用いる。また、ゲート信号生成部である制御回路は、上記実施の形態２の図５で示したものと同様である。なお、この場合、平滑コンデンサCs3の両端子に接続される電圧端子VL、Vcomは、平滑コンデンサCs3の端子間から電圧V1を出力する出力用端子となり、負荷が接続される。

ここでも、整流回路Ａ１〜Ａ３の内、回路Ａ３は実質的に整流のために用いられるが、回路Ａ１、Ａ２は、MOSFET（Mos1L、Mos1H、Mos2L、Mos2H）のオンオフ動作により、コンデンサCr12、Cr23の移行エネルギ量を制御するので、駆動用の回路と考えることもできる。しかしながら、降圧動作において、回路Ａ１、Ａ２を駆動するためのゲート信号Gate1L、Gate1H、Gate2L、Gate2Hを、仮に駆動用インバータ回路Ａ４を駆動するための駆動用ゲート信号Gate4L、Gate4Hと同様の信号にして、Lr、Crから定まる共振周期の1/2の期間ｔを過ぎてもMOSFETのオン状態を継続させると、ＬＣ直列回路で電流の逆流が発生してエネルギの移行量が減少する。
このため、この実施の形態では、ゲート信号Gate1L、Gate1H、Gate2L、Gate2Hを、整流用ゲート信号生成部130Aにて、ゲート信号Gate3L、Gate3Hと同様に整流用ゲート信号として生成し、回路Ａ１、Ａ２も整流回路と称する。

次に動作について説明する。
平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、ＬＣ直列回路のコンデンサCr12、Cr23、Cr34の容量値と比較して十分大きな値に設定される。
電圧端子VHh−VHl間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力するため、電圧端子VL−Vcom間に負荷が接続され、電圧V2は4×V1よりも高い値となっている。
駆動用ゲート信号Gate4H、Gate4Lは、LrとCrによるＬＣ直列回路にて定まる共振周期２ｔよりもやや大きな周期Ｔでデューティー約50％のオンオフ信号である。
整流回路Ａ１、Ａ２、Ａ３内の高圧側MOSFETへの整流用ゲート信号Gate1H、Gate2H、Gate3H、および低圧側MOSFETへの整流用ゲート信号Gate1L、Gate2L、Gate3Lは、駆動用ゲート信号Gate4H、Gate4Lの立ち上がりタイミングから期間ｔの範囲内で発生されるパルスから成るオンオフ信号である。ここでは、整流用ゲート信号の各パルスは、駆動用ゲート信号の各パルスと立ち上がりタイミングが一致すると共に立ち下がりタイミングが所定時間τH、τL早いか、あるいはパルス幅を時間ｔとほぼ同じにしている。

整流用ゲート信号のオン時間（パルス幅）が時間ｔとほぼ同じ場合において、動作を説明する。
高圧側MOSFETへのゲート信号により各回路Ａ４、Ａ１〜Ａ３の高圧側MOSFETであるMos4H、Mos1H、Mos2H、Mos3Hがオン状態となると、電圧差があるため、平滑コンデンサCs4に蓄えられた一部のエネルギがコンデンサCr34に、コンデンサCr12、Cr23に充電されたエネルギが平滑コンデンサCs2、Cs3に、以下に示す経路で移行する。
Cs4⇒Mos4H⇒Lr34⇒Cr34⇒Mos3H
Cr23⇒Lr23⇒Mos3H⇒Cs3⇒Mos2H
Cr12⇒Lr12⇒Cr23⇒Lr23⇒Mos3H⇒Cs3⇒Cs2⇒Mos1H

次いで、低圧側MOSFETへのゲート信号により、各回路Ａ４、Ａ１〜Ａ３の低圧側MOSFETであるMos4L、Mos1L、Mos2L、Mos3Lがオン状態となると、電圧差があるため、コンデンサCr34に充電されたエネルギが平滑コンデンサCs3に、平滑コンデンサCs1、Cs2に蓄えられたエネルギの一部がコンデンサCr12、Cr23に、以下に示す経路で移行する。
Cr34⇒Lr34⇒Mos4L⇒Cs3⇒Mos3L
Cs2⇒Mos3L⇒Lr23⇒Cr23⇒Mos2L
Cs1⇒Cs2⇒Mos3L⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Mos1L

このように、コンデンサCr12、Cr23、Cr34の充放電により、平滑コンデンサCs1、Cs2、Cs4から平滑コンデンサCs3にエネルギを移行する。そして、電圧端子VHhとVHl間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VLとVcom間に出力する。また、各コンデンサCr12、Cr23、Cr34には、インダクタLr12、Lr23、Lr34が直列に接続されてＬＣ直列回路を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。

また、出力用電圧端子となる電圧端子VL、Vcomが、他の回路に挟まれた中間に位置する回路Ａ３の平滑コンデンサCs3の両端子に接続されているため、ＬＣ直列回路Lr12Cr12を流れる電流値I12を上記実施の形態１３と同様に低減でき、エネルギ移行用のインダクタLr、コンデンサCrの電流定格を低下させ、インダクタLrとコンデンサCrを小形化することができる。

また、この実施の形態においても、整流用ゲート信号のパルスを、駆動用ゲート信号ののパルスの立ち上がりタイミングから期間ｔの範囲内で発生させるため、ＬＣ直列回路の共振周期の1/2の期間ｔで電流が流れた後、電流は遮断され逆流しない。このため、ＬＣ直列回路の共振現象を効果的に利用でき、しかも整流回路Ａ１〜Ａ３にMOSFETを用いたことで導通損失が低減できるため、変換効率の高いＤＣ／ＤＣ電力変換装置が実現できる。さらに、この実施の形態では、整流用ゲート信号のパルス幅を期間ｔに概一致させているため、導通損失がさらに低減できる。

また、駆動用ゲート信号と整流用ゲート信号とを別々に生成する様にしたため、整流回路Ａ１〜Ａ３のMOSFETを駆動用インバータ回路Ａ４のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いＤＣ／ＤＣ電力変換装置が確実に実現できる。
なお、この実施の形態１４においても、上記実施の形態５、７、８のように流れる電流を検出して整流回路Ａ１〜Ａ３のゲート信号を形成してもよい。

また、上記実施の形態１３、１４では、入出力用の電圧端子VL、Vcomを平滑コンデンサCs3の両端子に接続したが、平滑コンデンサCs2の両端子に接続しても良く、ＬＣ直列回路を流れる電流値を同様に低減でき上記実施の形態１３、１４と同様の効果が得られる。さらに、整流回路の段数を増やした場合においても、他の回路に挟まれた中間に位置する回路の平滑コンデンサCsの両端子に電圧端子VL、Vcomを接続しても同様の効果が得られる。

実施の形態１５．
上記実施の形態１３ではV1⇒V2の昇圧形ＤＣ／ＤＣ電力変換装置について示し、上記実施の形態１４ではV2⇒V1の降圧形ＤＣ／ＤＣ電力変換装置について示したが、この実施の形態では、上記実施の形態１３、１４の機能を併せ持って双方向のエネルギ移行を実現する昇降圧形のＤＣ／ＤＣ電力変換装置について示す。
この実施の形態によるＤＣ／ＤＣ電力変換装置の回路構成の主要部は、上記実施の形態１３、１４と同様に図２４で示す回路構成のもので、この場合、昇圧時には回路Ａ３を駆動用インバータ回路に、回路Ａ１、Ａ２、Ａ４を整流回路に用い、降圧時には回路Ａ４を駆動用インバータ回路に、回路Ａ１〜Ａ３を整流回路に用いる。

この場合、電圧端子VL、Vcom、VHh、VHlの電圧を制御回路に入力し、上記実施の形態３と同様に、電圧端子の電圧に基づいて整流用ゲート信号と駆動用ゲート信号とを制御回路にて切り替えることにより、昇降圧形のＤＣ／ＤＣ電力変換装置を実現する。また、上記実施の形態６で示したように、検出電流を用いて昇圧動作用の整流用ゲート信号を生成する回路と降圧動作用の整流用ゲート信号を生成する回路とを備え、ゲート信号切り替え部により整流用ゲート信号と駆動用ゲート信号とを切り替えることによっても、昇降圧形のＤＣ／ＤＣ電力変換装置を実現できる。

実施の形態１６．
次に、この発明の実施の形態１６によるＤＣ／ＤＣ電力変換装置を説明する。図２６は、この発明の実施の形態１６によるＤＣ／ＤＣ電力変換装置の主要部の回路構成を示す。
この実施の形態１６では、電圧端子VLとVcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力するとともに、約２倍に昇圧された電圧V3にして電圧端子VMとVcom間に出力する機能を有する昇圧形のＤＣ／ＤＣ電力変換装置について示す。この場合、入力端子、出力端子との組み合わせは、VL−Vcom、VH−VcomとVL−Vcom、VM−Vcomとの２組である。

図２６に示すように、平滑コンデンサCs2の高電圧側端子に電圧端子VMが接続されている。それ以外は、ゲート信号生成部も含めて上記実施の形態１と同様の回路構成である。
この実施の形態は、上記実施の形態１と同様の昇圧動作をするものであるが、電圧端子VMを備えたため、電圧V2に加えて電圧V3も出力することができる。
入出力端子の対は３組以上でも良く、このように入出力端子の対を複数組備えることにより、複数レベルの電圧に昇圧することができ、回路設計の自由度が向上する。

なお、この実施の形態では、昇圧形のＤＣ／ＤＣ電力変換装置について述べたが、実施の形態２のような降圧形のＤＣ／ＤＣ電力変換装置においても、中間の電圧端子VMを備ええれば電圧V1に加えて電圧V3も出力することができる。また、実施の形態３のような双方向のＤＣ／ＤＣ電力変換装置においても、中間の電圧端子VMを備えれば電圧V1に加えて電圧V3も出力することができる。
また、このように入出力端子の対を複数組備えることは、上記各実施の形態４〜１５にも同様に適用することができ、各実施の形態と同様の効果が得られる。

また、上記各実施の形態では、駆動用インバータ回路、整流回路内の半導体スイッチング素子に、ソース、ドレイン間に寄生ダイオードが形成されているパワーMOSFETを用いたが、ＩＧＢＴ等、制御電極でオンオフ動作が制御できる他の半導体スイッチング素子でも良く、その場合ダイオードが逆並列接続されたものを用い、このダイオードがパワーMOSFETの寄生ダイオードの機能を果たす。これにより、上記各実施の形態と同様の制御により同様の効果が得られる。
また、上記各実施の形態は、整流回路の段数を変化させた、いろいろな電圧比のＤＣ／ＤＣ電力変換装置へも、発明を適用できることは言うまでもない。

実施の形態１７．
上記各実施の形態によるＤＣ／ＤＣ電力変換装置を構成する複数の回路（Ａ１〜Ａ４、Ｂ０〜Ｂ４）において、回路内のMOSFET、ゲート駆動回路、フォトカプラ等を駆動するために備えられた電源Vsk（Vs0〜Vs4）について、以下に説明する。
図２７は、電源Vskの回路構成を示す図である。各回路（Ａ１〜Ａ４、Ｂ０〜Ｂ４）の電源Vskは、各回路内の平滑コンデンサCs(k)（Cs0〜Cs4）に発生する電圧を入力電圧Vsi(k)として出力端子Vsh(k)−Com(k)間に出力電圧Vso(k)を生成する。
電圧Vso(k)とVsi(k)の基準電圧をCom(k)としている。平滑コンデンサCs(k)の高電圧側の端子は、ｐ形のMOSFETＭ２のソース端子に接続され、MOSFETＭ２のドレイン端子はダイオードＤ１のカソード端子とチョークコイルＬ１の一方の端子とに接続されている。ダイオードＤ１のアノード端子は基準電圧Com(k)に接続され、チョークコイルＬ１の他方の端子はコンデンサＣ２の一方の端子に接続され、コンデンサＣ２の他方の端子は基準電圧Com(k)に接続されている。コンデンサCs(k)、コンデンサＣ２、MOSFETＭ２、ダイオードＤ１、チョークコイルＬ１で非絶縁降圧形のDC/DCコンバータ１０を構成し、このDC/DCコンバータ１０を介して入力電圧Vsi(k)は出力電圧Vso(k)に変換される。

コンデンサＣ１とコンデンサＣ２とツェナーダイオードＺ１とは並列に接続され、ツェナーダイオードＺ１のアノード端子側は基準電圧Com(k)に接続され、ツェナーダイオードＺ１のカソード端子側はチョークコイルＬ１の端子に接続されている。このＣ１、Ｃ２、Ｚ１の並列体に出力電圧Vso(k)が発生する。電圧Vso(k)は、クロック発生回路ｄ１、誤差増幅回路ｄ２、コンパレータ回路ｄ３に供給され、各回路ｄ１〜ｄ３は動作する。なお、誤差増幅回路ｄ２、コンパレータ回路ｄ３への電圧Vso(k)の供給は、図示を省略する。
クロック発生回路ｄ１の出力は、抵抗Ｒ９とコンデンサＣ３とで構成する鋸波形成部を介して、コンパレータ回路ｄ３の入力の一方に入力される。誤差増幅回路ｄ２の入力の一方には、抵抗Ｒ２とツェナーダイオードＺ２とで構成される目標電圧が入力され、入力の他方には、Vso(k)の測定電圧が抵抗Ｒ３とＲ４で分圧されて入力されている。また、誤差増幅回路ｄ２の出力は、コンパレータ回路ｄ３の入力の他方に入力され、その接続点は抵抗Ｒ５とＲ６の接続点に接続される。抵抗Ｒ５の他方の端子は電圧Vso(k)の出力端子Vsh(k)に接続され、抵抗Ｒ６の他方の端子は基準電圧Com(k)に接続される。
コンパレータ回路ｄ３の出力端子は、ｎ形のMOSFETＭ１のゲート端子に接続され、MOSFETＭ１のソース端子は基準電圧Com(k)に、ドレイン端子は抵抗Ｒ７の一方の端子に接続されている。抵抗Ｒ７の他方の端子は、MOSFETＭ２のゲート端子と抵抗Ｒ８の一方の端子とに接続されている。また、抵抗Ｒ８の他方の端子は、MOSFETＭ２のソース端子に接続されている。

このように構成される電源Vskの動作について説明する。上記実施の形態２に示したような降圧動作の場合、エネルギ源がVH−Vcom間に接続されるので、平滑コンデンサCs(k)には電圧が発生し電源Vskが動作する。
一方、実施の形態１に示したような昇圧動作の場合、VL−Vcom間にエネルギ源が接続されて平滑コンデンサCs1に電圧が発生するが、それ以外の平滑コンデンサCs(k)は、動作開始時には電圧が発生していない状態である。しかし、平滑コンデンサCs1の電圧で電源Vs1が動作して、回路Ａ１内のMOSFETがオンオフ動作することにより、回路Ａ２〜Ａ４のMOSFETの寄生ダイオードが動作し、エネルギが平滑コンデンサCs2、Cs3、Cs4に移行する。この寄生ダイオードを用いた動作の電力変換効率は良いものではないが、各平滑コンデンサCs(k)にエネルギが移行するのに１秒も時間を要しない。このように、各平滑コンデンサCs(k)に電圧が発生し各電源Vskが動作する。

動作の詳細について述べる。平滑コンデンサCs(k)に電圧が形成されると、抵抗Ｒ１を介してコンデンサＣ１、Ｃ２を充電する。電圧はツェナーダイオードＺ１のツェナー電圧となり、ここでは１６Ｖとしている。この電圧の供給により、Ｃ１、Ｃ２、Ｚ１の並列体に出力電圧Vso(k)が発生して、クロック発生回路ｄ１、誤差増幅回路ｄ２、コンパレータ回路ｄ３に供給され、各回路ｄ１〜ｄ３は動作するとともに、電源Vskが動作する。
抵抗Ｒ１は、電力損失を抑えるため比較的大きな抵抗値にしているため、電源Vskの動作前における抵抗Ｒ１を介したエネルギ供給では、各回路内のMOSFETを動作させるのに十分ではない。電源Vskが動作開始すると、非絶縁形のDC/DCコンバータ１０が動作して該DC/DCコンバータ１０を介して電圧Vsi(k)から電圧Vso(k)に変換され、そのエネルギ量は、各回路内のMOSFETを動作させるのに十分である。

図２８は、コンパレータ回路ｄ３の誤差増幅回路ｄ２側の入力端子の電圧Ｄａと、クロック発生回路ｄ１側の入力端子の電圧Ｄｂと、出力端子の電圧Ｄｃと、MOSFETＭ２のゲート電圧Ｄｄを示す。誤差増幅回路ｄ２は、２つの入力端子間の電圧がゼロになるような電圧Ｄａを出力する。すなわち、出力電圧Vso(k)（１５Ｖ）が、ツェナーダイオードＺ２が定める目標電圧（１５Ｖ）になるように電圧Ｄａを定める。電圧Ｄｂは鋸波状の電圧であり、クロック発生回路ｄ１からの矩形波電圧をＣＲ回路を介することにより形成されている。電圧ＤａとＤｂがコンパレータ回路ｄ３で比較されて矩形波電圧Ｄｃが形成される。例えば、出力電圧Vso(k)を抑える場合には、電圧Ｄａが低くなり、結果として矩形波電圧Ｄｃのハイ電圧期間は短くなる。矩形波電圧ＤｃによりMOSFETＭ１がオンオフし、MOSFETＭ１のソース端子の電圧を基準としてMOSFETＭ２のゲート端子の電圧がロウハイと変化する。MOSFETＭ２はｐ形MOSFETなので、ロウでオン、ハイでオフの動作となる。抵抗Ｒ７とＲ８との分圧により、MOSFETＭ２のゲート・ソース間電圧は最大定格以内になるようになっている。このようにMOSFETＭ２が、オン時間を制御されてオンオフ動作することにより、平滑コンデンサCs(k)からエネルギを移行し出力端子Com(k)、Vsh(k)間の電圧Vso(k)が所定の電圧（１５Ｖ）になるように制御される。

この実施の形態では、ＤＣ／ＤＣ電力変換装置を構成する各回路を駆動する電源Vskを、各回路内の平滑コンデンサCs(k)から非絶縁形のDC/DCコンバータ１０を介して電力供給するように構成した。このため、入力電圧部と各電源Vsk間の配線やそのためのコネクタ等が不要で、またトランスを用いて各電源間を絶縁する必要もなく、小型で変換効率の良い電源構成となる。これにより、ＤＣ／ＤＣ電力変換装置の高効率化、小型化が図れる。

なお、上記実施の形態では、入力電圧Vsi(k)が２０Ｖ以上を想定してDC/DCコンバータ１０は降圧形の回路構成を示したが、入力電圧Vsi(k)が低い、例えば１０Ｖ以下の場合は昇圧形のDC/DCコンバータ１０を用いる。

また上記実施の形態では、ＤＣ／ＤＣ電力変換装置の各回路を駆動する電源Vskの基準電圧をCom(k)とし、各回路内のゲート駆動回路等の制御部を基準電圧Com(k)で構成しているが、各回路内のゲート駆動回路等の制御部を電圧端子Vcomの電圧基準で構成し、電源Vskの基準電圧をVcomとして電圧Vcom基準でMOSFETＭ２を駆動しても良く、配線の引き回しが多少複雑になるが、変換効率の良い電源構成となる。

駆動用インバータ回路と整流回路とから成る複数の回路毎に平滑コンデンサを並列配置して、エネルギ移行用コンデンサの充放電を利用するＤＣ／ＤＣ電力変換装置に広く適用できる。

Claims (12)

1. 制御電極によりオンオフ動作が制御される半導体スイッチング素子から成る高圧側スイッチおよび低圧側スイッチを直列接続して平滑コンデンサの正負端子間に接続した回路を複数個直列に接続し、該各回路内の上記高圧側スイッチと上記低圧側スイッチとの接続点を中間端子として、隣接して直列接続される該各回路の中間端子間にそれぞれコンデンサおよびインダクタの直列体を配して接続し、
   上記複数の回路の内、所定の回路を駆動用インバータ回路に用い、他の回路を整流回路に用いて、上記各直列体のコンデンサの充放電により直流／直流変換を行うことを特徴とするＤＣ／ＤＣ電力変換装置。
2. トランスを備えて、上記複数の回路を該トランスの１次巻線に接続された第１の回路と該トランスの２次巻線に接続された第２の回路とで構成し、上記直列体は上記１次巻線あるいは上記２次巻線に直列に接続されることを特徴とする請求項１に記載のＤＣ／ＤＣ電力変換装置。
3. 上記複数の回路内の所定の回路の平滑コンデンサの正負端子に入出力用の電圧端子を接続し、上記所定の回路は、両側が上記複数の回路内の他の回路に接続されて中間に位置することを特徴とする請求項１または２に記載のＤＣ／ＤＣ電力変換装置。
4. 上記駆動用インバータ回路内の上記半導体スイッチング素子のオンオフ制御のための駆動用ゲート信号を生成する駆動用ゲート信号生成手段と、上記整流回路内の上記半導体スイッチング素子のオンオフ制御のための整流用ゲート信号を、上記駆動用ゲート信号とは別に生成する整流用ゲート信号生成手段とを備えたことを特徴とする請求項１または２に記載のＤＣ／ＤＣ電力変換装置。
5. 上記各直列体のコンデンサ容量とインダクタンスとで決まる共振周期は等しく、
   上記整流用ゲート信号は、上記駆動用ゲート信号の各パルスの立ち上がりタイミングから上記共振周期の１／２の期間の範囲内で発生されるパルスから成ることを特徴とする請求項４に記載のＤＣ／ＤＣ電力変換装置。
6. 上記整流用ゲート信号の各パルスは、上記駆動用ゲート信号のパルスと、立ち上がりタイミングが一致すると共に立ち下がりタイミングが所定時間早いことを特徴とする請求項５に記載のＤＣ／ＤＣ電力変換装置。
7. 上記整流用ゲート信号の各パルスは、パルス幅が上記共振周期の１／２と該一致することを特徴とする請求項５または６に記載のＤＣ／ＤＣ電力変換装置。
8. 上記整流回路の上記中間端子の出力電流あるいは上記直列体を流れる電流を検出する電流検出手段を備え、上記整流用ゲート信号生成手段は、上記電流検出手段による検出電流に応じて上記整流用ゲート信号を生成することを特徴とする請求項５または６に記載のＤＣ／ＤＣ電力変換装置。
9. 上記電流検出手段は、上記直列体内の上記コンデンサあるいは上記インダクタの両端電圧を検出し、該検出電圧から上記直列体を流れる電流を検出することを特徴とする請求項８に記載のＤＣ／ＤＣ電力変換装置。
10. 上記平滑コンデンサの端子に接続される、該ＤＣ／ＤＣ電力変換装置の入出力用端子の対を複数組備えることを特徴とする請求項１または２に記載のＤＣ／ＤＣ電力変換装置。
11. 上記各回路は、該回路を動作させるための電源を備え、該各電源は、上記各回路内の平滑コンデンサからＤＣ／ＤＣコンバータを介して電力供給することを特徴とする請求項１または２に記載のＤＣ／ＤＣ電力変換装置。
12. 上記各半導体スイッチング素子は、ソース・ドレイン間に寄生ダイオードを有するパワーＭＯＳＦＥＴ、あるいはダイオードを逆並列に接続した半導体スイッチング素子であることを特徴とする請求項１〜１１のいずれか１項に記載のＤＣ／ＤＣ電力変換装置。

Images