CN100409549C

CN100409549C - 防止反向电流的电荷泵及转换电压的方法

Info

Publication number: CN100409549C
Application number: CNB2004100067582A
Authority: CN
Inventors: 陈天赐; 曾光男
Original assignee: YUANCHUANG SCIENCE AND TECHNOLOGY Co Ltd
Priority date: 2004-02-26
Filing date: 2004-02-26
Publication date: 2008-08-06
Anticipated expiration: 2024-02-26
Also published as: CN1661893A

Abstract

第一与第二时钟分别施加至第一与第二电容器。第一与第二前级时钟分别施加至第一与第二前级电容器。第一开关耦合第二前级电容器与第一电容器。第二开关耦合第一前级电容器与第二电容器。第一反向电流防止电路使第一开关之控制电极交替地耦合于第二电容器与第二前级电容器。第二反向电流防止电路使第二开关的控制电极交替地耦合于第一电容器与第一前级电容器。第一与第二时钟的下降边缘分别早于第一与第二前级时钟的下降边缘。第一与第二前级时钟的上升边缘分别早于第一与第二时钟的上升边缘。

Description

防止反向电流的电荷泵及转换电压的方法

技术领域

本发明涉及一种电荷泵及转换电压的方法，尤其涉及一种可防止反向电流发生的电荷泵及转换电压的方法，从而实现高效率的电压转换功能。

背景技术

图1显示传统电荷泵10的详细电路图。NMOS晶体管N₁与N₂的第一电流电极皆耦合至一供应电压源V_in。NMOS晶体管N₁的控制电极耦合至NMOS晶体管N₂的第二电流电极，而NMOS晶体管N₂的控制电极则耦合至NMOS晶体管N₁的第二电流电极。电容器C₁的第一电极耦合至NMOS晶体管N₁的第二电流电极，而电容器C₂的第一电极则耦合至NMOS晶体管N₂的第二电流电极。

NMOS晶体管N₃的第一电流电极耦合至NMOS晶体管N₂的第二电流电极，而NMOS晶体管N₄的第一电流电极则耦合至NMOS晶体管N₁的第二电流电极。NMOS晶体管N₃的控制电极耦合至NMOS晶体管N₄的第二电流电极，而NMOS晶体管N₄的控制电极则耦合至NMOS晶体管N₃的第二电流电极。电容器C₃的第一电极耦合至NMOS晶体管N₃的第二电流电极，而电容器C₄的第一电极则耦合至NMOS晶体管N₄的第二电流电极。

NMOS晶体管N₅的第一电流电极耦合至NMOS晶体管N₃的第二电流电极。NMOS晶体管N₅的控制电极与第一电流电极相互耦合而形成二极管耦合型晶体管。电荷泵10的泵电压V_pp则呈现于NMOS晶体管N₅的第二电流电极。

常见的电荷泵10在时钟信号CLK₁与CLK₂控制下进行电荷移转的操作而实现升压的功能。参照图2(a)，时钟信号CLK₁与CLK₂为一对同级互补的脉波列(Pulse Train，)，具有相等的振幅。此外，时钟信号CLK₁与CLK₂设计成彼此非重叠，由此避免时钟信号CLK₁与CLK₂同时处于高电位的情况发生。典型上，时钟信号CLK₁与CLK₂的振幅在供应电压源V_in与地面电位间交替地摆荡。如图1所示，时钟信号CLK₁施加至电容器C₁与C₃的第二电极，而时钟信号CLK₂则施加至电容器C₂与C₄的第二电极。

兹详细说明常见的电荷泵10的操作如下。为了解常见的电荷泵10的操作，假设电容器C₁与C₂的第一电极皆处于电压V_in，作为初始条件。当时钟信号CLK₁处于低电位且时钟信号CLK₂处于高电位时，例如图2(a)所示的时间点A，电容器C₂的第一电极被向上推高成为电压2*V_in，使晶体管N₁导通。结果，供应电压源V_in对电容器C₁充电，维持电容器C₂的第一电极于电压V_in。随后，当时钟信号CLK₁处于高电位且时钟信号CLK₂处于低电位时，例如图2(a)所示的时间点B，电容器C₁的第一电极被向下拉低成为电压V_in，并且电容器C₁的第一电极被向上推高成为电压2*V_in，使晶体管N₂导通。结果，供应电压源V_in对电容器C₂充电，维持电容器C₂的第一电极于电压V_in。

因此，晶体管N₁与N₂以及电容器C₁与C₂在时钟信号CLK₁与CLK₂的控制下构成电荷泵10的第一泵级，可由电容器C₁与C₂的第一电极交替地供应第一级泵电压2*V_in至下一泵级。

同理，假设电容器C₃与C₄的第一电极皆处于电压2*V_in，作为初始条件。当时钟信号CLK₁处于低电位且时钟信号CLK₂处于高电位时，例如图2(a)所示的时间点A，电容器C₄的第一电极被向上推高成为电压3*V_in，使晶体管N₃导通。结果，电容器C₂的第一电极供应第一级泵电压2*V_in至电容器C₃，从而维持电容器C₃的第一电极于电压2*V_in。随后，当时钟信号CLK₁处于高电位且时钟信号CLK₂处于低电位时，例如图2(a)所示的时间点B，电容器C₄的第一电极被向下拉低成为电压2*V_in，并且电容器C₃的第一电极被向上推高成为电压3*V_in，使晶体管N₄导通。结果，电容器C₁的第一电极供应第一级泵电压2*V_in至电容器C₄，从而维持电容器C₄的第一电极于电压2*V_in。

因此，晶体管N₃与N₄以及电容器C₃与C₄在时钟信号CLK₁与CLK₂的控制下构成电荷泵10的第二泵级，可由电容器C₃的第一电极供应第二级泵电压3*V_in至输出级。

晶体管N₅作为电荷泵10的输出级，其作用如同一个二极管，只允许电荷泵10输出泵电压V_pp。由于晶体管N₅的作用，泵电压V_pp会比电容器C₃的第一电极处的电压减少了用于导通晶体管N₅所需的二极管正向压降。

由于反向电流(或称为反向电荷移转)的效应，常见的电荷泵10无法提供高效率的电压转换功能。在常见技艺中，反向电流的现象发生于两种情况：(一)时钟信号处于稳定状态时，以及(二)时钟信号发生电位迁移时(亦即从低电位变为高电位或从高电位变为低电位的转态过渡时期)。

首先说明当时钟信号处于稳定状态时，电荷泵10所遭遇的反向电流问题。考虑当时钟信号CLK₁处于高电位且时钟信号CLK₂处于低电位时，例如图2(a)所示的时间点B，晶体管N₁的第二电流电极处于电压2*V_in、晶体管N₂的第二电流电极处于电压V_in、晶体管N₃的第二电流电极处于电压3*V_in、且晶体管N₄的第二电流电极处于电压2*V_in。因此，晶体管N₃的控制电极处于电压2*V_in，而其第一电流电极处于电压V_in，导致晶体管N₃被导通。由于晶体管N₂也处于导通状态，故一稳态反向电流从电容器C₃的第一电极(处于电压3*V_in)放电，依序经由导通的晶体管N₃与N₂而流回供应电压源V_in。在此种稳态反向电流发生的情况下，储存于电容器C₃上的电荷无法完全地转移至作为电荷泵10的输出级的晶体管N₅，导致电荷泵10产生泵电压V_pp的效率降低。

继而说明当时钟信号发生电位迁移时，电荷泵10所遭遇的反向电流问题。虽然时钟信号CLK₁施加至电容器C₁与C₃而时钟信号CLK₂则施加至电容器C₂与C₄，但由于时钟信号CLK₁与CLK₂在实际电路中传递时因配线长短不同而产生时间延迟。倘若考虑此种时间延迟的效应，则电容器C₃所接收到的时钟信号实际上如图2(b)所示的时钟信号CLK₁，其为时钟信号CLK₁的延迟信号，而电容器C₄所接收到的时钟信号实际上如图2(b)所示的时钟信号CLK₄，其为时钟信号CLK₂的延迟信号。

考虑当时钟信号CLK₁与CLK₃皆处于低电位且时钟信号CLK₂与CLK₄皆处于高电位时，例如图2(b)所示的时间点A，晶体管N₁的第二电流电极处于电压V_in、晶体管N₂的第二电流电极处于电压2*V_in、晶体管N₃的第二电流电极处于电压2*V_in、且晶体管N₄的第二电流电极处于电压3*V_in随后，当时钟信号CLK₂从高电位转态成为低电位时，时钟信号CLK₄由于时间延迟的效应仍然维持于高电位，例如图2(b)所示的时间点C。此时，时钟信号CLK₁与CLK₃因为前述的非重叠安排而仍然皆维持于低电位。在此情况下，晶体管N₃的第一电流电极(因其耦合至晶体管N₂的第二电流电极)被向下拉低成为电压V_in。由于晶体管N₃的控制电极处于电压3*V_in，故晶体管N₃被导通使得一转态反向电流从电容器C₃的第一电极(处于电压2*V_in)放电，经由导通的晶体管N₃而流回电容器C₂的第一电极。在此种转态反向电流发生的情况下，电容器C₃的第一电极无法完全被充电至所期望的2*V_in，导致后来当时钟信号CLK₃从低电位转态成为高电位时，例如图2(b)所示的时间点B，电容器C₃的第一电极无法被向上推高成为所期望的电压3*V_in。结果，电荷泵10产生泵电压V_pp的效率降低。

发明内容

有鉴于前述问题，本发明的一目的在于提供一种电荷泵，可于时钟信号处于稳定状态时防止反向电流发生，从而提高电压转换的效率。

本发明的另一目的在于提供一种电荷泵，可于时钟信号发生电位迁移时防止反向电流发生，从而提高电压转换的效率。

根据本发明的第一方面，提供了一种电荷泵，包含：第一时钟信号，交替地摆荡于第一时钟高电位与第一时钟低电位间；第二时钟信号，交替地摆荡于第二时钟高电位与第二时钟低电位间。第二时钟高电位与第一时钟高电位彼此在时间上非重叠；第一电容器，其上供应有该第一时钟信号；第二电容器，其上供应有该第二时钟信号；第一前级时钟信号，交替地摆荡于第一前级时钟高电位与第一前级时钟低电位间；第二前级时钟信号；交替地摆荡于第二前级时钟高电位与第二前级时钟低电位间。第二前级时钟高电位与第一前级时钟高电位彼此在时间上非重叠；第一前级电容器，其上供应有该第一前级时钟信号；第二前级电容器，其上供应有该第二前级时钟信号；第一开关电路，于导通时耦合第二前级电容器与第一电容器，使得第二前级电容器与第一电容器间发生电荷移转；第二开关电路，于导通时耦合第一前级电容器与第二电容器，使得第一前级电容器与第二电容器间发生电荷移转；以及第一反向电流防止电路，当第一时钟信号处于第一时钟高电位且第二前级时钟信号处于第二前级时钟低电位时，使第一开关电路不导通，由此防止第一稳态反向电流从第一电容器经由第一开关电路流出，其中，该第二前级时钟信号的低电位状态在时间上完全被涵盖于第二时钟信号的低电位状态内，由此使该第一开关电路于该第二时钟信号与该第二前级时钟信号发生转态的过渡期间内不导通，防止第一转态反向电流从该第一电容器经由该第一开关电路流出。

第一反向电流防止电路具有第一PMOS晶体管以及第一NMOS晶体管。第一PMOS晶体管由第一时钟信号经由第一电容器所控制。当第一时钟信号处于第一时钟低电位且第二时钟信号处于第二时钟高电位时，第一PMOS晶体管被导通，使得第二时钟信号经由第二电容器而控制第一开关电路。第一NMOS晶体管由第一时钟信号经由第一电容器所控制。当第一时钟信号处于第一时钟高电位且第二前级时钟信号处于第二前级时钟低电位时，第一NMOS晶体管被导通，使得第二前级时钟信号经由第二前级电容器而控制第一开关电路。

当第二时钟信号处于第二时钟高电位且第一前级时钟信号处于第一前级时钟低电位时，第二反向电流防止电路使第二开关电路不导通，由此防止第二稳态反向电流从第二电容器经由第二开关电路流出。

第二反向电流防止电路具有第二PMOS晶体管以及第二NMOS晶体管。第二PMOS晶体管由第二时钟信号经由第二电容器所控制。当第二时钟信号处于第二时钟低电位且第一时钟信号处于第一时钟高电位时，第二PMOS晶体管被导通，使得第一时钟信号经由第一电容器控制第二开关电路。第二NMOS晶体管由第二时钟信号经由第二电容器所控制。当第二时钟信号处于第二时钟高电位且第一前级时钟信号处于第一前级时钟低电位时，第二NMOS晶体管被导通，使得第一前级时钟信号经由第一前级电容器而控制第二开关电路。

第二时钟信号从第二时钟高电位转态成第二时钟低电位的第二时钟下降边缘在时间上领先于第二前级时钟信号从第二前级时钟高电位转态成第二前级时钟低电位的第二前级时钟下降边缘。第二前级时钟信号从第二前级时钟低电位转态成第二前级时钟高电位的第二前级时钟上升边缘于时间上领先第二时钟信号从第二时钟低电位转态成第二时钟高电位的第二时钟上升边缘。在此情况下，第一开关电路于第二时钟信号与第二前级时钟信号发生转态的过渡期间内不导通，防止第一转态反向电流从第一电容器经由第一开关电路流出。

第一时钟信号从第一时钟高电位转态成第一时钟低电位的第一时钟下降边缘于时间上领先第一前级时钟信号从第一前级时钟高电位转态成第一前级时钟低电位的第一前级时钟下降边缘。第一前级时钟信号从第一前级时钟低电位转态成第一前级时钟高电位的第一前级时钟上升边缘于时间上领先第一时钟信号从第一时钟低电位转态成第一时钟高电位的第一时钟上升边缘。在此情况下，第二开关电路于第一时钟信号与第一前级时钟信号发生转态的过渡期间内不导通，防止第二转态反向电流从第二电容器经由第二开关电路流出。

根据本发明的另一方面，提供了一种电荷泵，包含：第一时钟信号，交替地摆荡于第一时钟高电位与第一时钟低电位间；第二时钟信号，交替地摆荡于第二时钟高电位与第二时钟低电位间，其中该第二时钟高电位与该第一时钟高电位彼此在时间上非重叠；第一电容器，其上供应有该第一时钟信号；第二电容器，其上供应有该第二时钟信号；第一前级时钟信号，交替地摆荡于第一前级时钟高电位与第一前级时钟低电位间；第二前级时钟信号，交替地摆荡于第二前级时钟高电位与第二前级时钟低电位间，其中该第二前级时钟高电位与该第一前级时钟高电位彼此在时间上非重叠；第一前级电容器，其上供应有该第一前级时钟信号；第二前级电容器，其上供应有该第二前级时钟信号；第一开关电路，于导通时耦合该第二前级电容器与该第一电容器，使得该第二前级电容器与该第一电容器间发生电荷移转；第二开关电路，于导通时耦合该第一前级电容器与该第二电容器，使得该第一前级电容器与该第二电容器间发生电荷移转，其中，该第二前级时钟信号的低电位状态在时间上完全被涵盖于第二时钟信号的低电位状态内，由此：使该第一开关电路于该第二时钟信号与该第二前级时钟信号发生转态的过渡期间内不导通，防止第一转态反向电流从该第一电容器经由该第一开关电路流出。

根据本发明的再另一方面，提供了一种转换电压的方法，包含：施加第一时钟信号至第一电容器，该第一时钟信号交替地摆荡于第一时钟高电位与第一时钟低电位间；施加第二时钟信号至第二电容器，该第二时钟信号交替地摆荡于第二时钟高电位与第二时钟低电位间，其中该第二时钟高电位与该第一时钟高电位彼此在时间上非重叠；施加第一前级时钟信号至第一前级电容器，该第一前级时钟信号交替地摆荡于第一前级时钟高电位与第一前级时钟低电位间；施加第二前级时钟信号至第二前级电容器，该第二前级时钟信号交替地摆荡于第二前级时钟高电位与第二前级时钟低电位间，其中该第二前级时钟高电位与该第一前级时钟高电位彼此在时间上非重叠；耦合第一开关电路的第一电流电极至该第二前级电容器且耦合该第一开关电路的一第二电流电极至该第一电容器；耦合第二开关电路的第一电流电极至该第一前级电容器且耦合该第二开关电路的第二电流电极至该第二电容器；当该第一时钟信号处于该第一时钟低电位且该第二时钟信号处于该第二时钟高电位时，耦合该第一开关电路的控制电极至该第二开关电路的该第二电流电极；以及当该第一时钟信号处于该第一时钟高电位且该第二前级时钟信号处于该第二前级时钟低电位时，耦合该第一开关电路的该控制电极至该第一开关电路的该第一电流电极，其中，该第二前级时钟信号的低电位状态在时间上完全被涵盖于第二时钟信号的低电位状态内。

附图说明

图1(a)显示常见的电荷泵的详细电路图。

图2(a)与2(b)显示常见的时钟信号的波形时序图。

图3(a)显示依据本发明第一实施例的防止反向电流的高效电荷泵的详细电路图。

图3(b)显示依据本发明第二实施例的防止反向电流的高效电荷泵的详细电路图。

图4(a)显示依据本发明第三实施例的防止反向电流的高效电荷泵的详细电路图。

图4(b)显示应用于依据本发明第三实施例的电荷泵的防止反向电流时钟信号的波形时序图。

图5显示依据本发明第四实施例的防止反向电流的高效电荷泵的详细电路图。

图6(a)显示依据本发明第五实施例的防止反向电流的高效电荷泵的详细电路图。

图6(b)显示应用于依据本发明第五实施例的电荷泵的防止反向电流时钟信号的波形时序图。

附图标记：

10 常见的电荷泵

30，31，40，50，60 防止反向电流的电荷泵

30_in，31_in，40_in，50_in，60_in 输入级

30_int，31_int1、31_int2，40_int，50_int，60_int1，60_int2中间级

30_out，31_out，40_out，50_out，60_out 输出级

301，302，501，502 防止反向电流电路

C₁～C₆ 电容器

CLK₁～CLK₄ 时钟信号

PCLK₁～PCLK₆ 防止反向电流时钟信号

N₁～N₆ NMOS晶体管

P₁～P₄ PMOS晶体管

V_in 供应电压源

V_pp 泵电压

具体实施方式

下文中的说明与附图将使本发明的前述与其他目的、特征、与优点更明显。兹将参照图式详细说明依据本发明的较佳实施例。

图3(a)显示依据本发明第一实施例的防止反向电流的高效电荷泵30的详细电路图。参照图3(a)，依据本发明第一实施例的电荷泵30包括输入级30_in、中间级30_int、以及输出级30_out。关于输入级30_in，具体而言，NMOS晶体管N₁与N₂的第一电流电极皆耦合至一供应电压源V_in。NMOS晶体管N₁的控制电极耦合至NMOS晶体管N₂的第二电流电极，而NMOS晶体管N₂的控制电极则耦合至NMOS晶体管N₁的第二电流电极。电容器C₁的第一电极耦合至NMOS晶体管N₁的第二电流电极，而电容器C₂的第一电极则耦合至NMOS晶体管N₂的第二电流电极。

关于中间级30_int，具体而言，NMOS晶体管N₃的第一电流电极耦合至NMOS晶体管N₂的第二电流电极，而NMOS晶体管N₄的第一电流电极则耦合至NMOS晶体管N₁的第二电流电极。NMOS晶体管N₃的控制电极由第一反向电流防止电路301所控制，而NMOS晶体管N₄的控制电极则由第二反向电流防止电路302所控制。电容器C₃的第一电极耦合至NMOS晶体管N₃的第二电流电极，而电容器C₄的第一电极则耦合至NMOS晶体管N₄的第二电流电极。

关于输出级30_out，具体而言，PMOS晶体管P₁的第一电流电极耦合至NMOS晶体管N₃的第二电流电极，而PMOS晶体管P₂的第一电流电极则耦合至NMOS晶体管N₄的第二电流电极。PMOS晶体管P₁的控制电极耦合至NMOS晶体管N₄的第二电流电极，而PMOS晶体管P₂的控制电极则耦合至NMOS晶体管N₃的第二电流电极。PMOS晶体管P₁与P₂的第二电流电极彼此相耦合，从其上呈现出电荷泵30的泵电压V_pp。

依据本发明第一实施例的电荷泵30在图2(a)所示的常见时钟信号CLK₁与CLK₂的控制下进行电荷移转的操作而实现升压的功能。因此，关于时钟信号CLK₁与CLK₂请参考前文，此处省略其详细说明以期节省篇幅。

比较图1与图3(a)可清楚看出，依据本发明第一实施例的电荷泵30不同于常见的电荷泵10之处在于：(一)电荷泵30的中间级30_int。额外设有反向电流防止电路301与302，以及(二)电荷泵30的输出级30_out由PMOS晶体管P₁与P₂所实施。

第一反向电流防止电路301施加一动态偏压至晶体管N3的控制电极，用以防止反向电流从晶体管N₃的第二电流电极朝其第一电流电极流动但允许正向电流从晶体管N₃的第一电流电极朝其第二电流电极流动。为了实现防止反向电流的效果，第一反向电流防止电路301侦测晶体管N₃的第一与第二电流电极处的电压，而于晶体管N₃的第二电流电极处的电压大于晶体管N₃的第一电流电极处的电压时，施加一禁止(Disable)偏压至晶体管N₃的控制电极，使得晶体管N₃处于不导通状态。在图3(a)所示的实施例中，反向电流防止电路301包括PMOS晶体管P₃与NMOS晶体管N₅。晶体管P₃的第一电流电极耦合至晶体管N₄的第二电流电极，其控制电极耦合至晶体管N₃的第二电流电极，并且其第二电流电极耦合至晶体管N₃的控制电极。晶体管N₅的第一电流电极耦合至晶体管P₃的第二电流电极，其控制电极耦合至晶体管N₃的第二电流电极，并且其第二电流电极耦合至晶体管N₃的第一电流电极。

第二反向电流防止电路302施加一动态偏压至晶体管N₄的控制电极，用以允许正向电流从晶体管N₄的第一电流电极朝其第二电流电极流动且防止反向电流从晶体管N₄的第二电流电极朝其第一电流电极流动。为了实现防止反向电流的效果，第二反向电流防止电路302侦测晶体管N₄的第一与第二电流电极处的电压，而于晶体管N₄的第二电流电极处的电压大于晶体管N₄的第一电流电极处的电压时，施加一禁止偏压至晶体管N₄的控制电极，使得晶体管N₄处于不导通状态。在图3(a)所示的实施例中，反向电流防止电路302包括PMOS晶体管P₄与NMOS晶体管N₆。晶体管P₄的第一电流电极耦合至晶体管N₃的第二电流电极，其控制电极耦合至晶体管N₄的第二电流电极，并且其第二电流电极耦合至晶体管N₄的控制电极。晶体管N₆的第一电流电极耦合至晶体管P₄的第二电流电极，其控制电极耦合至晶体管N₄的第二电流电极，并且其第二电流电极耦合至晶体管N₄的第一电流电极。

兹参照图示详细说明依据本发明第一实施例的电荷泵30的操作如下。考虑当时钟信号CLK₁处于低电位且时钟信号CLK₂处于高电位时，例如图2(a)所示的时间点A，晶体管N₁的第二电流电极处于电压V_in、晶体管N₂的第二电流电极处于电压2*V_in、晶体管N₃的第二电流电极处于电压2*V_in、且晶体管N₄的第二电流电极处于电压3*V_in。因此，晶体管P₃导通且晶体管N₅不导通，导致反向电流防止电路301施加一赋能(Enable)偏压3*V_in至晶体管N₃的控制电极而导通晶体管N₃。结果，电容器C₂的第一电极藉由正向电流供应第一级泵电压2*V_in至电容器C₃，从而维持电容器C₃的第一电极于电压2*V_in。另一方面，因为晶体管P₄不导通且晶体管N₆导通，所以反向电流防止电路302施加一禁止偏压V_in至晶体管N₄的控制电极而使晶体管N₄不导通。因此，反向电流防止电路302有效地防止常见技艺的稳态反向电流从晶体管N₄的第二电流电极朝其第一电流电极流动。结果，储存于电容器C₄上的电荷可经由输出级30_out的导通的晶体管P₂而完全地转移以产生3*V_in的泵电压V_pp。

随后，当时钟信号CLK₁处于高电位且时钟信号CLK₂处于低电位时，例如图2(a)所示的时间点B，晶体管N₁的第二电流电极处于电压2*V_in、晶体管N₂的第二电流电极处于电压V_in、晶体管N₃的第二电流电极处于电压3*V_in、且晶体管N₄的第二电流电极处于电压2*V_in。因此，晶体管P₄导通且晶体管N₆不导通，导致反向电流防止电路302施加一赋能偏压3*V_in至晶体管N₄的控制电极而导通晶体管N₄。结果，电容器C₁的第一电极藉由正向电流供应第一级泵电压2*V_in至电容器C₄，从而维持电容器C₄的第一电极于电压2*V_in。另一方面，因为晶体管P₃不导通且晶体管N₅导通，所以反向电流防止电路301施加一禁止偏压V_in至晶体管N₃的控制电极而使晶体管N₃不导通。因此，反向电流防止电路301有效地防止常见技艺的稳态反向电流从晶体管N₃的第二电流电极朝其第一电流电极流动。结果，储存于电容器C₃上的电荷可经由输出级30_out的导通的晶体管P₁而完全地转移以产生3*V_in的泵电压V_pp。

由交互耦合的两个晶体管P₁与P₂所实施的输出级30_out提供了两个优点：(一)不论在时钟信号CLK₁处于低电位且时钟信号CLK₂处于高电位的情况中，例如图2(a)所示的时间点A，或是在时钟信号CLK₁处于低电位且时钟信号CLK₂处于高电位的情况中，例如图2(a)所示的时间点B，依据本发明的电荷泵30得交替地经由输出级30_out的晶体管P₁与P₂其中的一供应3*V_in的泵电压V_pp，以及(二)输出级30_out不会造成常见技艺中的二极管正向压降的损失。

请注意虽然前述输出级30_out由交互耦合的两个晶体管P₁与P₂所实施，但本发明不限于此而可以采用输出级30_out仅由晶体管P₁与P₂其中的一所实施的情况，或者输出级30_out使用常见技艺的二极管耦合型NMOS晶体管。无论输出级30_out的实施型态如何变化修改，依据本发明第一实施例的电荷泵30的中间级30_int所提供的防止反向电流的功能皆不受影响。

请注意虽然前述中间级30_int设有两个反向电流防止电路301与302，但本发明不限于此而可以采用中间级30_int仅设有反向电流防止电路301或302其中的一。虽然在中间级30_int仅设有反向电流防止电路301(或302)的情况中，电荷泵30仅能防止流经晶体管N₃(或N₄)的反向电流，但亦可比完全无法防止反向电流的常见技艺以更高的效率来产生泵电压V_pp。

图3(b)显示依据本发明第二实施例的防止反向电流的高效电荷泵31的详细电路图。参照图3(b)，依据本发明第二实施例的电荷泵31包括输入级31_in、第一与第二中间级31_int1与31_in小以及输出级31_out。输入级31_in实质上相同于图3(a)所示的输入级30_in、第一与第二中间级31_int1与31_int2皆实质上相同于图3(a)所示的中间级30_int、并且输出级31_out实质上相同于图3(a)所示的输出级30_out。换言之，依据本发明第二实施例的电荷泵的中间级可由复数个相同泵级以串接级联(Cascade)的方式加以扩展整体电路的规模。每一个中间级的升压作用使前一级所产生的泵电压提高一个V_in(假设时钟信号的振幅为V_in)。由于输入级使供应电压源V_in提高一个V_in，故对于具有N个中间级的电荷泵而言，输出级可供应(N+2)*V_in的泵电压V_pp。因此，图3(b)所示的具有两个中间级31_int1与31_int2的电荷泵31产生4*V_in的泵电压V_pp。

图4(a)显示依据本发明第三实施例的防止反向电流的高效电荷泵40的详细电路图。参照图4(a)，依据本发明第三实施例的电荷泵40包括输入级40_in、中间级40_out、以及输出级40_out。输入级40_in实质上相同于图3(a)所示的输入级30_in，并且输出级40_out实质上相同于图3(a)所示的输出级30_out。在依据本发明第三实施例中，虽然中间级40_in。并未设有依据第一实施例的反向电流防止电路301与302而因此实质上相同于输入级40_in，但电荷泵40采用图4(b)所示的反向电流防止时钟信号PCLK₁至PCLK₄分别施加至电容器C₁至C₄来进行升压操作，由此解决在时钟信号发生电位迁移时所发生的反向电流问题。

具体而言，反向电流防止时钟信号PCLK₁与PCLK₂分别施加至输入级40_in的电容器C₁与C₂的第二电极。时钟信号PCLK₁与PCLK₂为一对同级互补的脉波列，具有相等的振幅。此外，时钟信号PCLK₁与PCLK₂设计成彼此非重叠，由此避免时钟信号PCLK₁与PCLK₂同时处于高电位的情况发生。典型上，时钟信号PCLK₁与PCLK₂的振幅在供应电压源V_in与地面电位间交替地摆荡。另一方面，反向电流防止时钟信号PCLK₃与PCLK₄分别施加至中间级40_int的电容器C₃与C₄的第二电极。时钟信号PCLK₃与PCLK₄为一对同级互补的脉波列，具有相等的振幅。此外，时钟信号PCLK₃与PCLK₄设计成彼此非重叠，由此避免时钟信号PCLK₃与PCLK₄同时处于高电位的情况发生。典型上，时钟信号PCLK₃与PCLK₄的振幅在供应电压源V_in与地面电位间交替地摆荡。

时钟信号PCLK₁与PCLK₃为一对相邻级涵盖的脉波列。在每一时钟循环中，后级时钟信号PCLK₃从高电位转态成低电位的下降边缘必须于时间上领先前级时钟信号PCLK₁的下降边缘，并且前级时钟信号PCLK₁从低电位转态成高电位的上升边缘必须于时间上领先后级时钟信号PCLK₃的上升边缘。换言之，前级时钟信号PCLK₁的低电位状态在时间上完全被涵盖于后级时钟信号PCLK₃的低电位状态内，或者亦可说后级时钟信号PCLK₃的高电位状态在时间上完全被涵盖于前级时钟信号PCLK₁的高电位状态内。另一方面，时钟信号PCLK₂与PCLK₄为一对相邻级涵盖的脉波列。在每一时钟循环中，后级时钟信号PCLK₄的下降边缘必须于时间上领先前级时钟信号PCLK₂的下降边缘，并且前级时钟信号PCLK₂的上升边缘必须于时间上领先后级时钟信号PCLK₄的上升边缘。换言之，前级时钟信号PCLK₂的低电位状态在时间上完全被涵盖于后级时钟信号PCLK₄的低电位状态内，或者亦可说后级时钟信号PCLK₄的高电位状态在时间上完全被涵盖于前级时钟信号PCLK₂的高电位状态内。

兹参照图示详细说明依据本发明第三实施例的电荷泵40的操作如下。考虑当时钟信号PCLK₁与PCLK₃皆处于低电位且时钟信号PCLK₂与PCLK₄皆处于高电位时，例如图4(b)所示的时间点A，晶体管N₁的第二电流电极处于电压V_in、晶体管N₂的第二电流电极处于电压2*V_in、晶体管N₃的第二电流电极处于电压28*V_in、且晶体管N₄的第二电流电极处于电压3*V_in。随后，当后级时钟信号PCLK₄先转态成为低电位而前级时钟信号PCLK₂仍然维持于高电位时，例如图4(b)所示的时间点B，晶体管N₃的控制电极(因其耦合至晶体管N₄的第二电流电极)被向下拉低成为电压2*V_in，使得晶体管N₃不导通。在此情况下，当前级时钟信号PCLK₂随后也转态成为低电位，例如图4(b)所示的时间点C，而使晶体管N₃的第一电流电极(因其耦合至晶体管N₂的第二电流电极)被向下拉低成为电压V₁。时，因为晶体管N₃早已处于不导通状态，所以有效地防止常见技艺的转态反向电流从电容器C₃的第一电极经由晶体管N3流回电容器C₂的第一电极。

随后，当前级时钟信号PCLK₁先转态成为高电位而后级时钟信号PCLK₃仍然维持于低电位时，例如图4(b)所示的时间点D，晶体管N₄的第一电流电极(因其耦合至晶体管N₁的第二电流电极)被向上推高成为电压2*V_in，因而与晶体管N₄的第二电流电极处于实质上相同的电位。在此情况下，当后级时钟信号PCLK₃随后也转态成为高电位，例如图4(b)所示的时间点E，而使晶体管N₄的控制电极(因其耦合于晶体管N₃的第二电流电极)被向上推高成为电压3*V_in而导通晶体管N₄时，因为晶体管N₄的第一与第二电流电极处于实质上相同的电压2*V_in，所以晶体管N₄的导通并不会引起一转态反向电流从电容器C₄的第一电极经由晶体管N₄流回电容器C₁的第一电极。

随后，当后级时钟信号PCLK₁先转态成为低电位而前级时钟信号PCLK₄仍然维持于高电位时，例如图4(b)所示的时间点F，晶体管N₄的控制电极(因其耦合至晶体管N₃的第二电流电极)被向下拉低成为电压2*V_in，使得晶体管N₄不导通。在此情况下，当前级时钟信号PCLK₁随后也转态成为低电位，例如图4(b)所示的时间点G，而使晶体管N₄的第一电流电极(因其耦合至晶体管N₁的第二电流电极)被向下拉低成为电压V_in时，因为晶体管N₄早已处于不导通状态，所以有效地防止常见技艺的转态反向电流从电容器C₄的第一电极经由晶体管N₄流回电容器C₁的第一电极。

随后，当前级时钟信号PCLK₂先转态成为高电位而后级时钟信号PCLK₄仍然维持于低电位时，例如图4(b)所示的时间点H，晶体管N₃的第一电流电极(因其耦合至晶体管N₂的第二电流电极)被向上推高成为电压2*V_in，因而与晶体管N₃的第二电流电极处于实质上相同的电位。在此情况下，当后级时钟信号PCLK₄随后也转态成为高电位，例如图4(b)所示的时间点A，而使晶体管N₃的控制电极(因其耦合于晶体管N₄的第二电流电极)被向上推高成为电压3*V_in而导通晶体管N₃时，因为晶体管N₃的第一与第二电流电极处于实质上相同的电压2*V_in，所以晶体管N₃的导通并不会引起一转态反向电流从电容器C₃的第一电极经由晶体管N₃流回电容器C₂的第一电极。

请注意虽然前述电荷泵40采用四个反向电流防止时钟信号PCLK₁至PCLK₄，但本发明不限于此而可以采用电荷泵40采用二个反向电流防止时钟信号PCLK₁与PCLK₃搭配常见的时钟信号CLK₂与CLK₄，或者采用二个反向电流防止时钟信号PCLK₂与PCLK₄搭配常见的时钟信号CLK₁与CLK₃。虽然在仅采用二个反向电流防止时钟信号PCLK₁与PCLK₃(或PCLK₂与PCLK₄)的情况中，电荷泵40仅能防止流经晶体管N₄(或N₃)的转态反向电流，但亦可比完全无法防止反向电流的常见技艺以更高的效率来产生泵电压V_pp。

图5显示依据本发明第四实施例的防止反向电流的高效电荷泵50的详细电路图。参照图5，依据本发明第四实施例的电荷泵50本质上为第一实施例的电荷泵30与第三实施例的电荷泵40的组合。具体而言，电荷泵50包括输入级50_in、输出级50_out、以及设有依据第一实施例的反向电流防止电路501与502的中间级50_int。同时，电荷泵50采用依据第三实施例的反向电流防止时钟信号PCLK₁至PCLK₄分别施加于电容器C₁至C₄以进行升压操作。因此，电荷泵50同时解决时钟信号处于稳定状态时与时钟信号发生电位迁移时所发生的反向电流问题，实现依据本发明的最佳的电压转换效率。

图6(a)显示依据本发明第五实施例的防止反向电流的高效电荷泵60的详细电路图。参照图6(a)，依据本发明第五实施例的电荷泵60包括输入级60_in、第一与第二中间级60_int1与60_int2、以及输出级60_out。输入级60_in实质上相同于图5所示的输入级50_in、第一与第二中间级60_int1与60_int2皆实质上相同于图5所示的中间级50_int、并且输出级60_out实质上相同于图5所示的输出级50_out。换言之，依据本发明第五实施例的电荷泵60的中间级可由复数个相同泵级以串接级联的方式加以扩展整体电路的规模。

随着中间级数目的增加，所需要的反向电流防止时钟信号数目也必须增加，因为每一中间级使用一对同级互补的非重叠脉波列作为时钟信号，其振幅典型上在供应电压源V_in与地面电位间交替地摆荡，如前所述。既然依据本发明第五实施例的电荷泵60设有六个电容器C₁至C₆，故需使用六个反向电流防止时钟信号PCLK₁与PCLK₆方能进行升压操作。按照图6(a)的电路组态，时钟信号PCLK₁与PCLK₂、时钟信号PCLK₃与PCLK₄、以及时钟信号PCLK₅与PCLK₆分别属于同级互补的脉波列。再者，时钟信号PCLK₁与PCLK₃、时钟信号PCLK₃与PCLK₅、时钟信号PCLK₂与PCLK₄、以及时钟信号PCLK₄与PCLK₆分别属于相邻级涵盖的脉波列。如同前文参照图4(b)所说明的第三实施例的时钟信号，为了解决在时钟信号发生电位迁移时所发生的反向电流问题，依据本发明第五实施例的属于相邻级涵盖的时钟信号的各组在每一时钟循环中具有下列时序关系：(一)后级时钟信号的下降边缘必须于时间上领先前级时钟信号的下降边缘，并且(二)前级时钟信号的上升边缘必须于时间上领先后级时钟信号的上升边缘。换言之，前级时钟信号的低电位状态在时间上完全被涵盖于后级时钟信号的低电位状态内，或者亦可说后级时钟信号的高电位状态在时间上完全被涵盖于前级时钟信号的高电位状态内。基于前述时序关系的设计规则，图6(b)显示应用于依据本发明第五实施例的电荷泵60的反向电流防止时钟信号PCLK₁与PCLK₆的波形时序图。

每一个中间级的升压作用使前一级所产生的泵电压提高一个V_in。由于输入级60_in使供应电压源V_in提高一个V_in，故对于具有N个中间级的电荷泵60而言，输出级60_out可供应(N+2)*V_in的泵电压V_pp。因此，图6(a)所示的具有两个中间级60_int1与60_int2的电荷泵60产生4*V_in的泵电压V_pp。

虽然本发明业已藉由较佳实施例作为例示加以说明，应了解者为：本发明不限于此被揭露的实施例。相反地，本发明意欲涵盖对于本领域技术人员而言属于明显的各种修改与相似配置。因此，本申请的专利保护范围应根据最广的诠释，以包容所有此类修改与相似配置。

Claims

1. 一种电荷泵，包含：

第一时钟信号，交替地摆荡于第一时钟高电位与第一时钟低电位间；

第二时钟信号，交替地摆荡于第二时钟高电位与第二时钟低电位间，其中该第二时钟高电位与该第一时钟高电位彼此在时间上非重叠；

第一电容器，其上供应有该第一时钟信号；

第二电容器，其上供应有该第二时钟信号；

第一前级时钟信号，交替地摆荡于第一前级时钟高电位与第一前级时钟低电位间；

第二前级时钟信号，交替地摆荡于第二前级时钟高电位与第二前级时钟低电位间，其中该第二前级时钟高电位与该第一前级时钟高电位彼此在时间上非重叠；

第一前级电容器，其上供应有该第一前级时钟信号；

第二前级电容器，其上供应有该第二前级时钟信号；

第一开关电路，于导通时耦合该第二前级电容器与该第一电容器，使得该第二前级电容器与该第一电容器间发生电荷移转：

第二开关电路，于导通时耦合该第一前级电容器与该第二电容器，使得该第一前级电容器与该第二电容器间发生电荷移转；以及

第一反向电流防止电路，当该第一时钟信号处于该第一时钟高电位且该第二前级时钟信号处于该第二前级时钟低电位时，使第一开关电路不导通，由此防止第一稳态反向电流从该第一电容器经由该第一开关电路流出，

其中，该第二前级时钟信号的低电位状态在时间上完全被涵盖于第二时钟信号的低电位状态内，由此使该第一开关电路于该第二时钟信号与该第二前级时钟信号发生转态的过渡期间内不导通，防止第一转态反向电流从该第一电容器经由该第一开关电路流出。

2. 如权利要求1所述的电荷泵，其中：当该第一时钟信号处于该第一时钟高电位且该第二前级时钟信号处于该第二前级时钟低电位时，该第一反向电流防止电路使用该第二前级时钟信号经由该第二前级电容器而控制该第一开关电路，使得该第一开关电路不导通。

3. 如权利要求1所述的电荷泵，其中：

该第一反向电流防止电路包含：

第一PMOS晶体管，由该第一时钟信号经由该第一电容器所控制，当该第一时钟信号处于该第一时钟低电位且该第二时钟信号处于该第二时钟高电位时，该第一PMOS晶体管被导通，使得该第二时钟信号经由该第二电容器而控制该第一开关电路，以及

第一NMOS晶体管，由该第一时钟信号经由该第一电容器所控制，当该第一时钟信号处于该第一时钟高电位且该第二前级时钟信号处于该第二前级时钟低电位时，该第一NMOS晶体管被导通，使得该第二前级时钟信号经由该第二前级电容器而控制该第一开关电路。

4. 如权利要求1所述的电荷泵，其中还包含：第二反向电流防止电路，当该第二时钟信号处于该第二时钟高电位且该第一前级时钟信号处于该第一前级时钟低电位时，使第二开关电路不导通，由此防止第二稳态反向电流从该第二电容器经由该第二开关电路流出。

5. 如权利要求4所述的电荷泵，其中：当该第二时钟信号处于该第二时钟高电位且该第一前级时钟信号处于该第一前级时钟低电位时，该第二反向电流防止电路使用该第一前级时钟信号经由该第一前级电容器而控制该第二开关电路，使得该第二开关电路不导通。

6. 如权利要求4所述的电荷泵，其中：该第二反向电流防止电路包含：

第二PMOS晶体管，由该第二时钟信号经由该第二电容器所控制，当该第二时钟信号处于该第二时钟低电位且该第一时钟信号处于该第一时钟高电位时，该第二PMOS晶体管被导通，使得该第一时钟信号经由该第一电容器控制该第二开关电路，以及

第二NMOS晶体管，由该第二时钟信号经由该第二电容器所控制，当该第二时钟信号处于该第二时钟高电位且该第一前级时钟信号处于该第一前级时钟低电位时，该第二NMOS晶体管被导通，使得该第一前级时钟信号经由该第一前级电容器而控制该第二开关电路。

7. 如权利要求1所述的电荷泵，其中：

该第一前级时钟信号的低电位状态在时间上完全被涵盖于第一时钟信号的低电位状态内，由此：

使该第二开关电路于该第一时钟信号与该第一前级时钟信号发生转态的过渡期间内不导通，防止第二转态反向电流从该第二电容器经由该第二开关电路流出。

8. 一种电荷泵，包含：

第一电容器，其上供应有该第一时钟信号；

第二电容器，其上供应有该第二时钟信号；

第一前级电容器，其上供应有该第一前级时钟信号；

第二前级电容器，其上供应有该第二前级时钟信号；

第一开关电路，于导通时耦合该第二前级电容器与该第一电容器，使得该第二前级电容器与该第一电容器间发生电荷移转；

第二开关电路，于导通时耦合该第一前级电容器与该第二电容器，使得该第一前级电容器与该第二电容器间发生电荷移转，

其中，该第二前级时钟信号的低电位状态在时间上完全被涵盖于第二时钟信号的低电位状态内，由此：

使该第一开关电路于该第二时钟信号与该第二前级时钟信号发生转态的过渡期间内不导通，防止第一转态反向电流从该第一电容器经由该第一开关电路流出。

9. 如权利要求8所述的电荷泵，其中：

使该第二开关电路于该第一时钟信号与该第一前级时钟信号进行转态的过渡期间内不导通，防止第二转态反向电流从该第二电容器经由该第二开关电路流出。

10. 如权利要求8所述的电荷泵，其中：该第一开关电路由该第二时钟信号经由该第二电容器所控制，并且该第二开关电路由该第一时钟信号经由该第一电容器所控制。

11. 一种转换电压的方法，包含：

施加第一时钟信号至第一电容器，该第一时钟信号交替地摆荡于第一时钟高电位与第一时钟低电位间；

施加第二时钟信号至第二电容器，该第二时钟信号交替地摆荡于第二时钟高电位与第二时钟低电位间，其中该第二时钟高电位与该第一时钟高电位彼此在时间上非重叠；

施加第一前级时钟信号至第一前级电容器，该第一前级时钟信号交替地摆荡于第一前级时钟高电位与第一前级时钟低电位间；

施加第二前级时钟信号至第二前级电容器，该第二前级时钟信号交替地摆荡于第二前级时钟高电位与第二前级时钟低电位间，其中该第二前级时钟高电位与该第一前级时钟高电位彼此在时间上非重叠；

耦合第一开关电路的第一电流电极至该第二前级电容器且耦合该第一开关电路的第二电流电极至该第一电容器；

耦合第二开关电路的第一电流电极至该第一前级电容器且耦合该第二开关电路的第二电流电极至该第二电容器；

当该第一时钟信号处于该第一时钟低电位且该第二时钟信号处于该第二时钟高电位时，耦合该第一开关电路的控制电极至该第二开关电路的该第二电流电极；以及

当该第一时钟信号处于该第一时钟高电位且该第二前级时钟信号处于该第二前级时钟低电位时，耦合该第一开关电路的该控制电极至该第一开关电路的该第一电流电极，

其中，该第二前级时钟信号的低电位状态在时间上完全被涵盖于第二时钟信号的低电位状态内。

12. 如权利要求11所述的转换电压的方法，更包含：

当该第二时钟信号处于该第二时钟低电位且该第一时钟信号处于该第一时钟高电位时，耦合该第二开关电路的控制电极至该第一开关电路的该第二电流电极，以及

当该第二时钟信号处于该第二时钟高电位且该第一前级时钟信号处于该第一前级时钟低电位时，耦合该第二开关电路的控制电极至该第二开关电路的该第一电流电极。

13. 如权利要求11所述的转换电压的方法，其中：

该第一前级时钟信号的低电位状态在时间上完全被涵盖于第一时钟信号的低电位状态内。