CN1365147A

CN1365147A - 电荷泵电路和使用它的非易失性存储器的工作方法

Info

Publication number: CN1365147A
Application number: CN01142576A
Authority: CN
Inventors: 石井元治; 尾本加代子
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-01-09
Filing date: 2001-12-03
Publication date: 2002-08-21
Anticipated expiration: 2021-12-03
Also published as: JP2002208290A; US20020089889A1; TW543259B; KR100483298B1; KR20020060051A; US6538930B2; CN1177369C

Abstract

现有的正负两种电压发生用电荷泵电路虽然可以发生正负两种电压,但是,不能得到所希望的高电压输出。电荷泵电路具有连接在外部电源与第1内部节点间的第1逆流防止电路、与第1内部节点连接的输出第1输出电位的第1输出节点、连接在接收接地电位的第2电源节点与第2内部节点间的第2逆流防止电路、与第2内部节点连接的输出第2输出电位的第2输出节点和连接在第1内部节点与第2内部节点间的使第2内部节点的电位高于第1内部节点的电位的电压发生电路,该电压发生电路包含用以使电流从第1内部节点向第2内部节点流动而设置的二极管元件和一边的电极与第1和第2内部节点连接而时钟信号供给另一边的电极的电容,是在半导体基板上或内部形成的。

Description

电荷泵电路和使用它的非易失性存储器的工作方法

技术领域

本发明栅极半导体集成电路，特别是利用从外部供给的电源电位发生正电压或负电压的电荷泵电路和使用该电荷泵电路的非易失性存储器的工作方法。

背景技术

从外部向半导体集成电路供给的电源，通常是单一电源或双电源，但是，闪光存储器等需要多个电源的电子设备需要在内部发生所希望的电压，起这种作用的电路通常称为电荷泵电路。该电荷泵电路由多个电容、激励器和振荡器构成，近年来，随着半导体集成电路的进步，为了实现低功耗，不得不降低电源电压。因此，低电压的电荷放大器就必不可少，从而电容、激励器的级数便呈现增加的倾向。但是，现在对于存储器阵列部向微细化的进步，却难于实现电源部(电荷泵等)的微细化。

图16是表示例如特开2000-49299号公报所示的现有的正电压发生用电荷泵电路的结构的电路图，这是发生超过外部电源的正电压的电路。图中，41、42是反相器，构成激励器10451～53是二极管，61～63是电容，71是内部电路和布线电容等形成的负载电容，101是供给电位的外部电源，102是供给地(GND)电位的地线，105是振荡器，108是NMOS晶体管(N沟道MOS晶体管)，N1～N4及N11、N12是节点。

这里，所谓外部电源101就是为了用户使用半导体集成电路而提供的电源。另外，二极管51～53、电容61～63、激励器104是正电压发生用电荷泵电路所需要的元件，振荡器105是为了使正电压发生用电荷泵电路动作而发生所需要的脉冲状的输入信号的电路。由该振荡器105发生的输入信号，作为时钟信号Φ输入构成激励器104的反相器41，成为发生了反相的时钟信号/Φ，该信号在节点N11分为两路，一路作用于电容62，另一路输入另一个反相器42发生反相，恢复为时钟信号Φ，该信号经过节点N12作用于电容61和63。

另外，与外部电源101连接的NMOS晶体管108向电容61～63和负载电容71充电，同时，起防止升压到正电压的电荷流入地线102的晶体管的作用。负载电容71由闪光存储器等非易失性存储器阵列的译码器阱等构成，是由电荷泵电路进行充电的电容。此外，NVth表示NMOS晶体管108的阈值，而Vth表示二极管51～53的阈值。

下面，说明其动作。

图17表示正电压发生用电荷泵电路的初始状态。这里，高电平(起动信号)输入NMOS晶体管108的栅极，成为活性状态即导通状态，Vdd-(NVth+3Vth)的电荷向负载电容71充电。并且，如图18所示，在充电状态下，对于上述初始状态，将由振荡器105发生的输入信号(INPUT)输入激励器104，通过构成该激励器104的反相器41、42发生的辅助的时钟信号Φ、/Φ交替地供给电容61～63，分别根据二极管的特性而进行泵放大。这样，输出POUT最高可以升压到3Vdd-(NVth+3Vth)的电压。

另一方面，图19是表示现有的负电压发生用电荷泵电路的结构的电路图，是发生超过外部电源的负电压的电路。图中，113是PMOS晶体管(P沟道MOS晶体管)，其他结构和图18相同，所以，省略重复的说明。该PMOS晶体管113向电容61～63和负载电容71充电，起防止降压到负电压的电荷向作为外部电源的地线102流动的晶体管的作用。PVth表示PMOS晶体管113的阈值。

这里，正电压发生用和负电压发生用的电荷泵电路两者的不同，仅仅是向电容61～63和71充电的电荷相反，从初始状态到充电状态的动作内容相同，所以，省略其说明。在该负电压发生用电荷泵电路中，输出NOUT最高可以降压到-3Vdd+(PVth+3Vth)的电压。

图20和图21是表示例如特开平7-177729号公报所示的现有的电荷泵电路的结构的电路图，前者表示正电压输出状态，后者表示负电压输出状态，下面，说明用1个电荷泵电路发生正电压和负电压这两种电压时的问题。图中，64是电容，109是PMOS晶体管，其他结构和上述图18、图19的电路结构相同。和只能发生上述正电压和负电压中的某一方的电荷泵电路的不同在于，节点N4通过PMOS晶体管109与地线102连接，同时，设置电容64取代负载电容71，这样，就将由振荡器105生成的输入信号通过激励器104早时钟信号Φ、/Φ而接收。

下面，说明其动作。

为了发生正电压，参考图20，通过将高电平输入NMOS晶体管108的栅极和将高电平输入PMOS晶体管109的栅极，NMOS晶体管108成为导通状态，而PMOS晶体管109成为截止状态。这样，该电荷泵电路就与图16所示的电路结构等效，所以，通过构成激励器104的反相器41和42，辅助的时钟信号Φ、/Φ(Vdd电位)输入电容61～64，节点N1～N4的电位与脉冲状的时钟信号Φ、/Φ同步地升降，与二极管51～53的特性相应地电容61～64进行泵放大，供给正电压输出POUT。

另一方面，为了发生负电压，参考图21，通过将低电平输入NMOS晶体管108的栅极和将低电平输入PMOS晶体管109的栅极，NMOS晶体管108成为截止状态，而PMOS晶体管109成为导通状态。这样，该电荷泵电路就与图19所示的电路结构等效，所以，同样电容61～64进行泵放大，供给负电压输出NOUT。

现有的电荷泵电路采用以上的电路结构，所以，存在以下的问题。

在图20的正电压发生时，如上所述，NMOS晶体管108由于充电到Vdd-Vth电位而成为导通状态，而PMOS晶体管109成为截止状态(Vdd电位)而不向地线102放电，但是，由于正电压输出POUT成为Vdd以上的电位，所以，从PMOS晶体管109向地线102放电，因此，电位不上升，从而不能得到所希望的正的高电压输出。

另外，在图21的负电压发生时，PMOS晶体管109由于充电到GND+Vth电位而成为导通状态，而NMOS晶体管108成为截止状态(GDN电位)，但是，由于负电压输出NOUT成为GND以下的电位，所以，从NMOS晶体管108充电到比电源101高的电位Vdd电位，因此，电位不降低，从而不能得到负的高电压输出。

这样，现有的正负两电压发生用电荷泵电路虽然可以发生正电压和负电压两个电源，但是，不能得到所希望的高电压输出。

另外，使用电荷泵电路使闪光存储器等非易失性存储器工作时，必须将相反的高电压加到浮置栅极和阱上，进行电子注入和拉出，但是，在使用发生正电压和负电压这两种电压的电荷泵电路的非易失性存储器的工作方法中，与在正电压发生用和负电压发生用中使用独立的电荷泵电路的情况不同，不能体将正电压和负电压加到字线和阱上。

发明内容

本发明就是为了解决上述问题而提案的，目的旨在提供以所希望的高电压稳定地实现发生正电压和负电压这两种电压的电源的电荷泵电路和使用该电荷泵电路的非易失性存储器的工作方法。

本发明的电荷泵电路具有接收第1电源电位的第1电源节点连接在该第1电源节点与第1内部节点间的第1逆流防止单元、与第1内部节点连接的输出第1输出电位的第1输出节点、接收比第1电源电位低的第2电源电位的第2电源节点连接在该第2电源节点与第2内部节点间的第2逆流防止单元、与第2内部节点连接的输出第2输出电位的第2输出节点和连接在第1内部节点与第2内部节点间的使第2内部节点的电位高于第1内部节点的电位的电压发生单元，电压发生单元包含用以使电流从第1内部节点向第2内部节点流动而设置的二极管元件和一边的电极与第1、第2内部节点连接而时钟信号供给另一边的电极的电容，是在半导体基板上或其内部形成的。

本发明的电荷泵电路由多个二极管元件串联连接而成，具有一边的电极与将这些二极管元件之间连接的连接节点连接而时钟信号供给另一边的电极的电容。

本发明的电荷泵电路，第1逆流防止单元从第1电源电位侧开始由二极管元件和P沟道MOS晶体管串联连接而成，并且第2逆流防止单元从第2电源电位侧开始由二极管和N沟道MOS晶体管串联连接而成。

本发明的电荷泵电路，第1切换电路连接在第1逆流防止单元的二极管元件和P沟道MOS晶体管之间，第2切换电路连接在第2逆流防止单元的二极管元件和N沟道MOS晶体管之间。

本发明的电荷泵电路，在第1逆流防止单元的输出与第1内部节点之间设置了第1开关单元，同时，在该输出与连接节点之间设置了第2开关单元，此外，在与第1内部节点连接的电容的电极上设置了第3开关单元。

本发明的电荷泵电路，二极管元件由多晶硅二极管构成。

本发明的电荷泵电路，二极管元件由阱二极管构成。

本发明的电荷泵电路，阱二极管具有在P型半导体基板上形成的底部N阱、在该底部N阱内形成的P阱、在该P阱内形成的N阱和将源极侧接地同时将漏极侧与底部N阱连接的N沟道MOS晶体管。

本发明的非易失性存储器的工作方法具有在半导体基板或其内部形成的电荷泵电路，该电荷泵电路具有连接在接收第1电源电位的第1电源节点与第1内部节点间的第1逆流防止单元、与第1内部节点连接的输出第1输出电位的第1输出节点、连接在接收比第1电源电位低的第2电源电位的第2电源节点与第2内部节点间的第2逆流防止单元、与第2内部节点连接的输出第2输出电位的第2输出节点和连接在第1内部节点与第2内部节点间的使第2内部节点的电位高于第1内部节点的电位的电压发生单元，电压发生单元具有用以使电流从第1内部节点向第2内部节点流动而设置的二极管元件和一边的电极与第1、第2内部节点连接而时钟信号供给另一边的电极的电容，使用该电荷泵电路的非易失性存储器具有在基板内部形成的阱上通过绝缘膜与进行存储动作和消去动作的字线连接的控制栅极和作为存储元件的浮置栅极，将从电荷泵电路供给的正电压和负电压按一定期间交替地加到字线和阱上。

本发明的非易失性存储器的工作方法，在动作稳定后，供给用于在字线和阱间维持指定电位的最小限度的电荷。

附图的简单说明

图1是表示本发明实施例1的电荷泵电路的结构的电路图。

图2是表示本发明实施例1的电荷泵电路的正电压发生状态的说明图。

图3是表示本发明实施例1的电荷泵电路的负电压发生状态的说明图。

图4是表示在本发明实施例2中应考虑的问题的说明图。

图5是说明图4的第1逆流防止电路的负电压发生状态的概略剖面图。

图6是说明图4的第2逆流防止电路的正电压发生状态的概略剖面图。

图7是表示本发明实施例2的电荷泵电路的结构的电路。

图8是表示在本发明的实施例3中应考虑的问题的概略图。

图9是表示本发明实施例3的电荷泵电路的结构的电路图。

图10是表示在本发明的实施例4中应考虑的说明图。

图11是表示本发明实施例4使用的阱二极管的一例的剖面概略图。

图12是用于说明通常的闪光存储器的存储单元的动作的剖面概略图。

图13是现有的闪光存储器的动作方法的说明图。

图14是本发明实施例5的什存储器的动作说明图。

图15是本发明实施例5的闪光存储器上升后的动作说明图。

图16是表示现有的正电压发生电荷泵电路的结构的电路图。

图17是说明图16的电路的初始状态的图。

图18是说明图16的电路的充电状态的图。

图19是表示现有的负电压发生电荷泵电路的结构的电路图。

图20是说明现有的正/负两电压发生用电荷泵电路的正电压输出状态的图。

图21是说明现有的正/负两电压发生用电荷泵电路的负电压输出状态的图。

发明的具体实施方式

下面，说明本发明的实施例。

实施例1.

图1是表示本发明实施例1的电荷泵电路的结构的电路图，图中，41、42是反相器，构成激励器104，51～53、117、118是二极管，61～64是电容，101是供给Vdd电位(第1电源电位)的外部电源，102是供给GND电位(第2电源电位)的地线，105是振荡器，115是PMOS晶体管(P沟道MOS晶体管)，116是NMOS晶体管(N沟道MOS晶体管)，N1～N4、N11～N13是节点。二极管51～53串联连接，构成电压发生电路(电压发生单元)，节点N1和节点N4分别作为第1和第4内部节点将电压发生电路的负电压输出NOUT与正电压输出POUT连接。

这里，外部电源101是为了用户使用半导体集成电路而供给的电源。另外，二极管51～53、电容61～64和激励器104是电荷泵电路所需要的元件，振荡器105是为了使电荷泵电路动作而发生所需要的脉冲状的输入信号的电路。由该振荡器105发生的脉冲状的输入信号作为时钟信号Φ输入构成激励器104的反相器41发生反相，成为时钟信号/Φ，该信号在节点N11分为两路，一路作用于电容62，另一路输入下一个反相器42发生反相，恢复为时钟信号Φ，该信号经过节点N12作用于电容61和63。

在实施例1的电路结构中，在Vdd电位的供给侧，二极管117和PMOS晶体管115串联连接，构成第1逆流防止电路，同样，在地电位GND的供给侧，二极管118和NMOS晶体管116串联连接，构成第2逆流防止电路。DVth表示二极管117和118的阈值。

下面，说明其动作。

在正电压发生时，参考图2，通过将低电平输入PMOS晶体管115的栅极，而将低电平输入NMOS晶体管116的栅极，PMOS晶体管115成为导通状态，而NMOS晶体管116成为截止状态。这样，由于该电荷泵电路和图16的正电压发生用电荷泵电路相同，所以，通过构成激励器104的反相器41、42将辅助的时钟信号Φ、/Φ(Vdd电平)输入电容61～64，节点N1～N4的电位与脉冲状的时钟信号Φ、/Φ同步地升降，与二极管51～53的特性相应地电容61～64进行泵放大，这样，便可以所希望的高电压通过节点N4供给正电压输出POUT。

例如，在节点N1、N3的电位上升时，虽然相邻的节点N2、N4的电位要下降，但是，由于二极管51～53的作用，电流便沿着节点N1→节点N2、节点N3→节点N4的部分流动，从而节点N2、N4的电位不会下降太大。

以往，在正电压输出POUT的输出电压成为Vdd电位以上的电位的状态下，就向地线102放电，从而电位不上升，但是，在本实施例1中，包含在第2逆流防止电路中的NMOS晶体管116的漏极与节点N4连接，低电平即GND电位供给其栅极，成为截止状态，所以，可以防止放电。

另一方面，在负电压发生时，参考图3，通过将高电平输入PMOS晶体管115的栅极和将高电平输入NMOS晶体管116的栅极，PMOS晶体管115成为截止状态，而NMOS晶体管116成为导通状态。这样，由于该电荷泵电路和图17的负电压发生用电荷泵电路相同，所以，节点N1～N4的电位与辅助的时钟信号Φ、/Φ同步地升降，与二极管51～53的特性相应地电容61～64进行泵放大，这样，便可以所希望的高电压通过节点N1供给负电压输出NOUT。

以往，在负电压输出NOUT的输出电压成为GND电位以下的电位的状态下，就向外部电源101放电，从而电位不下降，但是，在本实施例1中，包含在第1逆流防止电路中的PMOS晶体管115的漏极与节点N1连接，高电平即Vdd电位供给其栅极，成为截止状态，所以，可以防止放电。

如上所述，按照实施例1，在用1个电荷泵电路发生正电压和负电压这两种电压的电路结构中，由于在外部电源101侧设置两第1逆流防止电路，同时在地线102侧设置两第2逆流防止电路，所以，可以防止从外部电源101进行充电或向地线102放电的电荷的逆流现象，从而不论对正电压输出和负电压输出的方向都可以实现所希望的高电压输出。

在上述说明中，作为电压发生电路，表示的是两二极管51～53串联连接的结构，但是，即使是省略二极管52、53的电荷泵电路结构，也可以得到正/负两方向的高电压输出。

实施例2.

图4是用于说明在本发明的实施例2中应考虑的问题的电路图，使用图1～图3所示的上述实施例1的电荷泵电路。另外，图5和图6分别是外部电源101侧的第1逆流防止电路的概略剖面图和地线102侧的第2逆流防止电路的概略剖面图。

图中，21是N阱，31是P阱，23、33是栅极，22a、22b是P+扩散层，32a、32b是N+扩散层，其他结构和上述实施例1相同，所以，省略重复的说明。为了便于说明，以下，用DVth表示二极管117和118的阈值，用Vth表示P+扩散层与N阱间和N+扩散层与P阱间的PN结的阈值。

在本实施例2中，在工作时高的电压加到构成第1、第2逆流防止电路的各晶体管的扩散—阱间的结合部，有可能被击穿，所以，考虑两这种情况。

即，在负电压发生时，如图5所示，「负电压输出NOUT+(Vdd-(DVth+Vth))」的电压加到与负电压输出相联系的P+扩散层22a与N阱21之间，另一方面，在正电压发生时，如图6所示，「正电压输出POUT-(DVth+Vth)」的电压加到与正电压输出相联系的N+扩散层32a与P阱31之间。因此，在利用不论正/负电压发生高电压时，有可能超过结合部的耐压而发生漏电流，从而有可能不能发生所期待的电位。

有鉴于此，在本实施例2中，在第1、第2逆流防止电路中分别设置了第1、第2切换电路，用以控制漏电流。图7是表示本发明实施例2的电荷泵电路的结构的电路图，图中，43、44分别是输入控制信号CS1和CS2的反相器，201、202分别是第1、第2切换电路，QP1～QP4是PMOS晶体管，QN1～QN4是NMOS晶体管，NA、NB是节点，其他结构和上述实施例1相同，所以，省略其重复的说明。

下面，参考图7说明其动作。

在负电压发生时，第1逆流防止电路工作，通过使包含在该电路中的PMOS晶体管115的源极侧(节点NA)成为GND即接地电位，而使与负电压输出NOUT相联系的P+扩散层22a与N阱21间成为「负电压输出NOUT-Vth 」的电压，从而使加到结合部的电压降低。即，控制信号CS1通过反相器43输入第1切换电路201、高电平输入QP1和QN1的栅极时，QP1截止，而QN1导通，从地线102供给GND电位，据点NA保持接地电位。这时，GND即低电平输入QP2和QN2的栅极，所以，QP2导通，而QN2截止，通过二极管117向QP1和QN1的栅极供给Vdd电位即与控制信号CS1相同的高电平。

另一方面，在正电压发生时，第2逆流防止电路工作，通过使包含在该电路中的NMOS晶体管116的源极侧(节点NB)成为Vdd电位，而使与正电压输出POUT相联系的N+扩散层32a与P阱31间成为「正电压输出POUT-(Vdd-Vth)」的电压，从而使加到结合部的电压降低。即，控制信号CS2通过反相器44输入第2切换电路202、低电平输入QP4QN很的栅极时，QP4导通，而QN4截止，从外部电源101供给Vdd电位，节点NB保持为Vdd电位。这时，Vdd即高电平输入QP3很QN3的栅极，所以QP3截止，而QN3导通，通过二极管118向QP4很QN4的栅极供给接地电位即与控制信号CS2相同的低电平。

如上所述，按照本实施例2，在上述实施例1的电荷泵电路的电路结构中，分别设置第1、第2逆流防止电路来构成第1、第2切换电路，所以，可以在正电压很负电压两种情况下确保耐压，从而可以更稳定地发生高电压。

实施例3.

图8是用于说明在本发明的实施例3中应考虑的问题的概略图，图9是表示实施例3的电荷泵电路的结构的电路图。图中，Q0每1次的供给电荷量(数pF)，Q1是负载电容的电荷量(数pF)，ΔQ是剩余的电荷量，SW1、SW2、SW3是开关(第1～第3开关单元)，N21是节点，125是最小单位，其他结构和上述实施例1相同，所以，省略其重复的说明。

通常，电荷泵电路的电容和二极管为最小单位125，通过将它们串联连接多个来发生高电压。连接的个数越多，越可以发生高的电压，从而供给电流也越大。但是，在正电压和负电压中，有时需要的电压不同，另外，有时需要的电压是多个电压。

此外，作为应考虑的问题，在每1次的供给电荷量比字线和阱等构成的负载电容多时，将供给比需要量多的电荷，电位比所期待的高，从而有可能不能得到所期待的输出特性。参考图8说明时，就是每1次的供给电荷量Q0供给负载电容除了负载电容的电荷量Q1外还有剩余量ΔQ时，比需要量多的电荷就供给该负载电容，从而电位就比所期待的高。

因此，在本实施例3中，就根据负载电容改变电荷泵电路的级数。参考图9说明时，虽然所示的是二极管51～53这3个二极管串联连接的3级的电荷泵电路，但是，假定负载电容小、串联连接2级可以充分地得到所希望的特性。例如，使开关SW1、SW2截止、而使开关SW3导通时，通过切断用于向初级的电容61充电的路径(节点N12到节点N1)和将电容61进行充电放大的路径(节点N21到节点N1)，就可以跳过初级的电容而向次级的电容62充电，这样，通过用次级以后的电容62、63进行充电放大，便可得到所期待的输出特性。

如上所述，按照本实施例3，在正/负两电压发生用的电荷泵电路中，例如负电压发生时串联连接的二极管51～53需要3级，但在正电压发生时只需要二极管52、53这2级时，通过开关SW1～SW3的切换操作，通过接通正的电荷供给用的PMOS晶体管115的开关SW3移动到第2级的二极管52，停止不需要的电容即电容的激励器104引起的升压，便可由负载电容改变电荷泵的级数，从而可以使功耗最小。

实施例4.

图10是用于说明在本发明的实施例4正应考虑的问题的电路图，图10(a)表示使用多晶硅二极管作为串联连接的二极管元件并将VDC与激励器连接而构成的电路图，图10(b)表示多晶硅二极管的概略剖面图。图中，81～83是多晶硅二极管，106是降压电源供给用的VDC，其他结构和上述实施例1相同。

在使用这样的多晶硅二极管81～83时，由于PN结的耐压只有4.8V，所以，将电荷泵电路的激励器104的电源使用VDC106，将外部电源降压而使之具有耐压。因此，由于附加使用了该VDC106，所以，担心功耗增大。

有鉴于此，在本实施例4中，将三阱的阱二极管同样串联连接3级使用，取代多晶硅二极管81～83。图11是表示本发明实施例4使用的阱二极管的一例的概略剖面图，图中，1001是P型的半导体基板，1002是底部N阱，1003是P阱，1004是N阱，1005是NMOS晶体管。在该图11的电路结构中，在例如多晶硅二极管81的地方设置了代用的阱二极管，作为次级的电容，连接了电容61，作为前级的电容角了电容62。在其他多晶硅二极管82、83的地方设置阱二极管的情况也一样。

阱二极管的作成方法，是通过向通常的P型的半导体基板1001进行硼(B)等的离子注入而形成底部N阱1002，在该区域中通过进行砷(As)、磷(P)等的离子注入而形成P阱1003，此外，在该区域通过进行硼(B)等的离子注入而形成N阱1004，将NMOS晶体管1005的漏极与底部N阱1002连接，便可从地线102供给接地电位。

下面，说明其动作。

在正电压发生时，将低电平供给NMOS晶体管1005的栅极，使底部N阱1002打开，在负电压发生时，将高电平供给NMOS晶体管1005的栅极，从而将底部N阱1002固定为接地电位。

如上所述，按照本实施例4，在正/负电压发生用的电荷泵电路中，使用三阱的阱二极管取代串联连接的多晶硅二极管81～83，不使用降压电压供给用的VDC就可以，从而可以节约该部分的功耗。

实施例5.

图12是表示本发明的实施例5使用的闪光存储器的概略剖面图，图13是该闪光存储器的现有的工作方法的说明图。图中，31是P型的半导体基板，32a、32b是N+阱，34是浮置栅极，35是控制栅极。

对于动作，通常在浮置栅极34上有电子的状态和无电子的状态下，分别存储数据「1」和「0」，以上的动作根据利用FN隧道现象的效果向与控制栅极35连接的字线和与基板31连接的阱加上相反的高电压，对浮置栅极34进行电子的注入和拉出。这里，为了便于说明，参考图13，考虑向字线加负的高电压、向阱加正的高电压并将浮置栅极34内的电子向阱拉出的情况。以往，是将正电压发生用和负电压发生用的电荷泵电路供给专用，所以，作为正电压发生期间PT，就将正电压VP供给阱，同时，作为负电压发生期间NT，就将负电压VN供给控制栅极35。

但是，在本发明实施例5的闪光存储器的工作方法中，是用1个电荷泵电路发生正和负的两种电压，所以，必须调整正电压VP和负电压VN的供给时刻。

因此，对于其动作，参考图14(a)和图14(b)说明时，就是考虑截止泄漏，在泵吸的初期，作为例如负电压发生期间NT，就在一定时间t1先行将负电压VN供给与字线连接的控制栅极35，在经过该时间之后，作为正电压发生期间PT，在一定时间t2将正电压VP供给阱，对阱和控制栅极35交替地反复发生电压，将电场加到浮置栅极34与阱之间，将电子向阱拉出。

如图15所示，在在前沿时刻，使用上述实施例1～4所述的正/负两电压发生用的1个电荷泵电路交替地反复发生电压，将电场加到浮置栅极34与阱之间，在前沿之后，如果用所需最小限度的泵维持电场，将电子向阱拉出，就可以节约电路全体的功耗。

如上所述，按照本发明的实施例5，在根据FN效应进行消去和写入动作的闪光存储器等非易失性存储器中，考虑截止泄漏，交替地将电荷供给字线和阱，进行消去和写入动作，所以，用可以发生正/负两种电压的1个电荷泵电路就可以使非易失性存储器动作，从而可以用小面积实现整个电路。此外，在升降压稳定之后，用小的电荷泵就可以维持电位，所以，可以节约电路全体的功耗。发明的效果

如上所述，按照本发明，设置了连接在接收第1电源电位的第1电源节点与第1内部节点间的第1逆流防止单元和连接在接收比第1电源电位低的第2电源电位的第2电源节点与第2内部节点间的第2逆流防止单元，电压发生单元包括用以使电流从第1内部节点向第2内部节点流动而设置的二极管元件和一边的电极与第1和第2内部节点连接而时钟信号供给另一边的电极的电容，第1和第2逆流防止单元可以防止电荷向第1电源电位和第2电源电位发生逆流的现象，所以，不论对于正电压输出和负电压输出的哪个方向都可以得到所希望的高电压输出。

按照本发明，具有一边的电极与连接串联连接而成的多个二极管元件之间的连接节点连接而时钟信号供给另一边的电极的电容，如果将二级风元件设置多级，并设置与连接节点对应的电容，第1和第2逆流防止单元就可以防止电荷向第1电源电位和第2电源电位发生逆流的现象，从而不论对正电压输出和负电压输出的哪个方向都可以得到更高的电压输出。

按照本发明，第1逆流防止单元从第1电源电位侧开始，二极管元件和P沟道MOS晶体管串联连接，并且第2逆流防止单元从第2电源电位侧开始，二极管元件和N沟道MOS晶体管串联连接，所以，利用构成第1和第2逆流防止单元的晶体管和二极管元件的特性，可以防止向第1电源电位和第2电源电位发生的逆流现象。

按照本发明，第1切换电路连接在第1逆流防止单元的二极管元件与P沟道MOS晶体管之间，第2切换电路连接在第2逆流防止单元的二极管元件与N沟道MOS晶体管之间，所以，在负电压发生时，可以使第1切换电路动作，将P沟道MOS晶体管的源极侧设定为第1电源电位，另一方面，在正电压发生时，可以使第2切换电路动作，将N沟道MOS晶体管的源极侧设定为第2电源电位，这样，在正电压和负电压时都可以确保耐压而稳定地发生高电压。

按照本发明，在第1逆流防止单元的输出与第1内部节点间设置第1开关单元，同时，在该输出与连接节点间设置第2开关单元，此外，在与第1内部节点连接的电容的另一电极上设置第3开关单元，所以，通过第1～第3开关单元的连接操作，可以选择第1逆流防止单元向连接节点的连接，这样，在正电压输出和负电压输出中，都可以改变电荷泵的级数，从而可以得到所希望的输出。

按照本发明，二极管元件由多晶硅二极管构成，通过使用降压电源供给电路使之具有多晶硅二极管的耐压，便可在正电压和负电压两方面发生高电压。

按照本发明，二极管元件由三重阱的阱二极管构成，所以，可以不降压而直接使用第1和第2电源电位进行驱动，不会由于附加降压电源供给电路而引起功耗增大，从而可以在正电压和负电压两方面都发生高电压。

按照本发明，阱二极管具有在P型半导体基板上形成的底部N阱、在该底部N阱内形成的P阱、在该P阱内形成的N阱和将源极侧接地而将漏极侧与底部N阱连接的N沟道MOS晶体管，所以，通过使该N沟道MOS晶体管的栅极导通/截止，可以使底部N阱的电位打开或成为接地电位，这样，和上述一样，就不会由于附加降压电源供给电路而引起功耗增大，从而可以在正电压和负电压两方面都发生高电压。

本发明的非易失性存储器的工作方法使用上述电荷泵电路，具有与用于通过绝缘膜在基板内部形成的阱上进行存储动作和消去动作的字线连接的控制栅极和作为存储元件的浮置栅极，在一定期间交替地反复发生从电荷泵电路供给的正电压和负电压，控制它们加到字线和阱上，例如，对于字线和阱，首先在指定时间内向字线上加负电压，然后向阱上加正电压，所以，可以考虑截止泄漏而用1个电荷泵电路进行非易失性存储器的消去和写入动作。

按照本发明，非易失性存储器的工作方法，在动作稳定之后，供给用于在字线和阱间维持指定的电位的最小限度的电荷，所以，在升降压后，用小泵就可以维持电位，从而可以节约功耗。

Claims

1.一种电荷泵电路，其特征在于：具有接收第1电源电位的第1电源节点连接在该第1电源节点与第1内部节点间的第1逆流防止单元、与上述第1内部节点连接的输出第1输出电位的第1输出节点、接收比上述第1电源电位低的第2电源电位的第2电源节点连接在该第2电源节点与第2内部节点间的第2逆流防止单元、与上述第2内部节点连接的输出第2输出电位的第2输出节点和连接在上述第1内部节点与上述第2内部节点间的使上述第2内部节点的电位高于上述第1内部节点的电位的电压发生单元，上述电压发生单元包含用以使电流从上述第1内部节点向上述第2内部节点流动而设置的二极管元件和一边的电极与上述第1、第2内部节点连接而时钟信号供给另一边的电极的电容，是在半导体基板上或其内部形成的。

2.按权利要求1所述的电荷泵电路，其特征在于：二极管元件串联连接多个，并具有一边的电极与连接这些二极管元件之间的连接节点连接而时钟信号供给另一边的电极的电容。

3.按权利要求1所述的电荷泵电路，其特征在于：第1逆流防止单元由从第1电源电位侧开始二极管元件和P沟道MOS晶体管串联连接而成，第2逆流防止单元由从第2电源电位侧开始二极管元件和N沟道MOS晶体管串联连接而成。

4.按权利要求3所述的电荷泵电路，其特征在于：第1切换电路连接在第1逆流防止单元的二极管元件和P沟道MOS晶体管之间，第2切换电路连接在第2逆流防止单元的二极管元件和N沟道MOS晶体管之间。

5.按权利要求2所述的电荷泵电路，其特征在于：在第1逆流防止单元的输出与第1内部节点之间设置第1开关单元，同时在上述输出与连接节点之间设置第2开关单元，此外，在与第1内部节点连接的电容的另一电极上设置第3开关单元。

6.按权利要求1所述的电荷泵电路，其特征在于：二极管元件由多晶硅二极管构成。

7.按权利要求1所述的电荷泵电路，其特征在于：二极管元件由阱二极管构成。

8.按权利要求7所述的电荷泵电路，其特征在于：阱二极管具有在P型半导体基板上形成的底部N阱、在该底部N阱内形成的P阱、在该P阱内形成的N阱和将源极侧接地同时将漏极侧与上述底部N阱连接的N沟道MOS晶体管。

9.一种使用具有接收第1电源电位的第1电源节点连接在该第1电源电位与第1内部节点间的第1逆流防止单元、与上述第1内部节点连接的输出第1输出电位的第1输出节点、接收比上述第1电源电位低的第2电源电位的第2电源节点连接在该第2电源电位与第2内部节点间的第2逆流防止单元、与上述第2内部节点连接的输出第2输出电位的第2输出节点和连接在上述第1内部节点与上述第2内部节点间的使上述第2内部节点的电位高于上述第1内部节点的电位的电压发生单元而上述电压发生单元包含用以使电流从上述第1内部节点向上述第2内部节点流动而设置的二极管元件和一边的电极与上述第1、第2内部节点连接而时钟信号供给另一边的电极的电容并且是在半导体基板上或其内部形成的电荷泵电路的非易失性存储器的工作方法，其特征在于：该非易失性存储器具有与用于在上述基板内部形成的阱上通过绝缘膜进行存储动作和消去动作的字线连接的控制栅极和作为存储元件的浮置栅极，按一定期间交替地将从上述电荷泵电路供给的正电压和负电压加到上述字线和阱上。

10.按权利要求9所述的非易失性存储器的工作方法，其特征在于：在动作稳定之后，供给用于在字线和阱间维持指定的电位的最小限度的电荷。