CN1161790C - 升压电路 - Google Patents

升压电路 Download PDF

Info

Publication number
CN1161790C
CN1161790C CNB981201199A CN98120119A CN1161790C CN 1161790 C CN1161790 C CN 1161790C CN B981201199 A CNB981201199 A CN B981201199A CN 98120119 A CN98120119 A CN 98120119A CN 1161790 C CN1161790 C CN 1161790C
Authority
CN
China
Prior art keywords
transistor
voltage
node
grid
charge transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981201199A
Other languages
English (en)
Other versions
CN1213835A (zh
Inventor
三木淳范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1213835A publication Critical patent/CN1213835A/zh
Application granted granted Critical
Publication of CN1161790C publication Critical patent/CN1161790C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)

Abstract

不增加IC芯片的面积在短时间内高效率地获得所希望的升压电压。在4相钟脉冲的升压电路中，使驱动设置在传送电荷晶体管M1的栅极Q1和漏极P1之间的附加升压用的晶体管N1的栅极的钟脉冲，成为与从节点P1向P2方向看，规定级数之前节点P2相同的定时的钟脉冲。例如，借助于使晶体管N1的栅极与节点P4相连接的构成，可提高该晶体管N1的电荷传送效率。

Description

升压电路
技术领域
本发明涉及升压电路，特别涉及使用了场效应晶体管的升压电路。
背景技术
作为非易失性存储器，一般知道有可以电写入的EEPROM和闪速存储器等，但在这些存储器的写入和消去时，一般需要高电压。
为使以单一电源进行这些存储器的写入和消去所必要的高电压发生在非易失性存储器内部，目前广泛采用内装升压电路(电荷泵电路)的方式。
升压电路的第1个现有技术的例子，如图14所示，是由使用了N型场效应MOS晶体管及容性元件的2相钟脉冲方式构成的电路。在图14中，晶体管M0～Mn(n为2以上的整数)相互依次串联连接，作为各晶体管的控制电极的栅极被接到各自的漏极。
另外，各容性元件C1、C3、C5、C7、----的一端分别连接在除电源电压Vcc节点P0(晶体管M0的漏极)和最终输出节点之外的所有的串联连接的节点的P1～Pn上。具有如图15所示相位关系的2相钟脉冲#1、#2分别供给这些容性元件的另一端，通过串联连接节点Pi(i为0～n的整数)的电荷依次向图的右方传送控制，则变成在最终的输出节点上获得所希望的升压电压。
再有，在各节点P1～Pn与电源电压Vcc之间，分别连接有其栅极和漏极相互连接的晶体管二极管D1～Dn，变成为对于各晶体管M1～Mn的漏极在最初时加上(Vcc-Vtd)。再有，Vtd是晶体管D1～Dn的阈值电压。
然而，该升压电路却有如下的缺欠。例如，考虑晶体管M2的电荷的传递。最初，设节点P2、P3的电压分别为Vp2、Vp3，则晶体管M2的电荷的传递可在钟脉冲#1为低态、#2为高态之时进行。
此时的M2的栅极与漏极是连接的，设容性元件Ci的电容值为Ci、节点Pi的寄生电容值为Cj，所以只有电压
            Vp2+{Ci/(Ci+Cj)}Vcc施加在晶体管M2的栅极上，设晶体管M0～Mn的阈值电压为Vtm，则Vp3的电压最高只能上升到
            Vp2+{Ci/(Ci+Cj)}Vcc-Vtm，电荷供给的效率变坏。
因此，作为效率高的升压电路有特平开7-111095号公报中所揭示的电路，图16示出此电路，与图14相同的部分用相同的标号表示。在图16中，相互串联连接的晶体管M0～Mn的栅极与漏极之间分别还设有附加升压用的晶体管N0～Nn。
N0～Nn-1的各栅极分别与下一级晶体管M1～Mn的漏极(节点P1～Pn)连接，通过容性元件C1、C3、C5、C7、----将钟脉冲信号#1、#3相互交替地分别供给各节点P1～Pn。另外，通过容性元件C0、C2、C4、C6、C8、----将信号#4、#2相互交替地分别供给各M0～Mn的栅极。再有，这4相钟脉冲的相位关系示于图2。
图17是示出了图16的电路的动作的各节点的波形图。设在时刻T1，各节点P1、P2、P3的电压分别升压至Vp1(T1)、Vp2(T1)、Vp3(T1)。钟脉冲#2、#4虽然为低态，N0～N2的栅极分别与P1、P3连接，将Vp1(T1)、Vp2(T1)、Vp3(T1)的各电压分别施加至各该栅极。此时的M0～M3的栅极Q0～Q3的各电位Vq0(T1)～Vq3(T1)有如下2种。
升压初期，在例如象M0那样，在其漏极连接在电源上的晶体管或与其邻接的晶体管部分中已变为
         Vpn+1(T1)-Vpn(T1)＞Vtn
其中Vtn是晶体管Ni的阈值电压。因此，变为
Vqn(T1)＝Vpn(T1)
在升压中后期，由于在升压初期的输出端的晶体管部分中已变为
        Vpn+1(T1)-Vpn(T1)＜Vtn所以将变成
        Vqn(T1)＝Vpn+1(T1)-Vtn
其次，在时刻T2的状态下，钟脉冲#1变为低态，Vp1(T2)、Vp3(T2)的各电压变为下降至
        Vp1(T1)-{Ci/(Ci+Cj)}Vcc
        Vp3(T1)-{Ci/(Ci+Cj)}Vcc
在时刻T3的状态下，钟脉冲#4变为高态，Vq0(T3)、Vq2(T3)的各电压分别变为
        Vq0(T1)+{Ck/(Ck+Cg)}Vcc
        Vq2(T1)+{Ck(Ck+Cg)}Vcc
再有，Ck是连接在晶体管M0～Mn的各栅极上的容性元件的电容值，Cg是各节点Q0～Qn的各寄生电容值。
将该值与图14的第1个现有技术相比，变成仅高约{Ck/(Ck+Cg)}Vcc的栅极电压，显然，结果变成为4相钟脉冲方式的电路就可进行高效率的电荷传送。
在时刻T4，钟脉冲#4变为低态，M0～Mn全部变为截止状态。而后在时刻T5，Vp1(T5)、Vp3(T5)上升，在与时刻T1相差180度的相位的状态下进行与时刻T1相同的动作。
反复进行以上的一系列动作，使电荷传至最末级的晶体管Mn的源极节点Pn+1，电压可升至所希望的电压。
在图16所示的第2现有技术中，输出端的电位即使变高，在时刻T1～T2期间，由于Vpn(T1)和Vpn+1(T1)之间最大的电位差只有Vcc，故供给节点Qn(T1)的电荷就不足，因此在T1～T2期间晶体管M0～Mn的栅极Q0～Qn的电位几乎不上升，只有在各自的附加升压时所加上的电压部分才能向输出端传送电荷。
发明内容
本发明之目的在于，提供一种不增大集成电路的面积，在短时间内可以高效率地获得所希望的电压的升压电路。
根据本发明可获得一种升压电路，该升压电路包括：多组电荷传送元件；多个第一容性元件；多个第二容性元件；其中，所述多组电荷传送元件的各组电荷传送元件是由一个MOS晶体管及连接在所述MOS晶体管的源极及漏极之一与栅极之间的一个附加升压晶体管组成，各所述MOS晶体管之间通过各组电荷传送元件的输入和输出侧的节点串连连接，所述各节点分别与所述各第一容性元件的一端连接，各所述MOS晶体管的栅极分别与所述各第二容性元件的一端连接，所述的第一和第二容性元件的另一端供给相互不同的时钟脉冲信号，其特征在于，所述多组电荷传送元件中的奇数组的所述附加升压晶体管的栅极依序分别与其后的奇数组中的第一容性元件的所述一端连接；所述多组电荷传送元件中的偶数组的所述附加升压晶体管的栅极依序分别与其后的偶数组中的第一容性元件的所述一端相连接。
在前述的升压电路中，每个节点与电源之间分别设置规定的阈值电压，并且分别供给各节点的有源元件的电压为电源电压扣除所述阈值电压后的电压。
现在，叙述本发明的作用。采用把第2及第4个电荷传送元件的控制电极从第1个节点开始向第2个节点的方向，连接到接受与规定级数之前的第2个容性元件相同的定时钟脉冲信号的容性元件的一端的办法，就可以不增大电路的面积，把足够的电压供给第1及第3个电荷传送元件的控制电极。
附图说明
图1是本发明的一实施例的电路图。
图2是表示图1的电路中的4相钟脉冲信号的定时相位关系图。
图3是图1的电路的各部动作的波形图。
图4是表示将本发明的特性与现有技术例进行比较的图。
图5是本发明的另一实施例的电路图。
图6是表示图5中的4相钟脉冲信号的定时相位关系图。
图7是图5的电路的各部动作的波形图。
图8是本发明的又一个实施例的电路图。
图9是表示图8中的4相钟脉冲信号的定时相位关系图。
图10是图8的电路的各部动作的波形图。
图11是本发明的另一个实施例的电路图。
图12是表示图11中的4相钟脉冲信号的定时相位关系图。
图13是图11的电路的各部动作的波形图。
图14是表示现有的升压电路之一例的图
图15是表示图14中的2相钟脉冲信号的定时相位关系图。
图16是表示现有的升压电路的另一例的图。
图17是图16的电路的各部动作的波形图。
具体实施方式
以下参照附图说明本发明的实施例。
图1是本发明的一实施例的电路图。与图16等同的部分以相同的标号表示。在图1中，若仅对与图16不同的部分进行说明，则构成为用具有与图16情况下的钟脉冲信号相同的定时相位的规定级数之前的钟脉冲信号，来驱动分别设置在串联连接的晶体管M0～Mn的栅极和漏极之间的晶体管N0～NnD的各栅极。
也就是，变成把通过C5向节点P3供给的钟脉冲信号#1供给晶体管N0的栅极，把通过C7向节点P4供给的钟脉冲信号#3供给晶体管N1的栅极的构成。再有，即使在本实施例，也使4相钟脉冲#1～#4的定时相位关系如图2所示。
对输出节点的电位——从变为程度高的状态开始的动作进行说明。在图3中，示出了各节点的动作波形。在时刻T1，使节点P1～P3分别升压至Vp1(T1)～Vp3(T1)的电位。
钟脉冲#1、#3变为高态，钟脉冲#2、#4变为低态。晶体管N0～N2的各自的栅极分别与节点P3～P5相连接，因而Vp3(T1)、Vp4(T1)、Vp5(T1)的电压分别施加在各自的栅极。此时的栅极Q0～Q3的电位Vq0(T1)～Vq3(T1)变为如下的2种电压。
在升压初期，例如向晶体管M0那样，在其漏极已与电源相连接的晶体管和与其邻接的晶体管部分中已变为
            Vpn+1(T1)-Vpn(T1)＞Vtn
其中Vtn是晶体管Ni的阈值电压。因而，变为
            Vqn(T1)＝Vpn(T1)
由于在升压中后期，在升压初期的输出端的晶体管部分，已变为
            Vpn+3(T1)-Vpn(T1)＜Vtn而变为
            Vqn(T1)＝Vpn+3(T1)-Vtn
由于Vpn(T1)与Vpn+3(T1)之间的电位差最大有2*Vcc，(第2现有技术例的2倍)，与第2现有技术例相比较，将高电压供给了晶体管N0～Nn的栅极。因此，晶体管N0～Nn的电荷传递能力上升使Q0～Qn的Vq0(T1)～Vqn(T1)迅速达到所希望的电位。
然后，在时刻T2的状态下钟脉冲#1变为低态，P1、P3的各电位值Vp1(T2)、Vp3(T2)分别变为下降至
            Vp1(T1)-{Ci/(Ci+Cj)}Vcc
            Vp3(T1)-{Ci/(Ci+Cj)}Vcc
已经历了时刻T1到T2，已在节点Q0、Q2上施加了某种程度的高电压，因此，在该阶段晶体管M0、M2已经变为导通状态，开始了电荷的传递。
在时刻T3的状态下，钟脉冲#4变为高态，此时节点Q0、Q2已经变为高电压，作为对它进一步附加升压，增加了
          {Ck/(Ck+Cg)}Vcc
所以，通过晶体管M0、M2传递的各电荷更高效率地传递到输出端。
此时的Vq0(T3)、Vq2(T3)的各电压分别成为
          Vq0(T1)+{Ck/(Ck+Cg)}Vcc
          Vq2(T1)+{Ck/(Ck+Cg)}Vcc
再有，Ck是与晶体管M0～Mn的各栅极相连接的容性元件的电容值，Cg是Q0～Qn的各寄生电容值。
在变为T4的时刻，M0～M2再次截止。到时刻T5之后，节点P1、P3的各电位Vp1(T5)、Vp3(T5)上升，在与时刻T1相差180度的状态下进行与时刻T1相同的动作。通过这一连串的动作的反复，不增加新的晶体管并且在短时间可高效率地升压到所希望的电压。
图4示出了第2现有技术和本发明的第1个实施例的输出电流与升压电位的关系的比较的一例。纵轴表示升压电位，横轴是在该升压电位时的可以供给的输出电流。从图4可知，本发明的电荷传送效率是高的。
图5是表示本发明的第2实施例的电路图。与图1等同部分以相同标号表示。在图1的实施例中，全部晶体管是由N型MOS管构成的，把电路电源作为正电压，是正电压升压电路，然而在本实施例中全部晶体管是由P型MOS管构成，把电路电源作为接地电平，是负电压升压电路。
在图1的实施例中，把节点P0作为电源Vcc，然而在本实施例中却变成为，用把栅极和源极相连接起来的晶体管二极管D0，使该节点P0向接地端上拉。4相钟脉冲#1～#4的定时相位关系变为图6所示那样，在图7示出了各节点的动作波形。其余的构成与图1的相同，省略其说明。
在这样的构成中，下面从已变成某种程度(沿负方向)低的状态开始的动作来叙述输出节点的电位。设在时刻T1，P1～P3的每一节点分别降压至Vp1(T1)、Vp2(T1)、Vp3(T1)的电位。
此时，钟脉冲信号#1、#3已变为低态，#2、#4变为高态。各自的节点P3～P5已分别与晶体管N0～N2的栅极相连接，因而分别供给Vp3(T1)、Vp4(T1)、Vp5(T1)的电压。此时的节点Q0～Q3的电位Vq0～Vq3(T1)变为如下2种电位。
升压初期、例如象晶体管M0那样，在其漏极通过晶体管D0与电源(接地端)相连接的晶体管和与其相邻的晶体管部分中，已变为
         Vpn(T1)-Vpn+3(T1)＞Vtn
其中，Vtn是晶体管Ni的阈值电压。因而，变为
         Vqn(T1)＝Vpn(T1)
由于升压中后期、在升压初期的输出端的晶体管部分中，已变为
         Vpn(T1)-Vpn+3(T1)＜Vtn故变为
         Vqn(T1)＝Vpn+3(T1)+Vtn
由于Vpn+3(T1)和Vpn(T1)之间的电压差最大是2*Vcc(如图6所示，钟脉冲的高电平的电压)，故将更低的电压供给晶体管Nn的栅极，因而节点Q0～Qn的电压Vq0(T1)～Vqn(T1)迅速达到所希望的电位。
然后，在时刻T2的状态下，钟脉冲#3变为高态，节点P2的电位值Vp2(T2)上升到
          Vp2(T1)+{Ci/(Ci+Cj)}Vcc
在时刻T3，钟脉冲#2变为低态。此时，由于节点Q1已经变为低电压，由于对此作为进一步的附加升压，加上
           -(Ck/Ck+Cg)}Vcc
故把通过晶体管M1传递的电荷高效率的传递到输出端。此时的节点Q1的电位Vq1(T3)变为
           Vq1(T1)-{Ck/(Ck+Cg)}Vcc
在变为时刻T4的状态下，晶体管M0～M2再次截止。在变为时刻T5之时，节点P2的电位Vp2下降，在与时刻T1相差180度的相位的状态下，进行与时刻T1相同的动作。
通过这一连串的动作的反复，就可以不增加新的晶体管，并且在短的时间内高效率地使负电压升压(降压)至所希望的电压。
图8是表示第3实施例的电路图，与图1、图5等同的部分以相同的标号表示。在本实施例中，虽然是与图5的电路同样的负电压升压电路，但是，晶体管M0～Mn及晶体管N0～Nn是由N型MOS管构成的，晶体管D0～Dn是由P型MOS管构成的。在此情况下的电路电源也是接地电平，钟脉冲信号#`～#4(高态：Vcc，低态：接地)的定时相位示于图9，各部的动作波形图示于图10。
图11是表示本发明的第4个实施例的图，与图1、图5、图8等同部分以相同标号表示。在本实施例中，与图1的电路一样，是正电压升压电路，但是，晶体管M0～Mn及晶体管N0～Nn是由P型MOS管构成，晶体管D0～Dn是由N型MOS管构成的。在此情况下的电路电源是Vcc(正)电平，钟脉冲信号#1～#4(高态：Vcc，低态：接地)的定时相位示于图12，各部的动作波形示于图13。
如上所述，倘依本发明，由于将第2及第4个电荷传送元件的控制电极被连接到接受与规定级数之前的(现实地说是1～3级之前的)的第2容性元件相同的定时钟脉冲信号的容性元件的一端上，将足够的电压供给第1及第3个电荷传送元件的控制电压，因而具有下述效果：无须增加新的晶体管，并且使之在短时间内高效率地升压(绝对值)到所希望的电压。

Claims (4)

1.一种升压电路，包括：
多组电荷传送元件；
多个第一容性元件；
多个第二容性元件；
其中，所述多组电荷传送元件的各组电荷传送元件是由一个MOS晶体管及连接在所述MOS晶体管的源极及漏极之一与栅极之间的一个附加升压晶体管组成，各所述MOS晶体管之间通过各组电荷传送元件的输入和输出侧的节点串连连接，所述各节点分别与所述各第一容性元件的一端连接，各所述MOS晶体管的栅极分别与所述各第二容性元件的一端连接，所述的第一和第二容性元件的另一端供给相互不同的时钟脉冲信号，其特征在于，
所述多组电荷传送元件中的奇数组的所述附加升压晶体管的栅极依序分别与其后的奇数组中的第一容性元件的所述一端连接；
所述多组电荷传送元件中的偶数组的所述附加升压晶体管的栅极依序分别与其后的偶数组中的第一容性元件的所述一端相连接。
2.根据权利要求1所述升压电路，其中所述每个节点与电源之间分别设置规定的阈值电压，并且分别供给各节点的有源元件的电压为电源电压扣除所述阈值电压后的电压。
3.根据权利要求1或2所述升压电路，其中，前述的电路电源为正电压，以便进行正电压方向的升压。
4.根据权利要求1或2所述升压电路，其中，前述的电路电源为大地电压，以便进行负电压方向的升压。
CNB981201199A 1997-10-01 1998-10-05 升压电路 Expired - Fee Related CN1161790C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP267604/97 1997-10-01
JP267604/1997 1997-10-01
JP26760497A JP3164032B2 (ja) 1997-10-01 1997-10-01 昇圧回路

Publications (2)

Publication Number Publication Date
CN1213835A CN1213835A (zh) 1999-04-14
CN1161790C true CN1161790C (zh) 2004-08-11

Family

ID=17447043

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981201199A Expired - Fee Related CN1161790C (zh) 1997-10-01 1998-10-05 升压电路

Country Status (4)

Country Link
US (1) US6137344A (zh)
JP (1) JP3164032B2 (zh)
KR (1) KR100287548B1 (zh)
CN (1) CN1161790C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10202585B2 (en) 2009-12-22 2019-02-12 Lifebond Ltd Modification of enzymatic crosslinkers for controlling properties of crosslinked matrices

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001078437A (ja) * 1999-06-30 2001-03-23 Toshiba Corp ポンプ回路
JP2001145335A (ja) 1999-11-11 2001-05-25 Nec Corp 昇圧回路
JP2001145334A (ja) 1999-11-15 2001-05-25 Nec Corp 昇圧回路
GB0000510D0 (en) * 2000-01-11 2000-03-01 Koninkl Philips Electronics Nv A charge pump circuit
US6621326B1 (en) * 2000-10-26 2003-09-16 Altera Corporation P-channel negative pumps
JP4223270B2 (ja) * 2002-11-19 2009-02-12 パナソニック株式会社 昇圧回路およびそれを内蔵した不揮発性半導体記憶装置
US7157961B2 (en) * 2004-02-05 2007-01-02 Mississippi State University MOS charge pump
KR100636508B1 (ko) 2004-11-11 2006-10-18 삼성에스디아이 주식회사 차지펌프 회로와 이를 이용한 직류 변환장치
US7466572B1 (en) * 2006-04-10 2008-12-16 Marvell International Ltd. Three phase voltage tripler
US7535281B2 (en) * 2006-09-29 2009-05-19 Micron Technology, Inc. Reduced time constant charge pump and method for charging a capacitive load
US7570192B2 (en) * 2007-01-19 2009-08-04 Kenet Incorporated Charge-domain pipelined analog-to-digital converter
WO2008091603A1 (en) * 2007-01-23 2008-07-31 Kenet, Inc. Analog error correction for a pipelined charge-domain a/d converter
US8232833B2 (en) * 2007-05-23 2012-07-31 Silicon Storage Technology, Inc. Charge pump systems and methods
US7714636B2 (en) * 2007-11-26 2010-05-11 Elite Semiconductor Memory Technology Inc. Charge pump circuit and cell thereof
JP2010119226A (ja) * 2008-11-13 2010-05-27 Elpida Memory Inc チャージポンプ回路
US9423814B2 (en) * 2010-03-16 2016-08-23 Macronix International Co., Ltd. Apparatus of supplying power while maintaining its output power signal and method therefor
US8981836B2 (en) 2010-11-30 2015-03-17 Infineon Technologies Ag Charge pumps with improved latchup characteristics
US8508287B2 (en) 2010-11-30 2013-08-13 Infineon Technologies Ag Charge pumps with improved latchup characteristics
IT1404156B1 (it) * 2010-12-30 2013-11-15 St Microelectronics Srl Moltiplicatore di tensione
CN102710122B (zh) * 2012-06-05 2014-04-23 北京大学 正高压电荷泵

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3167904B2 (ja) * 1994-12-27 2001-05-21 日本鋼管株式会社 電圧昇圧回路
US5982223A (en) * 1997-06-20 1999-11-09 Integrated Silicon Solution, Inc. Charge pump system with improved programming current distribution
US5978283A (en) * 1998-07-02 1999-11-02 Aplus Flash Technology, Inc. Charge pump circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10202585B2 (en) 2009-12-22 2019-02-12 Lifebond Ltd Modification of enzymatic crosslinkers for controlling properties of crosslinked matrices

Also Published As

Publication number Publication date
KR19990036784A (ko) 1999-05-25
JPH11110989A (ja) 1999-04-23
JP3164032B2 (ja) 2001-05-08
CN1213835A (zh) 1999-04-14
KR100287548B1 (ko) 2001-04-16
US6137344A (en) 2000-10-24

Similar Documents

Publication Publication Date Title
CN1161790C (zh) 升压电路
CN100350504C (zh) 半导体器件的升压电路
CN1177369C (zh) 电荷泵电路和使用它的非易失性存储器的工作方法
CN1105389C (zh) 适于低电源电压下工作的存储器及读出放大器
CN1677820A (zh) 升压电路
CN1832034A (zh) 用于产生高电压的方法和电路以及相关的半导体存储器件
CN1667928A (zh) 升压电路和具有升压电路的半导体装置
CN1734942A (zh) 具有低漏电流的电平移位器
CN1212435A (zh) 具有三态逻辑门电路的半导体集成电路
JP2008092667A (ja) 昇圧回路を有する電子機器
CN1100388C (zh) 输入/输出电压检测型衬底电压发生电路
CN101047031A (zh) 具有升压电路的高压开关电路以及包括其的闪存器件
CN1503273A (zh) 升压电路和含有这种升压电路的非易失性半导体存储器件
CN1172380A (zh) 电平移动器
CN1933312A (zh) 电源调压器以及控制电路
CN1794356A (zh) 电荷泵电路
CN1229998A (zh) 半导体器件
CN1202764A (zh) 电平转换器电路
CN1571068A (zh) 半导体存储装置
CN1797916A (zh) 用于向半导体集成电路设备提供多个电源电压的电源电路
CN1258878C (zh) 振幅变换电路
CN1497848A (zh) 触发器电路
CN1838325A (zh) 非易失性存储装置的高电压开关电路
CN102624222A (zh) 电荷泵及电荷泵系统
CN1427544A (zh) 放大电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030410

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030410

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20101110

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20101110

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040811

Termination date: 20141005

EXPY Termination of patent right or utility model