CN1229998A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1229998A
CN1229998A CN99104302A CN99104302A CN1229998A CN 1229998 A CN1229998 A CN 1229998A CN 99104302 A CN99104302 A CN 99104302A CN 99104302 A CN99104302 A CN 99104302A CN 1229998 A CN1229998 A CN 1229998A
Authority
CN
China
Prior art keywords
channel transistor
transistor
voltage
output
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99104302A
Other languages
English (en)
Inventor
天内正和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1229998A publication Critical patent/CN1229998A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

一半导体器件包括能用低耐压晶体管实现且不使用额外电荷泵的电平移动电路。该电平移动电路10控制传输门的开/关,传输门为n沟道晶体管N1。电平移动电路具有接收电压模式选择信号HVON和输入信号IN的NAND门11;串联连接在NAND门的输出和－9V电荷泵输出Vncp之间的p沟道晶体管P2、n沟道晶体管N4和N6;其输入端接电压模式选择信号HVON和通过反相器12输入的输入信号IN的NAND门13;和串联连接在NAND门13的输出和电荷泵输出Vncp之间的P沟道晶体管P3、n沟道晶体管N5和N7。

Description

半导体器件
本发明涉及半导体器件，更具体地涉及诸如非易失性半导体存储器件的电可写可擦除半导体器件中的电平移动电路。
通常，诸如非易失性半导体存储器件的半导体器件通过向浮栅中注入电子和从浮栅中移去电子来存储信息。为此，在控制栅和漏极之间必须施加约20V的电势差。然而这要求半导体器件的电路中使用的晶体管的耐压增大以便在20V下工作。因此增大了晶体管的尺寸。
近来半导体器件设计的趋势是将负电源集成在半导体器件内，由此使用较低的电源电压Vdd。更具体地，通过降低电源电压，半导体器件可用耐压较低的晶体管设计，结果减小了晶体管的尺寸。
例如，对漏极施加11V且对字线施加-9V以从浮栅移去电子。另外当不用移去电子时，字线为0V。
通常使用工作在约3V(Vdd)的电路去控制是否施加-9V或0V。因而需要一个将0V或3V的控制信号转换到0V或-9V的信号电平移动电路或开关电路。这种电平移动电路或开关电路从文献中可以获知。
通常不可能使用一个电平移动电路在单个操作中将在0V和电源电压Vdd之间的多个控制信号转换到在0V和-9V之间的多个信号。因而需要桥接这些转换的中间电路。光偶装置可用作这种中间电路。光偶装置能将在0V到Vdd范围内的控制信号转换为光信号。用于转换成在0V和-9V范围内的信号的电路接收该光信号以转换控制信号。然而为将光偶装置做在半导体器件内，要求单独的制造工艺或其它半导体，结果使半导体器件成本增大。
也可以在用于转换到0V和-9V范围内的信号的电平移动电路前放一个中间电平移动电路。这时，0V到Vdd范围内的控制信号首先被电平移动电路转换为-9V到Vdd范围内的信号。为了将0V到Vdd范围内的输入信号转换为0V到-9V范围内的信号，需要首先将用一中间电平移动电路暂时转换成-9V到Vdd范围内的信号，并在转换前和转换后设置一个电压转换范围重叠的区域。
然而，对于该处理-9V到Vdd电压范围的中间电平移动电路来说，必须使用耐压(击穿电压)在Vdd到Vdd+9V范围内的晶体管。因此，不可能达到低耐压的目标。
从文献中得知解决该问题的一个方法是使用-4V的负电源，使得中间电平移动电路的工作电压为-4V到电源电压Vdd。
然而，由于中间电平移动电路的幅度是从-4V到电源电压Vdd，需要具有-4V中间电压的中间电路。即，由于要求的电压是0V和-9V，不可能在一步中从0V切换到-9V。因而中间电平移动电路将电压从电源电压变到-4V，然后转换电路(第二级电平移动电路)将中间电压从0V变到-9V，以降低要求的结耐压。
因而要使用将电压从电源电压Vdd变到-4V的电平移动电路，并需要两个电平移动电路。还要使用在其它情况下不需要的电荷泵以输出-4V，且不可避免地增大了电路的规模和功耗。
本发明的目的是提供一种含有电平移动电路的半导体器件，其中晶体管耐压低且没有使用外加的电荷泵。
为此目的，根据本发明的半导体器件，具有用于根据输入信号控制输出信号的电平移动电路其中电平移动电路包括接收输入信号的第一导电类型晶体管和接收第一导电类型晶体管的输出的第二导电类型晶体管，该半导体器件的特征在于，所述电平移动电路还包括控制第一导电类型晶体管的操作的控制装置，用于压缩送到第二导电类型晶体管的电压的降压装置。
由于包括这些装置，接收输入信号的第一导电类型晶体管的操作由控制装置控制，送到接收第一导电类型晶体管的输出的第二导电类型晶体管的电压被降压装置压缩。因此可以获得含低耐压晶体管的电平移动电路，而不需使用在其它情况下需要的电荷泵。
从下面结合优选实施例的详细描述并结合附图能够明白本发明的这些和其它目的和特征，附图中相似的部分用类似的标号标明，其中：
图1是表示现有技术的半导体器件的典型控制电路的电路图；
图2是图1电路的真值表；
图3是根据本发明第一优选实施例的半导体器件的电平移动电路的电路图；
图4是向图3的电平移动电路提供偏压的偏压发生电路的电路图；
图5是图3电路的真值表；
图6是根据本发明第二优选实施例的半导体器件的电平移动电路的电路图；
图7是根据本发明第三优选实施例的半导体器件的电平移动电路的电平图；
图8是接收高电压的晶体管的剖视图；
图9是表示快闪存储器的存储单元的符号图，它是根据本发明的电平移动电路的一个应用；
图10是FN写/FN擦除的快闪存储器的各个工作模式的电压状态表。
下面首先参照附图描述现有技术的半导体器件，其中图1是现有技术的半导体器件的典型控制电路100的电路图，图2是图1的控制电路的真值表。
如图1所示，控制电路100(注：在图1中用1表示)包括两级电平移动电路，每个电平移动电路具有两个P-沟道晶体管，两个n-沟道晶体管和一个反相器。
从-4V电荷泵向第一电平移动电路的n沟道晶体管的源极输送-4V充电电压，从-9V的电荷泵向第二级移动电路的n沟道晶体管的源极输送-9V充电电压。
控制电路100的输出信号LSO的状态根据输入信号IN的逻辑值而改变，当输入信号IN为低(L)时，输出信号LSO为低，当输入信号IN为高时，输出信号LSO为高。N沟道晶体管形成的传输门200(注：图1中为2)通过调节输出信号LSO而控制，使-9V电荷泵来的输出或者能通过传输门200，或者不能通过传输门200。
换句话说，在图2中，当-9V电荷泵工作时，-4V电荷泵也工作。然后，分别从-9V电荷泵和-4V电荷泵输出-9V和-4V的充电电压。这时，送到第二级电平移动电路的电压模式选择信号HVON变高(高电压模式)，第二级电平移动电路的P沟道晶体管的源极处于0V。
电平移动电路的节点A处于电源电压Vdd或-4V(其逆A处于-4V或电源电压Vdd)，类似地输出信号LSO为0V或-9V。由此控制了传输门2的导通/关断状态。结果，传输门2或者输出-9V，或者处于高阻态(Hi-Z)。
当-9V电荷泵和-4V电荷泵不工作时，各输出电压是0V。电压模式选择信号HVON因而变低(通常电压模式)，第二级移动电路的P沟道晶体管的各源极电压处于电源电压Vdd。
电平移动电路的节点A处于电源电压Vdd或0V(其逆A处于0V或电源电压Vdd)，类似地，输出信号LSO处于电源电压Vdd或0V。由此控制了传输门2的导通/关断状态。结果传输门2或者输出0V或者处于高阻态(Hi-Z)。
因此，为防止过高的电压施加到形成电平移动电路的晶体管的结上，电压模式选择信号设置为高，且在第二级电平移动电路的正侧的电源电压Vdd设为0V。换句话说，当电压模式选择信号HVON为低时，第二级移动电路工作在0V到电源电压Vdd范围内。当电压模式选择信号HVON为高时，它工作在0V和-9V之间。因此避免工作在-9V到电源电压Vdd范围内，第二级移动电路的晶体管的耐压，即晶体管的PN结上的电压能保持在较低水平。
下面参照图3描述本发明的第一优选实施例，图3为用在根据本发明第一方案的半导体器件中的电平移动电路的电路图。
图3的电平移动电路用于，例如，使用负电源电压的非易失性半导体存储器件，且通常位于存储器单元控制电路和电荷泵电路之间。依据电平移动电路的输出，传输门N1控制电荷泵输出Vncp(-9V)导通/关断。
如图3所示，电平移动电路10控制n沟道晶体管N1形成的传输门的导通/关断状态。在图3中，电平移动电路10包括NAND门11,P-沟道晶体管P2、n-沟道晶体管N4，n沟道晶体管N6，NAND门13、P沟道晶体管P3、n-沟道晶体管N5和n-沟道晶体管N7。
P-沟道晶体管P2、n-沟道晶体管N4和n沟道晶体管N6被串联连接在NAND门11输出和-9V电荷泵输出Vncp之间。
电压模式选择信号HVON和输入信号IN通过反相器12输入到NAND门13。P-沟道晶体管P3、n沟道晶体管N5和n沟道晶体管N7被串联连接在NAND门13的输出和电荷泵输出Vncp之间。
节点b1被连接到n沟道晶体管N7的栅极。节点b2连接n沟道晶体管N6的栅极。节点b3连接n沟道晶体管N1的栅极。各晶体管P2、P3、N4到N7的背栅连接到其源极。
输入信号IN输入到P沟道晶体管P2的栅极。偏压Vbias送到n沟道晶体管N4的栅极。电荷泵输出Vncp送到n-沟道晶体管N6的源极。输入信号IN也通过反相器12输入P沟道晶体管P3的栅极。偏压Vbias输入n沟道晶体管N5的栅极。电荷泵输出Vncp输入n-沟道晶体管N7的源极和n-沟道晶体管N1的源极；输出信号OUT从n-沟道晶体管N1的漏极输出。
图4是向图3的电平移动电路供给偏压Vbias的偏压发生电路。如图4所示，该偏压发生电路14包括串联连接在电源电压Vdd和地之间的P-沟道晶体管P8，n-沟道晶体管N10和n-沟道晶体管N11；以及连接在电源电压Vdd和n沟道晶体管N10的栅极之间的P-沟道晶体管P9。
P-沟道晶体管P8的栅极接地，源极接电源电压Vdd，漏极接n-沟道晶体管N10的漏极。N-沟道晶体管N10的漏极还接到其栅极，其源极接到n-沟道晶体管N11的漏极。N-沟道晶体管N11的源极接地，其栅极和P-沟道晶体管P9的栅极都接到电压模式选择信号HVON。n-沟道晶体管N10和P沟道晶体管P9的漏极电势被输出作为偏压Vbias。
当偏压发生电路14的电压模式选择信号HVON为低时，n-沟道晶体管N11关断且P-沟道晶体管P9导通。因而偏压Vbias为电源电压Vdd。
当电压模式选择信号HVON为高时，P-沟道晶体管P9关断，n沟道晶体管N10和N11导通。从这种情况下偏压Vbias是由此时流过的电流确定的n沟道晶体管N10的阀值电压(约为Vtn)。
因此偏压Vbias可由该电路结构通过电压模式选择信号HVON控制，可被设置为电源电压Vdd或约等于阈值电压Vtn。应注意，当P-沟道晶体管P8的负驱动电容为高时，不使用P-沟道晶体管P9就能实现相同的功能和操作。
图5是图3的电平移动电路的真值表。当电平移动电路10中的电压模式选择信号HVON为高时(选择高电压模式)，-9V电荷泵工作，输出电荷泵输出Vncp(-9V)，并给出偏压Vbias(约为Vtn)。
当输入信号IN为高时，P沟道晶体管P2的源极电位a1和P-沟道晶体管P3的源极电位a2分别为0V和电源电压Vdd；当P沟道晶体管P2关断时，P-沟道晶体管P3导通。结果，P-沟道晶体管P3的漏极电位为电源电压Vdd。
当P-沟道晶体管P3的漏极电位为电源电压Vdd时，n-沟道晶体管N6导通，且n-沟道晶体管N4的漏极为-9V。由于n-沟道晶体管N7关断，n-沟道晶体管N5的漏极保持在P-沟道晶体管P3的漏极电位Vdd。
结果，电平移动电路10的输出信号LSO变为电源电压Vdd，且LSO的逆( LSO)，即晶体管P2和N4的节点输出变为-9V。这时n沟道晶体管N4和N6之间的节点电位b1为-9V。n-沟道晶体管N5和N7之间的节点电位b2为约0V。
当输入信号IN为低时，P沟道晶体管P2和P3的源极电位a1和a2分别为电源电压Vdd和0V；当P沟道晶体管P2导通时，P沟道晶体管P3关断。结果，P沟道晶体管P2的漏极为电源电压Vdd。
当P-沟道晶体管P2的漏极电位为电源电压Vdd时，n-沟道晶体管N7导通且n-沟道晶体管N5为-9V。由于n-沟道晶体管N6关断，n-沟道晶体管N4的漏极保持在P-沟道晶体管P2的漏极电位Vdd。
结果，电平移动电路10的输出信号LSO为9V，且 LSO为电源电压Vdd。这时n-沟道晶体管N4和N6之间的节点电位b1为0V。n-沟道晶体管N5和N7之间的节点电位b2为-9V。
当电压模式选择信号HVON为低时(选择常规电压模式)，NAND门11和13的输出a1和a2为电源电压Vdd，不论输入信号IN的逻辑值如何。因此，偏压Vbias为电源电压Vdd。因而电荷泵不工作，电荷泵输出Vncp为0V。如果在这种状态下输入信号IN为高，则晶体管P2和N7关断，P3和N6导通。因此输出信号LSO为电源电压Vdd。相反，如果输入信号IN为低，晶体管P2和N7导通，P3和N6关断，且输出信号LSO为0V。
因此电平移动电路10的输出信号LSO在0V和电源电压Vdd之间变化。依据输入信号IN的逻辑值是低还是高，传输门N1的输出信号OUT为高阻态Hi-Z或0V。
然而，当电压模式选择信号HVON为高时(选择高电压模式)，电荷泵工作，电荷泵输出Vncp为-9V。因此偏压Vbias约等于n沟道晶体管N4和N5的阈值附近的电压(Vtn)。在这种状态下，当输入信号IN为低时，电平移动电路10的输出信号LSO为-9V，在n-沟道晶体管N7的源极和P沟道晶体管P3的衬底之间有9V的电位差。当输入信号IN为高时，发生相反的情况，电平移动电路10的输出信号LSO为电源电压Vdd。
从上述描述中可知，P-沟道晶体管P2和P3的源极和背栅电位通过由NAND门11和13以及反相器12形成的背栅控制装置根据输入信号控制。这说明即使在晶体管P2和P3关断且其漏极为-9V时，源极和背栅电位为0V。相反，当晶体管P2和P3导通时，漏极和源极之间的电位差约为0V。即，由于在P沟道晶体管P2和P3的漏极和源极以及背栅之间能出现的最大电位差为9V，用低压晶体管可以实现电平移动电路。
为降低电压，还提供了含n-沟道晶体管N4和N5的降压电路。结果，送到n-沟道晶体管N6和N7的漏极的最大电压是偏压Vbias减去阈值Vtn，即0V。
由于晶体管N6和N7的源极和背栅为-9V或0V，即使晶体管N6和N7关断，n-沟道晶体管N6和N7的漏极和源极和背栅之间的最大电位差为9V。这时，电源电压Vdd就是n沟道晶体管N4和N5的漏极和源极和背栅之间能出现的最大电位差。相反，当晶体管N6或N7导通时，漏极和源极之间的电位差约为0V。结果，可用低耐压晶体管制作n沟道晶体管N4、N5、N6和N7。
从上面的描述可知，送到P-沟道晶体管的电压a1(Vdd和0V)和a2(0V和Vdd)以及送到n-沟道晶体管的电压b1(约0V和-9V)和b2(-9V和约0V)能够由根据本发明优选实施例的电平移动电路抑制(见图5)。
因此电平移动电路10的输出的幅值在电源电压Vdd到-9V范围内，但送到电平移动电路10的每个晶体管的PN结的最大电压是约9V，因而降低了结的耐压水平。
因而消除了根据现有技术的半导体器件中用于输出-4V的电荷泵，只使用单个电平移动电路。也降低了使用的晶体管的尺寸，由此降低了最终的半导体器件的尺寸，因为可使用低耐压的晶体管且可使用传输门开关。
下面参照图6描述根据本发明第二实施例的半导体器件中的电平移动电路。如图6所示，P沟道晶体管P2和n-沟道晶体管N4之间的节点接到根据该实施例的电平移动电路15中的n沟道晶体管N7的栅极，而不是(图3)的n沟道晶体管N4和N6之间的节点。
另外，在该实施例中P-沟道晶体管P3和n-沟道晶体管N5之间的节点连接n沟道晶体管N6的栅极，而不是(图3的)n沟道晶体管N5和N7之间的节点。该实施例的结构的其它方面、工作和好处与上述第一优选实施例的电平移动电路10相同，下面略去进一步的描述。该电平移动电路15的真值表也与图5的相同。
如上所述，在第一优选实施例的电平移动电路10中，当电压模式选择信号HVON为低且输入信号IN为低时，为使输出信号LSO为0V，n沟道晶体管N5和N7必须都导通。n沟道晶体管N7的栅电压Vg(N7)可用方程1表示
Vg(N7)=Vbias-Vtn(N4)
      =Vdd-Vth(N4)＞Vtn(n7)
即，电源电压Vdd必须大于Vtn(N4)和Vtn(N7)的和。如果Vtn(N4)和Vtn(N7)都约为1V，电源电压Vdd的下限是2V，电平移动电路将不太适合低电压工作。
然而，在根据该优选实施例的电平移动电路15中，当电压N为低时，通过P沟道晶体管P2送到Vg(N7)栅的是高电平。由此电源电压Vdd作为偏压Vbias送到n-沟道晶体管N5的栅极。因此n沟道晶体管N7的栅电压Vg(N7)基本等于电源电压Vdd，大于阈值Vtn(N7)。例如，如果Vtn(N7)约为1V，电源电压Vdd将为低电平(约1.5V)，并可以在2V以下的低电压下工作。
下面参照附图7描述本发明第三实施例的半导体器件的电平移动电路。如图7所示，该电平移动电路的背栅控制装置包括：通过其输入电压模式选择信号HVON的反相器17；通过其输入输入信号IN的反相器18；或门19，其第一输入连接反相器17的输出，其第二输入连接反相器18的输出；OR门20，其第一输入连接反相器17的输出，其第二输入连接输入信号IN。该优选实施例的结构的其它方面，操作和益处与根据上述的第一实施例的电平移动电路10相同，略去进一步的描述。该电平移动电路16的真值表也与图5的相同。如图7所示，根据本发明的电平移动电路不是必须包含NAND门。
图8表示施加了高电压的晶体管的剖视图。注意在上述电平移动电路10、15和16中的晶体管中，高电压施加到晶体管N1、P2、P3、N4、N5、N6、N7和N10。从图8可知，n沟道晶体管的背栅通过深阱与衬底绝缘，使得可以施加负电压。
图9是快闪存储器的存储单元的符号图，这是根据本发明的上述实施例的电平移动电路的一个应用领域。图10是FN写/FN擦除快闪存储器的各工作模式的电压状态表。
如图10所示，写模式在-9V启动，擦除和读模式在0V，与施加到图9的存储器单元的控制栅的低电平电压相比。控制栅电位由用于形成线选择信号的下解码器控制。还需要将根据工作模式调节后的电压施加到下解码器的电源端的电路以操作下解码器。用于根据本发明上述优选实施例的电平移动电路10、15和16之一的一个示例性应用是用于根据操作模式控制送到下解码器的电源端的低电位侧的电压。
应注意，本发明已使用正电源电压Vdd和开关负电压的导通/关断的传输门进行了示例说明，显然本发明也可使用负电源电压Vdd和开关正电压的导通/关断的传输门来完成。
在上述根据本发明的电平移动电路中，被施加输入信号的第一导电类型晶体管的漏极和源极或背栅之间的电位差通过背栅控制装置降低了。另外，第二导电类型晶体管的漏极和源极或背栅之间的电位差通过降压装置降低。结果，可以使用低耐压水平的晶体管。
由于不需要额外的电荷泵、中间电平移动电路，且可使用单级电平移动电路，因此可以缩小电路的规模和功耗。另外，可以使用由低耐压晶体管构成的电平移动电路的传输门开关极性与电源电压Vdd相反的高电压。
尽管已参照附图结合优选实施例描述了本发明，应注意对本领域技术人员而言有各种变化和改进。这些变化和改进应理解为包括在由权利要求限定的本发明的范围内，除非它们不相同。

Claims (19)

1．一种半导体器件，包括：
-电平移动电路，具有接收输入信号的第一导电类型晶体管和接收第一导电类型晶体管的输出信号的第二导电类型晶体管，所述电平移动电路响应所述输入信号控制一输出信号；
-控制所述第一导电类型晶体管的操作的控制装置，位于第一导电类型晶体管中；和
-降压装置，用于降低施加到所述第二导电类型晶体管的电压。
2．如权利要求1的半导体器件，其特征在于所述输出信号根据所述输入信号被设置为与所述输入信号具有相同的极性的电压。
3．如权利要求1和2的半导体器件，其特征在于，所述输出信号根据所述输入信号被设置为与所述输入信号相反极性的电压。
4．如权利要求1至3的半导体器件，其特征在于所述控制装置根据输入信号控制所述第一导电类型晶体管的源极和背栅电压。
5．如权利要求1至4之一的半导体器件，特征在于所述控制装置在所述第一导电类型晶体管不导通时工作以降低第一导电类型晶体管的漏源区和所述背栅之间的电压。
6．如权利要求1至5的半导体器件，特征在于所述控制装置控制所述第一导电类型晶体管的所述栅极和所述源极到不同的逻辑电平。
7．如权利要求1至6的半导体器件，特征在于在常规电压工作模式，所述控制装置输出电源电压Vdd，在高电压工作模式，所述控制装置输出输入信号的逆信号。
8．如权利要求1的半导体器件，特征在于所述降压装置包括一第二导电类型晶体管，连接在输出端和另一接至与输入信号极性相反的电源的第二导电类型晶体管之间。
9．如权利要求8的半导体器件，特征在于所述降压装置的第二导电类型晶体管的栅极由一偏压偏置，该偏压依据所述常规电压工作模式或所述高电压工作模式而不同。
10．如权利要求1的半导体器件，特征在于所述电平移动电路控制用作传输门的第五n沟道晶体管的导通/关断状态，所述电平移动电路包括：
第一NAND门，其上施加电压模式选择信号和输入信号；
第一P沟道晶体管、第一n沟道晶体管和第二n沟道晶体管，串联连接在第一NAND门的输出和电荷泵输出之间；
第二NAND门，其上施加所述电压模式选择信号并通过一反相器施加所述输入信号；
第二P沟道晶体管、第三n沟道晶体管和第四n沟道晶体管，串联连接在所述第二NAND门的输出和电荷泵输出之间。
11．如权利要求10的半导体器件，其特征在于所述控制装置包括：
所述第一NAND门，所述第二NAND门和所述反相器。
12．如权利要求1的半导体器件，其特征在于所述电平移动电路控制用作传输门的第五n沟道晶体管的导通/关断状态，包括：
第一反相器，其上施加电压模式选择信号；
第二反相器，其上施加输入信号；
第一OR门，其第一输入连接所述第一反相器的输出，其第二输入连接所述第二反相器的输出；
第二OR门，其第一输入连接所述第一反相器的输出，其第二输入连接所述输入信号；
第一P沟道晶体管、第一n沟道晶体管和第二n沟道晶体管，串联连接在所述第一OR门的输出和所述电荷泵的输出之间；
第二P沟道晶体管、第三n沟道晶体管和第四n沟道晶体管，串联连接在所述第二OR门的输出和所述电荷泵的输出之间。
13．如权利要求12的半导体器件，特征在于所述控制装置包括：
所述第一OR门，第二OR门和所述第二反相器。
14．如权利要求10或12的半导体器件，特征在于所述降压装置包括所述第一n沟道晶体管和所述第三n沟道晶体管。
15．如权利要求10的半导体器件，特征在于：
所述第一n沟道晶体管和第二n沟道晶体管之间的节点连接所述第四n沟道晶体管的栅极；
所述第三和第四n沟道晶体管之间的节点连接所述第二n沟道晶体管的栅极；
所述第二P沟道晶体管和第三n沟道晶体管之间的节点连接所述第五n沟道晶体管的栅极，第五n沟道晶体管是一个传输门，和
所述第一和第二P沟道晶体管的背栅分别连接其源极，而第一至第四n沟道晶体管的背栅分别连接其源极。
16．如权利要求10或12的半导体器件，特征在于：
所述第一P沟道晶体管和第一n沟道晶体管之间的节点连接所述第四n沟道晶体管的栅极；
所述第二P沟道晶体管和第三n沟道晶体管之间的节点连接所述第二n沟道晶体管的栅极；且
所述第一和第二P沟道晶体管的背栅分别连接其源极，而所述第一至第四n沟道晶体管分别连接其源极。
17．如权利要求10或12的半导体器件，特征在于：
所述输入信号通过所述反相器送到所述第二P沟道晶体管的所述栅极；
-偏压施加到所述第一和第三n沟道晶体管的所述栅极；
所述电荷泵输出被施加到所述第二、第四和第五n沟道晶体管的所述源极；和
所述输出信号从所述第五n沟道晶体管的所述漏极导出。
18．如权利要求17的半导体器件，特征在于还包括用于提供所述偏压的偏压发生电路，它包括：
第三P沟道晶体管、第六和第七n沟道晶体管，串联连接在第一电源电压和地之间；
第四P沟道晶体管，连接在第二电源电压和所述第六n沟道晶体管的栅极之间。
19．如权利要求18的半导体器件，特征在于当所述电压模式选择信号为低时，所述第七n沟道晶体管关断且所述第四P沟道晶体管导通，所述偏压基本等于所述电源电压；和
当所述电压模式选择信号为高时，所述第四P沟道晶体管关断且所述第六和第七n沟道晶体管导通，由此时流过的电流值确定的第六n沟道晶体管的阈值电压被提供为偏压。
CN99104302A 1998-03-24 1999-03-24 半导体器件 Pending CN1229998A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP75618/98 1998-03-24
JP07561898A JP3389856B2 (ja) 1998-03-24 1998-03-24 半導体装置

Publications (1)

Publication Number Publication Date
CN1229998A true CN1229998A (zh) 1999-09-29

Family

ID=13581389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99104302A Pending CN1229998A (zh) 1998-03-24 1999-03-24 半导体器件

Country Status (6)

Country Link
US (1) US6177824B1 (zh)
EP (1) EP0945985B1 (zh)
JP (1) JP3389856B2 (zh)
KR (1) KR100323323B1 (zh)
CN (1) CN1229998A (zh)
DE (1) DE69902199T2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100334724C (zh) * 2002-02-12 2007-08-29 日立超大规模集成电路系统株式会社 半导体集成电路器件
CN101727969A (zh) * 2008-10-21 2010-06-09 三星电子株式会社 操作半导体装置的方法
CN101038790B (zh) * 2006-03-17 2011-11-09 意法半导体股份有限公司 由低电压晶体管实现的用于半导体存储器的电平转换器
TWI425764B (zh) * 2006-01-31 2014-02-01 Seiko Instr Inc 電壓位準移位電路及半導體積體電路
CN102187577B (zh) * 2008-09-05 2015-03-25 快捷半导体有限公司 对电源不敏感的电压电平转换器

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320446B1 (en) * 1999-02-17 2001-11-20 Elbrus International Limited System for improving low voltage CMOS performance
JP2001144603A (ja) * 1999-11-18 2001-05-25 Oki Micro Design Co Ltd レベルシフタ回路およびそれを含むデータ出力回路
JP2001356741A (ja) * 2000-06-14 2001-12-26 Sanyo Electric Co Ltd レベルシフタ及びそれを用いたアクティブマトリクス型表示装置
US6385099B1 (en) * 2001-03-16 2002-05-07 Intel Corpration Reducing level shifter standby power consumption
US6882200B2 (en) * 2001-07-23 2005-04-19 Intel Corporation Controlling signal states and leakage current during a sleep mode
GB0121013D0 (en) 2001-08-30 2001-10-24 Micron Technology Inc Combined dynamic logic gate and level shifter and method employing same
US6580307B1 (en) * 2002-06-26 2003-06-17 Ememory Technology Inc. Level shift circuit without junction breakdown of transistors
US7339822B2 (en) * 2002-12-06 2008-03-04 Sandisk Corporation Current-limited latch
JP4042627B2 (ja) * 2003-05-20 2008-02-06 ソニー株式会社 電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末
US7358790B2 (en) * 2006-02-17 2008-04-15 Himax Technologies Limited High performance level shift circuit with low input voltage
US7593259B2 (en) * 2006-09-13 2009-09-22 Mosaid Technologies Incorporated Flash multi-level threshold distribution scheme
US7605633B2 (en) * 2007-03-20 2009-10-20 Kabushiki Kaisha Toshiba Level shift circuit which improved the blake down voltage
US7679418B2 (en) * 2007-04-27 2010-03-16 Mosaid Technologies Incorporated Voltage level shifter and buffer using same
WO2009022275A1 (en) 2007-08-13 2009-02-19 Nxp B.V. Level shifter circuit
JP5537099B2 (ja) * 2009-09-08 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置
US9361995B1 (en) * 2015-01-21 2016-06-07 Silicon Storage Technology, Inc. Flash memory system using complementary voltage supplies

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689504A (en) * 1985-12-20 1987-08-25 Motorola, Inc. High voltage decoder
JPH01226218A (ja) * 1988-03-07 1989-09-08 Canon Inc レベルシフト用集積回路
DE69531032T2 (de) * 1994-09-21 2003-11-27 Nec Electronics Corp., Kawasaki Spannungspegel-Verschiebungsschaltung
US5619150A (en) * 1995-07-07 1997-04-08 Micron Quantum Devices, Inc. Switch for minimizing transistor exposure to high voltage
US5834948A (en) * 1995-09-21 1998-11-10 Matsushita Electric Industrial Co.,Ltd. Output circuit
JP2803624B2 (ja) * 1996-03-29 1998-09-24 日本電気株式会社 レベルシフト回路
US5933043A (en) * 1996-10-22 1999-08-03 Kabushiki Kaisha Toshiba High speed level shift circuit
JP4074690B2 (ja) * 1997-09-17 2008-04-09 株式会社ルネサステクノロジ 電圧レベル変換回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100334724C (zh) * 2002-02-12 2007-08-29 日立超大规模集成电路系统株式会社 半导体集成电路器件
TWI425764B (zh) * 2006-01-31 2014-02-01 Seiko Instr Inc 電壓位準移位電路及半導體積體電路
CN101038790B (zh) * 2006-03-17 2011-11-09 意法半导体股份有限公司 由低电压晶体管实现的用于半导体存储器的电平转换器
CN102187577B (zh) * 2008-09-05 2015-03-25 快捷半导体有限公司 对电源不敏感的电压电平转换器
CN101727969A (zh) * 2008-10-21 2010-06-09 三星电子株式会社 操作半导体装置的方法
CN101727969B (zh) * 2008-10-21 2014-05-21 三星电子株式会社 操作半导体装置的方法

Also Published As

Publication number Publication date
KR19990078195A (ko) 1999-10-25
KR100323323B1 (ko) 2002-02-04
US6177824B1 (en) 2001-01-23
DE69902199T2 (de) 2002-11-21
JPH11273384A (ja) 1999-10-08
EP0945985B1 (en) 2002-07-24
DE69902199D1 (de) 2002-08-29
JP3389856B2 (ja) 2003-03-24
EP0945985A1 (en) 1999-09-29

Similar Documents

Publication Publication Date Title
CN1229998A (zh) 半导体器件
CN1109405C (zh) 具有低击穿电压的输出缓冲电路
CN1267928C (zh) 带有对用于选择存储单元的辅助字线的控制的半导体存储器件
CN1311631C (zh) 高频开关电路
TWI669714B (zh) 電壓控制裝置及記憶體系統
US9225237B2 (en) Charge pump circuit comprising multiple—gate transistors and method of operating the same
CN1210719C (zh) 具有降低的写入速度波动的半导体存储器
CN1428759A (zh) 具有内置电平转移器的移位寄存器
CN1212435A (zh) 具有三态逻辑门电路的半导体集成电路
CN1184743C (zh) 电平移动电路
CN100359606C (zh) 升压电路和含有这种升压电路的非易失性半导体存储器件
CN1797609A (zh) 移位寄存器及其驱动方法
CN1190785A (zh) 非易失性半导体存储器
US20080122506A1 (en) High efficiency low cost bi-directional charge pump circuit for very low voltage applications
CN101038790A (zh) 由低电压晶体管实现的用于半导体存储器的电平转换器
US6642773B2 (en) Charge pump circuit without body effects
CN1610946A (zh) 用于非易失性存储器的升压器
CN1794356A (zh) 电荷泵电路
US6888400B2 (en) Charge pump circuit without body effects
CN1172380A (zh) 电平移动器
CN1213835A (zh) 升压电路
CN1571068A (zh) 半导体存储装置
CN1233058A (zh) 升压电路
KR20030009101A (ko) 플래시 메모리용 고속 디코더
CN1093339C (zh) 半导体器件及其输出电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication