JP4074690B2 - 電圧レベル変換回路 - Google Patents
電圧レベル変換回路 Download PDFInfo
- Publication number
- JP4074690B2 JP4074690B2 JP25186097A JP25186097A JP4074690B2 JP 4074690 B2 JP4074690 B2 JP 4074690B2 JP 25186097 A JP25186097 A JP 25186097A JP 25186097 A JP25186097 A JP 25186097A JP 4074690 B2 JP4074690 B2 JP 4074690B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- node
- transistor
- gate
- channel mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Radar, Positioning & Navigation (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Read Only Memory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、入力された電圧のレベルを変換する電圧レベル変換回路に関するものである。
【０００２】
【従来の技術】
フラッシュメモリは、さまざまなレベルの電圧をメモリセルに印加しなければならない。たとえば、ＤＩＮＯＲ型フラッシュメモリの場合は、各動作モードに対して、以下の表１のような電圧をそれぞれ印加しなければならない。
【０００３】
【表１】
【０００４】
この表１において、スラッシュ（／）の左側の電圧は選択状態の場合に印加すべき電圧を示し、右側の電圧は非選択状態の場合に印加すべき電圧を示す。
【０００５】
このようなさまざまなレベルの電圧を供給するには電圧レベルを変換する電圧レベル変換回路が必要である。
【０００６】
図２９は、従来の電圧レベル変換回路の構成を示す回路図である。図２９に示されるように、この電圧レベル変換回路は、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２と、ＮチャネルＭＯＳトランジスタＮ１，Ｎ２とインバータＩ１と、電源電圧ノードｎＶｃｃと、ノードｎＶＩＮ，ｎＶＮ，ｎ１，ｎ２とを備える。
【０００７】
次に、この電圧レベル変換回路の動作を説明する。
ノードｎＶＩＮに供給される電圧Ｖｉｎがハイ（Ｈ）レベル（３．３Ｖ）のとき、ＰチャネルＭＯＳトランジスタＰ１がオンし、ＰチャネルＭＯＳトランジスタＰ２はオフする。これにより、ノードｎ１は電源電圧Ｖｃｃのレベル（ここでは３．３Ｖ）になり、ＮチャネルＭＯＳトランジスタＮ２がオンする。これを受けて、ノードｎ２がノードｎＶＮに供給される電圧ＶＮＮのレベル（ここでは−１１Ｖ）となり、ＮチャネルＭＯＳトランジスタＮ１がオフする。
【０００８】
一方、電圧Ｖｉｎがロー（Ｌ）レベル（０Ｖ）のとき、ＰチャネルＭＯＳトランジスタＰ１はオフし、ＰチャネルＭＯＳトランジスタＰ２はオンする。これにより、ノードｎ２は電源電圧Ｖｃｃのレベル（ここでは３．３Ｖ）になり、ＮチャネルＭＯＳトランジスタＮ１がオンする。これを受けて、ノードｎ１がノードｎＶＮに供給される電圧ＶＮＮのレベル（ここでは−１１Ｖ）となり、ＮチャネルＭＯＳトランジスタＮ２がオフする。
【０００９】
以上のような動作を整理すると、以下の表２のようになる。
【００１０】
【表２】
【００１１】
このように、ノードｎＶＩＮに供給される電圧ＶｉｎをＨ／Ｌによってノードｎ１から出力される電圧Ｖｏｕｔを電源電圧Ｖｃｃのレベル（３．３Ｖ）にしたり、電圧ＶＮＮのレベル（−１１Ｖ）にしたりすることができる回路を電圧レベル変換回路という。
【００１２】
なお、図２９に示されるようなクロスカップル接続されたＮチャネルＭＯＳトランジスタＮ１，Ｎ２を切換えて電圧レベルの変換を行なう回路をＣＶＳＬ（Cascade Voltage Switch Logic）という。
【００１３】
【発明が解決しようとする課題】
しかしながら、このＣＶＳＬを用いると、ＮチャネルＭＯＳトランジスタＮ１，Ｎ２のソース・ドレイン間に高電圧がかかり、ホットエレクトロンの生成によるスイッチング動作の劣化を生じるため、トランジスタの信頼性を低下させるという問題がある。
【００１４】
たとえば、上記図２９に示された従来の電圧レベル変換回路では、電圧ＶｉｎがＨレベルのときオフ状態にあるＮチャネルＭＯＳトランジスタＮ１のソース・ドレイン間には１４．３Ｖの電圧がかかることになる。
【００１５】
本発明は、このような問題を解消するためになされたもので、電圧レベル変換回路を構成する各トランジスタにかかる電圧を緩和し、トランジスタの信頼性の確保を実現した電圧レベル変換回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
請求項１に係る電圧レベル変換回路は、入力電圧が入力される入力電圧ノードと、入力電圧に応じて変化する第１の電圧となる第１のノードと、入力電圧に応じて出力電圧を出力する出力電圧ノードと、接地電圧以下の第２の電圧が与えられる第２のノードと、入力電圧に応じて一方のトランジスタが導通状態となり他方のトランジスタが非導通状態となる、第１のノードにドレインが接続された第１のＰチャネルＭＯＳトランジスタと出力電圧ノードにドレインが接続された第２のＰチャネルＭＯＳトランジスタと、ドレインが第１のノードに接続され、ソースが第１のノードと第２のノードとの間に位置する第３のノードに接続された第１のＮチャネルＭＯＳトランジスタと、ドレインが出力電圧ノードに接続され、ソースが出力電圧ノードと第２のノードとの間に位置する第４のノードに接続された第２のＮチャネルＭＯＳトランジスタと、ドレインが第３のノードに接続され、ゲートが第４のノードに接続され、ソースが第２のノードに接続された第３のＮチャネルＭＯＳトランジスタと、ドレインが第４のノードに接続され、ゲートが第３のノードに接続され、ソースが第２のノードに接続された第４のＮチャネルＭＯＳトランジスタと、第２の電圧の大きさに応じた第１の制御信号を第１および第２のＮチャネルＭＯＳトランジスタのゲートに供給する信号線とを備え、第１および第２のＮチャネルＭＯＳトランジスタは、第２の電圧が一定以下の負の電圧となったとき、第３および第４のＮチャネルＭＯＳトランジスタに与えられる電圧を緩和するように動作する。
【００１７】
請求項２に係る電圧レベル変換回路は、入力電圧が入力される入力電圧ノードと、入力電圧に応じて変化する第１の電圧となる第１のノードと、入力電圧に応じて出力電圧を出力する出力電圧ノードと、接地電圧以下の第２の電圧が与えられる第２のノードと、入力電圧に応じて一方のトランジスタが導通状態となり他方のトランジスタが非導通状態となる、第１のノードにドレインが接続された第１のＰチャネルＭＯＳトランジスタと出力電圧ノードにドレインが接続された第２のＰチャネルＭＯＳトランジスタと、ドレインが第１のノードに接続され、ソースが第１のノードと第２のノードとの間に位置する第３のノードに接続された第１のＮチャネルＭＯＳトランジスタと、ドレインが出力電圧ノードに接続され、ソースが出力電圧ノードと第２のノードとの間に位置する第４のノードに接続された第２のＮチャネルＭＯＳトランジスタと、ドレインが第３のノードに接続され、ゲートが第４のノードに接続され、ソースが第２のノードに接続された第３のＮチャネルＭＯＳトランジスタと、ドレインが第４のノードに接続され、ゲートが第３のノードに接続され、ソースが第２のノードに接続された第４のＮチャネルＭＯＳトランジスタと、第２の電圧の大きさに応じた第１の制御信号を第１および第２のＮチャネルＭＯＳトランジスタのゲートに供給する信号線と、第２の電圧が一定以下の負の電圧となったとき、第３と第４のＮチャネルＭＯＳトランジスタに与えられる電圧を緩和するように信号線に第１の制御信号として電圧緩和信号を与える信号生成部とを備えるものである。
【００１８】
請求項３に係る電圧レベル変換回路は、請求項１もしくは２に記載の電圧レベル変換回路であって、第１のノードと前記第３のノードとの間に接続され、ゲートに第１の制御信号の反転信号が供給される第３のＰチャネルＭＯＳトランジスタと、出力電圧ノードと第４のノードとの間に接続され、ゲートに第１の制御信号の反転信号が供給される第４のＰチャネルＭＯＳトランジスタとをさらに備えるものである。
【００１９】
請求項４に係る電圧レベル変換回路は、請求項３に記載の電圧レベル変換回路であって、第１の制御信号と入力電圧とを受け、第３および第４のＰチャネルＭＯＳトランジスタのゲートに反転信号を与える制御手段をさらに備えるものである。
【００２０】
請求項５に係る電圧レベル変換回路は、請求項１もしくは２に記載の電圧レベル変換回路であって、第２のＰチャネルＭＯＳトランジスタのドレインと出力電圧ノードとは、ＭＯＳトランジスタを介して接続され、定電圧を有する第５のノードと、第５のノードとＭＯＳトランジスタの一方端に接続され、定電圧と出力電圧とを比較して、絶対値が大きい方の電圧をＭＯＳトランジスタのゲートに供給する比較手段とをさらに備えるものである。
【００２１】
請求項６に係る電圧レベル変換回路は、請求項５に記載の電圧レベル変換回路であって、供給される第２の制御信号が活性化されたとき、ＭＯＳトランジスタのゲートに第２の電圧を供給するトランジスタ制御手段をさらに備えるものである。
【００２２】
請求項７に係る電圧レベル変換回路は、請求項１もしくは２に記載の電圧レベル変換回路であって、第２のＰチャネルＭＯＳトランジスタのドレインと出力電圧ノードとは、直列接続された複数のＭＯＳトランジスタを介して接続され、定電圧を有する第５のノードと、各々が、複数のＭＯＳトランジスタに１対１に対応して配置され、第５のノードとＭＯＳトランジスタの一方端に接続され、定電圧とＭＯＳトランジスタの一方端の電圧とを比較して、絶対値が大きい方の電圧をＭＯＳトランジスタのゲートに供給する複数の比較手段とをさらに備えるものである。
【００２３】
請求項８に係る電圧レベル変換回路は、請求項１もしくは２に記載の電圧レベル変換回路であって、信号線と第３のノードとの間に接続され、ゲートが第４のノードに接続された第３のＰチャネルＭＯＳトランジスタと、信号線と第４のノードとの間に接続され、ゲートが第３のノードに接続された第４のＰチャネルＭＯＳトランジスタとをさらに備えるものである。
【００２４】
請求項９に係る電圧レベル変換回路は、入力電圧が入力される入力電圧ノードと、入力電圧に応じて変化する第１の電圧となる第１のノードと、入力電圧に応じて出力電圧を出力する出力電圧ノードと、入力電圧に応じて一方のトランジスタが導通状態となり他方のトランジスタが非導通状態となる、第１のノードにドレインが接続された第１導電型の第１のトランジスタと第２のノードにドレインが接続された第１導電型の第２のトランジスタと、第２の電圧を有する第３のノードと、出力電圧ノードと第３のノードとの間に接続され、第１の論理レベルを有する第１の電圧がゲートに供給されたときオンする第２導電型の第３のトランジスタと、第３の電圧を有する第４のノードと、出力電圧ノードと第４のノードとの間に接続され、第１の電圧が第２の論理レベルであるときにオンする第２導電型の第４のトランジスタと、第４のトランジスタのゲートと第４のノードとの間に接続された第２導電型の第５のトランジスタと、第５のトランジスタのゲートと第４のノードとの間に接続され、ゲートは第４のトランジスタのゲートに接続された第２導電型の第６のトランジスタと、第１のノードと第６のトランジスタのドレインとの間に接続され、ゲートには第３の電圧の大きさに応じた制御信号が供給される第２導電型の第７のトランジスタと、第７のトランジスタのゲートと第５のトランジスタのゲートとの間に接続され、ゲートは第４のトランジスタのゲートに接続された第１導電型の第８のトランジスタと、第７のトランジスタのゲートと第６のトランジスタのゲートとの間に接続され、ゲートは第５のトランジスタのゲートに接続された第１導電型の第９のトランジスタと、第４のトランジスタのゲートと第２のノードとの間に接続され、ゲートは第７のトランジスタのゲートに接続された第２導電型の第１０のトランジスタとを備え、第２導電型の第７および第１０のトランジスタは、第３の電圧が一定以下の負の電圧となったとき、第２導電型の第５および第６のトランジスタに与えられる電圧を緩和するように動作する。
【００２５】
請求項１０に係る電圧レベル変換回路は、入力電圧が入力される入力電圧ノードと、入力電圧に応じて変化する第１の電圧となる第１のノードと、入力電圧に応じて出力電圧を出力する出力電圧ノードと、入力電圧に応じて一方のトランジスタが導通状態となり他方のトランジスタが非導通状態となる、第１のノードにドレインが接続された第１導電型の第１のトランジスタと第２のノードにドレインが接続された第１導電型の第２のトランジスタと、第２の電圧を有する第３のノードと、出力電圧ノードと第３のノードとの間に接続され、第１の論理レベルを有する第１の電圧がゲートに供給されたときオンする第２導電型の第３のトランジスタと、第３の電圧を有する第４のノードと、出力電圧ノードと第４のノードとの間に接続され、第１の電圧が第２の論理レベルであるときにオンする第２導電型の第４のトランジスタと、第４のトランジスタのゲートと第４のノードとの間に接続された第２導電型の第５のトランジスタと、第５のトランジスタのゲートと第４のノードとの間に接続され、ゲートは第４のトランジスタのゲートに接続された第２導電型の第６のトランジスタと、第１のノードと第６のトランジスタのドレインとの間に接続され、ゲートには第３の電圧の大きさに応じた制御信号が供給される第２導電型の第７のトランジスタと、第７のトランジスタのゲートと第５のトランジスタのゲートとの間に接続され、ゲートは第４のトランジスタのゲートに接続された第１導電型の第８のトランジスタと、第７のトランジスタのゲートと第６のトランジスタのゲートとの間に接続され、ゲートは第５のトランジスタのゲートに接続された第１導電型の第９のトランジスタと、第４のトランジスタのゲートと第２のノードとの間に接続され、ゲートは第７のトランジスタのゲートに接続された第２導電型の第１０のトランジスタと、第３の電圧の絶対値と基準電圧の絶対値とを比較して、第３の電圧の絶対値が基準電圧の絶対値より小さいときは第３の論理レベルを有する制御信号を出力し、第３の電圧の絶対値が基準電圧の絶対値より大きいときは第４の論理レベルを有する制御信号を出力する信号生成部とを備えるものである。
【００２６】
請求項１１に係る電圧レベル変換回路は、請求項９または１０に記載の電圧レベル変換回路であって、第２の電圧は接地電圧であり、第１の導電型はＰチャネルＭＯＳ型である。
【００２９】
【発明の実施の形態】
以下において、本発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【００３０】
［実施の形態１］
図１は、本発明の実施の形態１に係る電圧レベル変換回路の構成を示す回路図である。図１に示されるように、この電圧レベル変換回路は、電圧Ｖｉｎが供給されるノードｎＶＩＮと、ノードｎＶＩＮに接続されたインバータＩ２と、インバータＩ２の出力ノードに接続されたノードｎ５０と、電圧Ｖｏｕｔを出力するノードｎ３と、ノードｎ５０とノードｎ３との間に接続されゲートが接地ノードｎＧｎｄに接続されたＰチャネルＭＯＳトランジスタＰ１と、ノードｎ１と、緩和信号ＡＬＶが供給されるノードｎＡＬと、ノードｎ３とノードｎ１との間に接続されゲートはノードｎＡＬに接続されたＮチャネルＭＯＳトランジスタＮ３と、電圧ＶＮＮが供給されるノードｎＶＮと、ノードｎ１とノードｎＶＮとの間に接続されたＮチャネルＭＯＳトランジスタＮ１と、ノードｎＶＮとノードｎＡＬとの間に接続され、ノードｎＶＮに供給される電圧ＶＮＮが−４Ｖ以上のときＨレベル（３．３Ｖ）の緩和信号ＡＬＶをノードｎＡＬに供給し、ノードｎＶＮに供給される電圧ＶＮＮが−４Ｖより小さいときＬレベル（０Ｖ）の緩和信号ＡＬＶをノードｎＡＬに供給するレベル判定回路２と、ＮチャネルＭＯＳトランジスタＮ１のゲートに接続されたノードｎ２と、ノードｎ２とノードｎＶＮとの間に接続されゲートがノードｎ１に接続されたＮチャネルＭＯＳトランジスタＮ２と、ノードｎ４と、ノードｎ４とノードｎ２との間に接続されゲートがノードｎＡＬに接続されたＮチャネルＭＯＳトランジスタＮ４と、ノードｎＶＩＮに接続されたノードｎ５１と、ノードｎ５１とノードｎ４との間に接続されゲートが接地ノードｎＧｎｄに接続されたＰチャネルＭＯＳトランジスタＰ２とを備える。
【００３１】
ここで、ＮチャネルＭＯＳトランジスタＮ３とＮチャネルＭＯＳトランジスタＮ４とにより電圧緩和部１０を構成する。
【００３２】
なお、この電圧レベル変換回路を構成するすべてのトランジスタのしきい値は１Ｖとされ、以下の実施の形態でも同様である。
【００３３】
次に、本実施の形態１に係る電圧レベル変換回路の動作を説明する。なお、ノードｎＶＮに印加される電圧ＶＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎに応じた各ノードの電圧と、トランジスタの状態とを示すと、以下のようになる。
【００３４】
【表３】
【００３５】
たとえば、表３に示されるように、ノードｎＶＮに負の高い電圧ＶＮＮ（−１１Ｖ）を印加したとき、レベル判定回路２はノードｎＡＬにＬレベル（０Ｖ）の緩和信号ＡＬＶを供給する。
【００３６】
また、ここで、ノードｎＶＩＮにＨレベル（３．３Ｖ）の電圧Ｖｉｎが供給されるとＰチャネルＭＯＳトランジスタＰ２がオンする。これにより、ノードｎ４の電圧は３．３Ｖとなる。このときＮチャネルＭＯＳトランジスタＮ４のゲートには０Ｖが供給されているのでＮチャネルＭＯＳトランジスタＮ４はオフし、ノードｎ２はＮチャネルＭＯＳトランジスタＮ４のしきい値分（１Ｖ）だけゲート電圧（０Ｖ）より下がった−１Ｖ以上のハイインピーダンス状態になる。そして、ノードｎ２はＮチャネルＭＯＳトランジスタＮ１のゲートに接続されているのでＮチャネルＭＯＳトランジスタＮ１はオンし、ノードｎ１の電圧は−１１Ｖとなる。なお、ノードｎ１はＮチャネルＭＯＳトランジスタＮ２のゲートに接続されているので、ＮチャネルＭＯＳトランジスタＮ２はオフする。一方、ＮチャネルＭＯＳトランジスタＮ３のゲートには０Ｖの緩和信号ＡＬＶが供給されているのでＮチャネルＭＯＳトランジスタＮ３はオンし、ノードｎ３の電圧は−１１Ｖとなる。なお、ＰチャネルＭＯＳトランジスタＰ１のゲートとソースとにはともに０Ｖの電圧が供給されているのでオフする。
【００３７】
したがって、以上のような動作により、ノードｎＶＮに−１１Ｖの電圧が印加され、ノードｎＶＩＮにＨレベルの電圧が供給されたとき、ノードｎ３から−１１Ｖの電圧Ｖｏｕｔが出力される。
【００３８】
また、ノードｎＶＮに−１１Ｖの電圧ＶＮＮが印加され、ノードｎＶＩＮにＬレベルの電圧Ｖｉｎが供給されたときは、ＰチャネルＭＯＳトランジスタＰ２のゲートとソースとには０Ｖの電圧が供給されることになるのでＰチャネルＭＯＳトランジスタＰ２はオフする。また、電圧ＶｉｎはインバータＩ２によりその論理レベルが反転されるので、ＰチャネルＭＯＳトランジスタＰ１のソースにはＨレベル（３．３Ｖ）の電圧が供給される。ここで、ＰチャネルＭＯＳトランジスタＰ１のゲートには０Ｖが供給されるのでＰチャネルＭＯＳトランジスタＰ１はオンし、ノードｎ３の電圧は３．３Ｖとなる。
【００３９】
以上より、ノードｎ３からは、電圧ＶｉｎのＨ／Ｌに応じて電圧ＶＮＮ（−１１Ｖ）／電源電圧Ｖｃｃ（３．３Ｖ）の電圧Ｖｏｕｔが出力される。
【００４０】
一方、ノードｎＶＮに０Ｖの電圧ＶＮＮを印加したとき、レベル判定回路２はノードｎＡＬにＨレベル（３．３Ｖ）の緩和信号ＡＬＶを供給する。
【００４１】
また、ここで、ノードｎＶＩＮにＨレベル（３．３Ｖ）の電圧Ｖｉｎが供給されるとＰチャネルＭＯＳトランジスタＰ２がオンする。これにより、ノードｎ４の電圧は３．３Ｖとなる。このときＮチャネルＭＯＳトランジスタＮ４のゲートには３．３Ｖが供給されているのでＮチャネルＭＯＳトランジスタＮ４はオフし、ノードｎ２はＮチャネルＭＯＳトランジスタＮ４のしきい値分（１Ｖ）だけゲート電圧（３．３Ｖ）より下がった２．３Ｖ以上のハイインピーダンス状態となる。そして、ノードｎ２はＮチャネルＭＯＳトランジスタＮ１のゲートに接続されているのでＮチャネルＭＯＳトランジスタＮ１はオンし、ノードｎ１の電圧は０Ｖとなる。なお、ノードｎ１はＮチャネルＭＯＳトランジスタＮ２のゲートに接続されているので、ＮチャネルＭＯＳトランジスタＮ２はオフする。一方、ＮチャネルＭＯＳトランジスタＮ３のゲートには３．３Ｖの緩和信号ＡＬＶが供給されているのでＮチャネルＭＯＳトランジスタＮ３はオンし、ノードｎ３の電圧は０Ｖとなる。なお、ＰチャネルＭＯＳトランジスタＰ１のゲートとソースとにはともに０Ｖの電圧が供給されているのでオフする。
【００４２】
したがって、以上のような動作によりノードｎＶＮに０Ｖの電圧が印加され、ノードｎＶＩＮにＨレベルの電圧が供給されたとき、ノードｎ３から０Ｖの電圧Ｖｏｕｔが出力される。
【００４３】
また、上記動作と同様な動作により、表３に示されるように、ノードｎＶＮに０Ｖの電圧ＶＮＮが印加され、かつノードｎＶＩＮにＬレベルの電圧Ｖｉｎが供給されたときは、ノードｎ３から３．３Ｖの電源電圧Ｖｃｃが電圧Ｖｏｕｔとして出力される。
【００４４】
以上のように、本実施の形態１に係る電圧レベル変換回路によれば、電圧ＶＮＮのレベルに応じて緩和信号ＡＬＶの電圧レベル（論理レベル）を変化させることによりＮチャネルＭＯＳトランジスタＮ１，Ｎ２のソース・ドレイン間にかかる電圧を減少させることができる。
【００４５】
すなわち、たとえば、電圧ＶＮＮが−１１Ｖで電圧Ｖｉｎが３．３Ｖのとき、オフ状態にあるＮチャネルＭＯＳトランジスタＮ２のソース・ドレイン間にはノードｎ２とノードｎＶＮの電位差である１０Ｖ（以上）の電圧がかかるが、図２９に示された従来の電圧レベル変換回路においてはオフ状態にあるＮチャネルＭＯＳトランジスタＮ１のソース・ドレイン間に１４．３Ｖの電圧がかかったことと比較すると４．３Ｖの電圧緩和が実現できたことになる。
【００４６】
なお、上記説明では緩和信号ＡＬＶはレベル判定回路２で生成されるものであったが、緩和信号ＡＬＶはノードｎＶＮに印加される電圧ＶＮＮの大きさに応じて他の内部回路や外部から供給されるものであってもよい。
【００４７】
［実施の形態２］
上記実施の形態１に係る電圧レベル変換回路では、電圧ＶＮＮが０Ｖのとき、ノードｎ１またはノードｎ２の電圧はＮチャネルＭＯＳトランジスタＮ３，Ｎ４のしきい値を電圧Ｖｔｈ（１Ｖ）とすると電圧（Ｖｃｃ−Ｖｔｈ）、すなわち、２．３Ｖまでしか上昇しない。ここで、電源電圧Ｖｃｃが低下した場合やプロセスばらつきなどが原因で電圧Ｖｔｈが高くなった場合はノードｎ１またはノードｎ２が到達し得る電圧の上限がさらに下がる可能性がある。すると、ＮチャネルＭＯＳトランジスタＮ１やＮチャネルＭＯＳトランジスタＮ２が十分にオンしない状態に陥ることがある。
【００４８】
そこで、本実施の形態２に係る電圧レベル変換回路は、図２に示されるように、上記実施の形態１に係る電圧レベル変換回路と同様な構成を有しつつ、さらに、ノードｎ３とノードｎ１との間にＮチャネルＭＯＳトランジスタＮ３と並列接続されゲートには緩和信号ＡＬＶの反転信号／ＡＬＶが供給されるＰチャネルＭＯＳトランジスタＰ３と、ノードｎ４とノードｎ２との間にＮチャネルＭＯＳトランジスタＮ４と並列接続されゲートには緩和信号ＡＬＶの反転信号／ＡＬＶが供給されるＰチャネルＭＯＳトランジスタＰ４と、緩和信号ＡＬＶを反転させるインバータＩ８とを備え、ＮチャネルＭＯＳトランジスタＮ３，Ｎ４のしきい値によるノードｎ１，ｎ２の電圧の低下を防止するものである。なお、ここで、インバータＩ８と、ＮチャネルＭＯＳトランジスタＮ３，Ｎ４と、ＰチャネルＭＯＳトランジスタＰ３，Ｐ４とにより電圧緩和部２０を構成する。
【００４９】
この実施の形態２に係る電圧レベル変換回路においてノードｎＶＮに印加される電圧ＶＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎに応じた各ノードの電圧と、トランジスタの状態とを示すと、以下のようになる。
【００５０】
【表４】
【００５１】
表４に示されるように、本実施の形態２に係る電圧レベル変換回路は上記実施の形態１に係る電圧レベル変換回路と同様に動作するが、ノードｎＶＮに０Ｖの電圧ＶＮＮを印加した場合は、緩和信号ＡＬＶが電源電圧Ｖｃｃ（３．３Ｖ）となるので緩和信号ＡＬＶの反転信号／ＡＬＶは０Ｖとなり、電圧Ｖｉｎが３．３Ｖ（Ｈ）のときはＰチャネルＭＯＳトランジスタＰ４、電圧Ｖｉｎが０Ｖ（Ｌ）のときはＰチャネルＭＯＳトランジスタＰ３がそれぞれオンする。
【００５２】
これより、電圧Ｖｉｎが３．３Ｖのときはノードｎ４の電圧（３．３Ｖ）がノードｎ２へ、電圧Ｖｉｎが０Ｖのときはノードｎ３の電圧（３．３Ｖ）がノードｎ１へそれぞれ伝播する。
【００５３】
したがって、本実施の形態２に係る電圧レベル変換回路によれば、ＮチャネルＭＯＳトランジスタＮ３，Ｎ４のしきい値によるノードｎ１，ｎ２の電圧の低下を回避でき、確実にＮチャネルＭＯＳトランジスタＮ１，Ｎ２をオンさせることにより動作の安定性を向上させることができる。
【００５４】
［実施の形態３］
上記実施の形態２に係る電圧レベル変換回路では、電圧Ｖｉｎが３．３Ｖで緩和信号ＡＬＶが０ＶのときＰチャネルＭＯＳトランジスタＰ３のゲートは電源電圧Ｖｃｃ（３．３Ｖ）で、ソースとドレインはともに−１１Ｖになる。したがってこの場合には、ＰチャネルＭＯＳトランジスタＰ３のゲート酸化膜に１４．３Ｖの電圧が印加されることになる。
【００５５】
このようにゲート酸化膜に高電圧が印加されることによってもトランジスタのスイッチングにおける劣化を招き、トランジスタの信頼性を低下させることとなる。
【００５６】
そこで、本実施の形態３に係る電圧レベル変換回路は、図３に示されるように、ＰチャネルＭＯＳトランジスタＰ３，Ｐ４のゲート電圧を、緩和信号ＡＬＶと電圧Ｖｉｎとに応じて制御することにより緩和したものである。
【００５７】
具体的には、図３に示されるように、本実施の形態３に係る電圧レベル変換回路は上記実施の形態２に係る電圧レベル変換回路と同様な構成を有するが、インバータＩ８は備えず、電圧Ｖｉｎと緩和信号ＡＬＶとの２つの電圧（信号）を入力し出力ノードｎ６がＰチャネルＭＯＳトランジスタＰ４のゲートに接続された論理ゲート４と、電圧Ｖｉｎの反転信号と緩和信号ＡＬＶとを入力し出力ノードｎ５がＰチャネルＭＯＳトランジスタＰ３のゲートに接続された論理ゲート３とをさらに備えるものである。なお、ここで、ＮチャネルＭＯＳトランジスタＮ３，Ｎ４と、ＰチャネルＭＯＳトランジスタＰ３，Ｐ４と、論理ゲート３，４とにより電圧緩和部３０を構成する。
【００５８】
この実施の形態３に係る電圧レベル変換回路においてノードｎＶＮに印加される電圧ＶＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎに応じた各ノードの電圧と、トランジスタの状態とを示すと、以下のようになる。
【００５９】
【表５】
【００６０】
表５に示されるように、ノードｎＶＮに−１１Ｖの電圧ＶＮＮが印加されたときは、ノードｎＶＩＮに供給される電圧が３．３Ｖ（Ｈ）のときノードｎ１，ｎ３の電圧が−１１Ｖになるが、このときノードｎ５の電圧は０ＶとなるのでＰチャネルＭＯＳトランジスタＰ３のゲート酸化膜にかかる電圧は１１Ｖにまで緩和される。
【００６１】
また同様に、ノードｎＶＮに−１１Ｖの電圧ＶＮＮが印加されたときは、ノードｎＶＩＮに供給される電圧が０Ｖ（Ｌ）のときノードｎ２，ｎ４の電圧が−１１Ｖになるが、このときノードｎ６の電圧は０ＶとなるのでＰチャネルＭＯＳトランジスタＰ４のゲート酸化膜にかかる電圧は１１Ｖにまで緩和される。
【００６２】
以上より、本実施の形態３に係る電圧レベル変換回路によれば、ＰチャネルＭＯＳトランジスタＰ３，Ｐ４のゲート酸化膜にかかる電圧を緩和することができ、さらに、ＰチャネルＭＯＳトランジスタＰ３，Ｐ４の動作の信頼性を向上させることができる。
【００６３】
［実施の形態４］
図１に示された実施の形態１に係る電圧レベル変換回路においては、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２のソース・ドレイン間に最大で１１Ｖの電圧がかかる。本実施の形態４に係る電圧レベル変換回路は、図４に示されるように、このＰチャネルＭＯＳトランジスタＰ１，Ｐ２のソース・ドレイン間の電圧を緩和すべく緩和回路４０，４１がさらに備えられたものである。
【００６４】
緩和回路４０は、図４に示されるように、ＰチャネルＭＯＳトランジスタＰ１とノードｎ３との間に接続されたＰチャネルＭＯＳトランジスタＰ１１と、接地ノードｎＧｎｄと、接地ノードｎＧｎｄとＰチャネルＭＯＳトランジスタＰ１１のゲートとの間に接続されゲートがノードｎ３に接続されたＮチャネルＭＯＳトランジスタＮ１１と、ＰチャネルＭＯＳトランジスタＰ１１のゲートとノードｎ３との間に接続されゲートが接地ノードｎＧｎｄに接続されたＮチャネルＭＯＳトランジスタＮ１２とを含む。
【００６５】
なお、緩和回路４１は、緩和回路４０と同様な構成を有し、ＰチャネルＭＯＳトランジスタＰ２１と、ＮチャネルＭＯＳトランジスタＮ２１，Ｎ２２と、接地ノードｎＧｎｄとを含む。
【００６６】
次に、緩和回路４０の動作を説明する。
ＮチャネルＭＯＳトランジスタＮ１１とＮチャネルＭＯＳトランジスタＮ１２とで構成された回路要素は、接地電圧（０Ｖ）とノードｎ３の電圧とを比較して低い方の電圧をノードｎ１１１に供給する。以下において、この回路要素を「低電圧優先回路」と呼ぶ。
【００６７】
たとえば、ノードｎ３の電圧が接地電圧（０Ｖ）より高い場合、ＮチャネルＭＯＳトランジスタＮ１２のゲートには接地電圧が供給されるとともにドレインにはノードｎ３の電圧が供給されるのでＮチャネルＭＯＳトランジスタＮ１２はオフする。
【００６８】
このときＮチャネルＭＯＳトランジスタＮ１１のゲートにはノードｎ３の電圧が供給され、そのソースには接地電圧が供給されるのでＮチャネルＭＯＳトランジスタＮ１１はオンし、接地電圧をノードｎ１１１に伝える。
【００６９】
一方、ノードｎ３の電圧が接地電圧より低い場合、ＮチャネルＭＯＳトランジスタＮ１２のゲートには接地電圧が供給され、そのソースにはノードｎ３の電圧が供給されるのでＮチャネルＭＯＳトランジスタＮ１２はオンし、ノードｎ３の電圧をノードｎ１１１に伝える。
【００７０】
このときＮチャネルＭＯＳトランジスタＮ１１のゲートにはノードｎ３の電圧が供給され、そのドレインには接地電圧が供給されるのでＮチャネルＭＯＳトランジスタＮ１１はオフする。
【００７１】
このようにして、ノードｎ１１１には接地電圧とノードｎ３の電圧のうちより低い方の電圧が伝わる。
【００７２】
ここで、ＰチャネルＭＯＳトランジスタＰ１１は、そのゲートはノードｎ１１１に接続され、ドレインはノードｎ３に接続されている。したがって、ノードｎ３の電圧が接地電圧より低い場合、ノードｎ１１１の電圧とノードｎ３の電圧とが等しくなるのでＰチャネルＭＯＳトランジスタＰ１１のゲートとドレインは電気的に接続された状態になる。つまり、ＰチャネルＭＯＳトランジスタＰ１１はダイオード接続の状態になる。よって、ノードｎ３の電圧が接地電圧より低い場合を「ダイオードモード」と呼ぶ。
【００７３】
一方、ノードｎ３の電圧が接地電圧より高い場合は、ノードｎ１１１の電圧は接地電圧となる。このときノードｎ７の電圧が接地電圧よりＰチャネルＭＯＳトランジスタＰ１１のしきい値（１Ｖ）より高いとＰチャネルＭＯＳトランジスタＰ１１はオンし、ノードｎ７とノードｎ３とを電気的に接続する。つまり、ＰチャネルＭＯＳトランジスタＰ１１はこの場合トランスファゲートとして働く。よって、ノードｎ３の電圧が接地電圧より高い場合を「ＴＧモード」と呼ぶ。
【００７４】
このように、２つのノードの電圧の大小関係によって、ダイオードモードあるいはＴＧモードになる特性を持った緩和回路４０を「スイッチングダイオード」とも呼ぶ。
【００７５】
以上の回路動作を踏まえた上で、ノードｎＶＮに印加する電圧ＶＮＮと電圧Ｖｉｎのレベル（Ｈ／Ｌ）に応じた各ノードの電圧とトランジスタの状態とを示すと、以下のようになる。
【００７６】
【表６】
【００７７】
表６に示されるように、本実施の形態に係る電圧レベル変換回路は上記実施の形態１に係る電圧レベル変換回路と同様に動作するが、たとえば、ノードｎＶＮに印加される電圧ＶＮＮが−１１Ｖで電圧Ｖｉｎが３．３Ｖのときは、ノードｎ３の電圧は接地電圧より低い−１１Ｖとなる。よって、この場合には緩和回路４０はダイオードモードとなり、ノードｎ７はノードｎ３よりＰチャネルＭＯＳトランジスタＰ１１のしきい値分だけ高い−１０Ｖとなる。なお、このとき、緩和回路４１はＴＧモードであり、ノードｎ４とノードｎ８の電圧はともに電源電圧Ｖｃｃ（３．３Ｖ）となる。
【００７８】
以上より、本実施の形態４に係る電圧レベル変換回路によれば、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２のソース・ドレイン間の電圧を緩和することができる。
【００７９】
［実施の形態５］
図５は、本発明の実施の形態５に係る電圧レベル変換回路の構成を示す回路図である。
【００８０】
図５に示されるように、この電圧レベル変換回路は図４に示された実施の形態４に係る電圧レベル変換回路と同様な構成を有するが、電圧緩和部１０の代わりに電圧緩和部２０を備える点で相違するものである。
【００８１】
ここで、ノードｎＶＮに印加される電圧ＶＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎとに応じた各ノードの電圧を示すと以下のようになる。
【００８２】
【表７】
【００８３】
本実施の形態５に係る電圧レベル変換回路は、表７に示されるように、ノードｎＶＮに印加される電圧ＶＮＮが０Ｖのとき電圧ＶｉｎのＨ／Ｌに応じてノードｎ２，ｎ１の電圧が３．３Ｖとなるため、実施の形態４に係る電圧レベル変換回路と同様な効果とともに、ＮチャネルＭＯＳトランジスタＮ１，Ｎ２のスイッチング動作の信頼性を高めるという効果をも奏する。
【００８４】
［実施の形態６］
図６は、本発明の実施の形態６に係る電圧レベル変換回路の構成を示す回路図である。
【００８５】
図６に示されるように、この電圧レベル変換回路は図５に示された実施の形態５に係る電圧レベル変換回路と同様な構成を有するが、電圧緩和部２０の代わりに電圧緩和部３０を備える点で相違するものである。
【００８６】
ここで、ノードｎＶＮに印加される電圧ＶＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎとに応じた各ノードの電圧を示すと以下のようになる。
【００８７】
【表８】
【００８８】
本実施の形態６に係る電圧レベル変換回路は、表８に示されるように、ノードｎＶＮに印加される電圧ＶＮＮが−１１Ｖのとき、ノードｎＶＩＮに供給される電圧ＶｉｎのＨ／Ｌに応じてノードｎ５，ｎ６の電圧が０Ｖとなるため、実施の形態５に係る電圧レベル変換回路と同様な効果とともに、ＰチャネルＭＯＳトランジスタＰ３，Ｐ４のスイッチング動作の信頼性を高めるという効果をも奏する。
【００８９】
［実施の形態７］
図４に示された実施の形態４に係る電圧レベル変換回路では、緩和回路４０，４１によりＰチャネルＭＯＳトランジスタＰ１，Ｐ２のソース・ドレイン間にかかる電圧の最大値は１０Ｖに抑えることができた。
【００９０】
そこで、本実施の形態７に係る電圧レベル変換回路は、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２のソース・ドレイン間の電圧をさらに緩和するため、図７に示されるように、緩和回路を直列接続したものである。具体的には、この電圧レベル変換回路は、ＰチャネルＭＯＳトランジスタＰ１とノードｎ３との間に緩和回路４０，４２，４４が３個直列に接続され、ＰチャネルＭＯＳトランジスタＰ２とノードｎ４との間に緩和回路４１，４３，４５が３個直列に接続される。
【００９１】
なお、本実施の形態７に係る電圧レベル変換回路は、電圧変換部１００に印加される電圧ＶＮＮと入力される電圧Ｖｉｎに応じて電圧変換部１００から電圧Ｖｏｕｔを出力するものである。
【００９２】
ここで、ノードｎＶＮに印加される電圧ＶＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎに応じた各ノードの電圧を示すと以下のようになる。
【００９３】
【表９】
【００９４】
表９に示されるように、ノードｎＶＮに印加される電圧ＶＮＮが−１１ＶでノードｎＶＩＮに供給される電圧Ｖｉｎが３．３Ｖのとき、緩和回路４０，４２，４４はダイオードモードにあり、ノードｎ３，ｎ１１，ｎ９，ｎ７の順で順次１Ｖ毎に電圧が上昇していく。なお、このとき緩和回路４１，４３，４５はＴＧモードにあり、ノードｎ４とノードｎ１２とノードｎ１０とノードｎ８の電圧は等しくなる。
【００９５】
次に、ノードｎＶＮに０Ｖの電圧ＶＮＮが印加されノードｎＶＩＮに３．３Ｖの電圧Ｖｉｎが供給された場合の動作を説明する。
【００９６】
まず、レベル判定回路２は、電圧ＶＮＮが−４Ｖ以上であるためＨレベル（３．３Ｖ）の緩和信号ＡＬＶを出力する。また、ＰチャネルＭＯＳトランジスタＰ２のゲートには接地電圧（０Ｖ）が供給され、ソースには３．３Ｖが供給されるため、ＰチャネルＭＯＳトランジスタＰ２はオンしノードｎ８の電圧は３．３Ｖとなる。そして、ＰチャネルＭＯＳトランジスタＰ６１のゲートにはノードｎ１０の電圧と接地電圧のうち低い方の電圧、すなわち、０Ｖ以下の電圧が供給されるため、ＰチャネルＭＯＳトランジスタＰ６１はオンしノードｎ１０の電圧はノードｎ８と同じ３．３Ｖとなる。同様に、ノードｎ１２とノードｎ４の電圧とはともに３．３Ｖとなる。
【００９７】
また、ＮチャネルＭＯＳトランジスタＮ４のゲートには３．３Ｖの緩和信号ＡＬＶが供給されるためノードｎ２の電圧は２．３Ｖ以上のハイインピーダンス状態となる。ここで、ＮチャネルＭＯＳトランジスタＮ１のゲートはノードｎ２に接続されているので、ＮチャネルＭＯＳトランジスタＮ１はオンしノードｎ１の電圧は０Ｖとなる。そして、ＮチャネルＭＯＳトランジスタＮ３のゲートには３．３Ｖの緩和信号ＡＬＶが供給されるので、ＮチャネルＭＯＳトランジスタＮ３はオンしノードｎ３の電圧は０Ｖとなる。
【００９８】
ここで、ＮチャネルＭＯＳトランジスタＮ１１，Ｎ１２から構成される低電圧優先回路はノードｎＧｎｄの電圧とノードｎ３の電圧とを比較するが、この２つの電圧の差がＮチャネルＭＯＳトランジスタＮ１１，Ｎ１２のしきい値（１Ｖ）より小さいときはＮチャネルＭＯＳトランジスタＮ１１，Ｎ１２はともにオフする。したがって、ノードｎ３の電圧が０Ｖのとき、ＰチャネルＭＯＳトランジスタＰ１１のゲートには−１Ｖ以上の電圧が供給されＰチャネルＭＯＳトランジスタＰ１１はオフする。これによりノードｎ１１はハイインピーダンス状態（Ｈｉｚ）となる。また、これに伴いノードｎ９，ｎ７もハイインピーダンス状態となる。
【００９９】
なお、本実施の形態７に係る電圧レベル変換回路ではＰチャネルＭＯＳトランジスタＰ１とノードｎ３との間に３個の緩和回路４０，４２，４４が直列に接続され、ＰチャネルＭＯＳトランジスタＰ２とノードｎ４との間にも３個の緩和回路４１，４３，４５が直列に接続されるが、直列接続される緩和回路の数は３個に限られるものではなく任意に設定することができる。
【０１００】
［実施の形態８］
図８は、本発明の実施の形態８に係る電圧レベル変換回路の構成を示す回路図である。図８に示されるように、この電圧レベル変換回路は、図７に示される電圧レベル変換回路と同様な構成を有するが、電圧緩和部１０の代わりに電圧緩和部２０を備える点で相違するものである。
【０１０１】
本実施の形態８に係る電圧レベル変換回路によれば、実施の形態７に係る電圧レベル変換回路と同様な効果とともに、さらに、ＮチャネルＭＯＳトランジスタＮ１，Ｎ２のスイッチング動作の信頼性を向上させる効果を得ることができる。
【０１０２】
［実施の形態９］
図９は、本発明の実施の形態９に係る電圧レベル変換回路の構成を示す回路図である。図９に示されるように、この電圧レベル変換回路は、図８に示される電圧レベル変換回路と同様な構成を有するが、電圧緩和部２０の代わりに電圧緩和部３０を備える点で相違するものである。
【０１０３】
本実施の形態９に係る電圧レベル変換回路によれば、実施の形態８に係る電圧レベル変換回路と同様な効果とともに、さらに、ＰチャネルＭＯＳトランジスタＰ３，Ｐ４のスイッチング動作の信頼性を高めるという効果を得ることができる。
【０１０４】
［実施の形態１０］
上記実施の形態７に係る電圧レベル変換回路では、ノードｎＶＮに０Ｖの電圧ＶＮＮを印加するときノードｎ７〜ｎ１２はノードｎＶＩＮに供給される電圧Ｖｉｎに応じてハイインピーダンス状態になることが生じた。
【０１０５】
しかしながら、ハイインピーダンス状態のノードは各種のノイズを受けて誤動作を引き起こしやすい。
【０１０６】
したがって、実施の形態１０に係る電圧レベル変換回路は、ノードｎＶＩＮに０Ｖの電圧ＶＮＮが供給されたときだけ緩和回路４０〜４５を不活性にするようにしたものであり、図１０はその具体的構成を示す回路図である。
【０１０７】
図１０に示されるように、本実施の形態１０に係る電圧レベル変換回路は、緩和回路５０〜５５内にそれぞれ制御回路５００〜５０５を備える。制御回路５００〜５０５は、すべて同様な構成を有し、たとえば制御回路５００は、ＰチャネルＭＯＳトランジスタＰ１１のゲートとノードｎＶＮとの間に接続され、ゲートには制御信号ＣＵＴが供給されるＮチャネルＭＯＳトランジスタＮ１３と、ＮチャネルＭＯＳトランジスタＮ１２とノードｎＶＮとの間に接続されゲートには制御信号ＣＵＴが供給されるＮチャネルＭＯＳトランジスタＮ１４と、ＮチャネルＭＯＳトランジスタＮ１２とノードｎ３との間に接続されゲートには制御信号ＣＵＴの反転信号／ＣＵＴが供給されるＮチャネルＭＯＳトランジスタＮ１５と、ＮチャネルＭＯＳトランジスタＮ１２とノードｎ３との間に接続されゲートには制御信号ＣＵＴが供給されるＰチャネルＭＯＳトランジスタＰ１２とを含む。
【０１０８】
ここで、ノードｎＶＮに印加される電圧ＶＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎとに応じた各ノードの電圧を示すと以下のようになる。
【０１０９】
【表１０】
【０１１０】
表１０に示されるように、本実施の形態１０に係る電圧レベル変換回路は、実施の形態７に係る電圧レベル変換回路と同様に動作するが、ノードｎＶＮに印加される電圧ＶＮＮが０Ｖのとき緩和回路５０が不活性にされる動作を説明する。
【０１１１】
ノードｎＶＮに印加される電圧ＶＮＮが０Ｖのときは制御信号ＣＵＴが電源電圧Ｖｃｃとされ、制御信号ＣＵＴの反転信号／ＣＵＴが０Ｖとされる。すると、ノードｎＶＩＮに供給される電圧ＶｉｎによらずＮチャネルＭＯＳトランジスタＮ１３がオンし、ＰチャネルＭＯＳトランジスタＰ１１のゲートには０Ｖの電圧ＶＮＮが供給される。なお、このときＮチャネルＭＯＳトランジスタＮ１４もオンするため、ＰチャネルＭＯＳトランジスタＰ１２とＮチャネルＭＯＳトランジスタＮ１５からなるトランスファゲートはオフする。
【０１１２】
したがって、ノードｎＶＩＮに供給される電圧Ｖｉｎが３．３Ｖの場合は、表１０に示されるようにノードｎ３の電圧が０Ｖなのでノードｎ１１の電圧はＰチャネルＭＯＳトランジスタＰ１１のゲート電圧（０Ｖ）よりそのしきい値（１Ｖ）分だけ高い１Ｖとなる。なお、この場合、緩和回路５２，５４は緩和回路５０と同様に動作するため、ノードｎ１１，ｎ９，ｎ７はともに１Ｖとなる。
【０１１３】
一方、このとき、ＰチャネルＭＯＳトランジスタＰ２，Ｐ６１，Ｐ４１，Ｐ２１は順次オンするため、ノードｎ８，ｎ１０，ｎ１２，ｎ４の電圧は共に３．３Ｖとなる。
【０１１４】
以上より、本実施の形態１０に係る電圧レベル変換回路によれば、ノードｎ７〜ｎ１２がハイインピーダンス状態となることを回避することにより、誤動作をより少なくすることができる。
【０１１５】
［実施の形態１１］
図１１は、本発明の実施の形態１１に係る電圧レベル変換回路の構成を示す回路図である。図１１に示されるように、この電圧レベル変換回路は、実施の形態１０に係る電圧レベル変換回路と同様な構成を有するが、電圧緩和部１０の代わりに電圧緩和部２０を備える点で相違する。
【０１１６】
この実施の形態１１に係る電圧レベル変換回路によれば、実施の形態１０に係る電圧レベル変換回路と同様な効果とともに、さらに、ＮチャネルＭＯＳトランジスタＮ１，Ｎ２のスイッチング動作の信頼性を高めることができるという効果を得ることができる。
【０１１７】
［実施の形態１２］
図１２は、本発明の実施の形態１２に係る電圧レベル変換回路の構成を示す回路図である。図１２に示されるように、この電圧レベル変換回路は、実施の形態１１に係る電圧レベル変換回路と同様な構成を有するが、電圧緩和部２０の代わりに電圧緩和部３０を備える点で相違する。
【０１１８】
この実施の形態１２に係る電圧レベル変換回路によれば、実施の形態１１に係る電圧レベル変換回路と同様な効果とともに、さらに、ＰチャネルＭＯＳトランジスタＰ３，Ｐ４のスイッチング動作の信頼性を高めることができるという効果を得ることができる。
【０１１９】
［実施の形態１３］
図１に示された実施の形態１に係る電圧レベル変換回路は、表３に示されたように、電圧Ｖｉｎが３．３ＶのときＮチャネルＭＯＳトランジスタＮ２，Ｎ４はオフし、ノードｎ２はハイインピーダンス状態にある。このようなハイインピーダンス状態のノードは一般に各種のノイズを受けて誤動作を引き起こしやすい。
【０１２０】
したがって、本実施の形態１３に係る電圧レベル変換回路は、図１３に示されるように、実施の形態１に係る電圧レベル変換回路に、さらに、ＮチャネルＭＯＳトランジスタＮ３のゲートとノードｎ１との間に接続されゲートがノードｎ２に接続されたＰチャネルＭＯＳトランジスタＰ５と、ノードｎＡＬとノードｎ２との間に接続されゲートがノードｎ１に接続されたＰチャネルＭＯＳトランジスタＰ６とを備え、ハイインピーダンス状態となるノードの電位を固定するものである。なお、ＰチャネルＭＯＳトランジスタＰ５，Ｐ６とＮチャネルＭＯＳトランジスタＮ１，Ｎ２とによりラッチ回路を構成する。
【０１２１】
次に、一例として、電圧Ｖｉｎが３．３ＶでノードｎＶＮに０Ｖの電圧ＶＮＮが供給された場合の動作を説明する。
【０１２２】
まずＰチャネルＭＯＳトランジスタＰ２がオンし、ノードｎ４の電圧は３．３Ｖとなる。このときＮチャネルＭＯＳトランジスタＮ４のゲートには３．３Ｖの電圧が供給されているのでノードｎ２は２．３Ｖ以上のハイインピーダンス状態となる。そして、ＮチャネルＭＯＳトランジスタＮ１のゲートはノードｎ２に接続されており、ソースには０Ｖの電圧ＶＮＮが供給されているので、ＮチャネルＭＯＳトランジスタＮ１はオンし、ノードｎ１の電圧は０Ｖとなる。ここで、ＰチャネルＭＯＳトランジスタＰ６のゲートはノードｎ１に接続されており、ソースには３．３Ｖの緩和信号ＡＬＶが供給されているので、ＰチャネルＭＯＳトランジスタＰ６がオンし、ノードｎ２の電圧が３．３Ｖまで上昇する。これにより、ノードｎ２がハイインピーダンス状態となるのを回避できたことになる。
【０１２３】
以上より、本実施の形態１３に係る電圧レベル変換回路によれば、ノードｎ１，ｎ２のハイインピーダンス状態を回避し、動作の信頼性を高めることができる。
【０１２４】
［実施の形態１４］
図１４は、本発明の実施の形態１４に係る電圧レベル変換回路の構成を示す回路図である。図１４に示されるように、この電圧レベル変換回路は、実施の形態１３に係る電圧レベル変換回路と同様な構成を有するが、電圧緩和部１０の代わりに電圧緩和部２０を備える点で相違するものである。
【０１２５】
本実施の形態１４に係る電圧レベル変換回路によれば、上記実施の形態１３に係る電圧レベル変換回路と同様な効果とともに、さらに、ＮチャネルＭＯＳトランジスタＮ１，Ｎ２の動作の信頼性を高めることができるという効果を得ることができる。
【０１２６】
［実施の形態１５］
図１５は、本発明の実施の形態１５に係る電圧レベル変換回路の構成を示す回路図である。図１５に示されるように、この電圧レベル変換回路は、実施の形態１４に係る電圧レベル変換回路と同様な構成を有するが、電圧緩和部２０の代わりに電圧緩和部３０を備える点で相違するものである。
【０１２７】
本実施の形態１５に係る電圧レベル変換回路によれば、上記実施の形態１４に係る電圧レベル変換回路と同様な効果とともに、さらに、ＰチャネルＭＯＳトランジスタＰ３，Ｐ４のスイッチング動作の信頼性を高めることができるという効果を得ることができる。
【０１２８】
［実施の形態１６］
図１６は、本発明の実施の形態１６に係る電圧レベル変換回路の構成を示す回路図である。図１６に示されるように、この電圧レベル変換回路は、実施の形態１３に係る電圧レベル変換回路と同様な構成を有するが、緩和回路４０，４１をさらに備える点で相違する。
【０１２９】
本実施の形態１６に係る電圧レベル変換回路によれば、実施の形態１３に係る電圧レベル変換回路と同様な効果とともに、さらに、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２のソース・ドレイン間の電圧を緩和してＰチャネルＭＯＳトランジスタＰ１，Ｐ２の信頼性を高めることができるという効果を得ることができる。
【０１３０】
［実施の形態１７］
図１７は、本発明の実施の形態１７に係る電圧レベル変換回路の構成を示す回路図である。図１７に示されるように、この電圧レベル変換回路は、実施の形態１４に係る電圧レベル変換回路と同様な構成を有するが、緩和回路４０，４１をさらに備える点で相違する。
【０１３１】
本実施の形態１７に係る電圧レベル変換回路によれば、実施の形態１４に係る電圧レベル変換回路と同様な効果とともに、さらに、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２の信頼性を高めることができるという効果を得ることができる。
【０１３２】
［実施の形態１８］
図１８は、本発明の実施の形態１８に係る電圧レベル変換回路の構成を示す回路図である。図１８に示されるように、この電圧レベル変換回路は、実施の形態１５に係る電圧レベル変換回路と同様な構成を有するが、緩和回路４０，４１をさらに備える点で相違する。
【０１３３】
本実施の形態１８に係る電圧レベル変換回路によれば、実施の形態１５に係る電圧レベル変換回路と同様な効果とともに、さらに、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２の信頼性を高めることができるという効果を得ることができる。
【０１３４】
［実施の形態１９］
図１９は、本発明の実施の形態１９に係る電圧レベル変換回路の構成を示す回路図である。図１９に示されるように、この電圧レベル変換回路は、実施の形態１６に係る電圧レベル変換回路と同様な構成を有するが、緩和回路４０と直列接続された緩和回路４２，４４と、緩和回路４１と直列接続された緩和回路４３，４５とをさらに備える点で相違する。
【０１３５】
本実施の形態１９に係る電圧レベル変換回路は、実施の形態１６に係る電圧レベル変換回路と同様な効果を奏するが、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２のソース・ドレイン間の電圧をより緩和し、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２の信頼性をさらに高めるという効果をも奏する。
【０１３６】
［実施の形態２０］
図２０は、本発明の実施の形態２０に係る電圧レベル変換回路の構成を示す回路図である。図２０に示されるように、この電圧レベル変換回路は、実施の形態１７に係る電圧レベル変換回路と同様な構成を有するが、緩和回路４０と直列接続された緩和回路４２，４４と、緩和回路４１と直列接続された緩和回路４３，４５とをさらに備える点で相違する。
【０１３７】
本実施の形態２０に係る電圧レベル変換回路は、実施の形態１７に係る電圧レベル変換回路と同様な効果を奏するが、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２の信頼性をさらに高めるという効果をも奏する。
【０１３８】
［実施の形態２１］
図２１は、本発明の実施の形態２１に係る電圧レベル変換回路の構成を示す回路図である。図２１に示されるように、この電圧レベル変換回路は、実施の形態１８に係る電圧レベル変換回路と同様な構成を有するが、緩和回路４０と直列接続された緩和回路４２，４４と、緩和回路４１と直列接続された緩和回路４３，４５とをさらに備える点で相違する。
【０１３９】
本実施の形態２１に係る電圧レベル変換回路は、実施の形態１８に係る電圧レベル変換回路と同様な効果を奏するが、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２の信頼性をさらに高めるという効果をも奏する。
【０１４０】
［実施の形態２２］
図２２は、本発明の実施の形態２２に係る電圧レベル変換回路の構成を示す回路図である。図２２に示されるように、この電圧レベル変換回路は、実施の形態１９に係る電圧レベル変換回路と同様な構成を有するが、緩和回路４０〜４５の代わりに、それぞれ対応する制御回路５００〜５０５を含む緩和回路５０〜５５を備える点で相違する。
【０１４１】
本実施の形態２２に係る電圧レベル変換回路によれば、実施の形態１９に係る電圧レベル変換回路と同様な効果とともに、さらに、ノードｎＶＮに印加される電圧ＶＮＮが０Ｖのときノードｎ７〜ｎ１２がハイインピーダンス状態となることを回避し誤動作を防止するという効果を得ることができる。
【０１４２】
［実施の形態２３］
図２３は、本発明の実施の形態２３に係る電圧レベル変換回路の構成を示す回路図である。図２３に示されるように、この電圧レベル変換回路は、実施の形態２０に係る電圧レベル変換回路と同様な構成を有するが、緩和回路４０〜４５の代わりに緩和回路５０〜５５を備える点で相違する。
【０１４３】
本実施の形態２３に係る電圧レベル変換回路によれば、実施の形態２０に係る電圧レベル変換回路と同様な効果とともに、さらに、ノードｎ７〜ｎ１２がハイインピーダンス状態となることを回避し誤動作を防止するという効果を得ることができる。
【０１４４】
［実施の形態２４］
図２４は、本発明の実施の形態２４に係る電圧レベル変換回路の構成を示す回路図である。図２４に示されるように、この電圧レベル変換回路は、実施の形態２１に係る電圧レベル変換回路と同様な構成を有するが、緩和回路４０〜４５の代わりに緩和回路５０〜５５を備える点で相違する。
【０１４５】
本実施の形態２４に係る電圧レベル変換回路によれば、実施の形態２１に係る電圧レベル変換回路と同様な効果とともに、さらに、ノードｎ７〜ｎ１２がハイインピーダンス状態となることを回避し、誤動作を防止するという効果を得ることができる。
【０１４６】
［実施の形態２５］
図２５は、本発明の実施の形態２５に係る電圧レベル変換回路の構成を示す回路図である。図２５に示されるように、この実施の形態２５に係る電圧レベル変換回路は、実施の形態１３に係る電圧レベル変換回路と同様な構成を有するが、電圧Ｖｏｕｔ１を出力するノードｎＶｏｕｔと、接地ノードｎＧｎｄと、ノードｎＶｏｕｔと接地ノードｎＧｎｄとの間に接続されゲートはノードｎ４に接続されたＮチャネルＭＯＳトランジスタＮ１０１と、ノードｎＶｏｕｔとノードｎＶＮとの間に接続されゲートはノードｎ１に接続されたＮチャネルＭＯＳトランジスタＮ１０２とをさらに備える点で相違する。
【０１４７】
なお、本実施の形態２５に係る電圧レベル変換回路は、電圧変換部２００に供給された電圧ＶＮＮと電圧Ｖｉｎに応じた電圧Ｖｏｕｔ１を電圧変換部２００から出力するものである。
【０１４８】
ここで、ノードｎＶＮに印加される電圧ＶＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎとに応じた各ノードの電圧と各トランジスタの状態とを示すと、以下のようになる。
【０１４９】
【表１１】
【０１５０】
ここで、たとえば、ノードｎＶＮに−１１Ｖの電圧ＶＮＮが供給され、ノードｎＶＩＮに３．３Ｖの電圧Ｖｉｎが供給された場合は、ＰチャネルＭＯＳトランジスタＰ２がオンし、ノードｎ４の電圧は３．３Ｖとなる。このとき、ＮチャネルＭＯＳトランジスタＮ１０１のソースには０Ｖの電圧が供給されるので、ＮチャネルＭＯＳトランジスタＮ１０１はオンし、０Ｖの電圧Ｖｏｕｔ１が出力される。
【０１５１】
一方、ノードｎＶＮに−１１Ｖの電圧ＶＮＮが供給され、ノードｎＶＩＮに０Ｖの電圧Ｖｉｎが供給された場合は、Ｌレベルの電圧ＶｉｎがインバータＩ２により反転されるため、ＰチャネルＭＯＳトランジスタＰ１がオンし、ノードｎ３の電圧が３．３Ｖとなる。このとき緩和信号ＡＬＶは０Ｖなのでノードｎ１は−１Ｖ以上となる。これにより、ＮチャネルＭＯＳトランジスタＮ２がオンし、ノードｎ２の電圧が−１１ＶとなるためＰチャネルＭＯＳトランジスタＰ５がオンし、ノードｎ１の電圧は０Ｖとなる。ここで、ＮチャネルＭＯＳトランジスタＮ１０２のソースには−１１Ｖの電圧ＶＮＮが供給され、ゲートには０Ｖの電圧が供給されるのでＮチャネルＭＯＳトランジスタＮ１０２はオンし、−１１Ｖの電圧ＶＮＮが電圧Ｖｏｕｔ１として出力される。
【０１５２】
このように、この電圧レベル変換回路によれば、電圧ＶｉｎのＨ／Ｌに従って電圧Ｖｏｕｔ１として０Ｖ／電圧ＶＮＮを出力することができる。
【０１５３】
なお、ノードｎＶＮに印加される電圧ＶＮＮが−１１Ｖの場合、ノードｎ２の電圧は０Ｖと−１１Ｖの間をとる。この電圧をＮチャネルＭＯＳトランジスタＮ１０１のゲートに印加した場合、０Ｖのソース電圧に対してトランジスタＮ１０１は常にオフし、電圧Ｖｏｕｔ１として０Ｖを正確に出力することができない。そこで、ＮチャネルＭＯＳトランジスタＮ１０１の所望のスイッチング動作を確保するためにＮチャネルＭＯＳトランジスタＮ１０１のゲートはノードｎ４に接続されている。
【０１５４】
したがって、本実施の形態２５に係る電圧レベル変換回路は、上記実施の形態１から２４に係る電圧レベル変換回路が３．３Ｖから−１１Ｖの間の電圧を出力するのに対して０Ｖか電圧ＶＮＮを出力し、特に正確に０Ｖを出力できるという有利な効果を奏する。
【０１５５】
なお、電圧ＶＮＮは外部のチャージポンプからノードｎＶＮに印加され、また、電圧Ｖｉｎはたとえばアドレス信号として、電圧Ｖｏｕｔ１はたとえば外部のメモリセルを選択するためのプリデコード信号として使用されるが、このことは上記および下記の実施の形態についても同様である。
【０１５６】
［実施の形態２６］
図２６は、本発明の実施の形態２６に係る電圧レベル変換回路の構成を示す回路図である。
【０１５７】
図２６に示されるように、本実施の形態２６に係る電圧レベル変換回路は、ＮチャネルＭＯＳトランジスタＮ３，Ｎ４のゲートが接地ノードｎＧｎｄに接続され、ノードｎＥＸＶＮに印加された電圧ＥＸＶＮＮとノードｎＶＩＮ１に供給された電圧Ｖｉｎ１に応じた電圧をノードｎ１に出力する電圧変換部１００と、ノードｎＩＮの電圧ＩＮＶＮＮとノードｎＶＩＮ２に供給された電圧Ｖｉｎ２とに応じた電圧をノードｎＶｏｕｔへ出力する電圧変換部２００と、ノードｎＶｏｕｔとノードｎＥＸＶＮとの間に接続されゲートはノードｎ１に接続されたＮチャネルＭＯＳトランジスタＮ１０４と、ＮチャネルＭＯＳトランジスタＮ１０４とノードｎＶｏｕｔとの間に接続されゲートは接地ノードｎＧｎｄに接続されたＮチャネルＭＯＳトランジスタＮ１０３とを備える。なお、ＮチャネルＭＯＳトランジスタＮ１０３とノードｎＶｏｕｔとの間にノードｎ１１０が含まれる。
【０１５８】
この電圧レベル変換回路は、テストモード（電圧Ｖｉｎ１，Ｖｉｎ２がともにＬ（０Ｖ））のとき、ノードｎＩＮに接続されたメモリセル（図示していない）へノードｎＥＸＶＮに外部から供給された電圧ＶＮＮを供給するとともに、テストモード時以外は、電圧変換部１００と電圧変換部２００を切り離すこととするものである。
【０１５９】
ここで、電圧ＥＸＶＮＮと電圧Ｖｉｎ１，Ｖｉｎ２とに応じた主なノードの電圧とトランジスタの状態とを示すと、以下のようになる。
【０１６０】
【表１２】
【０１６１】
表１２に示されるように、たとえば、電圧Ｖｉｎ１，Ｖｉｎ２がともに３．３ＶのときはＮチャネルＭＯＳトランジスタＮ１０２，Ｎ１０３，Ｎ１０４はオフし、ノードｎＥＸＶＮとノードｎＩＮが電気的に遮断される。なお、このときＮチャネルＭＯＳトランジスタＮ１０１はオンし、ノードｎＶｏｕｔ（ノードｎ１１０）は、０Ｖとなる。したがって、この状態ではノードｎＥＸＶＮとノードｎＩＮとは独立に任意の負の電圧をとることができる。
【０１６２】
また、電圧Ｖｉｎ２が３．３Ｖで電圧Ｖｉｎ１が０Ｖのとき、ＮチャネルＭＯＳトランジスタＮ１０４のゲートにはノードｎＥＸＶＮに印加される電圧ＥＸＶＮＮが−１１Ｖのとき−１Ｖの電圧が、電圧ＥＸＶＮＮが０Ｖのとき２．３Ｖ以上の電圧がそれぞれ供給されるので、ＮチャネルＭＯＳトランジスタＮ１０４はオンする。
【０１６３】
ここで、ＮチャネルＭＯＳトランジスタＮ１０３は電圧ＥＸＶＮＮが−１１Ｖのときだけオンするが、ＮチャネルＭＯＳトランジスタＮ１０１がオンしノードｎ１１０の電圧が０Ｖに設定されているので、電圧ＥＸＶＮＮは０Ｖ以外の値をとることは禁止される。
【０１６４】
次に、電圧Ｖｉｎ２が０Ｖで、電圧Ｖｉｎ１が３．３ＶのときＮチャネルＭＯＳトランジスタＮ１０３，Ｎ１０４はオフし、ＮチャネルＭＯＳトランジスタＮ１０２はオンする。したがって、ノードｎ１１０とノードｎＩＮとは電気的に接続される。このとき電圧ＥＸＶＮＮが電圧ＩＮＶＮＮより大きくなると、ＮチャネルＭＯＳトランジスタＮ１０３，Ｎ１０４がオンしてしまう可能性があるためこの状態は禁止される。
【０１６５】
次に、電圧Ｖｉｎ２，Ｖｉｎ１がともに０ＶのときはＮチャネルＭＯＳトランジスタＮ１０２はオンし、ノードｎ１１０とノードｎＩＮとが電気的に接続された状態になる。また、ＮチャネルＭＯＳトランジスタＮ１０４もオンするため、ノードｎＥＸＶＮとノードｎＩＮとが電気的に接続された状態になる。ただし、電圧ＥＸＶＮＮが−１Ｖより高い電圧になるとＮチャネルＭＯＳトランジスタＮ１０３はオフしてしまい、ノードｎＥＸＶＮとノードｎＩＮとは電気的に遮断される。
【０１６６】
以上より、ノードｎＥＸＶＮとノードｎＩＮとを完全に電気的に遮断するには、電圧Ｖｉｎ１，Ｖｉｎ２をともに３．３Ｖとし、ノードｎＥＸＶＮとノードｎＩＮとを電気的に接続するには電圧Ｖｉｎ１，Ｖｉｎ２をともに０Ｖとすればよい。
【０１６７】
なお、ＮチャネルＭＯＳトランジスタＮ１０３はＮチャネルＭＯＳトランジスタＮ１０４のソース・ドレイン間電圧を緩和するために備えられ、ＮチャネルＭＯＳトランジスタＮ１０１はノードｎ１１０がハイインピーダンス状態となるのを回避するために備えられる。
【０１６８】
本実施の形態２６に係る電圧レベル変換回路によれば、供給される電圧Ｖｉｎ１，Ｖｉｎ２のレベルに応じてともにオフされるＮチャネルＭＯＳトランジスタＮ１０２，Ｎ１０４を備えるため、異なる負の電圧ＥＸＶＮＮ，ＩＮＶＮＮを有する２つのノードｎＥＸＶＮ，ｎＩＮの完全な切離しを容易に実現することができる。
【０１６９】
［実施の形態２７］
図２７は、本発明の実施の形態２７に係る電圧レベル変換回路の構成を示す回路図である。図２７に示されるように、本実施の形態２７に係る電圧レベル変換回路は実施の形態２６に係る電圧レベル変換回路と同様の機能を有するものであって、正負の電圧関係を逆転させ、負の高い電圧ＥＸＶＮＮの代わりに正の高い電圧ＥＸＶＰＰを外部から印加するようにしたものである。
【０１７０】
ここで、電圧変換部３００は図２６に示された電圧変換部１００に対応し、電圧変換部４００は電圧変換部２００に対応する。また、ＰチャネルＭＯＳトランジスタＰ４０１はＮチャネルＭＯＳトランジスタＮ１０４に対応し、ＰチャネルＭＯＳトランジスタＰ４０３はＮチャネルＭＯＳトランジスタＮ１０３に対応する。また、緩和回路７０〜７５は緩和回路４０〜４５に対応する。
【０１７１】
なお、緩和回路７０〜７５の各々は同じ構成を有し、たとえば、緩和回路７０は、電源電圧ノードｎＶｃｃと、ＰチャネルＭＯＳトランジスタＰ３１１，Ｐ３１２と、ＮチャネルＭＯＳトランジスタＮ３１１とを含む。
【０１７２】
また、電圧変換部３００は、電源電圧ノードｎＶｃｃと、接地ノードｎＧｎｄと、緩和回路７０〜７５と、インバータＩ４と、ＮチャネルＭＯＳトランジスタＮ３０１，Ｎ３０２と、ＰチャネルＭＯＳトランジスタＰ３０１〜Ｐ３０４とを含む。
【０１７３】
また、電圧変換部４００は、接地ノードｎＧｎｄと、インバータＩ５と、ＮチャネルＭＯＳトランジスタＮ２０１，Ｎ２０２と、ＰチャネルＭＯＳトランジスタＰ１０１，Ｐ１０２，Ｐ２０１，Ｐ２０２とを含む。
【０１７４】
次に、本実施の形態２７に係る電圧レベル変換回路の動作を説明する。
ノードｎＶＩＮ１に供給する電圧Ｖｉｎ１、ノードｎＶＩＮ２に供給する電圧Ｖｉｎ２をともに３．３Ｖとすると、ノードｎＥＸＶＰとノードｎＩＮとは電気的に接続されるが、それぞれの電圧が電源電圧ＶｃｃとＰチャネルＭＯＳトランジスタＰ４０３のしきい値電圧Ｖｔｈｐとの和以下になるとＰチャネルＭＯＳトランジスタＰ４０３がオフするので、ノードｎＥＸＶＰとノードｎＩＮとは電気的に遮断される。
【０１７５】
一方、電圧Ｖｉｎ１，Ｖｉｎ２をともに０Ｖとすると、ＰチャネルＭＯＳトランジスタＰ４０１，Ｐ１０２はいずれもオフし、ノードｎＥＸＶＰとノードｎＩＮとは独立に任意の正の電圧をとることができる。なお、このときＰチャネルＭＯＳトランジスタＰ１０１はオンし、ノードｎ４１０は０Ｖとなる。
【０１７６】
以上より、本実施の形態２７に係る電圧レベル変換回路によれば、異なる正の電圧ＥＸＶＰＰ，ＩＮＶＰＰを有する２つのノードｎＥＸＶＰ，ｎＩＮの完全な切離しを容易に実現することができる。
【０１７７】
［実施の形態２８］
図２８は、本発明の実施の形態２８に係る電圧レベル変換回路の構成を示す回路図である。図２８に示されるように、本実施の形態２８に係る電圧レベル変換回路は、実施の形態１０に係る電圧レベル変換回路と同様の機能を有するものであって、正負の電圧関係を逆転させ、負の高い電圧ＶＮＮの代わりに正の高い電圧ＶＰＰを外部からノードｎＶＰに印加するようにしたものである。
【０１７８】
ここで、ＰチャネルＭＯＳトランジスタＰ３０１，Ｐ３０２はそれぞれ図１０に示されたＮチャネルＭＯＳトランジスタＮ１，Ｎ２に対応し、電圧緩和部９０は電圧緩和部１０に対応する。また、緩和回路８０〜８５は緩和回路５０〜５５に対応する。
【０１７９】
なお、緩和回路８０〜８５はそれぞれ同様な構成を有するが、たとえば、緩和回路８０は、制御回路６００と、ＰチャネルＭＯＳトランジスタＰ３１１，Ｐ３１２とＮチャネルＭＯＳトランジスタＮ３１１と、電源電圧ノードｎＶｃｃとを含む。
【０１８０】
なお、本実施の形態２８に係る電圧レベル変換回路は、さらに、接地ノードｎＧｎｄと、電圧Ｖｉｎ１が供給されるノードｎＶＩＮ１と、電圧Ｖｉｎ３が供給されるノードｎＶＩＮ３と、インバータＩ６，Ｉ７と、ＮチャネルＭＯＳトランジスタＮ２０１，Ｎ２０２，Ｎ３０１，Ｎ３０２とＰチャネルＭＯＳトランジスタＰ２０１，Ｐ２０２とを備える。
【０１８１】
ここで、電圧ＶＰＰと電圧Ｖｉｎ１とに応じた主なノードの電圧と主なトランジスタの状態とを示すと以下のようになる。
【０１８２】
【表１３】
【０１８３】
表１３に示されるように、ノードｎＶＰに供給する電圧ＶＰＰが３．３Ｖのときは、電圧Ｖｉｎ３を０Ｖにする。すると、ＮチャネルＭＯＳトランジスタＮ２０２がオンし、ノードｎ２０４の電圧が０Ｖとなる。また、ＰチャネルＭＯＳトランジスタＰ２０１のゲートがノードｎ２０４に接続されるのでＰチャネルＭＯＳトランジスタＰ２０１はオンし、ノードｎ２０３の電圧は３．３Ｖとなる。ここで、たとえば、電圧Ｖｉｎ１が３．３ＶのときＮチャネルＭＯＳトランジスタＮ３０２はオンし、ノードｎ３０８の電圧は０Ｖとなる。そして、ＮチャネルＭＯＳトランジスタＮ３６１，Ｎ３４１，Ｎ３２１が順次オンすることによって電圧Ｖｏｕｔは０Ｖとなる。また、ＰチャネルＭＯＳトランジスタＰ３０４のゲートには０Ｖの電圧Ｖｉｎ３が供給されているのでノードｎ３０２は１Ｖ以下のハイインピーダンス状態となる。一方、ＰチャネルＭＯＳトランジスタＰ３０１，Ｐ３０３はオンし、ノードｎ３０１，ｎ３０３の電圧は３．３Ｖとなる。
【０１８４】
また、制御回路６００により、３．３Ｖの電圧がＮチャネルＭＯＳトランジスタＮ３１１のゲートに供給されるため、ノードｎ３１１は、３．３ＶからＮチャネルＭＯＳトランジスタＮ３１１のしきい値電圧Ｖｔｈ（１Ｖ）分だけ下がった２．３Ｖ以上のハイインピーダンス状態となる。
【０１８５】
同様にして、ノードｎ３０９，ｎ３０７は２．３Ｖ以上のハイインピーダンス状態となる。
【０１８６】
なお、ＮチャネルＭＯＳトランジスタＮ３０１のゲートにはインバータＩ７より０Ｖの電圧が供給されるのでＮチャネルＭＯＳトランジスタＮ３０１はオフする。
【０１８７】
一方、ノードｎＶＰに供給する電圧ＶＰＰが１２Ｖのときは、電圧Ｖｉｎ３を３．３Ｖにする。すると、ＮチャネルＭＯＳトランジスタＮ２０１がオンし、ノードｎ２０３の電圧が０Ｖとなる。また、ＰチャネルＭＯＳトランジスタＰ２０２のゲートがノードｎ２０３に接続されるのでＰチャネルＭＯＳトランジスタＰ２０２がオンし、ノードｎ２０４の電圧は１２Ｖとなる。ここで、たとえば、電圧Ｖｉｎ１が３．３ＶのときＮチャネルＭＯＳトランジスタＮ３０２がオンし、ノードｎ３０８の電圧は０Ｖとなる。ここで、ＮチャネルＭＯＳトランジスタＮ３６１，Ｎ３４１，Ｎ３２１のゲートには、それぞれ電源電圧Ｖｃｃが供給されるため順次オンし、電圧Ｖｏｕｔは０Ｖとなる。このときＰチャネルＭＯＳトランジスタＰ３０４のゲートには３．３Ｖの電圧Ｖｉｎ３が供給されるため、ＰチャネルＭＯＳトランジスタＰ３０４はオフし、ノードｎ３０２は４．３Ｖ以下のハイインピーダンス状態となる。
【０１８８】
一方、ＰチャネルＭＯＳトランジスタＰ３０１のゲートはノードｎ３０４に接続されるためＰチャネルＭＯＳトランジスタＰ３０１はオンし、ノードｎ３０１の電圧は１２Ｖとなる。また、ＰチャネルＭＯＳトランジスタＰ３０３のゲートには３．３Ｖの電圧Ｖｉｎ３が供給されるためＰチャネルＭＯＳトランジスタＰ３０３はオンし、電圧／Ｖｏｕｔは１２Ｖとなる。ここで、緩和回路８０は１２Ｖと電源電圧Ｖｃｃ（３．３Ｖ）とを比較して高い方の電圧をＮチャネルＭＯＳトランジスタＮ３１１のゲートに供給する。
【０１８９】
したがって、ノードｎ３１１の電圧はＮチャネルＭＯＳトランジスタＮ３１１のゲート電圧よりそのしきい値電圧分低い１１Ｖとなる。以下同様にしてノードｎ３０９，ｎ３０７の電圧はそれぞれ１０Ｖ，９Ｖとなる。なお、ＮチャネルＭＯＳトランジスタＮ３０１のゲートとソースにはともに０Ｖの電圧が供給されるので、ＮチャネルＭＯＳトランジスタＮ３０１はオフする。
【０１９０】
以上より、本実施の形態２８に係る電圧レベル変換回路によれば、高い電圧ＶＰＰを所定の電圧に変換する回路において、ノードｎ３０７〜ｎ３１２がハイインピーダンス状態となることを回避しつつ、ＰチャネルＭＯＳトランジスタＰ３０１，Ｐ３０２およびＮチャネルＭＯＳトランジスタＮ３０１，Ｎ３０２のソース・ドレイン間の電圧を緩和することができる。
【０１９１】
【発明の効果】
請求項１に係る電圧レベル変換回路によれば、第４のＮチャネルＭＯＳトランジスタのソース・ドレイン間にかかる電圧を緩和することができ、第４のＮチャネルＭＯＳトランジスタの動作の信頼性を高めることができる。
【０１９２】
請求項３に係る電圧レベル変換回路によれば、さらに、第４のＮチャネルＭＯＳトランジスタの動作の信頼性を高めることができる。
【０１９３】
請求項４に係る電圧レベル変換回路によれば、さらに、第４のＰチャネルＭＯＳトランジスタの動作の信頼性を高めることができる。
【０１９４】
請求項５に係る電圧レベル変換回路によれば、さらに、第３のＮチャネルＭＯＳトランジスタのソース・ドレイン間の電圧を緩和して第３のＮチャネルＭＯＳトランジスタの動作の信頼性を高めることができる。
【０１９５】
請求項６に係る電圧レベル変換回路によれば、さらに、第１のＰチャネルＭＯＳトランジスタとＭＯＳトランジスタとの間のノードがハイインピーダンス状態となることを回避し、誤動作を防止することができる。
【０１９６】
請求項７に係る電圧レベル変換回路によれば、さらに、第１のＰチャネルＭＯＳトランジスタのソース・ドレイン間の電圧を緩和することにより第１のＰチャネルＭＯＳトランジスタの動作の信頼性をより高めることができる。
【０１９７】
請求項８に係る電圧レベル変換回路によれば、さらに、第２のＮチャネルＭＯＳトランジスタと第３のＮチャネルＭＯＳトランジスタとの間のノードがハイインピーダンス状態となることを回避し、誤動作を防止することができる。
【０１９８】
請求項９に係る電圧レベル変換回路によれば、正確に第１の電圧を出力ノードから出力することができる。
【０１９９】
請求項１０に係る電圧レベル変換回路によれば、さらに、第２の電圧の大きさに応じた制御信号を電圧レベル変換回路内で生成することができる。
【０２００】
請求項１１に係る電圧レベル変換回路によれば、さらに、接地電圧を正確に出力ノードから出力することができる。
【０２０１】
請求項１２に係る電圧レベル変換回路によれば、第１のノードと第２のノードとを電気的に完全に切り離すことができる。
【０２０２】
請求項１３に係る電圧レベル変換回路によれば、さらに、中間ノードがフローティング状態となることを回避し誤動作を防止することができる。
【０２０３】
請求項１４に係る電圧レベル変換回路によれば、さらに、第１のトランジスタのソース・ドレイン間の電圧を緩和し第１のトランジスタの動作の信頼性を高めることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る電圧レベル変換回路の構成を示す回路図である。
【図２】 本発明の実施の形態２に係る電圧レベル変換回路の構成を示す回路図である。
【図３】 本発明の実施の形態３に係る電圧レベル変換回路の構成を示す回路図である。
【図４】 本発明の実施の形態４に係る電圧レベル変換回路の構成を示す回路図である。
【図５】 本発明の実施の形態５に係る電圧レベル変換回路の構成を示す回路図である。
【図６】 本発明の実施の形態６に係る電圧レベル変換回路の構成を示す回路図である。
【図７】 本発明の実施の形態７に係る電圧レベル変換回路の構成を示す回路図である。
【図８】 本発明の実施の形態８に係る電圧レベル変換回路の構成を示す回路図である。
【図９】 本発明の実施の形態９に係る電圧レベル変換回路の構成を示す回路図である。
【図１０】 本発明の実施の形態１０に係る電圧レベル変換回路の構成を示す回路図である。
【図１１】 本発明の実施の形態１１に係る電圧レベル変換回路の構成を示す回路図である。
【図１２】 本発明の実施の形態１２に係る電圧レベル変換回路の構成を示す回路図である。
【図１３】 本発明の実施の形態１３に係る電圧レベル変換回路の構成を示す回路図である。
【図１４】 本発明の実施の形態１４に係る電圧レベル変換回路の構成を示す回路図である。
【図１５】 本発明の実施の形態１５に係る電圧レベル変換回路の構成を示す回路図である。
【図１６】 本発明の実施の形態１６に係る電圧レベル変換回路の構成を示す回路図である。
【図１７】 本発明の実施の形態１７に係る電圧レベル変換回路の構成を示す回路図である。
【図１８】 本発明の実施の形態１８に係る電圧レベル変換回路の構成を示す回路図である。
【図１９】 本発明の実施の形態１９に係る電圧レベル変換回路の構成を示す回路図である。
【図２０】 本発明の実施の形態２０に係る電圧レベル変換回路の構成を示す回路図である。
【図２１】 本発明の実施の形態２１に係る電圧レベル変換回路の構成を示す回路図である。
【図２２】 本発明の実施の形態２２に係る電圧レベル変換回路の構成を示す回路図である。
【図２３】 本発明の実施の形態２３に係る電圧レベル変換回路の構成を示す回路図である。
【図２４】 本発明の実施の形態２４に係る電圧レベル変換回路の構成を示す回路図である。
【図２５】 本発明の実施の形態２５に係る電圧レベル変換回路の構成を示す回路図である。
【図２６】 本発明の実施の形態２６に係る電圧レベル変換回路の構成を示す回路図である。
【図２７】 本発明の実施の形態２７に係る電圧レベル変換回路の構成を示す回路図である。
【図２８】 本発明の実施の形態２８に係る電圧レベル変換回路の構成を示す回路図である。
【図２９】 従来の電圧レベル変換回路の構成を示す回路図である。
【符号の説明】
２ レベル判定回路、３，４ 論理ゲート、１００，２００ 電圧変換部、５００〜５０５ 制御回路、Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ１１，Ｎ１２，Ｎ３１，Ｎ３２，Ｎ５１，Ｎ５２，Ｎ１０１，Ｎ１０２，Ｎ１０３，Ｎ１０４ ＮチャネルＭＯＳトランジスタ、Ｐ１，Ｐ４，Ｐ５，Ｐ６，Ｐ１１，Ｐ３１，Ｐ５１ ＰチャネルＭＯＳトランジスタ、ｎＧｎｄ 接地ノード、ｎ１，ｎ３，ｎ４，ｎ５０，ｎ１１０，ｎＶＮ，ｎＶｏｕｔ，ｎＥＸＶＮ，ｎＩＮ ノード。
【発明の属する技術分野】
本発明は、入力された電圧のレベルを変換する電圧レベル変換回路に関するものである。
【０００２】
【従来の技術】
フラッシュメモリは、さまざまなレベルの電圧をメモリセルに印加しなければならない。たとえば、ＤＩＮＯＲ型フラッシュメモリの場合は、各動作モードに対して、以下の表１のような電圧をそれぞれ印加しなければならない。
【０００３】
【表１】
この表１において、スラッシュ（／）の左側の電圧は選択状態の場合に印加すべき電圧を示し、右側の電圧は非選択状態の場合に印加すべき電圧を示す。
【０００５】
このようなさまざまなレベルの電圧を供給するには電圧レベルを変換する電圧レベル変換回路が必要である。
【０００６】
図２９は、従来の電圧レベル変換回路の構成を示す回路図である。図２９に示されるように、この電圧レベル変換回路は、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２と、ＮチャネルＭＯＳトランジスタＮ１，Ｎ２とインバータＩ１と、電源電圧ノードｎＶｃｃと、ノードｎＶＩＮ，ｎＶＮ，ｎ１，ｎ２とを備える。
【０００７】
次に、この電圧レベル変換回路の動作を説明する。
ノードｎＶＩＮに供給される電圧Ｖｉｎがハイ（Ｈ）レベル（３．３Ｖ）のとき、ＰチャネルＭＯＳトランジスタＰ１がオンし、ＰチャネルＭＯＳトランジスタＰ２はオフする。これにより、ノードｎ１は電源電圧Ｖｃｃのレベル（ここでは３．３Ｖ）になり、ＮチャネルＭＯＳトランジスタＮ２がオンする。これを受けて、ノードｎ２がノードｎＶＮに供給される電圧ＶＮＮのレベル（ここでは−１１Ｖ）となり、ＮチャネルＭＯＳトランジスタＮ１がオフする。
【０００８】
一方、電圧Ｖｉｎがロー（Ｌ）レベル（０Ｖ）のとき、ＰチャネルＭＯＳトランジスタＰ１はオフし、ＰチャネルＭＯＳトランジスタＰ２はオンする。これにより、ノードｎ２は電源電圧Ｖｃｃのレベル（ここでは３．３Ｖ）になり、ＮチャネルＭＯＳトランジスタＮ１がオンする。これを受けて、ノードｎ１がノードｎＶＮに供給される電圧ＶＮＮのレベル（ここでは−１１Ｖ）となり、ＮチャネルＭＯＳトランジスタＮ２がオフする。
【０００９】
以上のような動作を整理すると、以下の表２のようになる。
【００１０】
【表２】
このように、ノードｎＶＩＮに供給される電圧ＶｉｎをＨ／Ｌによってノードｎ１から出力される電圧Ｖｏｕｔを電源電圧Ｖｃｃのレベル（３．３Ｖ）にしたり、電圧ＶＮＮのレベル（−１１Ｖ）にしたりすることができる回路を電圧レベル変換回路という。
【００１２】
なお、図２９に示されるようなクロスカップル接続されたＮチャネルＭＯＳトランジスタＮ１，Ｎ２を切換えて電圧レベルの変換を行なう回路をＣＶＳＬ（Cascade Voltage Switch Logic）という。
【００１３】
【発明が解決しようとする課題】
しかしながら、このＣＶＳＬを用いると、ＮチャネルＭＯＳトランジスタＮ１，Ｎ２のソース・ドレイン間に高電圧がかかり、ホットエレクトロンの生成によるスイッチング動作の劣化を生じるため、トランジスタの信頼性を低下させるという問題がある。
【００１４】
たとえば、上記図２９に示された従来の電圧レベル変換回路では、電圧ＶｉｎがＨレベルのときオフ状態にあるＮチャネルＭＯＳトランジスタＮ１のソース・ドレイン間には１４．３Ｖの電圧がかかることになる。
【００１５】
本発明は、このような問題を解消するためになされたもので、電圧レベル変換回路を構成する各トランジスタにかかる電圧を緩和し、トランジスタの信頼性の確保を実現した電圧レベル変換回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
請求項１に係る電圧レベル変換回路は、入力電圧が入力される入力電圧ノードと、入力電圧に応じて変化する第１の電圧となる第１のノードと、入力電圧に応じて出力電圧を出力する出力電圧ノードと、接地電圧以下の第２の電圧が与えられる第２のノードと、入力電圧に応じて一方のトランジスタが導通状態となり他方のトランジスタが非導通状態となる、第１のノードにドレインが接続された第１のＰチャネルＭＯＳトランジスタと出力電圧ノードにドレインが接続された第２のＰチャネルＭＯＳトランジスタと、ドレインが第１のノードに接続され、ソースが第１のノードと第２のノードとの間に位置する第３のノードに接続された第１のＮチャネルＭＯＳトランジスタと、ドレインが出力電圧ノードに接続され、ソースが出力電圧ノードと第２のノードとの間に位置する第４のノードに接続された第２のＮチャネルＭＯＳトランジスタと、ドレインが第３のノードに接続され、ゲートが第４のノードに接続され、ソースが第２のノードに接続された第３のＮチャネルＭＯＳトランジスタと、ドレインが第４のノードに接続され、ゲートが第３のノードに接続され、ソースが第２のノードに接続された第４のＮチャネルＭＯＳトランジスタと、第２の電圧の大きさに応じた第１の制御信号を第１および第２のＮチャネルＭＯＳトランジスタのゲートに供給する信号線とを備え、第１および第２のＮチャネルＭＯＳトランジスタは、第２の電圧が一定以下の負の電圧となったとき、第３および第４のＮチャネルＭＯＳトランジスタに与えられる電圧を緩和するように動作する。
【００１７】
請求項２に係る電圧レベル変換回路は、入力電圧が入力される入力電圧ノードと、入力電圧に応じて変化する第１の電圧となる第１のノードと、入力電圧に応じて出力電圧を出力する出力電圧ノードと、接地電圧以下の第２の電圧が与えられる第２のノードと、入力電圧に応じて一方のトランジスタが導通状態となり他方のトランジスタが非導通状態となる、第１のノードにドレインが接続された第１のＰチャネルＭＯＳトランジスタと出力電圧ノードにドレインが接続された第２のＰチャネルＭＯＳトランジスタと、ドレインが第１のノードに接続され、ソースが第１のノードと第２のノードとの間に位置する第３のノードに接続された第１のＮチャネルＭＯＳトランジスタと、ドレインが出力電圧ノードに接続され、ソースが出力電圧ノードと第２のノードとの間に位置する第４のノードに接続された第２のＮチャネルＭＯＳトランジスタと、ドレインが第３のノードに接続され、ゲートが第４のノードに接続され、ソースが第２のノードに接続された第３のＮチャネルＭＯＳトランジスタと、ドレインが第４のノードに接続され、ゲートが第３のノードに接続され、ソースが第２のノードに接続された第４のＮチャネルＭＯＳトランジスタと、第２の電圧の大きさに応じた第１の制御信号を第１および第２のＮチャネルＭＯＳトランジスタのゲートに供給する信号線と、第２の電圧が一定以下の負の電圧となったとき、第３と第４のＮチャネルＭＯＳトランジスタに与えられる電圧を緩和するように信号線に第１の制御信号として電圧緩和信号を与える信号生成部とを備えるものである。
【００１８】
請求項３に係る電圧レベル変換回路は、請求項１もしくは２に記載の電圧レベル変換回路であって、第１のノードと前記第３のノードとの間に接続され、ゲートに第１の制御信号の反転信号が供給される第３のＰチャネルＭＯＳトランジスタと、出力電圧ノードと第４のノードとの間に接続され、ゲートに第１の制御信号の反転信号が供給される第４のＰチャネルＭＯＳトランジスタとをさらに備えるものである。
【００１９】
請求項４に係る電圧レベル変換回路は、請求項３に記載の電圧レベル変換回路であって、第１の制御信号と入力電圧とを受け、第３および第４のＰチャネルＭＯＳトランジスタのゲートに反転信号を与える制御手段をさらに備えるものである。
【００２０】
請求項５に係る電圧レベル変換回路は、請求項１もしくは２に記載の電圧レベル変換回路であって、第２のＰチャネルＭＯＳトランジスタのドレインと出力電圧ノードとは、ＭＯＳトランジスタを介して接続され、定電圧を有する第５のノードと、第５のノードとＭＯＳトランジスタの一方端に接続され、定電圧と出力電圧とを比較して、絶対値が大きい方の電圧をＭＯＳトランジスタのゲートに供給する比較手段とをさらに備えるものである。
【００２１】
請求項６に係る電圧レベル変換回路は、請求項５に記載の電圧レベル変換回路であって、供給される第２の制御信号が活性化されたとき、ＭＯＳトランジスタのゲートに第２の電圧を供給するトランジスタ制御手段をさらに備えるものである。
【００２２】
請求項７に係る電圧レベル変換回路は、請求項１もしくは２に記載の電圧レベル変換回路であって、第２のＰチャネルＭＯＳトランジスタのドレインと出力電圧ノードとは、直列接続された複数のＭＯＳトランジスタを介して接続され、定電圧を有する第５のノードと、各々が、複数のＭＯＳトランジスタに１対１に対応して配置され、第５のノードとＭＯＳトランジスタの一方端に接続され、定電圧とＭＯＳトランジスタの一方端の電圧とを比較して、絶対値が大きい方の電圧をＭＯＳトランジスタのゲートに供給する複数の比較手段とをさらに備えるものである。
【００２３】
請求項８に係る電圧レベル変換回路は、請求項１もしくは２に記載の電圧レベル変換回路であって、信号線と第３のノードとの間に接続され、ゲートが第４のノードに接続された第３のＰチャネルＭＯＳトランジスタと、信号線と第４のノードとの間に接続され、ゲートが第３のノードに接続された第４のＰチャネルＭＯＳトランジスタとをさらに備えるものである。
【００２４】
請求項９に係る電圧レベル変換回路は、入力電圧が入力される入力電圧ノードと、入力電圧に応じて変化する第１の電圧となる第１のノードと、入力電圧に応じて出力電圧を出力する出力電圧ノードと、入力電圧に応じて一方のトランジスタが導通状態となり他方のトランジスタが非導通状態となる、第１のノードにドレインが接続された第１導電型の第１のトランジスタと第２のノードにドレインが接続された第１導電型の第２のトランジスタと、第２の電圧を有する第３のノードと、出力電圧ノードと第３のノードとの間に接続され、第１の論理レベルを有する第１の電圧がゲートに供給されたときオンする第２導電型の第３のトランジスタと、第３の電圧を有する第４のノードと、出力電圧ノードと第４のノードとの間に接続され、第１の電圧が第２の論理レベルであるときにオンする第２導電型の第４のトランジスタと、第４のトランジスタのゲートと第４のノードとの間に接続された第２導電型の第５のトランジスタと、第５のトランジスタのゲートと第４のノードとの間に接続され、ゲートは第４のトランジスタのゲートに接続された第２導電型の第６のトランジスタと、第１のノードと第６のトランジスタのドレインとの間に接続され、ゲートには第３の電圧の大きさに応じた制御信号が供給される第２導電型の第７のトランジスタと、第７のトランジスタのゲートと第５のトランジスタのゲートとの間に接続され、ゲートは第４のトランジスタのゲートに接続された第１導電型の第８のトランジスタと、第７のトランジスタのゲートと第６のトランジスタのゲートとの間に接続され、ゲートは第５のトランジスタのゲートに接続された第１導電型の第９のトランジスタと、第４のトランジスタのゲートと第２のノードとの間に接続され、ゲートは第７のトランジスタのゲートに接続された第２導電型の第１０のトランジスタとを備え、第２導電型の第７および第１０のトランジスタは、第３の電圧が一定以下の負の電圧となったとき、第２導電型の第５および第６のトランジスタに与えられる電圧を緩和するように動作する。
【００２５】
請求項１０に係る電圧レベル変換回路は、入力電圧が入力される入力電圧ノードと、入力電圧に応じて変化する第１の電圧となる第１のノードと、入力電圧に応じて出力電圧を出力する出力電圧ノードと、入力電圧に応じて一方のトランジスタが導通状態となり他方のトランジスタが非導通状態となる、第１のノードにドレインが接続された第１導電型の第１のトランジスタと第２のノードにドレインが接続された第１導電型の第２のトランジスタと、第２の電圧を有する第３のノードと、出力電圧ノードと第３のノードとの間に接続され、第１の論理レベルを有する第１の電圧がゲートに供給されたときオンする第２導電型の第３のトランジスタと、第３の電圧を有する第４のノードと、出力電圧ノードと第４のノードとの間に接続され、第１の電圧が第２の論理レベルであるときにオンする第２導電型の第４のトランジスタと、第４のトランジスタのゲートと第４のノードとの間に接続された第２導電型の第５のトランジスタと、第５のトランジスタのゲートと第４のノードとの間に接続され、ゲートは第４のトランジスタのゲートに接続された第２導電型の第６のトランジスタと、第１のノードと第６のトランジスタのドレインとの間に接続され、ゲートには第３の電圧の大きさに応じた制御信号が供給される第２導電型の第７のトランジスタと、第７のトランジスタのゲートと第５のトランジスタのゲートとの間に接続され、ゲートは第４のトランジスタのゲートに接続された第１導電型の第８のトランジスタと、第７のトランジスタのゲートと第６のトランジスタのゲートとの間に接続され、ゲートは第５のトランジスタのゲートに接続された第１導電型の第９のトランジスタと、第４のトランジスタのゲートと第２のノードとの間に接続され、ゲートは第７のトランジスタのゲートに接続された第２導電型の第１０のトランジスタと、第３の電圧の絶対値と基準電圧の絶対値とを比較して、第３の電圧の絶対値が基準電圧の絶対値より小さいときは第３の論理レベルを有する制御信号を出力し、第３の電圧の絶対値が基準電圧の絶対値より大きいときは第４の論理レベルを有する制御信号を出力する信号生成部とを備えるものである。
【００２６】
請求項１１に係る電圧レベル変換回路は、請求項９または１０に記載の電圧レベル変換回路であって、第２の電圧は接地電圧であり、第１の導電型はＰチャネルＭＯＳ型である。
【００２９】
【発明の実施の形態】
以下において、本発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【００３０】
［実施の形態１］
図１は、本発明の実施の形態１に係る電圧レベル変換回路の構成を示す回路図である。図１に示されるように、この電圧レベル変換回路は、電圧Ｖｉｎが供給されるノードｎＶＩＮと、ノードｎＶＩＮに接続されたインバータＩ２と、インバータＩ２の出力ノードに接続されたノードｎ５０と、電圧Ｖｏｕｔを出力するノードｎ３と、ノードｎ５０とノードｎ３との間に接続されゲートが接地ノードｎＧｎｄに接続されたＰチャネルＭＯＳトランジスタＰ１と、ノードｎ１と、緩和信号ＡＬＶが供給されるノードｎＡＬと、ノードｎ３とノードｎ１との間に接続されゲートはノードｎＡＬに接続されたＮチャネルＭＯＳトランジスタＮ３と、電圧ＶＮＮが供給されるノードｎＶＮと、ノードｎ１とノードｎＶＮとの間に接続されたＮチャネルＭＯＳトランジスタＮ１と、ノードｎＶＮとノードｎＡＬとの間に接続され、ノードｎＶＮに供給される電圧ＶＮＮが−４Ｖ以上のときＨレベル（３．３Ｖ）の緩和信号ＡＬＶをノードｎＡＬに供給し、ノードｎＶＮに供給される電圧ＶＮＮが−４Ｖより小さいときＬレベル（０Ｖ）の緩和信号ＡＬＶをノードｎＡＬに供給するレベル判定回路２と、ＮチャネルＭＯＳトランジスタＮ１のゲートに接続されたノードｎ２と、ノードｎ２とノードｎＶＮとの間に接続されゲートがノードｎ１に接続されたＮチャネルＭＯＳトランジスタＮ２と、ノードｎ４と、ノードｎ４とノードｎ２との間に接続されゲートがノードｎＡＬに接続されたＮチャネルＭＯＳトランジスタＮ４と、ノードｎＶＩＮに接続されたノードｎ５１と、ノードｎ５１とノードｎ４との間に接続されゲートが接地ノードｎＧｎｄに接続されたＰチャネルＭＯＳトランジスタＰ２とを備える。
【００３１】
ここで、ＮチャネルＭＯＳトランジスタＮ３とＮチャネルＭＯＳトランジスタＮ４とにより電圧緩和部１０を構成する。
【００３２】
なお、この電圧レベル変換回路を構成するすべてのトランジスタのしきい値は１Ｖとされ、以下の実施の形態でも同様である。
【００３３】
次に、本実施の形態１に係る電圧レベル変換回路の動作を説明する。なお、ノードｎＶＮに印加される電圧ＶＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎに応じた各ノードの電圧と、トランジスタの状態とを示すと、以下のようになる。
【００３４】
【表３】
たとえば、表３に示されるように、ノードｎＶＮに負の高い電圧ＶＮＮ（−１１Ｖ）を印加したとき、レベル判定回路２はノードｎＡＬにＬレベル（０Ｖ）の緩和信号ＡＬＶを供給する。
【００３６】
また、ここで、ノードｎＶＩＮにＨレベル（３．３Ｖ）の電圧Ｖｉｎが供給されるとＰチャネルＭＯＳトランジスタＰ２がオンする。これにより、ノードｎ４の電圧は３．３Ｖとなる。このときＮチャネルＭＯＳトランジスタＮ４のゲートには０Ｖが供給されているのでＮチャネルＭＯＳトランジスタＮ４はオフし、ノードｎ２はＮチャネルＭＯＳトランジスタＮ４のしきい値分（１Ｖ）だけゲート電圧（０Ｖ）より下がった−１Ｖ以上のハイインピーダンス状態になる。そして、ノードｎ２はＮチャネルＭＯＳトランジスタＮ１のゲートに接続されているのでＮチャネルＭＯＳトランジスタＮ１はオンし、ノードｎ１の電圧は−１１Ｖとなる。なお、ノードｎ１はＮチャネルＭＯＳトランジスタＮ２のゲートに接続されているので、ＮチャネルＭＯＳトランジスタＮ２はオフする。一方、ＮチャネルＭＯＳトランジスタＮ３のゲートには０Ｖの緩和信号ＡＬＶが供給されているのでＮチャネルＭＯＳトランジスタＮ３はオンし、ノードｎ３の電圧は−１１Ｖとなる。なお、ＰチャネルＭＯＳトランジスタＰ１のゲートとソースとにはともに０Ｖの電圧が供給されているのでオフする。
【００３７】
したがって、以上のような動作により、ノードｎＶＮに−１１Ｖの電圧が印加され、ノードｎＶＩＮにＨレベルの電圧が供給されたとき、ノードｎ３から−１１Ｖの電圧Ｖｏｕｔが出力される。
【００３８】
また、ノードｎＶＮに−１１Ｖの電圧ＶＮＮが印加され、ノードｎＶＩＮにＬレベルの電圧Ｖｉｎが供給されたときは、ＰチャネルＭＯＳトランジスタＰ２のゲートとソースとには０Ｖの電圧が供給されることになるのでＰチャネルＭＯＳトランジスタＰ２はオフする。また、電圧ＶｉｎはインバータＩ２によりその論理レベルが反転されるので、ＰチャネルＭＯＳトランジスタＰ１のソースにはＨレベル（３．３Ｖ）の電圧が供給される。ここで、ＰチャネルＭＯＳトランジスタＰ１のゲートには０Ｖが供給されるのでＰチャネルＭＯＳトランジスタＰ１はオンし、ノードｎ３の電圧は３．３Ｖとなる。
【００３９】
以上より、ノードｎ３からは、電圧ＶｉｎのＨ／Ｌに応じて電圧ＶＮＮ（−１１Ｖ）／電源電圧Ｖｃｃ（３．３Ｖ）の電圧Ｖｏｕｔが出力される。
【００４０】
一方、ノードｎＶＮに０Ｖの電圧ＶＮＮを印加したとき、レベル判定回路２はノードｎＡＬにＨレベル（３．３Ｖ）の緩和信号ＡＬＶを供給する。
【００４１】
また、ここで、ノードｎＶＩＮにＨレベル（３．３Ｖ）の電圧Ｖｉｎが供給されるとＰチャネルＭＯＳトランジスタＰ２がオンする。これにより、ノードｎ４の電圧は３．３Ｖとなる。このときＮチャネルＭＯＳトランジスタＮ４のゲートには３．３Ｖが供給されているのでＮチャネルＭＯＳトランジスタＮ４はオフし、ノードｎ２はＮチャネルＭＯＳトランジスタＮ４のしきい値分（１Ｖ）だけゲート電圧（３．３Ｖ）より下がった２．３Ｖ以上のハイインピーダンス状態となる。そして、ノードｎ２はＮチャネルＭＯＳトランジスタＮ１のゲートに接続されているのでＮチャネルＭＯＳトランジスタＮ１はオンし、ノードｎ１の電圧は０Ｖとなる。なお、ノードｎ１はＮチャネルＭＯＳトランジスタＮ２のゲートに接続されているので、ＮチャネルＭＯＳトランジスタＮ２はオフする。一方、ＮチャネルＭＯＳトランジスタＮ３のゲートには３．３Ｖの緩和信号ＡＬＶが供給されているのでＮチャネルＭＯＳトランジスタＮ３はオンし、ノードｎ３の電圧は０Ｖとなる。なお、ＰチャネルＭＯＳトランジスタＰ１のゲートとソースとにはともに０Ｖの電圧が供給されているのでオフする。
【００４２】
したがって、以上のような動作によりノードｎＶＮに０Ｖの電圧が印加され、ノードｎＶＩＮにＨレベルの電圧が供給されたとき、ノードｎ３から０Ｖの電圧Ｖｏｕｔが出力される。
【００４３】
また、上記動作と同様な動作により、表３に示されるように、ノードｎＶＮに０Ｖの電圧ＶＮＮが印加され、かつノードｎＶＩＮにＬレベルの電圧Ｖｉｎが供給されたときは、ノードｎ３から３．３Ｖの電源電圧Ｖｃｃが電圧Ｖｏｕｔとして出力される。
【００４４】
以上のように、本実施の形態１に係る電圧レベル変換回路によれば、電圧ＶＮＮのレベルに応じて緩和信号ＡＬＶの電圧レベル（論理レベル）を変化させることによりＮチャネルＭＯＳトランジスタＮ１，Ｎ２のソース・ドレイン間にかかる電圧を減少させることができる。
【００４５】
すなわち、たとえば、電圧ＶＮＮが−１１Ｖで電圧Ｖｉｎが３．３Ｖのとき、オフ状態にあるＮチャネルＭＯＳトランジスタＮ２のソース・ドレイン間にはノードｎ２とノードｎＶＮの電位差である１０Ｖ（以上）の電圧がかかるが、図２９に示された従来の電圧レベル変換回路においてはオフ状態にあるＮチャネルＭＯＳトランジスタＮ１のソース・ドレイン間に１４．３Ｖの電圧がかかったことと比較すると４．３Ｖの電圧緩和が実現できたことになる。
【００４６】
なお、上記説明では緩和信号ＡＬＶはレベル判定回路２で生成されるものであったが、緩和信号ＡＬＶはノードｎＶＮに印加される電圧ＶＮＮの大きさに応じて他の内部回路や外部から供給されるものであってもよい。
【００４７】
［実施の形態２］
上記実施の形態１に係る電圧レベル変換回路では、電圧ＶＮＮが０Ｖのとき、ノードｎ１またはノードｎ２の電圧はＮチャネルＭＯＳトランジスタＮ３，Ｎ４のしきい値を電圧Ｖｔｈ（１Ｖ）とすると電圧（Ｖｃｃ−Ｖｔｈ）、すなわち、２．３Ｖまでしか上昇しない。ここで、電源電圧Ｖｃｃが低下した場合やプロセスばらつきなどが原因で電圧Ｖｔｈが高くなった場合はノードｎ１またはノードｎ２が到達し得る電圧の上限がさらに下がる可能性がある。すると、ＮチャネルＭＯＳトランジスタＮ１やＮチャネルＭＯＳトランジスタＮ２が十分にオンしない状態に陥ることがある。
【００４８】
そこで、本実施の形態２に係る電圧レベル変換回路は、図２に示されるように、上記実施の形態１に係る電圧レベル変換回路と同様な構成を有しつつ、さらに、ノードｎ３とノードｎ１との間にＮチャネルＭＯＳトランジスタＮ３と並列接続されゲートには緩和信号ＡＬＶの反転信号／ＡＬＶが供給されるＰチャネルＭＯＳトランジスタＰ３と、ノードｎ４とノードｎ２との間にＮチャネルＭＯＳトランジスタＮ４と並列接続されゲートには緩和信号ＡＬＶの反転信号／ＡＬＶが供給されるＰチャネルＭＯＳトランジスタＰ４と、緩和信号ＡＬＶを反転させるインバータＩ８とを備え、ＮチャネルＭＯＳトランジスタＮ３，Ｎ４のしきい値によるノードｎ１，ｎ２の電圧の低下を防止するものである。なお、ここで、インバータＩ８と、ＮチャネルＭＯＳトランジスタＮ３，Ｎ４と、ＰチャネルＭＯＳトランジスタＰ３，Ｐ４とにより電圧緩和部２０を構成する。
【００４９】
この実施の形態２に係る電圧レベル変換回路においてノードｎＶＮに印加される電圧ＶＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎに応じた各ノードの電圧と、トランジスタの状態とを示すと、以下のようになる。
【００５０】
【表４】
表４に示されるように、本実施の形態２に係る電圧レベル変換回路は上記実施の形態１に係る電圧レベル変換回路と同様に動作するが、ノードｎＶＮに０Ｖの電圧ＶＮＮを印加した場合は、緩和信号ＡＬＶが電源電圧Ｖｃｃ（３．３Ｖ）となるので緩和信号ＡＬＶの反転信号／ＡＬＶは０Ｖとなり、電圧Ｖｉｎが３．３Ｖ（Ｈ）のときはＰチャネルＭＯＳトランジスタＰ４、電圧Ｖｉｎが０Ｖ（Ｌ）のときはＰチャネルＭＯＳトランジスタＰ３がそれぞれオンする。
【００５２】
これより、電圧Ｖｉｎが３．３Ｖのときはノードｎ４の電圧（３．３Ｖ）がノードｎ２へ、電圧Ｖｉｎが０Ｖのときはノードｎ３の電圧（３．３Ｖ）がノードｎ１へそれぞれ伝播する。
【００５３】
したがって、本実施の形態２に係る電圧レベル変換回路によれば、ＮチャネルＭＯＳトランジスタＮ３，Ｎ４のしきい値によるノードｎ１，ｎ２の電圧の低下を回避でき、確実にＮチャネルＭＯＳトランジスタＮ１，Ｎ２をオンさせることにより動作の安定性を向上させることができる。
【００５４】
［実施の形態３］
上記実施の形態２に係る電圧レベル変換回路では、電圧Ｖｉｎが３．３Ｖで緩和信号ＡＬＶが０ＶのときＰチャネルＭＯＳトランジスタＰ３のゲートは電源電圧Ｖｃｃ（３．３Ｖ）で、ソースとドレインはともに−１１Ｖになる。したがってこの場合には、ＰチャネルＭＯＳトランジスタＰ３のゲート酸化膜に１４．３Ｖの電圧が印加されることになる。
【００５５】
このようにゲート酸化膜に高電圧が印加されることによってもトランジスタのスイッチングにおける劣化を招き、トランジスタの信頼性を低下させることとなる。
【００５６】
そこで、本実施の形態３に係る電圧レベル変換回路は、図３に示されるように、ＰチャネルＭＯＳトランジスタＰ３，Ｐ４のゲート電圧を、緩和信号ＡＬＶと電圧Ｖｉｎとに応じて制御することにより緩和したものである。
【００５７】
具体的には、図３に示されるように、本実施の形態３に係る電圧レベル変換回路は上記実施の形態２に係る電圧レベル変換回路と同様な構成を有するが、インバータＩ８は備えず、電圧Ｖｉｎと緩和信号ＡＬＶとの２つの電圧（信号）を入力し出力ノードｎ６がＰチャネルＭＯＳトランジスタＰ４のゲートに接続された論理ゲート４と、電圧Ｖｉｎの反転信号と緩和信号ＡＬＶとを入力し出力ノードｎ５がＰチャネルＭＯＳトランジスタＰ３のゲートに接続された論理ゲート３とをさらに備えるものである。なお、ここで、ＮチャネルＭＯＳトランジスタＮ３，Ｎ４と、ＰチャネルＭＯＳトランジスタＰ３，Ｐ４と、論理ゲート３，４とにより電圧緩和部３０を構成する。
【００５８】
この実施の形態３に係る電圧レベル変換回路においてノードｎＶＮに印加される電圧ＶＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎに応じた各ノードの電圧と、トランジスタの状態とを示すと、以下のようになる。
【００５９】
【表５】
表５に示されるように、ノードｎＶＮに−１１Ｖの電圧ＶＮＮが印加されたときは、ノードｎＶＩＮに供給される電圧が３．３Ｖ（Ｈ）のときノードｎ１，ｎ３の電圧が−１１Ｖになるが、このときノードｎ５の電圧は０ＶとなるのでＰチャネルＭＯＳトランジスタＰ３のゲート酸化膜にかかる電圧は１１Ｖにまで緩和される。
【００６１】
また同様に、ノードｎＶＮに−１１Ｖの電圧ＶＮＮが印加されたときは、ノードｎＶＩＮに供給される電圧が０Ｖ（Ｌ）のときノードｎ２，ｎ４の電圧が−１１Ｖになるが、このときノードｎ６の電圧は０ＶとなるのでＰチャネルＭＯＳトランジスタＰ４のゲート酸化膜にかかる電圧は１１Ｖにまで緩和される。
【００６２】
以上より、本実施の形態３に係る電圧レベル変換回路によれば、ＰチャネルＭＯＳトランジスタＰ３，Ｐ４のゲート酸化膜にかかる電圧を緩和することができ、さらに、ＰチャネルＭＯＳトランジスタＰ３，Ｐ４の動作の信頼性を向上させることができる。
【００６３】
［実施の形態４］
図１に示された実施の形態１に係る電圧レベル変換回路においては、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２のソース・ドレイン間に最大で１１Ｖの電圧がかかる。本実施の形態４に係る電圧レベル変換回路は、図４に示されるように、このＰチャネルＭＯＳトランジスタＰ１，Ｐ２のソース・ドレイン間の電圧を緩和すべく緩和回路４０，４１がさらに備えられたものである。
【００６４】
緩和回路４０は、図４に示されるように、ＰチャネルＭＯＳトランジスタＰ１とノードｎ３との間に接続されたＰチャネルＭＯＳトランジスタＰ１１と、接地ノードｎＧｎｄと、接地ノードｎＧｎｄとＰチャネルＭＯＳトランジスタＰ１１のゲートとの間に接続されゲートがノードｎ３に接続されたＮチャネルＭＯＳトランジスタＮ１１と、ＰチャネルＭＯＳトランジスタＰ１１のゲートとノードｎ３との間に接続されゲートが接地ノードｎＧｎｄに接続されたＮチャネルＭＯＳトランジスタＮ１２とを含む。
【００６５】
なお、緩和回路４１は、緩和回路４０と同様な構成を有し、ＰチャネルＭＯＳトランジスタＰ２１と、ＮチャネルＭＯＳトランジスタＮ２１，Ｎ２２と、接地ノードｎＧｎｄとを含む。
【００６６】
次に、緩和回路４０の動作を説明する。
ＮチャネルＭＯＳトランジスタＮ１１とＮチャネルＭＯＳトランジスタＮ１２とで構成された回路要素は、接地電圧（０Ｖ）とノードｎ３の電圧とを比較して低い方の電圧をノードｎ１１１に供給する。以下において、この回路要素を「低電圧優先回路」と呼ぶ。
【００６７】
たとえば、ノードｎ３の電圧が接地電圧（０Ｖ）より高い場合、ＮチャネルＭＯＳトランジスタＮ１２のゲートには接地電圧が供給されるとともにドレインにはノードｎ３の電圧が供給されるのでＮチャネルＭＯＳトランジスタＮ１２はオフする。
【００６８】
このときＮチャネルＭＯＳトランジスタＮ１１のゲートにはノードｎ３の電圧が供給され、そのソースには接地電圧が供給されるのでＮチャネルＭＯＳトランジスタＮ１１はオンし、接地電圧をノードｎ１１１に伝える。
【００６９】
一方、ノードｎ３の電圧が接地電圧より低い場合、ＮチャネルＭＯＳトランジスタＮ１２のゲートには接地電圧が供給され、そのソースにはノードｎ３の電圧が供給されるのでＮチャネルＭＯＳトランジスタＮ１２はオンし、ノードｎ３の電圧をノードｎ１１１に伝える。
【００７０】
このときＮチャネルＭＯＳトランジスタＮ１１のゲートにはノードｎ３の電圧が供給され、そのドレインには接地電圧が供給されるのでＮチャネルＭＯＳトランジスタＮ１１はオフする。
【００７１】
このようにして、ノードｎ１１１には接地電圧とノードｎ３の電圧のうちより低い方の電圧が伝わる。
【００７２】
ここで、ＰチャネルＭＯＳトランジスタＰ１１は、そのゲートはノードｎ１１１に接続され、ドレインはノードｎ３に接続されている。したがって、ノードｎ３の電圧が接地電圧より低い場合、ノードｎ１１１の電圧とノードｎ３の電圧とが等しくなるのでＰチャネルＭＯＳトランジスタＰ１１のゲートとドレインは電気的に接続された状態になる。つまり、ＰチャネルＭＯＳトランジスタＰ１１はダイオード接続の状態になる。よって、ノードｎ３の電圧が接地電圧より低い場合を「ダイオードモード」と呼ぶ。
【００７３】
一方、ノードｎ３の電圧が接地電圧より高い場合は、ノードｎ１１１の電圧は接地電圧となる。このときノードｎ７の電圧が接地電圧よりＰチャネルＭＯＳトランジスタＰ１１のしきい値（１Ｖ）より高いとＰチャネルＭＯＳトランジスタＰ１１はオンし、ノードｎ７とノードｎ３とを電気的に接続する。つまり、ＰチャネルＭＯＳトランジスタＰ１１はこの場合トランスファゲートとして働く。よって、ノードｎ３の電圧が接地電圧より高い場合を「ＴＧモード」と呼ぶ。
【００７４】
このように、２つのノードの電圧の大小関係によって、ダイオードモードあるいはＴＧモードになる特性を持った緩和回路４０を「スイッチングダイオード」とも呼ぶ。
【００７５】
以上の回路動作を踏まえた上で、ノードｎＶＮに印加する電圧ＶＮＮと電圧Ｖｉｎのレベル（Ｈ／Ｌ）に応じた各ノードの電圧とトランジスタの状態とを示すと、以下のようになる。
【００７６】
【表６】
表６に示されるように、本実施の形態に係る電圧レベル変換回路は上記実施の形態１に係る電圧レベル変換回路と同様に動作するが、たとえば、ノードｎＶＮに印加される電圧ＶＮＮが−１１Ｖで電圧Ｖｉｎが３．３Ｖのときは、ノードｎ３の電圧は接地電圧より低い−１１Ｖとなる。よって、この場合には緩和回路４０はダイオードモードとなり、ノードｎ７はノードｎ３よりＰチャネルＭＯＳトランジスタＰ１１のしきい値分だけ高い−１０Ｖとなる。なお、このとき、緩和回路４１はＴＧモードであり、ノードｎ４とノードｎ８の電圧はともに電源電圧Ｖｃｃ（３．３Ｖ）となる。
【００７８】
以上より、本実施の形態４に係る電圧レベル変換回路によれば、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２のソース・ドレイン間の電圧を緩和することができる。
【００７９】
［実施の形態５］
図５は、本発明の実施の形態５に係る電圧レベル変換回路の構成を示す回路図である。
【００８０】
図５に示されるように、この電圧レベル変換回路は図４に示された実施の形態４に係る電圧レベル変換回路と同様な構成を有するが、電圧緩和部１０の代わりに電圧緩和部２０を備える点で相違するものである。
【００８１】
ここで、ノードｎＶＮに印加される電圧ＶＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎとに応じた各ノードの電圧を示すと以下のようになる。
【００８２】
【表７】
本実施の形態５に係る電圧レベル変換回路は、表７に示されるように、ノードｎＶＮに印加される電圧ＶＮＮが０Ｖのとき電圧ＶｉｎのＨ／Ｌに応じてノードｎ２，ｎ１の電圧が３．３Ｖとなるため、実施の形態４に係る電圧レベル変換回路と同様な効果とともに、ＮチャネルＭＯＳトランジスタＮ１，Ｎ２のスイッチング動作の信頼性を高めるという効果をも奏する。
【００８４】
［実施の形態６］
図６は、本発明の実施の形態６に係る電圧レベル変換回路の構成を示す回路図である。
【００８５】
図６に示されるように、この電圧レベル変換回路は図５に示された実施の形態５に係る電圧レベル変換回路と同様な構成を有するが、電圧緩和部２０の代わりに電圧緩和部３０を備える点で相違するものである。
【００８６】
ここで、ノードｎＶＮに印加される電圧ＶＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎとに応じた各ノードの電圧を示すと以下のようになる。
【００８７】
【表８】
本実施の形態６に係る電圧レベル変換回路は、表８に示されるように、ノードｎＶＮに印加される電圧ＶＮＮが−１１Ｖのとき、ノードｎＶＩＮに供給される電圧ＶｉｎのＨ／Ｌに応じてノードｎ５，ｎ６の電圧が０Ｖとなるため、実施の形態５に係る電圧レベル変換回路と同様な効果とともに、ＰチャネルＭＯＳトランジスタＰ３，Ｐ４のスイッチング動作の信頼性を高めるという効果をも奏する。
【００８９】
［実施の形態７］
図４に示された実施の形態４に係る電圧レベル変換回路では、緩和回路４０，４１によりＰチャネルＭＯＳトランジスタＰ１，Ｐ２のソース・ドレイン間にかかる電圧の最大値は１０Ｖに抑えることができた。
【００９０】
そこで、本実施の形態７に係る電圧レベル変換回路は、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２のソース・ドレイン間の電圧をさらに緩和するため、図７に示されるように、緩和回路を直列接続したものである。具体的には、この電圧レベル変換回路は、ＰチャネルＭＯＳトランジスタＰ１とノードｎ３との間に緩和回路４０，４２，４４が３個直列に接続され、ＰチャネルＭＯＳトランジスタＰ２とノードｎ４との間に緩和回路４１，４３，４５が３個直列に接続される。
【００９１】
なお、本実施の形態７に係る電圧レベル変換回路は、電圧変換部１００に印加される電圧ＶＮＮと入力される電圧Ｖｉｎに応じて電圧変換部１００から電圧Ｖｏｕｔを出力するものである。
【００９２】
ここで、ノードｎＶＮに印加される電圧ＶＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎに応じた各ノードの電圧を示すと以下のようになる。
【００９３】
【表９】
表９に示されるように、ノードｎＶＮに印加される電圧ＶＮＮが−１１ＶでノードｎＶＩＮに供給される電圧Ｖｉｎが３．３Ｖのとき、緩和回路４０，４２，４４はダイオードモードにあり、ノードｎ３，ｎ１１，ｎ９，ｎ７の順で順次１Ｖ毎に電圧が上昇していく。なお、このとき緩和回路４１，４３，４５はＴＧモードにあり、ノードｎ４とノードｎ１２とノードｎ１０とノードｎ８の電圧は等しくなる。
【００９５】
次に、ノードｎＶＮに０Ｖの電圧ＶＮＮが印加されノードｎＶＩＮに３．３Ｖの電圧Ｖｉｎが供給された場合の動作を説明する。
【００９６】
まず、レベル判定回路２は、電圧ＶＮＮが−４Ｖ以上であるためＨレベル（３．３Ｖ）の緩和信号ＡＬＶを出力する。また、ＰチャネルＭＯＳトランジスタＰ２のゲートには接地電圧（０Ｖ）が供給され、ソースには３．３Ｖが供給されるため、ＰチャネルＭＯＳトランジスタＰ２はオンしノードｎ８の電圧は３．３Ｖとなる。そして、ＰチャネルＭＯＳトランジスタＰ６１のゲートにはノードｎ１０の電圧と接地電圧のうち低い方の電圧、すなわち、０Ｖ以下の電圧が供給されるため、ＰチャネルＭＯＳトランジスタＰ６１はオンしノードｎ１０の電圧はノードｎ８と同じ３．３Ｖとなる。同様に、ノードｎ１２とノードｎ４の電圧とはともに３．３Ｖとなる。
【００９７】
また、ＮチャネルＭＯＳトランジスタＮ４のゲートには３．３Ｖの緩和信号ＡＬＶが供給されるためノードｎ２の電圧は２．３Ｖ以上のハイインピーダンス状態となる。ここで、ＮチャネルＭＯＳトランジスタＮ１のゲートはノードｎ２に接続されているので、ＮチャネルＭＯＳトランジスタＮ１はオンしノードｎ１の電圧は０Ｖとなる。そして、ＮチャネルＭＯＳトランジスタＮ３のゲートには３．３Ｖの緩和信号ＡＬＶが供給されるので、ＮチャネルＭＯＳトランジスタＮ３はオンしノードｎ３の電圧は０Ｖとなる。
【００９８】
ここで、ＮチャネルＭＯＳトランジスタＮ１１，Ｎ１２から構成される低電圧優先回路はノードｎＧｎｄの電圧とノードｎ３の電圧とを比較するが、この２つの電圧の差がＮチャネルＭＯＳトランジスタＮ１１，Ｎ１２のしきい値（１Ｖ）より小さいときはＮチャネルＭＯＳトランジスタＮ１１，Ｎ１２はともにオフする。したがって、ノードｎ３の電圧が０Ｖのとき、ＰチャネルＭＯＳトランジスタＰ１１のゲートには−１Ｖ以上の電圧が供給されＰチャネルＭＯＳトランジスタＰ１１はオフする。これによりノードｎ１１はハイインピーダンス状態（Ｈｉｚ）となる。また、これに伴いノードｎ９，ｎ７もハイインピーダンス状態となる。
【００９９】
なお、本実施の形態７に係る電圧レベル変換回路ではＰチャネルＭＯＳトランジスタＰ１とノードｎ３との間に３個の緩和回路４０，４２，４４が直列に接続され、ＰチャネルＭＯＳトランジスタＰ２とノードｎ４との間にも３個の緩和回路４１，４３，４５が直列に接続されるが、直列接続される緩和回路の数は３個に限られるものではなく任意に設定することができる。
【０１００】
［実施の形態８］
図８は、本発明の実施の形態８に係る電圧レベル変換回路の構成を示す回路図である。図８に示されるように、この電圧レベル変換回路は、図７に示される電圧レベル変換回路と同様な構成を有するが、電圧緩和部１０の代わりに電圧緩和部２０を備える点で相違するものである。
【０１０１】
本実施の形態８に係る電圧レベル変換回路によれば、実施の形態７に係る電圧レベル変換回路と同様な効果とともに、さらに、ＮチャネルＭＯＳトランジスタＮ１，Ｎ２のスイッチング動作の信頼性を向上させる効果を得ることができる。
【０１０２】
［実施の形態９］
図９は、本発明の実施の形態９に係る電圧レベル変換回路の構成を示す回路図である。図９に示されるように、この電圧レベル変換回路は、図８に示される電圧レベル変換回路と同様な構成を有するが、電圧緩和部２０の代わりに電圧緩和部３０を備える点で相違するものである。
【０１０３】
本実施の形態９に係る電圧レベル変換回路によれば、実施の形態８に係る電圧レベル変換回路と同様な効果とともに、さらに、ＰチャネルＭＯＳトランジスタＰ３，Ｐ４のスイッチング動作の信頼性を高めるという効果を得ることができる。
【０１０４】
［実施の形態１０］
上記実施の形態７に係る電圧レベル変換回路では、ノードｎＶＮに０Ｖの電圧ＶＮＮを印加するときノードｎ７〜ｎ１２はノードｎＶＩＮに供給される電圧Ｖｉｎに応じてハイインピーダンス状態になることが生じた。
【０１０５】
しかしながら、ハイインピーダンス状態のノードは各種のノイズを受けて誤動作を引き起こしやすい。
【０１０６】
したがって、実施の形態１０に係る電圧レベル変換回路は、ノードｎＶＩＮに０Ｖの電圧ＶＮＮが供給されたときだけ緩和回路４０〜４５を不活性にするようにしたものであり、図１０はその具体的構成を示す回路図である。
【０１０７】
図１０に示されるように、本実施の形態１０に係る電圧レベル変換回路は、緩和回路５０〜５５内にそれぞれ制御回路５００〜５０５を備える。制御回路５００〜５０５は、すべて同様な構成を有し、たとえば制御回路５００は、ＰチャネルＭＯＳトランジスタＰ１１のゲートとノードｎＶＮとの間に接続され、ゲートには制御信号ＣＵＴが供給されるＮチャネルＭＯＳトランジスタＮ１３と、ＮチャネルＭＯＳトランジスタＮ１２とノードｎＶＮとの間に接続されゲートには制御信号ＣＵＴが供給されるＮチャネルＭＯＳトランジスタＮ１４と、ＮチャネルＭＯＳトランジスタＮ１２とノードｎ３との間に接続されゲートには制御信号ＣＵＴの反転信号／ＣＵＴが供給されるＮチャネルＭＯＳトランジスタＮ１５と、ＮチャネルＭＯＳトランジスタＮ１２とノードｎ３との間に接続されゲートには制御信号ＣＵＴが供給されるＰチャネルＭＯＳトランジスタＰ１２とを含む。
【０１０８】
ここで、ノードｎＶＮに印加される電圧ＶＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎとに応じた各ノードの電圧を示すと以下のようになる。
【０１０９】
【表１０】
表１０に示されるように、本実施の形態１０に係る電圧レベル変換回路は、実施の形態７に係る電圧レベル変換回路と同様に動作するが、ノードｎＶＮに印加される電圧ＶＮＮが０Ｖのとき緩和回路５０が不活性にされる動作を説明する。
【０１１１】
ノードｎＶＮに印加される電圧ＶＮＮが０Ｖのときは制御信号ＣＵＴが電源電圧Ｖｃｃとされ、制御信号ＣＵＴの反転信号／ＣＵＴが０Ｖとされる。すると、ノードｎＶＩＮに供給される電圧ＶｉｎによらずＮチャネルＭＯＳトランジスタＮ１３がオンし、ＰチャネルＭＯＳトランジスタＰ１１のゲートには０Ｖの電圧ＶＮＮが供給される。なお、このときＮチャネルＭＯＳトランジスタＮ１４もオンするため、ＰチャネルＭＯＳトランジスタＰ１２とＮチャネルＭＯＳトランジスタＮ１５からなるトランスファゲートはオフする。
【０１１２】
したがって、ノードｎＶＩＮに供給される電圧Ｖｉｎが３．３Ｖの場合は、表１０に示されるようにノードｎ３の電圧が０Ｖなのでノードｎ１１の電圧はＰチャネルＭＯＳトランジスタＰ１１のゲート電圧（０Ｖ）よりそのしきい値（１Ｖ）分だけ高い１Ｖとなる。なお、この場合、緩和回路５２，５４は緩和回路５０と同様に動作するため、ノードｎ１１，ｎ９，ｎ７はともに１Ｖとなる。
【０１１３】
一方、このとき、ＰチャネルＭＯＳトランジスタＰ２，Ｐ６１，Ｐ４１，Ｐ２１は順次オンするため、ノードｎ８，ｎ１０，ｎ１２，ｎ４の電圧は共に３．３Ｖとなる。
【０１１４】
以上より、本実施の形態１０に係る電圧レベル変換回路によれば、ノードｎ７〜ｎ１２がハイインピーダンス状態となることを回避することにより、誤動作をより少なくすることができる。
【０１１５】
［実施の形態１１］
図１１は、本発明の実施の形態１１に係る電圧レベル変換回路の構成を示す回路図である。図１１に示されるように、この電圧レベル変換回路は、実施の形態１０に係る電圧レベル変換回路と同様な構成を有するが、電圧緩和部１０の代わりに電圧緩和部２０を備える点で相違する。
【０１１６】
この実施の形態１１に係る電圧レベル変換回路によれば、実施の形態１０に係る電圧レベル変換回路と同様な効果とともに、さらに、ＮチャネルＭＯＳトランジスタＮ１，Ｎ２のスイッチング動作の信頼性を高めることができるという効果を得ることができる。
【０１１７】
［実施の形態１２］
図１２は、本発明の実施の形態１２に係る電圧レベル変換回路の構成を示す回路図である。図１２に示されるように、この電圧レベル変換回路は、実施の形態１１に係る電圧レベル変換回路と同様な構成を有するが、電圧緩和部２０の代わりに電圧緩和部３０を備える点で相違する。
【０１１８】
この実施の形態１２に係る電圧レベル変換回路によれば、実施の形態１１に係る電圧レベル変換回路と同様な効果とともに、さらに、ＰチャネルＭＯＳトランジスタＰ３，Ｐ４のスイッチング動作の信頼性を高めることができるという効果を得ることができる。
【０１１９】
［実施の形態１３］
図１に示された実施の形態１に係る電圧レベル変換回路は、表３に示されたように、電圧Ｖｉｎが３．３ＶのときＮチャネルＭＯＳトランジスタＮ２，Ｎ４はオフし、ノードｎ２はハイインピーダンス状態にある。このようなハイインピーダンス状態のノードは一般に各種のノイズを受けて誤動作を引き起こしやすい。
【０１２０】
したがって、本実施の形態１３に係る電圧レベル変換回路は、図１３に示されるように、実施の形態１に係る電圧レベル変換回路に、さらに、ＮチャネルＭＯＳトランジスタＮ３のゲートとノードｎ１との間に接続されゲートがノードｎ２に接続されたＰチャネルＭＯＳトランジスタＰ５と、ノードｎＡＬとノードｎ２との間に接続されゲートがノードｎ１に接続されたＰチャネルＭＯＳトランジスタＰ６とを備え、ハイインピーダンス状態となるノードの電位を固定するものである。なお、ＰチャネルＭＯＳトランジスタＰ５，Ｐ６とＮチャネルＭＯＳトランジスタＮ１，Ｎ２とによりラッチ回路を構成する。
【０１２１】
次に、一例として、電圧Ｖｉｎが３．３ＶでノードｎＶＮに０Ｖの電圧ＶＮＮが供給された場合の動作を説明する。
【０１２２】
まずＰチャネルＭＯＳトランジスタＰ２がオンし、ノードｎ４の電圧は３．３Ｖとなる。このときＮチャネルＭＯＳトランジスタＮ４のゲートには３．３Ｖの電圧が供給されているのでノードｎ２は２．３Ｖ以上のハイインピーダンス状態となる。そして、ＮチャネルＭＯＳトランジスタＮ１のゲートはノードｎ２に接続されており、ソースには０Ｖの電圧ＶＮＮが供給されているので、ＮチャネルＭＯＳトランジスタＮ１はオンし、ノードｎ１の電圧は０Ｖとなる。ここで、ＰチャネルＭＯＳトランジスタＰ６のゲートはノードｎ１に接続されており、ソースには３．３Ｖの緩和信号ＡＬＶが供給されているので、ＰチャネルＭＯＳトランジスタＰ６がオンし、ノードｎ２の電圧が３．３Ｖまで上昇する。これにより、ノードｎ２がハイインピーダンス状態となるのを回避できたことになる。
【０１２３】
以上より、本実施の形態１３に係る電圧レベル変換回路によれば、ノードｎ１，ｎ２のハイインピーダンス状態を回避し、動作の信頼性を高めることができる。
【０１２４】
［実施の形態１４］
図１４は、本発明の実施の形態１４に係る電圧レベル変換回路の構成を示す回路図である。図１４に示されるように、この電圧レベル変換回路は、実施の形態１３に係る電圧レベル変換回路と同様な構成を有するが、電圧緩和部１０の代わりに電圧緩和部２０を備える点で相違するものである。
【０１２５】
本実施の形態１４に係る電圧レベル変換回路によれば、上記実施の形態１３に係る電圧レベル変換回路と同様な効果とともに、さらに、ＮチャネルＭＯＳトランジスタＮ１，Ｎ２の動作の信頼性を高めることができるという効果を得ることができる。
【０１２６】
［実施の形態１５］
図１５は、本発明の実施の形態１５に係る電圧レベル変換回路の構成を示す回路図である。図１５に示されるように、この電圧レベル変換回路は、実施の形態１４に係る電圧レベル変換回路と同様な構成を有するが、電圧緩和部２０の代わりに電圧緩和部３０を備える点で相違するものである。
【０１２７】
本実施の形態１５に係る電圧レベル変換回路によれば、上記実施の形態１４に係る電圧レベル変換回路と同様な効果とともに、さらに、ＰチャネルＭＯＳトランジスタＰ３，Ｐ４のスイッチング動作の信頼性を高めることができるという効果を得ることができる。
【０１２８】
［実施の形態１６］
図１６は、本発明の実施の形態１６に係る電圧レベル変換回路の構成を示す回路図である。図１６に示されるように、この電圧レベル変換回路は、実施の形態１３に係る電圧レベル変換回路と同様な構成を有するが、緩和回路４０，４１をさらに備える点で相違する。
【０１２９】
本実施の形態１６に係る電圧レベル変換回路によれば、実施の形態１３に係る電圧レベル変換回路と同様な効果とともに、さらに、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２のソース・ドレイン間の電圧を緩和してＰチャネルＭＯＳトランジスタＰ１，Ｐ２の信頼性を高めることができるという効果を得ることができる。
【０１３０】
［実施の形態１７］
図１７は、本発明の実施の形態１７に係る電圧レベル変換回路の構成を示す回路図である。図１７に示されるように、この電圧レベル変換回路は、実施の形態１４に係る電圧レベル変換回路と同様な構成を有するが、緩和回路４０，４１をさらに備える点で相違する。
【０１３１】
本実施の形態１７に係る電圧レベル変換回路によれば、実施の形態１４に係る電圧レベル変換回路と同様な効果とともに、さらに、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２の信頼性を高めることができるという効果を得ることができる。
【０１３２】
［実施の形態１８］
図１８は、本発明の実施の形態１８に係る電圧レベル変換回路の構成を示す回路図である。図１８に示されるように、この電圧レベル変換回路は、実施の形態１５に係る電圧レベル変換回路と同様な構成を有するが、緩和回路４０，４１をさらに備える点で相違する。
【０１３３】
本実施の形態１８に係る電圧レベル変換回路によれば、実施の形態１５に係る電圧レベル変換回路と同様な効果とともに、さらに、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２の信頼性を高めることができるという効果を得ることができる。
【０１３４】
［実施の形態１９］
図１９は、本発明の実施の形態１９に係る電圧レベル変換回路の構成を示す回路図である。図１９に示されるように、この電圧レベル変換回路は、実施の形態１６に係る電圧レベル変換回路と同様な構成を有するが、緩和回路４０と直列接続された緩和回路４２，４４と、緩和回路４１と直列接続された緩和回路４３，４５とをさらに備える点で相違する。
【０１３５】
本実施の形態１９に係る電圧レベル変換回路は、実施の形態１６に係る電圧レベル変換回路と同様な効果を奏するが、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２のソース・ドレイン間の電圧をより緩和し、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２の信頼性をさらに高めるという効果をも奏する。
【０１３６】
［実施の形態２０］
図２０は、本発明の実施の形態２０に係る電圧レベル変換回路の構成を示す回路図である。図２０に示されるように、この電圧レベル変換回路は、実施の形態１７に係る電圧レベル変換回路と同様な構成を有するが、緩和回路４０と直列接続された緩和回路４２，４４と、緩和回路４１と直列接続された緩和回路４３，４５とをさらに備える点で相違する。
【０１３７】
本実施の形態２０に係る電圧レベル変換回路は、実施の形態１７に係る電圧レベル変換回路と同様な効果を奏するが、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２の信頼性をさらに高めるという効果をも奏する。
【０１３８】
［実施の形態２１］
図２１は、本発明の実施の形態２１に係る電圧レベル変換回路の構成を示す回路図である。図２１に示されるように、この電圧レベル変換回路は、実施の形態１８に係る電圧レベル変換回路と同様な構成を有するが、緩和回路４０と直列接続された緩和回路４２，４４と、緩和回路４１と直列接続された緩和回路４３，４５とをさらに備える点で相違する。
【０１３９】
本実施の形態２１に係る電圧レベル変換回路は、実施の形態１８に係る電圧レベル変換回路と同様な効果を奏するが、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２の信頼性をさらに高めるという効果をも奏する。
【０１４０】
［実施の形態２２］
図２２は、本発明の実施の形態２２に係る電圧レベル変換回路の構成を示す回路図である。図２２に示されるように、この電圧レベル変換回路は、実施の形態１９に係る電圧レベル変換回路と同様な構成を有するが、緩和回路４０〜４５の代わりに、それぞれ対応する制御回路５００〜５０５を含む緩和回路５０〜５５を備える点で相違する。
【０１４１】
本実施の形態２２に係る電圧レベル変換回路によれば、実施の形態１９に係る電圧レベル変換回路と同様な効果とともに、さらに、ノードｎＶＮに印加される電圧ＶＮＮが０Ｖのときノードｎ７〜ｎ１２がハイインピーダンス状態となることを回避し誤動作を防止するという効果を得ることができる。
【０１４２】
［実施の形態２３］
図２３は、本発明の実施の形態２３に係る電圧レベル変換回路の構成を示す回路図である。図２３に示されるように、この電圧レベル変換回路は、実施の形態２０に係る電圧レベル変換回路と同様な構成を有するが、緩和回路４０〜４５の代わりに緩和回路５０〜５５を備える点で相違する。
【０１４３】
本実施の形態２３に係る電圧レベル変換回路によれば、実施の形態２０に係る電圧レベル変換回路と同様な効果とともに、さらに、ノードｎ７〜ｎ１２がハイインピーダンス状態となることを回避し誤動作を防止するという効果を得ることができる。
【０１４４】
［実施の形態２４］
図２４は、本発明の実施の形態２４に係る電圧レベル変換回路の構成を示す回路図である。図２４に示されるように、この電圧レベル変換回路は、実施の形態２１に係る電圧レベル変換回路と同様な構成を有するが、緩和回路４０〜４５の代わりに緩和回路５０〜５５を備える点で相違する。
【０１４５】
本実施の形態２４に係る電圧レベル変換回路によれば、実施の形態２１に係る電圧レベル変換回路と同様な効果とともに、さらに、ノードｎ７〜ｎ１２がハイインピーダンス状態となることを回避し、誤動作を防止するという効果を得ることができる。
【０１４６】
［実施の形態２５］
図２５は、本発明の実施の形態２５に係る電圧レベル変換回路の構成を示す回路図である。図２５に示されるように、この実施の形態２５に係る電圧レベル変換回路は、実施の形態１３に係る電圧レベル変換回路と同様な構成を有するが、電圧Ｖｏｕｔ１を出力するノードｎＶｏｕｔと、接地ノードｎＧｎｄと、ノードｎＶｏｕｔと接地ノードｎＧｎｄとの間に接続されゲートはノードｎ４に接続されたＮチャネルＭＯＳトランジスタＮ１０１と、ノードｎＶｏｕｔとノードｎＶＮとの間に接続されゲートはノードｎ１に接続されたＮチャネルＭＯＳトランジスタＮ１０２とをさらに備える点で相違する。
【０１４７】
なお、本実施の形態２５に係る電圧レベル変換回路は、電圧変換部２００に供給された電圧ＶＮＮと電圧Ｖｉｎに応じた電圧Ｖｏｕｔ１を電圧変換部２００から出力するものである。
【０１４８】
ここで、ノードｎＶＮに印加される電圧ＶＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎとに応じた各ノードの電圧と各トランジスタの状態とを示すと、以下のようになる。
【０１４９】
【表１１】
ここで、たとえば、ノードｎＶＮに−１１Ｖの電圧ＶＮＮが供給され、ノードｎＶＩＮに３．３Ｖの電圧Ｖｉｎが供給された場合は、ＰチャネルＭＯＳトランジスタＰ２がオンし、ノードｎ４の電圧は３．３Ｖとなる。このとき、ＮチャネルＭＯＳトランジスタＮ１０１のソースには０Ｖの電圧が供給されるので、ＮチャネルＭＯＳトランジスタＮ１０１はオンし、０Ｖの電圧Ｖｏｕｔ１が出力される。
【０１５１】
一方、ノードｎＶＮに−１１Ｖの電圧ＶＮＮが供給され、ノードｎＶＩＮに０Ｖの電圧Ｖｉｎが供給された場合は、Ｌレベルの電圧ＶｉｎがインバータＩ２により反転されるため、ＰチャネルＭＯＳトランジスタＰ１がオンし、ノードｎ３の電圧が３．３Ｖとなる。このとき緩和信号ＡＬＶは０Ｖなのでノードｎ１は−１Ｖ以上となる。これにより、ＮチャネルＭＯＳトランジスタＮ２がオンし、ノードｎ２の電圧が−１１ＶとなるためＰチャネルＭＯＳトランジスタＰ５がオンし、ノードｎ１の電圧は０Ｖとなる。ここで、ＮチャネルＭＯＳトランジスタＮ１０２のソースには−１１Ｖの電圧ＶＮＮが供給され、ゲートには０Ｖの電圧が供給されるのでＮチャネルＭＯＳトランジスタＮ１０２はオンし、−１１Ｖの電圧ＶＮＮが電圧Ｖｏｕｔ１として出力される。
【０１５２】
このように、この電圧レベル変換回路によれば、電圧ＶｉｎのＨ／Ｌに従って電圧Ｖｏｕｔ１として０Ｖ／電圧ＶＮＮを出力することができる。
【０１５３】
なお、ノードｎＶＮに印加される電圧ＶＮＮが−１１Ｖの場合、ノードｎ２の電圧は０Ｖと−１１Ｖの間をとる。この電圧をＮチャネルＭＯＳトランジスタＮ１０１のゲートに印加した場合、０Ｖのソース電圧に対してトランジスタＮ１０１は常にオフし、電圧Ｖｏｕｔ１として０Ｖを正確に出力することができない。そこで、ＮチャネルＭＯＳトランジスタＮ１０１の所望のスイッチング動作を確保するためにＮチャネルＭＯＳトランジスタＮ１０１のゲートはノードｎ４に接続されている。
【０１５４】
したがって、本実施の形態２５に係る電圧レベル変換回路は、上記実施の形態１から２４に係る電圧レベル変換回路が３．３Ｖから−１１Ｖの間の電圧を出力するのに対して０Ｖか電圧ＶＮＮを出力し、特に正確に０Ｖを出力できるという有利な効果を奏する。
【０１５５】
なお、電圧ＶＮＮは外部のチャージポンプからノードｎＶＮに印加され、また、電圧Ｖｉｎはたとえばアドレス信号として、電圧Ｖｏｕｔ１はたとえば外部のメモリセルを選択するためのプリデコード信号として使用されるが、このことは上記および下記の実施の形態についても同様である。
【０１５６】
［実施の形態２６］
図２６は、本発明の実施の形態２６に係る電圧レベル変換回路の構成を示す回路図である。
【０１５７】
図２６に示されるように、本実施の形態２６に係る電圧レベル変換回路は、ＮチャネルＭＯＳトランジスタＮ３，Ｎ４のゲートが接地ノードｎＧｎｄに接続され、ノードｎＥＸＶＮに印加された電圧ＥＸＶＮＮとノードｎＶＩＮ１に供給された電圧Ｖｉｎ１に応じた電圧をノードｎ１に出力する電圧変換部１００と、ノードｎＩＮの電圧ＩＮＶＮＮとノードｎＶＩＮ２に供給された電圧Ｖｉｎ２とに応じた電圧をノードｎＶｏｕｔへ出力する電圧変換部２００と、ノードｎＶｏｕｔとノードｎＥＸＶＮとの間に接続されゲートはノードｎ１に接続されたＮチャネルＭＯＳトランジスタＮ１０４と、ＮチャネルＭＯＳトランジスタＮ１０４とノードｎＶｏｕｔとの間に接続されゲートは接地ノードｎＧｎｄに接続されたＮチャネルＭＯＳトランジスタＮ１０３とを備える。なお、ＮチャネルＭＯＳトランジスタＮ１０３とノードｎＶｏｕｔとの間にノードｎ１１０が含まれる。
【０１５８】
この電圧レベル変換回路は、テストモード（電圧Ｖｉｎ１，Ｖｉｎ２がともにＬ（０Ｖ））のとき、ノードｎＩＮに接続されたメモリセル（図示していない）へノードｎＥＸＶＮに外部から供給された電圧ＶＮＮを供給するとともに、テストモード時以外は、電圧変換部１００と電圧変換部２００を切り離すこととするものである。
【０１５９】
ここで、電圧ＥＸＶＮＮと電圧Ｖｉｎ１，Ｖｉｎ２とに応じた主なノードの電圧とトランジスタの状態とを示すと、以下のようになる。
【０１６０】
【表１２】
表１２に示されるように、たとえば、電圧Ｖｉｎ１，Ｖｉｎ２がともに３．３ＶのときはＮチャネルＭＯＳトランジスタＮ１０２，Ｎ１０３，Ｎ１０４はオフし、ノードｎＥＸＶＮとノードｎＩＮが電気的に遮断される。なお、このときＮチャネルＭＯＳトランジスタＮ１０１はオンし、ノードｎＶｏｕｔ（ノードｎ１１０）は、０Ｖとなる。したがって、この状態ではノードｎＥＸＶＮとノードｎＩＮとは独立に任意の負の電圧をとることができる。
【０１６２】
また、電圧Ｖｉｎ２が３．３Ｖで電圧Ｖｉｎ１が０Ｖのとき、ＮチャネルＭＯＳトランジスタＮ１０４のゲートにはノードｎＥＸＶＮに印加される電圧ＥＸＶＮＮが−１１Ｖのとき−１Ｖの電圧が、電圧ＥＸＶＮＮが０Ｖのとき２．３Ｖ以上の電圧がそれぞれ供給されるので、ＮチャネルＭＯＳトランジスタＮ１０４はオンする。
【０１６３】
ここで、ＮチャネルＭＯＳトランジスタＮ１０３は電圧ＥＸＶＮＮが−１１Ｖのときだけオンするが、ＮチャネルＭＯＳトランジスタＮ１０１がオンしノードｎ１１０の電圧が０Ｖに設定されているので、電圧ＥＸＶＮＮは０Ｖ以外の値をとることは禁止される。
【０１６４】
次に、電圧Ｖｉｎ２が０Ｖで、電圧Ｖｉｎ１が３．３ＶのときＮチャネルＭＯＳトランジスタＮ１０３，Ｎ１０４はオフし、ＮチャネルＭＯＳトランジスタＮ１０２はオンする。したがって、ノードｎ１１０とノードｎＩＮとは電気的に接続される。このとき電圧ＥＸＶＮＮが電圧ＩＮＶＮＮより大きくなると、ＮチャネルＭＯＳトランジスタＮ１０３，Ｎ１０４がオンしてしまう可能性があるためこの状態は禁止される。
【０１６５】
次に、電圧Ｖｉｎ２，Ｖｉｎ１がともに０ＶのときはＮチャネルＭＯＳトランジスタＮ１０２はオンし、ノードｎ１１０とノードｎＩＮとが電気的に接続された状態になる。また、ＮチャネルＭＯＳトランジスタＮ１０４もオンするため、ノードｎＥＸＶＮとノードｎＩＮとが電気的に接続された状態になる。ただし、電圧ＥＸＶＮＮが−１Ｖより高い電圧になるとＮチャネルＭＯＳトランジスタＮ１０３はオフしてしまい、ノードｎＥＸＶＮとノードｎＩＮとは電気的に遮断される。
【０１６６】
以上より、ノードｎＥＸＶＮとノードｎＩＮとを完全に電気的に遮断するには、電圧Ｖｉｎ１，Ｖｉｎ２をともに３．３Ｖとし、ノードｎＥＸＶＮとノードｎＩＮとを電気的に接続するには電圧Ｖｉｎ１，Ｖｉｎ２をともに０Ｖとすればよい。
【０１６７】
なお、ＮチャネルＭＯＳトランジスタＮ１０３はＮチャネルＭＯＳトランジスタＮ１０４のソース・ドレイン間電圧を緩和するために備えられ、ＮチャネルＭＯＳトランジスタＮ１０１はノードｎ１１０がハイインピーダンス状態となるのを回避するために備えられる。
【０１６８】
本実施の形態２６に係る電圧レベル変換回路によれば、供給される電圧Ｖｉｎ１，Ｖｉｎ２のレベルに応じてともにオフされるＮチャネルＭＯＳトランジスタＮ１０２，Ｎ１０４を備えるため、異なる負の電圧ＥＸＶＮＮ，ＩＮＶＮＮを有する２つのノードｎＥＸＶＮ，ｎＩＮの完全な切離しを容易に実現することができる。
【０１６９】
［実施の形態２７］
図２７は、本発明の実施の形態２７に係る電圧レベル変換回路の構成を示す回路図である。図２７に示されるように、本実施の形態２７に係る電圧レベル変換回路は実施の形態２６に係る電圧レベル変換回路と同様の機能を有するものであって、正負の電圧関係を逆転させ、負の高い電圧ＥＸＶＮＮの代わりに正の高い電圧ＥＸＶＰＰを外部から印加するようにしたものである。
【０１７０】
ここで、電圧変換部３００は図２６に示された電圧変換部１００に対応し、電圧変換部４００は電圧変換部２００に対応する。また、ＰチャネルＭＯＳトランジスタＰ４０１はＮチャネルＭＯＳトランジスタＮ１０４に対応し、ＰチャネルＭＯＳトランジスタＰ４０３はＮチャネルＭＯＳトランジスタＮ１０３に対応する。また、緩和回路７０〜７５は緩和回路４０〜４５に対応する。
【０１７１】
なお、緩和回路７０〜７５の各々は同じ構成を有し、たとえば、緩和回路７０は、電源電圧ノードｎＶｃｃと、ＰチャネルＭＯＳトランジスタＰ３１１，Ｐ３１２と、ＮチャネルＭＯＳトランジスタＮ３１１とを含む。
【０１７２】
また、電圧変換部３００は、電源電圧ノードｎＶｃｃと、接地ノードｎＧｎｄと、緩和回路７０〜７５と、インバータＩ４と、ＮチャネルＭＯＳトランジスタＮ３０１，Ｎ３０２と、ＰチャネルＭＯＳトランジスタＰ３０１〜Ｐ３０４とを含む。
【０１７３】
また、電圧変換部４００は、接地ノードｎＧｎｄと、インバータＩ５と、ＮチャネルＭＯＳトランジスタＮ２０１，Ｎ２０２と、ＰチャネルＭＯＳトランジスタＰ１０１，Ｐ１０２，Ｐ２０１，Ｐ２０２とを含む。
【０１７４】
次に、本実施の形態２７に係る電圧レベル変換回路の動作を説明する。
ノードｎＶＩＮ１に供給する電圧Ｖｉｎ１、ノードｎＶＩＮ２に供給する電圧Ｖｉｎ２をともに３．３Ｖとすると、ノードｎＥＸＶＰとノードｎＩＮとは電気的に接続されるが、それぞれの電圧が電源電圧ＶｃｃとＰチャネルＭＯＳトランジスタＰ４０３のしきい値電圧Ｖｔｈｐとの和以下になるとＰチャネルＭＯＳトランジスタＰ４０３がオフするので、ノードｎＥＸＶＰとノードｎＩＮとは電気的に遮断される。
【０１７５】
一方、電圧Ｖｉｎ１，Ｖｉｎ２をともに０Ｖとすると、ＰチャネルＭＯＳトランジスタＰ４０１，Ｐ１０２はいずれもオフし、ノードｎＥＸＶＰとノードｎＩＮとは独立に任意の正の電圧をとることができる。なお、このときＰチャネルＭＯＳトランジスタＰ１０１はオンし、ノードｎ４１０は０Ｖとなる。
【０１７６】
以上より、本実施の形態２７に係る電圧レベル変換回路によれば、異なる正の電圧ＥＸＶＰＰ，ＩＮＶＰＰを有する２つのノードｎＥＸＶＰ，ｎＩＮの完全な切離しを容易に実現することができる。
【０１７７】
［実施の形態２８］
図２８は、本発明の実施の形態２８に係る電圧レベル変換回路の構成を示す回路図である。図２８に示されるように、本実施の形態２８に係る電圧レベル変換回路は、実施の形態１０に係る電圧レベル変換回路と同様の機能を有するものであって、正負の電圧関係を逆転させ、負の高い電圧ＶＮＮの代わりに正の高い電圧ＶＰＰを外部からノードｎＶＰに印加するようにしたものである。
【０１７８】
ここで、ＰチャネルＭＯＳトランジスタＰ３０１，Ｐ３０２はそれぞれ図１０に示されたＮチャネルＭＯＳトランジスタＮ１，Ｎ２に対応し、電圧緩和部９０は電圧緩和部１０に対応する。また、緩和回路８０〜８５は緩和回路５０〜５５に対応する。
【０１７９】
なお、緩和回路８０〜８５はそれぞれ同様な構成を有するが、たとえば、緩和回路８０は、制御回路６００と、ＰチャネルＭＯＳトランジスタＰ３１１，Ｐ３１２とＮチャネルＭＯＳトランジスタＮ３１１と、電源電圧ノードｎＶｃｃとを含む。
【０１８０】
なお、本実施の形態２８に係る電圧レベル変換回路は、さらに、接地ノードｎＧｎｄと、電圧Ｖｉｎ１が供給されるノードｎＶＩＮ１と、電圧Ｖｉｎ３が供給されるノードｎＶＩＮ３と、インバータＩ６，Ｉ７と、ＮチャネルＭＯＳトランジスタＮ２０１，Ｎ２０２，Ｎ３０１，Ｎ３０２とＰチャネルＭＯＳトランジスタＰ２０１，Ｐ２０２とを備える。
【０１８１】
ここで、電圧ＶＰＰと電圧Ｖｉｎ１とに応じた主なノードの電圧と主なトランジスタの状態とを示すと以下のようになる。
【０１８２】
【表１３】
表１３に示されるように、ノードｎＶＰに供給する電圧ＶＰＰが３．３Ｖのときは、電圧Ｖｉｎ３を０Ｖにする。すると、ＮチャネルＭＯＳトランジスタＮ２０２がオンし、ノードｎ２０４の電圧が０Ｖとなる。また、ＰチャネルＭＯＳトランジスタＰ２０１のゲートがノードｎ２０４に接続されるのでＰチャネルＭＯＳトランジスタＰ２０１はオンし、ノードｎ２０３の電圧は３．３Ｖとなる。ここで、たとえば、電圧Ｖｉｎ１が３．３ＶのときＮチャネルＭＯＳトランジスタＮ３０２はオンし、ノードｎ３０８の電圧は０Ｖとなる。そして、ＮチャネルＭＯＳトランジスタＮ３６１，Ｎ３４１，Ｎ３２１が順次オンすることによって電圧Ｖｏｕｔは０Ｖとなる。また、ＰチャネルＭＯＳトランジスタＰ３０４のゲートには０Ｖの電圧Ｖｉｎ３が供給されているのでノードｎ３０２は１Ｖ以下のハイインピーダンス状態となる。一方、ＰチャネルＭＯＳトランジスタＰ３０１，Ｐ３０３はオンし、ノードｎ３０１，ｎ３０３の電圧は３．３Ｖとなる。
【０１８４】
また、制御回路６００により、３．３Ｖの電圧がＮチャネルＭＯＳトランジスタＮ３１１のゲートに供給されるため、ノードｎ３１１は、３．３ＶからＮチャネルＭＯＳトランジスタＮ３１１のしきい値電圧Ｖｔｈ（１Ｖ）分だけ下がった２．３Ｖ以上のハイインピーダンス状態となる。
【０１８５】
同様にして、ノードｎ３０９，ｎ３０７は２．３Ｖ以上のハイインピーダンス状態となる。
【０１８６】
なお、ＮチャネルＭＯＳトランジスタＮ３０１のゲートにはインバータＩ７より０Ｖの電圧が供給されるのでＮチャネルＭＯＳトランジスタＮ３０１はオフする。
【０１８７】
一方、ノードｎＶＰに供給する電圧ＶＰＰが１２Ｖのときは、電圧Ｖｉｎ３を３．３Ｖにする。すると、ＮチャネルＭＯＳトランジスタＮ２０１がオンし、ノードｎ２０３の電圧が０Ｖとなる。また、ＰチャネルＭＯＳトランジスタＰ２０２のゲートがノードｎ２０３に接続されるのでＰチャネルＭＯＳトランジスタＰ２０２がオンし、ノードｎ２０４の電圧は１２Ｖとなる。ここで、たとえば、電圧Ｖｉｎ１が３．３ＶのときＮチャネルＭＯＳトランジスタＮ３０２がオンし、ノードｎ３０８の電圧は０Ｖとなる。ここで、ＮチャネルＭＯＳトランジスタＮ３６１，Ｎ３４１，Ｎ３２１のゲートには、それぞれ電源電圧Ｖｃｃが供給されるため順次オンし、電圧Ｖｏｕｔは０Ｖとなる。このときＰチャネルＭＯＳトランジスタＰ３０４のゲートには３．３Ｖの電圧Ｖｉｎ３が供給されるため、ＰチャネルＭＯＳトランジスタＰ３０４はオフし、ノードｎ３０２は４．３Ｖ以下のハイインピーダンス状態となる。
【０１８８】
一方、ＰチャネルＭＯＳトランジスタＰ３０１のゲートはノードｎ３０４に接続されるためＰチャネルＭＯＳトランジスタＰ３０１はオンし、ノードｎ３０１の電圧は１２Ｖとなる。また、ＰチャネルＭＯＳトランジスタＰ３０３のゲートには３．３Ｖの電圧Ｖｉｎ３が供給されるためＰチャネルＭＯＳトランジスタＰ３０３はオンし、電圧／Ｖｏｕｔは１２Ｖとなる。ここで、緩和回路８０は１２Ｖと電源電圧Ｖｃｃ（３．３Ｖ）とを比較して高い方の電圧をＮチャネルＭＯＳトランジスタＮ３１１のゲートに供給する。
【０１８９】
したがって、ノードｎ３１１の電圧はＮチャネルＭＯＳトランジスタＮ３１１のゲート電圧よりそのしきい値電圧分低い１１Ｖとなる。以下同様にしてノードｎ３０９，ｎ３０７の電圧はそれぞれ１０Ｖ，９Ｖとなる。なお、ＮチャネルＭＯＳトランジスタＮ３０１のゲートとソースにはともに０Ｖの電圧が供給されるので、ＮチャネルＭＯＳトランジスタＮ３０１はオフする。
【０１９０】
以上より、本実施の形態２８に係る電圧レベル変換回路によれば、高い電圧ＶＰＰを所定の電圧に変換する回路において、ノードｎ３０７〜ｎ３１２がハイインピーダンス状態となることを回避しつつ、ＰチャネルＭＯＳトランジスタＰ３０１，Ｐ３０２およびＮチャネルＭＯＳトランジスタＮ３０１，Ｎ３０２のソース・ドレイン間の電圧を緩和することができる。
【０１９１】
【発明の効果】
請求項１に係る電圧レベル変換回路によれば、第４のＮチャネルＭＯＳトランジスタのソース・ドレイン間にかかる電圧を緩和することができ、第４のＮチャネルＭＯＳトランジスタの動作の信頼性を高めることができる。
【０１９２】
請求項３に係る電圧レベル変換回路によれば、さらに、第４のＮチャネルＭＯＳトランジスタの動作の信頼性を高めることができる。
【０１９３】
請求項４に係る電圧レベル変換回路によれば、さらに、第４のＰチャネルＭＯＳトランジスタの動作の信頼性を高めることができる。
【０１９４】
請求項５に係る電圧レベル変換回路によれば、さらに、第３のＮチャネルＭＯＳトランジスタのソース・ドレイン間の電圧を緩和して第３のＮチャネルＭＯＳトランジスタの動作の信頼性を高めることができる。
【０１９５】
請求項６に係る電圧レベル変換回路によれば、さらに、第１のＰチャネルＭＯＳトランジスタとＭＯＳトランジスタとの間のノードがハイインピーダンス状態となることを回避し、誤動作を防止することができる。
【０１９６】
請求項７に係る電圧レベル変換回路によれば、さらに、第１のＰチャネルＭＯＳトランジスタのソース・ドレイン間の電圧を緩和することにより第１のＰチャネルＭＯＳトランジスタの動作の信頼性をより高めることができる。
【０１９７】
請求項８に係る電圧レベル変換回路によれば、さらに、第２のＮチャネルＭＯＳトランジスタと第３のＮチャネルＭＯＳトランジスタとの間のノードがハイインピーダンス状態となることを回避し、誤動作を防止することができる。
【０１９８】
請求項９に係る電圧レベル変換回路によれば、正確に第１の電圧を出力ノードから出力することができる。
【０１９９】
請求項１０に係る電圧レベル変換回路によれば、さらに、第２の電圧の大きさに応じた制御信号を電圧レベル変換回路内で生成することができる。
【０２００】
請求項１１に係る電圧レベル変換回路によれば、さらに、接地電圧を正確に出力ノードから出力することができる。
【０２０１】
請求項１２に係る電圧レベル変換回路によれば、第１のノードと第２のノードとを電気的に完全に切り離すことができる。
【０２０２】
請求項１３に係る電圧レベル変換回路によれば、さらに、中間ノードがフローティング状態となることを回避し誤動作を防止することができる。
【０２０３】
請求項１４に係る電圧レベル変換回路によれば、さらに、第１のトランジスタのソース・ドレイン間の電圧を緩和し第１のトランジスタの動作の信頼性を高めることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る電圧レベル変換回路の構成を示す回路図である。
【図２】 本発明の実施の形態２に係る電圧レベル変換回路の構成を示す回路図である。
【図３】 本発明の実施の形態３に係る電圧レベル変換回路の構成を示す回路図である。
【図４】 本発明の実施の形態４に係る電圧レベル変換回路の構成を示す回路図である。
【図５】 本発明の実施の形態５に係る電圧レベル変換回路の構成を示す回路図である。
【図６】 本発明の実施の形態６に係る電圧レベル変換回路の構成を示す回路図である。
【図７】 本発明の実施の形態７に係る電圧レベル変換回路の構成を示す回路図である。
【図８】 本発明の実施の形態８に係る電圧レベル変換回路の構成を示す回路図である。
【図９】 本発明の実施の形態９に係る電圧レベル変換回路の構成を示す回路図である。
【図１０】 本発明の実施の形態１０に係る電圧レベル変換回路の構成を示す回路図である。
【図１１】 本発明の実施の形態１１に係る電圧レベル変換回路の構成を示す回路図である。
【図１２】 本発明の実施の形態１２に係る電圧レベル変換回路の構成を示す回路図である。
【図１３】 本発明の実施の形態１３に係る電圧レベル変換回路の構成を示す回路図である。
【図１４】 本発明の実施の形態１４に係る電圧レベル変換回路の構成を示す回路図である。
【図１５】 本発明の実施の形態１５に係る電圧レベル変換回路の構成を示す回路図である。
【図１６】 本発明の実施の形態１６に係る電圧レベル変換回路の構成を示す回路図である。
【図１７】 本発明の実施の形態１７に係る電圧レベル変換回路の構成を示す回路図である。
【図１８】 本発明の実施の形態１８に係る電圧レベル変換回路の構成を示す回路図である。
【図１９】 本発明の実施の形態１９に係る電圧レベル変換回路の構成を示す回路図である。
【図２０】 本発明の実施の形態２０に係る電圧レベル変換回路の構成を示す回路図である。
【図２１】 本発明の実施の形態２１に係る電圧レベル変換回路の構成を示す回路図である。
【図２２】 本発明の実施の形態２２に係る電圧レベル変換回路の構成を示す回路図である。
【図２３】 本発明の実施の形態２３に係る電圧レベル変換回路の構成を示す回路図である。
【図２４】 本発明の実施の形態２４に係る電圧レベル変換回路の構成を示す回路図である。
【図２５】 本発明の実施の形態２５に係る電圧レベル変換回路の構成を示す回路図である。
【図２６】 本発明の実施の形態２６に係る電圧レベル変換回路の構成を示す回路図である。
【図２７】 本発明の実施の形態２７に係る電圧レベル変換回路の構成を示す回路図である。
【図２８】 本発明の実施の形態２８に係る電圧レベル変換回路の構成を示す回路図である。
【図２９】 従来の電圧レベル変換回路の構成を示す回路図である。
【符号の説明】
２ レベル判定回路、３，４ 論理ゲート、１００，２００ 電圧変換部、５００〜５０５ 制御回路、Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ１１，Ｎ１２，Ｎ３１，Ｎ３２，Ｎ５１，Ｎ５２，Ｎ１０１，Ｎ１０２，Ｎ１０３，Ｎ１０４ ＮチャネルＭＯＳトランジスタ、Ｐ１，Ｐ４，Ｐ５，Ｐ６，Ｐ１１，Ｐ３１，Ｐ５１ ＰチャネルＭＯＳトランジスタ、ｎＧｎｄ 接地ノード、ｎ１，ｎ３，ｎ４，ｎ５０，ｎ１１０，ｎＶＮ，ｎＶｏｕｔ，ｎＥＸＶＮ，ｎＩＮ ノード。
Claims (11)
- 入力電圧が入力される入力電圧ノードと、
前記入力電圧に応じて変化する第１の電圧となる第１のノードと、
前記入力電圧に応じて出力電圧を出力する出力電圧ノードと、
接地電圧以下の第２の電圧が与えられる第２のノードと、
前記入力電圧に応じて一方のトランジスタが導通状態となり他方のトランジスタが非導通状態となる、前記第１のノードにドレインが接続された第１のＰチャネルＭＯＳトランジスタと前記出力電圧ノードにドレインが接続された第２のＰチャネルＭＯＳトランジスタと、
ドレインが前記第１のノードに接続され、ソースが前記第１のノードと前記第２のノードとの間に位置する第３のノードに接続された第１のＮチャネルＭＯＳトランジスタと、
ドレインが前記出力電圧ノードに接続され、ソースが前記出力電圧ノードと前記第２のノードとの間に位置する第４のノードに接続された第２のＮチャネルＭＯＳトランジスタと、
ドレインが前記第３のノードに接続され、ゲートが前記第４のノードに接続され、ソースが前記第２のノードに接続された第３のＮチャネルＭＯＳトランジスタと、
ドレインが前記第４のノードに接続され、ゲートが前記第３のノードに接続され、ソースが前記第２のノードに接続された第４のＮチャネルＭＯＳトランジスタと、
前記第２の電圧の大きさに応じた第１の制御信号を前記第１および第２のＮチャネルＭＯＳトランジスタのゲートに供給する信号線とを備え、
前記第１および前記第２のＮチャネルＭＯＳトランジスタは、前記第２の電圧が一定以下の負の電圧となったとき、前記第３および第４のＮチャネルＭＯＳトランジスタに与えられる電圧を緩和するように動作する、電圧レベル変換回路。 - 入力電圧が入力される入力電圧ノードと、
前記入力電圧に応じて変化する第１の電圧となる第１のノードと、
前記入力電圧に応じて出力電圧を出力する出力電圧ノードと、
接地電圧以下の第２の電圧が与えられる第２のノードと、
前記入力電圧に応じて一方のトランジスタが導通状態となり他方のトランジスタが非導通状態となる、前記第１のノードにドレインが接続された第１のＰチャネルＭＯＳトランジスタと前記出力電圧ノードにドレインが接続された第２のＰチャネルＭＯＳトランジスタと、
ドレインが前記第１のノードに接続され、ソースが前記第１のノードと前記第２のノードとの間に位置する第３のノードに接続された第１のＮチャネルＭＯＳトランジスタと、
ドレインが前記出力電圧ノードに接続され、ソースが前記出力電圧ノードと前記第２のノードとの間に位置する第４のノードに接続された第２のＮチャネルＭＯＳトランジスタと、
ドレインが前記第３のノードに接続され、ゲートが前記第４のノードに接続され、ソースが前記第２のノードに接続された第３のＮチャネルＭＯＳトランジスタと、
ドレインが前記第４のノードに接続され、ゲートが前記第３のノードに接続され、ソースが前記第２のノードに接続された第４のＮチャネルＭＯＳトランジスタと、
前記第２の電圧の大きさに応じた第１の制御信号を前記第１および第２のＮチャネルＭＯＳトランジスタのゲートに供給する信号線と、
前記第２の電圧が一定以下の負の電圧となったとき、前記第３と第４のＮチャネルＭＯＳトランジスタに与えられる電圧を緩和するように前記信号線に前記第１の制御信号として電圧緩和信号を与える信号生成部とを備えた、電圧レベル変換回路。 - 前記第１のノードと前記第３のノードとの間に接続され、ゲートに前記第１の制御信号の反転信号が供給される第３のＰチャネルＭＯＳトランジスタと、
前記出力電圧ノードと前記第４のノードとの間に接続され、ゲートに前記第１の制御信号の反転信号が供給される第４のＰチャネルＭＯＳトランジスタとをさらに備えた、請求項１もしくは２に記載の電圧レベル変換回路。 - 前記第１の制御信号と前記入力電圧とを受け、前記第３および第４のＰチャネルＭＯＳトランジスタのゲートに前記反転信号を与える制御手段をさらに備えた、請求項３に記載の電圧レベル変換回路。
- 前記第２のＰチャネルＭＯＳトランジスタのドレインと前記出力電圧ノードとは、ＭＯＳトランジスタを介して接続され、
定電圧を有する第５のノードと、
前記第５のノードと前記ＭＯＳトランジスタの一方端に接続され、前記定電圧と前記出力電圧とを比較して、絶対値が大きい方の電圧を前記ＭＯＳトランジスタのゲートに供給する比較手段とをさらに備えた、請求項１もしくは２に記載の電圧レベル変換回路。 - 供給される第２の制御信号が活性化されたとき、前記ＭＯＳトランジスタのゲートに前記第２の電圧を供給するトランジスタ制御手段をさらに備えた、請求項５に記載の電圧レベル変換回路。
- 前記第２のＰチャネルＭＯＳトランジスタのドレインと前記出力電圧ノードとは、直列接続された複数のＭＯＳトランジスタを介して接続され、
定電圧を有する第５のノードと、
各々が、前記複数のＭＯＳトランジスタに１対１に対応して配置され、前記第５のノードと前記ＭＯＳトランジスタの一方端に接続され、前記定電圧と前記ＭＯＳトランジスタの一方端の電圧とを比較して、絶対値が大きい方の電圧を前記ＭＯＳトランジスタのゲートに供給する複数の比較手段とをさらに備えた、請求項１もしくは２に記載の電圧レベル変換回路。 - 前記信号線と前記第３のノードとの間に接続され、ゲートが前記第４のノードに接続された第３のＰチャネルＭＯＳトランジスタと、
前記信号線と前記第４のノードとの間に接続され、ゲートが前記第３のノードに接続された第４のＰチャネルＭＯＳトランジスタとをさらに備えた、請求項１もしくは２に記載の電圧レベル変換回路。 - 入力電圧が入力される入力電圧ノードと、
前記入力電圧に応じて変化する第１の電圧となる第１のノードと、
前記入力電圧に応じて出力電圧を出力する出力電圧ノードと、
前記入力電圧に応じて一方のトランジスタが導通状態となり他方のトランジスタが非導通状態となる、前記第１のノードにドレインが接続された第１導電型の第１のトランジスタと第２のノードにドレインが接続された第１導電型の第２のトランジスタと、
第２の電圧を有する第３のノードと、
前記出力電圧ノードと前記第３のノードとの間に接続され、第１の論理レベルを有する第１の電圧がゲートに供給されたときオンする第２導電型の第３のトランジスタと、
第３の電圧を有する第４のノードと、
前記出力電圧ノードと前記第４のノードとの間に接続され、前記第１の電圧が第２の論理レベルであるときにオンする第２導電型の第４のトランジスタと、
前記第４のトランジスタのゲートと前記第４のノードとの間に接続された第２導電型の第５のトランジスタと、
前記第５のトランジスタのゲートと前記第４のノードとの間に接続され、ゲートは前記第４のトランジスタのゲートに接続された第２導電型の第６のトランジスタと、
前記第１のノードと前記第６のトランジスタのドレインとの間に接続され、ゲートには第３の電圧の大きさに応じた制御信号が供給される第２導電型の第７のトランジスタと、
前記第７のトランジスタのゲートと前記第５のトランジスタのゲートとの間に接続され、ゲートは前記第４のトランジスタのゲートに接続された第１導電型の第８のトランジスタと、
前記第７のトランジスタのゲートと前記第６のトランジスタのゲートとの間に接続され、ゲートは前記第５のトランジスタのゲートに接続された第１導電型の第９のトランジスタと、
前記第４のトランジスタのゲートと前記第２のノードとの間に接続され、ゲートは前記 第７のトランジスタのゲートに接続された第２導電型の第１０のトランジスタとを備え、
第２導電型の前記第７および前記第１０のトランジスタは、前記第３の電圧が一定以下の負の電圧となったとき、第２導電型の前記第５および第６のトランジスタに与えられる電圧を緩和するように動作する、電圧レベル変換回路。 - 入力電圧が入力される入力電圧ノードと、
前記入力電圧に応じて変化する第１の電圧となる第１のノードと、
前記入力電圧に応じて出力電圧を出力する出力電圧ノードと、
前記入力電圧に応じて一方のトランジスタが導通状態となり他方のトランジスタが非導通状態となる、前記第１のノードにドレインが接続された第１導電型の第１のトランジスタと第２のノードにドレインが接続された第１導電型の第２のトランジスタと、
第２の電圧を有する第３のノードと、
前記出力電圧ノードと前記第３のノードとの間に接続され、第１の論理レベルを有する第１の電圧がゲートに供給されたときオンする第２導電型の第３のトランジスタと、
第３の電圧を有する第４のノードと、
前記出力電圧ノードと前記第４のノードとの間に接続され、前記第１の電圧が第２の論理レベルであるときにオンする第２導電型の第４のトランジスタと、
前記第４のトランジスタのゲートと前記第４のノードとの間に接続された第２導電型の第５のトランジスタと、
前記第５のトランジスタのゲートと前記第４のノードとの間に接続され、ゲートは前記第４のトランジスタのゲートに接続された第２導電型の第６のトランジスタと、
前記第１のノードと前記第６のトランジスタのドレインとの間に接続され、ゲートには第３の電圧の大きさに応じた制御信号が供給される第２導電型の第７のトランジスタと、
前記第７のトランジスタのゲートと前記第５のトランジスタのゲートとの間に接続され、ゲートは前記第４のトランジスタのゲートに接続された第１導電型の第８のトランジスタと、
前記第７のトランジスタのゲートと前記第６のトランジスタのゲートとの間に接続され、ゲートは前記第５のトランジスタのゲートに接続された第１導電型の第９のトランジスタと、
前記第４のトランジスタのゲートと前記第２のノードとの間に接続され、ゲートは前記第７のトランジスタのゲートに接続された第２導電型の第１０のトランジスタと、
前記第３の電圧の絶対値と基準電圧の絶対値とを比較して、前記第３の電圧の絶対値が前記基準電圧の絶対値より小さいときは第３の論理レベルを有する前記制御信号を出力し、前記第３の電圧の絶対値が前記基準電圧の絶対値より大きいときは第４の論理レベルを有する前記制御信号を出力する信号生成部とを備えた、電圧レベル変換回路。 - 前記第２の電圧は接地電圧であり、前記第１の導電型はＰチャネルＭＯＳ型である、請求項９または１０に記載の電圧レベル変換回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25186097A JP4074690B2 (ja) | 1997-09-17 | 1997-09-17 | 電圧レベル変換回路 |
| KR1019980003128A KR100285979B1 (ko) | 1997-09-17 | 1998-02-04 | 전압레벨 변환회로 |
| TW087102372A TW392157B (en) | 1997-09-17 | 1998-02-18 | Voltage level switching circuit |
| US09/045,568 US6049243A (en) | 1997-09-17 | 1998-03-23 | Voltage level converter circuit improved in operation reliability |
| DE19813707A DE19813707C2 (de) | 1997-09-17 | 1998-03-27 | Spannungspegelumformschaltung |
| US09/515,594 US6344766B1 (en) | 1997-09-17 | 2000-02-29 | Voltage level converter circuit improved in operation reliability |
| US09/516,212 US6198331B1 (en) | 1997-09-17 | 2000-02-29 | Voltage level converter circuit improved in operation reliability |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25186097A JP4074690B2 (ja) | 1997-09-17 | 1997-09-17 | 電圧レベル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1196749A JPH1196749A (ja) | 1999-04-09 |
| JP4074690B2 true JP4074690B2 (ja) | 2008-04-09 |
Family
ID=17229007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25186097A Expired - Fee Related JP4074690B2 (ja) | 1997-09-17 | 1997-09-17 | 電圧レベル変換回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US6049243A (ja) |
| JP (1) | JP4074690B2 (ja) |
| KR (1) | KR100285979B1 (ja) |
| DE (1) | DE19813707C2 (ja) |
| TW (1) | TW392157B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3389856B2 (ja) * | 1998-03-24 | 2003-03-24 | 日本電気株式会社 | 半導体装置 |
| KR100720237B1 (ko) * | 2001-06-30 | 2007-05-22 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 레벨 시프터회로 |
| US6611165B1 (en) | 2002-06-25 | 2003-08-26 | Micron Technology, Inc. | Antifuse circuit with improved gate oxide reliabilty |
| DE10320795A1 (de) * | 2003-04-30 | 2004-12-09 | Infineon Technologies Ag | Pegelumsetz-Einrichtung |
| US7685456B1 (en) * | 2003-07-30 | 2010-03-23 | Marvell Israel (Misl) Ltd. | DDR interface bus control |
| US7161339B2 (en) * | 2003-08-20 | 2007-01-09 | Broadcom Corporation | High voltage power management unit architecture in CMOS process |
| US6894472B2 (en) * | 2003-08-20 | 2005-05-17 | Broadcom Corporation | Low leakage CMOS power mux |
| US6879142B2 (en) * | 2003-08-20 | 2005-04-12 | Broadcom Corporation | Power management unit for use in portable applications |
| JP2006121654A (ja) * | 2004-09-21 | 2006-05-11 | Renesas Technology Corp | レベル変換回路 |
| US7800426B2 (en) * | 2008-03-27 | 2010-09-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Two voltage input level shifter with switches for core power off application |
| TWI376097B (en) * | 2008-09-18 | 2012-11-01 | Ili Technology Corp | Level shift circuit |
| CN101686047B (zh) * | 2008-09-24 | 2012-03-14 | 奕力科技股份有限公司 | 电平转换电路 |
| JP5197704B2 (ja) * | 2010-09-22 | 2013-05-15 | 株式会社東芝 | 半導体装置 |
| US10395700B1 (en) * | 2018-03-20 | 2019-08-27 | Globalfoundries Inc. | Integrated level translator |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0504470B1 (de) * | 1991-03-22 | 1996-02-28 | Siemens Aktiengesellschaft | Pegelumsetzschaltung |
| US5204557A (en) * | 1991-10-15 | 1993-04-20 | National Semiconductor Corporation | Digital signal level translator |
| US5461333A (en) * | 1993-03-15 | 1995-10-24 | At&T Ipm Corp. | Multi-chip modules having chip-to-chip interconnections with reduced signal voltage level and swing |
| GB9320246D0 (en) * | 1993-10-01 | 1993-11-17 | Sgs Thomson Microelectronics | A driver circuit |
| US5399920A (en) * | 1993-11-09 | 1995-03-21 | Texas Instruments Incorporated | CMOS driver which uses a higher voltage to compensate for threshold loss of the pull-up NFET |
| JP3625851B2 (ja) * | 1993-12-28 | 2005-03-02 | 沖電気工業株式会社 | レベルシフタ回路 |
| KR0145851B1 (ko) * | 1995-06-30 | 1998-11-02 | 김광호 | 반도체 메모리 장치의 전압 변환회로 |
| US5619150A (en) * | 1995-07-07 | 1997-04-08 | Micron Quantum Devices, Inc. | Switch for minimizing transistor exposure to high voltage |
| US5939922A (en) * | 1995-09-13 | 1999-08-17 | Kabushiki Kaisha Toshiba | Input circuit device with low power consumption |
| KR100405814B1 (ko) * | 1995-09-21 | 2004-03-26 | 마츠시타 덴끼 산교 가부시키가이샤 | 출력회로 |
| JP3662326B2 (ja) * | 1996-01-09 | 2005-06-22 | 株式会社ルネサステクノロジ | レベル変換回路 |
| US5889420A (en) * | 1997-06-30 | 1999-03-30 | Siemens Aktiengesellschaft | OCD with low output capacitance |
| US6031394A (en) * | 1998-01-08 | 2000-02-29 | International Business Machines Corporation | Low voltage CMOS circuit for on/off chip drive at high voltage |
-
1997
- 1997-09-17 JP JP25186097A patent/JP4074690B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-04 KR KR1019980003128A patent/KR100285979B1/ko not_active IP Right Cessation
- 1998-02-18 TW TW087102372A patent/TW392157B/zh not_active IP Right Cessation
- 1998-03-23 US US09/045,568 patent/US6049243A/en not_active Expired - Lifetime
- 1998-03-27 DE DE19813707A patent/DE19813707C2/de not_active Expired - Fee Related
-
2000
- 2000-02-29 US US09/515,594 patent/US6344766B1/en not_active Expired - Lifetime
- 2000-02-29 US US09/516,212 patent/US6198331B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6198331B1 (en) | 2001-03-06 |
| US6344766B1 (en) | 2002-02-05 |
| DE19813707A1 (de) | 1999-03-18 |
| US6049243A (en) | 2000-04-11 |
| DE19813707C2 (de) | 2000-03-09 |
| KR100285979B1 (ko) | 2001-04-16 |
| US20020017943A1 (en) | 2002-02-14 |
| KR19990029105A (ko) | 1999-04-26 |
| JPH1196749A (ja) | 1999-04-09 |
| TW392157B (en) | 2000-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7145364B2 (en) | Self-bypassing voltage level translator circuit | |
| JP3662326B2 (ja) | レベル変換回路 | |
| JP4074690B2 (ja) | 電圧レベル変換回路 | |
| US10454466B1 (en) | Biasing cascode transistors of an output buffer circuit for operation over a wide range of supply voltages | |
| US10418997B2 (en) | Level shifter | |
| JP5468642B2 (ja) | 電圧スイッチ回路 | |
| JPH08287695A (ja) | 電圧レベル変換器 | |
| US6008668A (en) | Semiconductor device and input and output circuits thereof | |
| US7248085B2 (en) | Internal reset signal generator for use in semiconductor memory | |
| US9620185B1 (en) | Voltage supply devices generating voltages applied to nonvolatile memory cells | |
| US11249118B2 (en) | Current sensing circuit | |
| JP2021184256A (ja) | 定電流回路及び半導体装置 | |
| KR0126254B1 (ko) | 반도체 메모리 장치의 데이터 입력 버퍼 | |
| JPH06187780A (ja) | 半導体メモリー装置の内部電源電圧供給装置 | |
| TWI756084B (zh) | 針對電池電壓的分壓器電路以及具備分壓器電路的電子裝置 | |
| US20220045681A1 (en) | Semiconductor device | |
| JP7395390B2 (ja) | 半導体装置 | |
| US10763849B2 (en) | Semiconductor integrated circuit | |
| JP2004147225A (ja) | レベルシフト回路 | |
| KR100451421B1 (ko) | 전원 전압 레귤레이션 회로 | |
| KR960000899B1 (ko) | 고전압 선택회로 및 그를 포함하는 데이타 출력버퍼 | |
| JPH1174772A (ja) | 電源電圧切換回路 | |
| JPH06204848A (ja) | インタ−フェ−ス回路 | |
| JPH06230837A (ja) | 中間電圧発生回路 | |
| JPH0511011A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040915 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |