DE19813707A1

DE19813707A1 - Spannungspegelumformschaltung

Info

Publication number: DE19813707A1
Application number: DE19813707A
Authority: DE
Inventors: Masaaki Mihara; Yasuhiko Taito
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-09-17
Filing date: 1998-03-27
Publication date: 1999-03-18
Anticipated expiration: 2018-03-28
Also published as: US6198331B1; US6344766B1; US6049243A; JP4074690B2; DE19813707C2; KR100285979B1; US20020017943A1; KR19990029105A; JPH1196749A; TW392157B

Description

Die vorliegende Erfindung bezieht sich auf eine Spannungspegel umformschaltung zum Umformen des Pegels einer Eingabespannung.

Diese Anmeldung nimmt Bezug auf die US-Anmeldung mit der Seri ennummer 08/716.846, eingereicht am 10. September 1996.

An die Speicherzelle eines Flash-Speichers (Flash-Memory) muß eine Spannung mit verschiedenen Pegeln angelegt werden. Zum Beispiel müssen bei einem DINOR-Typ-Flash-Memory oder -Speicher je nach dem jeweiligen Betriebsmodus verschiedene Pegel von Spannungen, wie in der folgenden Tabelle 1 gezeigt, angelegt werden.

Tabelle 1

In Tabelle 1 gibt die Spannung links von dem Schrägstrichzei chen (/) den Pegel der bei einem aus- oder angewählten Zustand angelegten Spannung an. Die Spannung rechts von dem Schräg strichzeichen gibt den Pegel der bei einem nicht aus- oder an gewählten Zustand anzulegenden Spannung an.

Es wird eine Spannungspegelumformschaltung zum Umformen des Spannungspegels benötigt, um eine Spannung von oder mit ver schiedenen oder unterschiedlichen Pegeln zu liefern.

Fig. 29 ist ein Schaltungsdiagramm, das einen Aufbau einer kon ventionellen Spannungspegelumformschaltung zeigt. Gemäß Fig. 29, auf die nun Bezug genommen wird, weist die Spannungspegel umformschaltung p-Kanal-MOS-Transistoren P1 und P2, n-Kanal-MOS-Transistoren N1 und N2, einen Inverter I1, einen Stromver sorgungsspannungsknoten nVcc und Knoten nVIN, nVN, n1 und n2 auf.

Die Funktion dieser Spannungspegelumformschaltung wird im fol genden beschrieben.

Wenn eine zu dem Knoten nVIN gelieferter Spannung Vin einen ho hen Pegel (H-Pegel, logisches Hoch: 3,3 V) erreicht, wird der p-Kanal-MOS-Transistor P1 eingeschaltet und der p-Kanal-MOS-Transistor P2 ausgeschaltet. Dies bewirkt, daß der Knoten n1 hinauf auf den Pegel der Stromversorgungsspannung Vcc (hier: 3,3 V) gezogen wird, wodurch der n-Kanal-MOS-Transistor N2 ein geschaltet wird. Als Reaktion erreicht der Knoten n2 den Pegel der Spannung VNN, welche zu dem Knoten nVN (hier: 11 V) gelie fert wird, wodurch der n-Kanal-MOS-Transistor N1 ausgeschaltet wird.

Wenn die Spannung Vin einen niedrigen Pegel (L-Pegel, logisches Tief: 0 V) erreicht, wird der p-Kanal-MOS-Transistor P1 ausge schaltet, und der p-Kanal-MOS-Transistor P2 wird eingeschaltet. Dies bewirkt, daß der Knoten n2 zu dem Pegel der Stromversor gungsspannung Vcc (hier: 3,3 V) getrieben wird, wodurch der n-Kanal-MOS-Transistor N1 eingeschaltet wird. Als Reaktion er reicht der Knoten n1 den Pegel einer zu dem Knoten nVN gelie ferten Spannung VNN (hier: -11 V), wodurch der n-Kanal-MOS-Tran sistor N2 ausgeschaltet wird.

Die oben beschriebene Funktion kann wie in der folgenden Tabel le 2 zusammengefaßt werden.

Tabelle 2

Eine Schaltung, die eine Ausgabe einer Spannung Vout von dem Knoten n1 auf den Pegel der Stromversorgungsspannung Vcc (3,3 V) oder der Spannung VNN (-11 V) abhängig von dem H/L der zu dem Knoten nVIN gelieferten Spannung Vin einstellen kann, wird als Spannungspegelumformschaltung bezeichnet.

Eine Schaltung, die den Spannungspegel durch Schalten über Kreuz gekoppelter n-Kanal-MOS-Transistoren N1 und N2 wie in Fig. 29 gezeigt umformt wird als CVSL (aus engl.: Cascade Vol tage Switch Logic, d. h. Kaskadenspannungschaltlogik) bezeich net.

Jedoch verursacht die Verwendung dieser CVSL eine hohe Spannung über die Source und den Drain der n-Kanal-MOS-Transistoren N1 und N2. Heiße Elektronen werden erzeugt, was die Schaltfunktion oder den Schaltbetrieb verschlechtert. Es trat das Problem auf, daß die Zuverlässigkeit des Transistors vermindert war.

Zum Beispiel wird bei der konventionellen Spannungspegelumform schaltung von Fig. 29 eine Spannung von 14,3 V über die Source und den Drain des n-Kanal-MOS-Transistors N1 angelegt wird, welcher AUS ist, wenn die Spannung Vin einen H-Pegel erreicht.

Aufgabe der vorliegenden Erfindung ist es, eine Spannungspegel umformschaltung anzugeben, die die Zuverlässigkeit eines Tran sistors sicherstellt durch Verminderung der an jeden Transis tor, welcher die Spannungspegelumformschaltung bildet, ange legten Spannung.

Diese Aufgabe wird gelöst durch eine Spannungspegelumformschal tung nach Anspruch 1, 8 oder 11.

Weiterbildungen der Erfindung sind in den Unteransprüchen ange geben.

Gemäß einer Ausführungsform der vorliegenden Erfindung umfaßt eine Spannungspegelumformschaltung einen Ausgabeknoten, einen ersten Knoten, der eine erste Spannung entsprechend einer oder in Abhängigkeit von einer Eingabespannung hat, einen ersten Transistor, welcher zwischen dem ersten Knoten und dem Ausgabe knoten geschaltet ist und eingeschaltet wird, wenn die Eingabe spannung einen ersten logischen Pegel oder Logikpegel erreicht, einen zweiten Knoten, der eine zweite Spannung hat, einen zwei ten Transistor, welcher zwischen dem zweiten Knoten und dem Ausgabeknoten geschaltet ist und eingeschaltet wird, wenn die Eingabespannung einen zweiten logischen Pegel oder Logikpegel erreicht, und einen dritten Transistor eines ersten Leitfähig keitstyps, welcher zwischen dem Ausgabeknoten und dem zweiten Transistor geschaltet ist und ein Gate hat, zu welchem ein er stes Steuersignal entsprechend dem oder in Abhängigkeit von dem Pe gel einer zweiten Spannung geliefert wird. Das erste Steuersi gnal entspricht also dem Pegel der zweiten Spannung oder ist abhängig von diesem.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung umfaßt eine Spannungspegelumformschaltung einen Ausgabeknoten, einen ersten Knoten, der eine erste Spannung hat, einen ersten Transistor eines ersten Leitfähigkeitstyps, der zwischen dem Ausgabeknoten und dem ersten Knoten geschaltet ist und einge schaltet wird, wenn eine Eingabeschaltung, die einen ersten lo gischen Pegel oder Logikpegel erreicht, zu seinem Gate oder zu einem Gate desselben geliefert wird, einem zweiten Knoten, der eine zweite Spannung hat, einen zweiten Transistor des ersten Leitfähigkeitstyps, der zwischen dem Ausgabeknoten und dem zweiten Knoten geschaltet ist und eingeschaltet wird, wenn die Eingabespannung einen zweiten logischen Pegel oder Logikpegel erreicht, einen dritten Transistor des ersten Leitfähig keitstyps, welcher zwischen dem Gate des zweiten Transistors und dem zweiten Knoten geschaltet ist, einen vierten Transistor des ersten Leitfähigkeitstyps, der zwischen dem Gate des drit ten Transistors und dem zweiten Knoten geschaltet ist und ein Gate hat, welches an das Gate des zweiten Transistors ange schlossen ist, einen fünften Transistor des ersten Leitfähig keitstyps, der zwischen dem Gate des ersten Transistors und ei nem Drain des vierten Transistors geschaltet ist und ein Gate hat, das mit einem Steuersignal entsprechend dem oder in Abhän gigkeit von dem Pegel einer zweiten Spannung versorgt wird, ei nen sechsten Transistor eines zweiten Leitfähigkeitstyps, wel cher zwischen dem Gate des fünften Transistor und dem Gate des dritten Transistor geschaltet ist und ein Gate hat, welches an das Gate des zweiten Transistors angeschlossen ist, und einen siebenten Transistor des zweiten Leitfähigkeitstyps, welcher zwischen dem Gate des fünften Transistors und dem Gate des vierten Transistors geschaltet ist und ein Gate hat, welches an das Gate des dritten Transistors angeschlossen ist.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung umfaßt eine Pegelumformschaltung einen ersten Knoten, der eine erste Spannung hat, einen ersten Ausgabeknoten, eine erste Spannungsumformschaltung, welche zwischen dem ersten Knoten und dem ersten Ausgabeknoten geschaltet ist und auf eine Eingabe eines ersten Schaltsignals anspricht zum Liefern einer ersten internen Spannung entsprechend der oder in Abhängigkeit von der ersten Spannung zu dem ersten Ausgabeknoten, einen zweiten Kno ten, der eine zweite Spannung hat, einen zweiten Ausgabeknoten, eine zweite Spannungsumformschaltung, die zwischen dem zweiten Knoten und den zweiten Ausgabeknoten geschaltet ist und auf ei ne Eingabe eines zweiten Schaltsignals anspricht zum Liefern einer zweiten internen Spannung entsprechend der oder in Abhän gigkeit von der zweiten Spannung zu dem zweiten Ausgabeknoten, einen ersten Transistor eines ersten Leitfähigkeitstyps, der zwischen dem ersten Knoten und dem zweiten Ausgabeknoten ge schaltet ist und ein Gate hat, das an den ersten Ausgabeknoten angeschlossen ist, und einen zweiten Transistor des ersten Leitfähigkeitstyps, der zwischen dem zweiten Knoten und dem zweiten Ausgabeknoten geschaltet ist.

Ein Vorteil der vorliegenden Erfindung ist, daß die Spannung über die Source und den Drain eines zweiten Transistors zum Verbessern der Zuverlässigkeit der Funktion des zweiten Transis tors vermindert werden kann.

Ein weiterer Vorteil der vorliegenden Erfindung ist, daß die erste Spannung von einem Ausgabeknoten genau geliefert werden kann.

Ein weiterer Vorteil der vorliegenden Erfindung ist, daß der erste und der zweite Knoten vollständig getrennt sein können.

Die vorstehenden und weiteren Merkmale und Vorteile ergeben sich aus der folgenden detaillierten Beschreibung von Ausfüh rungsformen der vorliegenden Erfindung in Verbindung mit den beigefügten Zeichnungen. Von den Figuren zeigen:

Fig. 1-28 Schaltungsdiagramme, welche jeweils den Aufbau einer Spannungspegelumformschaltung nach einer ersten bis zu einer achtundzwanzigsten Ausfüh rungsform der vorliegenden Erfindung zeigen,

Fig. 29 ein Schaltungsdiagramm, das den Aufbau einer konventionellen Spannungspegelumformschaltung zeigt.

Im folgenden werden Ausführungsbeispiele mit Bezug auf die Zeichnungen im Detail beschrieben. In den Zeichnungen bezeich nen die gleichen Bezugszeichen gleiche, gleichartige oder ent sprechende Bauteile oder Teile.

Erste Ausführungsform

Gemäß Fig. 1, auf die nun Bezug genommen wird, umfaßt eine Spannungspegelumformschaltung nach einer ersten Ausführungsform einen Knoten nVIN, zu welchem einer Spannung Vin geliefert wird, einen Inverter I2, der an dem Knoten nVIN angeschlossen ist, einen Knoten n50, welcher an einen Ausgabeknoten des In verters 12 angeschlossen ist, einen Knoten n3 zum Liefern einer Spannung Vout, einen p-Kanal-MOS-Transistor P1, der zwischen dem Knoten n50 und dem Knoten n3 geschaltet ist und dessen Gate an einen Masseknoten nGnd angeschlossen ist, einen Knoten n1, einen Knoten nAL, zu welchem ein Verminderungssignal ALV gelie fert wird, einen n-Kanal-MOS-Transistor N3, der zwischen den Knoten n3 und n1 geschaltet ist und dessen Gate an den Knoten nAL angeschlossen ist, einen Knoten nVN zu welchem eine Span nung VNN geliefert wird, einen n-Kanal-MOS-Transistor N1, der zwischen den Knoten n1 und nVN geschaltet ist, eine Pegelbe stimmungsschaltung 2, die zwischen den Knoten nVN und nAL ge schaltet ist, zum Liefern eines Verminderungssignals ALV auf einem H-Pegel (3,3 V), wenn die zu dem Knoten nVN gelieferte Spannung VNN wenigstens -4 V beträgt, und eines Verminderungs signal ALV auf einem L-Pegel (0 V), wenn die zu den Knoten nVN gelieferte Spannung VNN kleiner ist als -4 V, zu dem Knoten nAL, einen Knoten n2, der an das Gate des n-Kanal-MOS- Transistors N1 angeschlossen ist, einen n-Kanal-MOS-Transistor N2, der zwischen den Knoten n2 und nVN geschaltet ist und des sen Gate an den Knoten n1 angeschlossen ist, einen Knoten n4, einen n-Kanal-MOS-Transistor N4, der zwischen den Knoten n4 und n2 geschaltet ist und dessen Gate an den Knoten nAL angeschlos sen ist, einen Knoten n51, der an den Knoten nVIN angeschlossen ist, und einen p-Kanal-MOS-Transistor P2 der zwischen den Kno ten n51 und n4 geschaltet ist und dessen Gate an den Massekno ten nGND geschaltet ist.

Eine Spannungsverminderungseinheit 10 ist durch den n-Kanal-MOS-Transitor N3 und den n-Kanal-MOS-Transitor N4 gebildet.

Der Schwellenwert aller Transistoren, die die Spannungspegelum formschaltung bilden, wird auf 1V eingestellt. Dasselbe gilt für alle der folgenden Ausführungsformen.

Die Funktion der Spannungspegelumformschaltung der ersten Aus führungsform wird im folgenden beschrieben. Die Beziehung zwi schen der Spannung eines jeden Knotens in Abhängigkeit von der an den Knoten nVN angelegten Spannung VNN und der an den Knoten nVIN angelegten Spannung Vin und der Transistorzustand wird in der folgenden Tabelle 3 dargelegt.

Es ist ersichtlich aus der Tabelle 3, daß die Pegelbestimmungs schaltung 2, wenn eine negative hohe Spannung VNN (-11 V) an den Knoten nVN angelegt wird, ein Verminderungssignal ALV auf einem L-Pegel (0 V) zu dem Knoten nAL liefert.

Wenn die Spannung Vin auf einem H-Pegel (3,3 V) an den Knoten nVIN angelegt wird, wird der p-Kanal-MOS-Transistor P2 einge schaltet. Als Reaktion wird die Spannung des Knotens n4 auf 3,3 V getrieben. Hierbei ist der n-Kanal-MOS-Transistor N4 AUS, da 0 V an dessen Gate angelegt werden. Der Knoten n2 erreicht einen Hoch-Impedanzzustand von wenigstens -1V, der um den Schwellenwert (1 V) des n-Kanal-MOS-Transistors N4 niedriger ist als die Gate-Spannung (0 V). Der n-Kanal-MOS-Transistor N1 ist EIN, da der Knoten n2 an dessen Gate angeschlossen ist. Die Spannung des Knotens n1 erreicht den Pegel von -11 V. Der n-Kanal-MOS-Transistor N2 ist AUS, da der Knoten n1 an dessen Gate angeschlossen ist. Dagegen ist der n-Kanal-MOS-Transistor N3 EIN, da ein Verminderungssignal ALV von 0 V zu dessen Gate geliefert wird. Der Knoten n3 erreicht den Spannungspegel von -11 V. Der p-Kanal-MOS-Transistor P1 ist AUS, da eine Spannung von 0 V sowohl an dessen Gate als auch dessen Source angelegt ist.

Durch die oben beschriebene Funktion wird eine Spannung Vout von 11V von dem Knoten n3 ausgegeben, wenn eine Spannung von -11 V an den Knoten nVN angelegt wird und eine Spannung mit ei nem H-Pegel an den Knoten nVIN geliefert wird.

Wenn eine Spannung VNN von -11 V an den Knoten nVN angelegt wird und eine Spannung Vin mit einem L-Pegel an den Knoten nVIN geliefert wird, wird der p-Kanal-MOS-Transistor P2 ausgeschal tet, da eine Spannung von 0 V zu dessen Gate und Source gelie fert wird. Auch ist durch den Inverter I2 der Logikpegel der Spannung Vin invertiert. Deswegen wird eine Spannung mit einem H-Pegel (3,3 V) zu der Source des p-Kanal-MOS-Transistor P1 ge liefert. Hierbei wird der p-Kanal-MOS-Transistor P1 eingeschal tet, da eine Spannung von 0 V an dessen Gate angelegt wird. Als Folge erreicht der Knoten n3 den Spannungspegel von 3,3 V.

So wird die Spannung Vout von dem Knoten n3 auf dem Pegel der Spannung VNN (-11 V) dem Pegel der Stromversorgungsspannung Vcc (3,3 V) entsprechend dem oder in Abhängigkeit von den H/L-Zustands der Spannung Vin ausgegeben.

Wenn eine Spannung VNN von 0 V an den Knoten nVN angelegt wird, liefert die Pegelbestimmungsschaltung 2 ein Verminderungssignal ALV auf einem H-Pegel (3,3 V) zu dem Knoten nAL.

Hierbei wird der p-Kanal-MOS-Transistor P2 eingeschaltet, wenn die Spannung Vin auf einem H-Pegel (3,3 V) zu dem Knoten nVIN geliefert wird. Als Folge erreicht der Knoten n4 den Spannungs pegel von 3,3 V. Hierbei ist der n-Kanal-MOS-Transistor N4 AUS, da eine Spannung von 3,3 V an sein Gate geliefert wird. Der Knoten n2 erreicht einen Hoch-Impedanzzustand von wenigstens 2,3 V, was um den Schwellenwert (1 V) des n-Kanal-MOS-Transistors N4 niedriger ist als die Gate-Spannung (3,3 V). Der n-Kanal-MOS-Transistor N1 ist EIN, da der Knoten n2 an sein Ga te angeschlossen ist. Als Folge erreicht der Knoten n1 den Spannungspegel von 0 V. Der n-Kanal-MOS-Transistor N2 wird aus geschaltet, da der Knoten n1 an sein Gate angeschlossen ist. Der n-Kanal-MOS-Transistor N3 wird eingeschaltet, da ein Ver minderungssignal ALV von 3,3 V zu seinem Gate geliefert wird. Als Folge erreicht der Knoten n3 einen Spannungspegel von 0 V. Der p-Kanal-MOS-Transistor P1 wird ausgeschaltet, da eine Span nung von 0 V an sein Gate und seine Source geliefert wird.

Durch die oben beschriebene Funktion wird eine Spannung Vout von 0 V von den Knoten n3 geliefert, wenn ein Spannung von 0 V an den Knoten nVN angelegt wird und eine Spannung auf einem H-Pegel an den Knoten nVIN angelegt wird.

Entsprechend einer ähnlichen Funktion oder Betriebsweise wird die Stromversorgungsspannung Vcc von 3,3 V von dem Knoten n3 als Spannung Vout geliefert, wenn eine Spannung VNN von 0 V an den Knoten nVN angelegt wird und eine Spannung von Vin auf ei nem L-Pegel zu dem Knoten nVIN geliefert wird.

Gemäß der Spannungspegelumformschaltung der vorliegenden Aus führungsform kann die Spannung über Source und Drain der n-Kanal-MOS-Transistoren N1 und N2 reduziert werden durch Verän dern des Spannungspegels (Logikpegel) des Verminderungssignal ALV in Abhängigkeit von dem Pegel der Spannung VNN. Zum Bei spiel wird, wenn die Spannung VNN -11 V ist und die Spannung Vin 3,3 V ist, einer Spannung von (wenigstens) 10 V entspre chend der Potentialdifferenz zwischen den Knoten n2 und nVN über die Source und den Drain des n-Kanal-MOS-Transistors N2 in einem AUS-Zustand angelegt. Dies bedeutet, daß eine Spannungs verminderung von 4,3 V verglichen mit der konventionellen Span nungspegelumformschaltung von Fig. 29 erzielt wird, bei welcher eine Spannung von 14,3 V über die Source und den Drain des n-Kanal-MOS-Transistors N1 in einen AUS-Zustand angelegt wird.

Bei der vorliegenden Ausführungsform wird das Verminderungs signal ALV erzeugt durch die Pegelbestimmungsschaltung 2. Je doch kann das Verminderungssignal ALV von einer anderen inter nen Schaltung oder einer externen Quelle in Abhängigkeit von dem Pegel der an den Knoten nVN angelegten Spannung VNN gelie fert werden.

Zweite Ausführungsform

Bei der oben beschriebenen Spannungspegelumformschaltung der ersten Ausführungsform kann die Spannung der Knoten n1 oder n2 unter der Annahme, daß der Schwellenwert der n-Kanal-MOS-Transistoren N3 und N4 eine Spannung Vth (1 V) ist, nur bis zu dem Spannungspegel von (Vcc-Vth), d. h. 2,3 V ansteigen, wenn die Spannung VNN 0 V ist. Es besteht die Möglichkeit, daß die obere Grenze des Spannungspegels, den die Knoten n1 oder n2 er reichen können, noch niedriger wird, wenn die Stromversorgungs spannung Vcc reduziert wird oder wenn die Spannung Vth auf Grund von Schwankungen bei Herstellungsverfahren, Verfahrensva riationen oder dergleichen höher wird. In solch einem Fall kön nen der n-Kanal-MOS-Transistor N1 und der n-Kanal-MOS-Transi stor N2 nicht hinlänglich eingeschaltet werden.

Zum Wettmachen dieses Problems umfaßt die in Fig. 2 gezeigte Spannungspegelumformschaltung der zweiten Ausführungsform zu sätzlich zu den Teilen oder Bauelementen der Spannungspegelum formschaltung der ersten Ausführungsform einen p-Kanal-MOS-Transistor P3, der zwischen den Knoten n3 und n1, parallel zu dem n-Kanal-MOS-Transistor N3 geschaltet ist und dessen Gate mit einem invertierten Signal /ALV eines Verminderungssignals ALV versorgt wird, einen p-Kanal-MOS-Transistor P4, der zwi schen den Knoten n4 und n2, parallel zu dem n-Kanal-MOS-Transistor N4 geschaltet ist und dessen Gate mit einem inver tierten Signal /ALV des Verminderungssignals ALV versorgt wird, und einen Inverter I8 zum Invertieren des Verminderungssignals ALV. Die Spannungspegelumformschaltung der zweiten Ausführungs form verhindert eine durch den Schwellenwert der n-Kanal-MOS-Transistoren N3 und N4 verursachte Verringerung der Spannungen der Knoten n1 und n2. Hierbei ist eine Spannungsverminderungs einheit 20 gebildet aus dem Inverter I8, den n-Kanal-MOS-Transistoren N3, N4 und den p-Kanal-MOS-Transistoren P3, P4.

Die Beziehung zwischen der Spannung eines jeden Knotens in Ab hängigkeit von der an den Knoten nVN angelegten Spannung VNN und der an den Knoten nVIN angelegten Spannung Vin und der Zu stand der jeweiligen Transistoren wird im folgenden dargelegt.

Es ist aus Tabelle 4 ersichtlich, daß die Spannungspegelumform schaltung der zweiten Ausführungsform in einer gleichartigen Weise funktioniert oder betriebsfähig ist wie die Spannungspe gelumformschaltung der ersten Ausführungsform mit der Bedin gung, daß das invertierte Signal /ALV des Verminderungssignals ALV, wenn eine Spannung VNN von 0 V an den Knoten nVN angelegt wird, den Pegel von 0 V erreicht, da das Verminderungssignal ALV den Pegel der Stromversorgungsspannung Vcc (3,3 V) er reicht, wodurch der p-Kanal-MOS-Transistor P4 oder der p-Kanal-MOS-Transistor P3 eingeschaltet wird, wenn die Spannung Vin 3,3 V (H) bzw. 0 V (L) ist.

So wird die Spannung des Knotens n4 (3,3 V) auf den Knoten n2 angelegt, wenn die Spannung Vin 3,3 V beträgt, und die Spannung des Knotens n3 (3,3 V) wird auf den Knoten n1 angelegt, wenn die Spannung Vin 0 V beträgt.

Entsprechend der Spannungspegelumformschaltung der zweiten Aus führungsform kann eine Verringerung der Spannungen der Knoten n1 und n2 durch die Schwellenwerte der n-Kanal-MOS-Transistoren N3 und N4 vermieden werden. Die n-Kanal-MOS-Transistoren N1 und N2 können zuverlässig eingeschaltet werden, was die Stabilisie rung der Funktion oder des Betriebs verbessert.

Dritte Ausführungsform

Bei der oben beschriebenen Spannungspegelumformschaltung der zweiten Ausführungsform liegt das Gate des p-Kanal-MOS-Transistors P3 auf dem Pegel der Stromversorgungsspannung Vcc (3,3 V), und sowohl die Source als auch der Drain desselben liegen auf dem -11 V-Pegel, wenn das Verminderungssignal ALV bei einer Spannung Vin von 3,3 V 0 V beträgt. Deswegen wird ei ne Spannung von 14,3 V an die Gateoxidschicht des p-Kanal-MOS-Transistors P3 angelegt.

Dieses Anlegen einer hohen Spannung auf die Gateoxidschicht be wirkt eine Verschlechterung der Schaltfunktion des Transistors, was seine Zuverlässigkeit vermindert.

Angesichts dessen wird bei der Spannungspegelumformschaltung der dritten Ausführungsform die Gate-Spannung der p-Kanal-MOS-Transis toren P3 und P4 entsprechend dem oder in Abhängigkeit von dem Verminderungssignal ALV und der Spannung Vin wie in Fig. 3 gezeigt gesteuert.

Mehr im Einzelnen hat die Spannungspegelumformschaltung der dritten Ausführungsform einen Aufbau, der gleichartig demjeni gen der Spannungspegelumformschaltung der zweiten Ausführungs form ist, mit der Bedingung, daß der Inverter I8 fehlt und ein Logikgatter 4, welches zwei Spannungen (Signale), die Spannung Vin und das Verminderungssignal ALV, empfängt und einen Ausga beknoten n6 hat, der an das Gate des p-Kanal-MOS-Transistors P4 angeschlossen ist, und ein Logikgatter 3, das ein invertiertes Signal der Spannung Vin und das Verminderungssignal ALV emp fängt und einen Ausgabeknoten n5 hat, der an das Gate des p-Kanal-MOS-Transistors P3 angeschlossen ist, hinzugefügt sind. Hierbei bilden die n-Kanal-MOS-Transistoren N3 und N4, die p-Kanal-MOS-Transistoren P3 und P4 und die Logikgatter 3 und 4 eine Spannungsverminderungseinheit 30.

Die Beziehung zwischen der Spannung eines jeden Knotens in Ab hängigkeit von der an den Knoten nVN angelegten Spannung VNN und der an den Knoten nVIN angelegten Spannung Vin und der Zu stand der jeweiligen Transistoren ist im folgenden dargestellt.

Es ist aus Tabelle 5 ersichtlich, daß die Spannung der Knoten n1 und n3 den Pegel von -11 V erreichen, wenn in dem Fall, bei welchem die Spannung VNN von -11 V an den Knoten nVN angelegt wird, die an den Knoten nVIN gelieferte Spannung 3,3 V (H) be trägt. Hierbei erreicht die Spannung des Knotens n5 den Pegel von 0 V, so daß die an die Gateoxidschicht des p-Kanal-MOS-Transis tors P3 angelegte Spannung auf den Pegel von 11 V ver mindert wird.

Ahnlich erreicht in dem Fall, bei dem eine Spannung VNN von -11 V an den Knoten nVN angelegt wird, die Spannung der Knoten n2 und n4 den Pegel von -11 V, wenn die an den Knoten nVIN an gelegte Spannung 0 V (L) ist. Hierbei erreicht die Spannung des Knotens n6 den Pegel von 0 V, so daß die an die Gateoxidschicht des p-Kanal-MOS-Transistors P4 angelegte Spannung auf den Pegel von 11V vermindert wird.

Entsprechend der Spannungspegelumformschaltung der dritten Aus führungsform kann die Spannung auf den Gateoxidschichten der p-Kanal-MOS-Transistoren P3 und P4 vermindert werden. Deswegen kann die Zuverlässigkeit der Funktionen oder des Betriebs der p-Kanal-MOS-Transistoren P3 und P4 weiter verbessert werden.

Vierte Ausführungsform

Bei der vorher beschriebenen Spannungspegelumformschaltung der in Fig. 1 gezeigten ersten Ausführungsform wird eine Maxi malspannung von 11 V über Source und Drain der p-Kanal-MOS-Transis toren P1 und P2 angelegt. Die Spannungspegelumformschal tung der nun vorliegenden vierten Ausführungsform umfaßt dar über hinaus Verminderungsschaltungen 40 und 41 wie in Fig. 4 gezeigt, um die Spannung über Source und Drain der p-Kanal-MOS-Transis toren P1 und P2 zu vermindern.

Gemäß Fig. 4, auf die nun Bezug genommen wird, umfaßt die Ver minderungsschaltung 40 einen p-Kanal-MOS-Transistor P11, der zwischen dem p-Kanal-MOS-Transistor P1 und dem Knoten n3 ge schaltet ist, einen Masseknoten nGnd, einen n-Kanal-MOS-Transistor N11, der zwischen den Masseknoten nGnd und dem Gate des p-Kanal-MOS-Transistor P11 geschaltet ist und dessen Gate an den Knoten n3 angeschlossen ist, und einen n-Kanal-MOS-Transitor N12, der zwischen dem Gate des p-Kanal-MOS-Transistor P11 und dem Knoten n3 geschaltet ist und dessen Gate an den Masseknoten nGnd angeschlossen ist.

Die Verminderungsschaltung 41 hat einen Aufbau oder eine Struk tur, der bzw. die gleichartig oder ähnlich ist zu dem bzw. derjenigen der Verminderungsschaltung 40 und umfaßt einen p-Kanal-MOS-Transistor P21, n-Kanal-MOS-Transistoren N21 und N22 und einem Masseknoten nGnd.

Die Funktion der Verminderungsschaltung 40 wird im folgenden beschrieben.

Entsprechend der aus dem n-Kanal-MOS-Transistor N11 und dem n-Kanal-MOS-Transistor N12 gebildeten Schaltung wird eine Masse spannung (0 V) mit der Spannung des Knotens n3 verglichen und die niedrigere davon wird zu einem Knoten n111 geliefert. Im folgenden wird diese Schaltung "Niedrigere-Spannung- Bevorzugungs-Schaltung" genannt.

Wenn die Spannung des Knotens n3 höher ist als die Massespan nung (0 V), wird die Massespannung zu dem Gate des n-Kanal-MOS-Transis tors N12 geliefert und die Spannung des Knotens n3 wird an das Drain angelegt. Deswegen wird der n-Kanal-MOS-Transistor N12 ausgeschaltet.

Hierbei ist das Gate des n-Kanal-MOS-Transistors N11 versorgt mit der Spannung des Knotens n3 und die Source desselben ist mit der Massespannung versorgt. Deswegen ist der n-Kanal-MOS-Transistor N11 angeschaltet, wodurch die Massespannung zu dem Knoten n111 weitergeleitet wird.

Wenn die Spannung des Knotens n3 niedriger ist als die Masse spannung, ist das Gate des n-Kanal-MOS-Transistors N12 mit der Massespannung versorgt und seine Source ist mit der Spannung des Knotens n3 versorgt. Deswegen ist der n-Kanal-MOS-Transistor N12 angeschaltet, wodurch die Spannung des Knotens n3 zu dem Knoten n111 geliefert wird.

Hierbei ist das Gate des n-Kanal-MOS-Transistors N11 mit der Spannung des Knotens n3 versorgt, und das Drain desselben ist mit der Massespannung versorgt. Deswegen ist der n-Kanal-MOS-Transis tor N11 ausgeschaltet.

So wird die niedrigere von der Massespannung und der Spannung des Knotens n3 zu dem Knoten n111 geliefert.

Hierbei ist das Gate des p-Kanal-MOS-Transistors P11 an den Knoten n111 angeschlossen und das Drain desselben ist an den Knoten n3 angeschlossen. Deswegen wird, wenn die Spannung des Knotens n3 niedriger ist als die Massespannung, die Spannung des Knotens n111 gleich der Spannung des Knotens n3. Dement sprechend erreicht der p-Kanal-MOS-Transistor P11 einen Zu stand, in welchem sein Gate und sein Drain elektrisch verbunden sind. Präziser ausgedrückt erreicht der p-Kanal-MOS-Transistor P11 einen Diode-geschaltet-Zustand. Darum wird der Fall, bei welchem die Spannung des Knotens n3 niedriger ist als die Massespannung, der "Diodenmodus" genannt.

Wenn die Spannung des Knotens n3 höher ist als die Massespan nung erreicht der Knoten n111 den Pegel der Massespannung. Hierbei ist der p-Kanal-MOS-Transistor P11 eingeschaltet, wenn die Spannung des Knotens n3 um den Schwellenwert (1 V) des p-Kanal-MOS-Transistors P11 höher ist als die Massespannung. Als Folge werden die Knoten n7 und n3 elektrisch verbunden. Hierbei wirkt der p-Kanal-MOS-Transistor P11 als ein Übertragungs- oder Transfergatter. Darum wird der Fall, in welchen die Spannung des Knotens n3 höher ist als die Massespannung, als der "TG-Modus" bezeichnet.

Eine Verminderungsschaltung 40 mit der Eigenschaft zum Errei chen eines Dioden-Modus oder eines TG-Modus in Abhängigkeit von dem Pegel der Spannungen der beiden Knoten wird "Schaltdiode" genannt.

Die Beziehung zwischen der Spannung eines jeden Knotens in Ab gängigkeit von dem (H-/L-) Pegel der Spannungen VNN und Vin, welche an die Knoten nVN bzw. nVin angelegt werden, und der Zu stand der Transistoren wird im folgenden dargestellt.

Es ist aus Tabelle 6 ersichtlich, daß die Spannungspegelumform schaltung der vorliegenden vierten Ausführungsform in einer Weise funktioniert, die gleichartig ist zu der der Spannungspe gelumformschaltung von Fig. 1, mit der Bedingung, daß der Kno ten n3 einen Spannungspegel von -11 V erreicht, welcher niedri ger ist als die Massespannung, wenn die an den Knoten nVN ange legte Spannung VNN -11 V beträgt und die Spannung Vin 3,3 V be trägt. In solch einen Fall erreicht die Verminderungsschaltung 40 einen Dioden-Modus, wodurch der Knoten n7 einen Spannungspe gel von -10 V erreicht, der um den Schwellenwert des p-Kanal-MOS-Transistors P11 höher ist als der Spannungspegel des Kno tens n3. Die Verminderungsschaltung 41 erreicht einen TG-Modus, und die Knoten n4 und n8 erreichen beide den Pegel der Strom versorgungsspannung Vcc (3,3 V).

Entsprechend der Spannungspegelumformschaltung der vierten Aus führungsform kann die Spannung über Source und Drain der p-Kanal-MOS-Transistoren P1 und P2 vermindert werden.

Fünfte Ausführungsform

Fig. 5 zeigt einen Aufbau einer Spannungspegelumformschaltung gemäß einer fünften Ausführungsform.

Es ist aus Fig. 5 ersichtlich, daß die Spannungspegelumform schaltung der fünften Ausführungsform einen Aufbau hat, der gleichartig ist zu demjenigen der Spannungspegelumformschaltung der in Fig. 4 gezeigten vierten Ausführungsform, unter oder mit der Bedingung, daß die Spannungsverminderungseinheit 20 die Spannungsverminderungseinheit 10 ersetzt.

Die Spannung eines jeden Knotens entsprechend der an den Knoten nVN angelegten Spannung VNN und der an den Knoten nVIN angeleg ten Spannung Vin wird im folgenden dargestellt.

Tabelle 7

Es ist aus Tabelle 7 ersichtlich, daß die Spannungspegelumform schaltung der fünften Ausführungsform zusätzlich zu dem Vor teil, der gleichartig ist demjenigen der Spannungspegelumform schaltung von Fig. 4 einen Vorteil hat, daß die Zuverlässigkeit der Schaltfunktion der n-Kanal-MOS-Transistoren N1 und N2 ver bessert ist, da die Spannung des Knotens n2 oder die des Kno tens n1 den Pegel von 3,3 V in Abhängigkeit von dem H- bzw. L-Pegel der Spannung Vin erreicht, wenn die an den Knoten nVN an gelegte Spannung VNN 0 V beträgt.

Sechste Ausführungsform

Fig. 6 ist ein Schaltungsdiagramm, daß einen Aufbau einer Span nungspegelumformschaltung nach einer sechsten Ausführungsform zeigt.

Die Spannungspegelumformschaltung der sechsten Ausführungsform hat einen Aufbau, der gleichartig demjenigen der Spannungsum formschaltung der in Fig. 5 gezeigten fünften Ausführungsform ist, mit der Bedingung, daß die Spannungsverminderungseinheit 30 durch die Spannungsverminderungseinheit 20 ersetzt.

Die Spannung eines jeden Knotens in Abhängigkeit von der an den Knoten nVN angelegten Spannung VNN und der an den Knoten nVIN angelegten Spannung Vin ist im folgenden dargestellt.

Die Spannungspegelumformschaltung der sechsten Ausführungsform hat einen Vorteil, der gleichartig ist demjenigen der Span nungspegelumformschaltung der fünften Ausführungsform. Es ist aus Tabelle 8 ersichtlich, daß es, da der Knoten n5 oder der Knoten n6 die Spannung von 0 V entsprechend dem oder in Abhän gigkeit von dem H-/L-Pegel der zu dem Knoten nVIN gelieferten Spannung Vin erreichen, wenn die zu dem Knoten nVN gelieferte Spannung VNN -11 V ist, auch einen Vorteil gibt, daß die Schaltfunktionszuverlässigkeit der p-Kanal-MOS-Transistoren P3 und P4 verbessert ist.

Siebente Ausführungsform

Bei der vorausgehend beschriebenen Spannungspegelumformschal tung der in Fig. 4 gezeigten vierten Ausführungsform kann die über Source und Drain der p-Kanal-MOS-Transistoren P1 und P2 angelegte Spannung mit Hilfe der Verminderungsschaltungen 40 und 41 auf das Maximum von 10 V unterdrückt werden.

Die Spannungspegelumformschaltung der vorliegenden siebenten Ausführungsform hat Verminderungsschaltungen, die wie in Fig. 7 gezeigt in Reihe geschaltet sind, zum weiteren Vermindern der über Source und Drain der p-Kanal-MOS-Transistoren P1 und P2 anliegenden Spannung. Mehr im einzelnen hat die Spannungspegel umformschaltung der siebenten Ausführungsform drei Verminde rungsschaltungen 40, 42 und 44, die in Reihe zwischen dem p-Kanal-MOS-Transistor P1 und dem Knoten n3 geschaltet sind, und drei Verminderungsschaltungen 41, 43 und 45, die in Reihe zwi schen dem p-Kanal-MOS-Transistor P2 und dem Knoten n4 geschal tet sind.

Die Spannungspegelumformschaltung der siebenten Ausführungsform liefert eine Spannung Vout aus einer Spannungsumformeinheit 100 in Abhängigkeit von der an die Spannungsumformeinheit 100 ange legten Spannung VNN und der Spannung Vin.

Die Spannung eines jeden Knotens in Abhängigkeit von der zu dem Knoten nVN gelieferten Spannung VNN und der zu dem Knoten nVIN gelieferten Spannung Vin ist im folgenden dargestellt.

Es ist aus Tabelle 9 (Fig. 7) ersichtlich, daß die Verminde rungsschaltungen 40, 42 und 44 einen Dioden-Modus erreichen, wenn die an den Knoten nVN angelegte Spannung VNN -11 V ist und die an den Knoten nVIN angelegte Spannung Vin 3,3 V ist. Deswe gen steigt die Spannung fortschreitend in Schritten von 1V bei der Reihenfolge der Knoten n3, n11, n9 und n7 an. Hierbei er reichen die Verminderungsschaltungen 41, 43 und 45 den TG-Modus, so daß die Spannungen bei den Knoten n4, n12, n10 und n8 gleich sind.

Die Funktion in dem Fall, in welchem eine Spannung VNN von 0 V an den Knoten nVN angelegt wird und eine Spannung VIN von 3,3 V an den Knoten nVIN angelegt wird, wird im folgenden beschrie ben.

Die Pegelbestimmungsschaltung 2 liefert ein Verminderungssignal ALV auf einen H-Pegel (3,3 V), da die Spannung VNN wenigstens -4 V ist. Auch wird das Gate des p-Kanal-MOS-Transistors P2 mit der Massespannung versorgt und die Source desselben ist mit 3,3 V versorgt. Deswegen ist der p-Kanal-MOS-Transistor P2 ein geschaltet, so daß die Spannung des Knotens n8 den Pegel von 3,3 V erreicht. Auch ist ein p-Kanal-MOS-Transistor P61 einge schaltet, da die niedrigere der Spannungen des Knotens n1 und der Massespannung, d. h. eine Spannung von nicht mehr als 0 V, zu dem Gate des p-Kanal-MOS-Transistors P61 geliefert wird. Deswegen erreicht der Knoten n10 identisch wie der der Knoten n8 einen Spannungspegel von 3,3 V. Auf gleichartige Weise er reichen die Knoten n12 und n4 beide den Pegel von 3,3 V.

Ein Verminderungssignal ALV von 3,3 V wird zu dem Gate des n-Kanal-MOS-Transistors N4 geliefert. Deswegen erreicht der Kno ten n2 einen Hoch-Impedanzzustand von wenigstens 2,3 V. Hierbei wird der n-Kanal-MOS-Transistor N1 eingeschaltet, da das Gate an den Knoten n2 angeschlossen ist. Deswegen erreicht der Kno ten n1 den Spannungspegel von 0 V. Ein Verminderungssignal ALV von 3,3 V wird auch an das Gate des n-Kanal-MOS-Transistors N3 angelegt. Deswegen wird der n-Kanal-MOS-Transistor N3 einge schaltet, so daß die Spannung des Knotens n3 den Pegel von 0 V erreicht.

Die aus den n-Kanal-MOS-Transistoren N11 und N12 gebildete Niedrigere-Spannung-Bevorzugungsschaltung vergleicht die Span nung des Knotens nGnd mit der Spannung des Knotens n3. Wenn die Spannungsdifferenz daraus kleiner ist als der Schwellenwert (1 V) des n-Kanal-MOS-Transistors N11 und N12, werden beide Transis toren ausgeschaltet. Deswegen wird, wenn der Knoten n3 den Spannungspegel von 0 V erreicht, eine Spannung von wenigstens -1 V an das Gate des p-Kanal-MOS-Transistors P11 angelegt. Des wegen wird der p-Kanal-MOS-Transistor P11 ausgeschaltet, wo durch der Knoten n11 einen Hoch-Impedanzzustand (Hiz) erreicht. Dementsprechend erreichen die Knoten n9 und n7 beide einen Hoch-Impedanzzustand.

Die Anzahl der in Reihe geschalteten Verminderungsschaltungen in der Spannungspegelumformschaltung der siebenten Ausführungs form ist nicht auf 3 begrenzt. Eine willkürliche Anzahl von Verminderungsschaltungen kann in Reihe geschaltet sein.

Achte Ausführungsform

Fig. 8 ist ein Schaltungsdiagramm, das den Aufbau einer Span nungspegelumformschaltung nach einer achten Ausführungsform zeigt. Die Spannungspegelumformschaltung der vorliegenden ach ten Ausführungsform hat einen Aufbau, der gleichartig ist dem jenigen der in Fig. 7 gezeigten Spannungspegelumformschaltung, mit oder unter der Bedingung, daß die Spannungsverminderungs einheit 20 die Spannungsverminderungseinheit 10 ersetzt.

Die Spannungspegelumformschaltung der achten Ausführungsform hat zusätzlich zu dem Vorteil, daß die Zuverlässigkeit der Schaltfunktion der n-Kanal-MOS-Transistoren N1 und N2 verbes sert ist, einen Vorteil, der gleichartig ist demjenigen der Spannungspegelumformschaltung der siebenten Ausführungsform.

Neunte Ausführungsform

Fig. 9 ist ein Schaltungsdiagramm, das den Aufbau einer Span nungspegelumformschaltung nach einer neunten Ausführungsform zeigt. Die Spannungspegelumformschaltung der vorliegenden neun ten Ausführungsform hat einen Aufbau, der gleichartig ist dem jenigen der in Fig. 8 gezeigten Spannungspegelumformschaltung, mit oder unter der Bedingung, daß die Spannungsverminderungs einheit 30 die Spannungsverminderungseinheit 20 ersetzt.

Die Spannungspegelumformschaltung der neunten Ausführungsform hat zusätzlich zu dem Vorteil, daß die Zuverlässigkeit der Schaltfunktion der p-Kanal-MOS-Transistoren P3 und P4 verbes sert ist, einen Vorteil, der gleichartig ist demjenigen der Spannungspegelumformschaltung der achten Ausführungsform.

Zehnte Ausführungsform

Bei der vorausgehend beschriebenen Spannungspegelumformschal tung der siebenten Ausführungsform erreichen die Knoten n7-n12 passenderweise einen Hoch-Impedanzzustand in Abhängigkeit von der zu dem Knoten nVIN gelieferten Spannung Vin, wenn eine Spannung VNN von 0 V an den Knoten nVN angelegt wird.

Jedoch ist ein Knoten, der einen Hoch-Impedanzzustand erreicht, empfindlich gegenüber verschiedenem Rauschen, was zu fehlerbe haftetem Betrieb führt.

Die Spannungspegelumformschaltung der vorliegenden zehnten Aus führungsform hat Verminderungsschaltungen 50-55, die nur dann gesperrt werden, wenn eine Spannung VNN von 0 V an den Knoten nVIN angelegt wird.

Gemäß Fig. 10, auf die nun Bezug genommen wird, weist eine Spannungspegelumformschaltung nach der zehnten Ausführungsform in den Verminderungsschaltungen 50-55 jeweils eine Steuerschal tung 500-505 auf. Jede der Steuerschaltungen 500-505 hat ei nen gleichartigen Aufbau. Zum Beispiel umfaßt die Steuerschal tung 500 einen n-Kanal-MOS-Transistor N13, der zwischen dem Ga te des p-Kanal-MOS-Transistors P11 und dem Knoten nVN geschal tet ist und dessen Gate mit einem Steuersignal CUT versorgt wird, einen n-Kanal-MOS-Transistor N14, der zwischen dem n-Kanal-MOS-Transistor N12 und dem Knoten nVN geschaltet ist und dessen Gate mit dem Steuersignal CUT versorgt wird, einen n-Kanal-MOS-Transistor N15, der zwischen dem n-Kanal-MOS-Transistor N12 und dem Knoten n3 geschaltet ist und dessen Gate mit einem invertierten Signal /CUT des Steuersignals CUT ver sorgt wird, und einen p-Kanal-MOS-Transistor P12, der zwischen dem n-Kanal-MOS-Transistor N12 und dem Knoten n3 geschaltet ist und dessen Gate mit dem Steuersignal CUT versorgt wird.

Die Spannung eines jeden Knotens in Abhängigkeit von der an den Knoten nVN angelegten Spannung VNN und der an den Knoten nVIN angelegten Spannung Vin wird im folgenden dargelegt.

Es ist aus Fig. 10 (Tabelle 10) ersichtlich, daß die Spannungs pegelumformschaltung der zehnten Ausführungsform in einer Weise funktioniert, die gleichartig ist zu derjenigen der Spannungs pegelumformschaltung der siebten Ausführungsform, mit oder un ter der Bedingung, daß die Verminderungsschaltung 50 gesperrt ist, wenn die an den Knoten nVN angelegte Spannung VNN 0 V be trägt.

Wenn die an den Knoten nVN angelegte Spannung VNN 0 V beträgt, ereicht das Steuersignal CUT den Pegel der Stromversorgungs spannung Vcc, so daß das invertierte Signal /CUT des Steuersi gnals CUT den Pegel von 0 V erreicht. Als Reaktion wird der n-Kanal-MOS-Transistor N13 unabhängig von der zu dem Knoten nVIN gelieferten Spannung Vin eingeschaltet, und die Spannung VNN von 0 V wird zu dem Gate des p-Kanal-MOS-Transistors P11 gelie fert. Hierbei ist der n-Kanal-MOS-Transistor N14 EIN, so daß das aus dem p-Kanal-MOS-Transistor P12 und dem n-Kanal-MOS- Transistor N15 gebildete Übertragungs- oder Transfergatter aus geschaltet ist.

Deswegen erreicht, wenn die an dem Knoten nVIN angelegte Span nung Vin 3,3 V ist, der Knoten n11 einen Spannungspegel von IV, welcher um den Schwellenwert (1 V) des p-Kanal-MOS-Transistors P11 höher ist als die Gatespannung (0 V) desselben, da die Spannung des Knotens n3 wie in Tabelle 10 gezeigt den Pegel von 0 V erreicht. In diesem Fall erreichen die Knoten n11, n9 und n7 alle den Pegel von 1V, da die Verminderungsschaltungen 52 und 54 in einer Weise funktionieren, die gleichartig zu derje nigen der Verminderungsschaltung 50 ist.

Hierbei werden die p-Kanal-MOS-Transistoren P2, P61, P41 und P21 aufeinanderfolgend eingeschaltet, so daß die Knoten n8, n10, n12 und n4 alle den Pegel von 3,3 V erreichen.

Gemäß der Spannungspegelumformschaltung der zehnten Ausfüh rungsform kann die Möglichkeit eines fehlerhaften Betriebes re duziert werden, indem vermieden wird, daß die Knoten n7-n12 ei nen Hoch-Impedanzzustand erreichen.

Elfte Ausführungsform

Fig. 11 ist ein Schaltungsdiagramm, das den Aufbau einer Span nungspegelumformschaltung nach einer elften Ausführungsform zeigt. Die Spannungspegelumformschaltung der elften Ausfüh rungsform hat einen Aufbau, der gleichartig ist zu demjenigen der Spannungspegelumformschaltung der zehnten Ausführungsform, mit oder unter der Bedingung, daß die Spannungsverminderungs einheit 20 die Spannungsverminderungseinheit 10 ersetzt.

Die Spannungspegelumformschaltung der elften Ausführungsform hat zusätzlich zu dem Vorteil, daß die Zuverlässigkeit der Schaltungsfunktion der n-Kanal-MOS-Transistoren N1 und N2 ver bessert ist, einen Vorteil, der gleichartig ist demjenigen der Spannungspegelumformschaltung der zehnten Ausführungsform.

Zwölfte Ausführungsform

Fig. 12 ist ein Schaltungsdiagramm, das den Aufbau einer Span nungspegelumformschaltung nach einer zwölften Ausführungsform zeigt. Die Spannungspegelumformschaltung der zwölften Ausfüh rungsform hat einen Aufbau, der gleichartig ist zu demjenigen der Spannungspegelumformschaltung der elften Ausführungsform, mit oder unter der Bedingung, daß die Spannungsverminderungs einheit 30 die Spannungsverminderungseinheit 20 ersetzt.

Die Spannungspegelumformschaltung der zwölften Ausführungsform hat zusätzlich zu dem Vorteil, daß die Zuverlässigkeit der Schaltfunktion der p-Kanal-MOS-Transistoren P3 und P4 verbes sert ist, einen Vorteil, der gleichartig ist demjenigen der Spannungspegelumformschaltung der elften Ausführungsform.

Dreizehnte Ausführungsform

Bei der vorhergehend beschriebenen Spannungspegelumformschal tung der in Fig. 1 gezeigten ersten Ausführungsform, sind die n-Kanal-MOS-Transistoren N2 und N4 AUS und der Knoten n2 er reicht einen Hoch-Impedanzzustand, wenn wie in Tabelle 3 ge zeigt die Spannung Vin den Pegel von 3,3 V erreicht. Ein Kno ten, der solch einen Hoch-Impedanzzustand erreicht, ist emp findlich gegenüber verschiedenem Rauschen, was zu fehlerhaftem Betrieb führt.

Die Spannungspegelumformschaltung nach einer dreizehnten Aus führungsform umfaßt zusätzlich zu den Teilen oder Bauelementen der Spannungspegelumformschaltung der ersten Ausführungsform weiter einen p-Kanal-MOS-Transistor P5, der zwischen dem Gate des n-Kanal-MOS-Transistors N3 und dem Knoten n1 geschaltet ist und dessen Gate an den Knoten n2 angeschlossen ist, und einen p-Kanal-MOS-Transistor P6, der zwischen den Knoten nAL und n2 geschaltet ist und dessen Gate an den Knoten n1 angeschlossen ist zum Fixieren des Potentials des Knotens, welcher einen Hoch-Impedanzzustand erreicht. Die p-Kanal-MOS-Transistoren P5 und P6 und die n-Kanal-MOS-Transistoren N1 und N2 bilden eine Verriegelungs- oder Haltespeicherschaltung (Latch-Schaltung).

Die Funktion in dem Fall, bei welchem die Spannung Vin 3,3 V beträgt und eine Spannung VNN von 0 V an den Knoten nVN ange legt wird, wird im folgenden beschrieben.

Zuerst wird der p-Kanal-MOS-Transistor P2 eingeschaltet und die Spannung des Knotens n4 erreicht den Pegel von 3,3 V. Hierbei wird eine Spannung von 3,3 V auf das Gate des n-Kanal-MOS-Transis tors N4 angelegt, so daß der Knoten n2 einen Hoch-Impedanzzustand von wenigstens 2,3 V erreicht. Das Gate des n-Kanal-MOS-Transistors N1 ist an den Knoten n2 angeschlossen und die Source desselben wird mit der Spannung VNN von 0 V ver sorgt. Deswegen wird der n-Kanal-MOS-Transistor N1 eingeschal tet und die Spannung des Knotens n1 erreicht den Pegel von 0 V. Hierbei ist das Gate des p-Kanal-MOS-Transistors an den Knoten n1 angeschlossen und die Source desselben wird mit einem Ver minderungssignal ALV von 3,3 V versorgt. Deswegen wird der P-Kanal-MOS-Transistor P6 eingeschaltet und die Spannung des Kno tens n2 steigt bis zu dem Pegel von 3,3 V an. So kann vermieden werden, daß der Knoten n2 einen Hoch-Impedanzzustand erreicht.

Gemäß der Spannungspegelumformschaltung der dreizehnten Ausfüh rungsform kann ein Hoch-Impedanzzustand der Knoten n1 und n2, zum Verbessern der Funktions- oder Betriebszuverlässigkeit ver mieden werden.

Vierzehnte Ausführungsform

Fig. 14 ist ein Schaltungsdiagramm, das einen Aufbau einer Strompegelumformschaltung nach einer vierzehnten Ausführungs form zeigt. Die Spannungspegelumformschaltung der vierzehnten Ausführungsform hat einen Aufbau, der gleichartig ist demjeni gen der Spannungspegelumformschaltung der dreizehnten Ausfüh rungsform, mit oder unter der Bedingung, daß die Spannungsver minderungseinheit 20 die Spannungsverminderungseinheit 10 er setzt.

Die Spannungspegelumformschaltung der vierzehnten Ausführungs form hat einen Vorteil, der gleichartig ist demjenigen der Spannungspegelumformschaltung der dreizehnten Ausführungsform, und zusätzlich den Vorteil, daß die Zuverlässigkeit der Funkti on oder des Betriebs der n-Kanal-MOS-Transistoren N1 und N2 verbessert ist.

Fünfzehnte Ausführungsform

Fig. 15 ist ein Schaltungsdiagramm, das den Aufbau einer Span nungspegelumformschaltung nach einer fünfzehnten Ausführungs form zeigt. Die Spannungspegelumformschaltung der fünfzehnten Ausführungsform hat einen Aufbau, der gleichartig ist zu demje nigen der Spannungspegelumformschaltung der vierzehnten Ausfüh rungsform, vorausgesetzt, daß die Spannungsverminderungseinheit 30 die Spannungsverminderungseinheit 20 ersetzt.

Die Spannungspegelumformschaltung der fünfzehnten Ausführungs form hat einen Vorteil, der gleichartig ist zu demjenigen der Spannungspegelumformschaltung der vierzehnten Ausführungsform und zusätzlich den Vorteil, daß die Zuverlässigkeit der Schalt funktion der p-Kanal-MOS-Transistoren P3 und P4 verbessert ist.

Sechzehnte Ausführungsform

Fig. 16 ist ein Schaltungsdiagramm, das den Aufbau einer Span nungspegelumformschaltung nach einer sechzehnten Ausführungs form zeigt. Die Spannungspegelumformschaltung der sechzehnten Ausführungsform hat einen Aufbau, der gleichartig ist zu demje nigen der Spannungspegelumformschaltung der dreizehnten Ausfüh rungsform, mit oder unter der Bedingung, daß weiter die Vermin derungsschaltungen 40 und 41 umfaßt sind.

Die Spannungspegelumformschaltung der sechzehnten Ausführungs form hat einen Vorteil, der gleichartig ist zu demjenigen der Spannungspegelumformschaltung der dreizehnten Ausführungsform, und zusätzlich den Vorteil, einer Verminderung der Spannung über Source und Drain der p-Kanal-MOS-Transistoren P1 und P2 zur Verbesserung der Zuverlässigkeit derselben.

Siebzehnte Ausführungsform

Fig. 17 ist ein Schaltungsdiagramm, das den Aufbau einer Span nungspegelumformschaltung nach einer siebzehnten Ausführungs form zeigt. Die Spannungspegelumformschaltung der vorliegenden Ausführungsform hat einen Aufbau, der gleichartig ist zu demje nigen der Spannungspegelumformschaltung der vierzehnten Ausfüh rungsform, mit oder unter der Bedingung, daß weiter die Vermin derungsschaltungen 40 und 41 umfaßt sind.

Die Spannungspegelumformschaltung der vorliegenden siebzehnten Ausführungsform hat einen Vorteil, der gleichartig ist zu dem jenigen der Spannungspegelumformschaltung nach Fig. 14, und zu sätzlich den Vorteil, daß die Zuverlässigkeit der p-Kanal-MOS-Transistoren P1 und P2 verbessert ist.

Achtzehnte Ausführungsform

Fig. 18 ist ein Schaltungsdiagramm, das den Aufbau einer Span nungspegelumformschaltung nach einer achtzehnten Ausführungs form zeigt. Die Spannungspegelumformschaltung der vorliegenden Ausführungsform hat einen Aufbau, der gleichartig ist zu demje nigen der Spannungspegelumformschaltung der fünfzehnten Ausfüh rungsform, mit oder unter der Bedingung, daß weiter die Vermin derungsschaltungen 40 und 41 umfaßt sind.

Die Spannungspegelumformschaltung nach der achtzehnten Ausfüh rungsform hat einen Vorteil, der gleichartig ist zu demjenigen der Spannungspegelumformschaltung der fünfzehnten Ausführungs form, und zusätzlich den Vorteil, daß die Zuverlässigkeit der p-Kanal-MOS-Transistoren P1 und P2 verbessert ist.

Neunzehnte Ausführungsform

Fig. 19 ist ein Schaltungsdiagramm, das den Aufbau einer Span nungspegelumformschaltung nach einer neunzehnten Ausführungs form zeigt. Die Spannungspegelumformschaltung der vorliegenden Ausführungsform hat einen Aufbau, der gleichartig ist zu demje nigen der Spannungspegelumformschaltung der sechzehnten Ausfüh rungsform, mit oder unter der Bedingung, daß weiter die Vermin derungsschaltungen 42 und 44, welche in Reihe mit der Verminde rungsschaltung 40 geschaltet sind, und die Verminderungsschal tungen 43 und 45, welche in Reihe mit der Verminderungsschal tung 41 geschaltet sind, umfaßt sind.

Die Spannungspegelumformschaltung nach der neunzehnten Ausfüh rungsform hat einen Vorteil, der gleichartig ist zu demjenigen der Spannungspegelumformschaltung der sechzehnten Ausführungs form, und zusätzlich den Vorteil, daß die Spannung über Source und Drain der p-Kanal-MOS-Transistoren P1 und P2 zum weiteren Verbessern der Zuverlässigkeit der p-Kanal-MOS-Transistoren P1 und P2 vermindert ist.

Zwanzigste Ausführungsform

Fig. 20 ist ein Schaltungsdiagramm, das den Aufbau einer Span nungspegelumformschaltung nach einer zwanzigsten Ausführungs form zeigt. Die Spannungspegelumformschaltung der vorliegenden Ausführungsform hat einen Aufbau, der gleichartig ist zu demje nigen der Spannungspegelumformschaltung der siebzehnten Ausfüh rungsform, mit oder unter der Bedingung, daß weiter die Vermin derungsschaltungen 42 und 44, welche in Reihe mit der Verminde rungsschaltung 40 geschaltet sind, und die Verminderungsschal tungen 43 und 45, welche in Reihe mit der Verminderungsschal tung 41 geschaltet sind, umfaßt sind.

Die Spannungspegelumformschaltung der vorliegenden zwanzigsten Ausführungsform hat einen Vorteil, der gleichartig ist zu dem jenigen der Spannungspegelumformschaltung der siebzehnten Aus führungsform, und zusätzlich den Vorteil, daß die Zuverlässig keit der p-Kanal-MOS-Transistoren P1 und P2 weiter verbessert ist.

Einundzwanzigste Ausführungsform

Fig. 21 ist ein Schaltungsdiagramm, das den Aufbau einer Span nungspegelumformschaltung nach einer einundzwanzigsten Ausfüh rungsform zeigt. Die Spannungspegelumformschaltung der vorlie genden Ausführungsform hat einen Aufbau, der gleichartig ist zu demjenigen der Spannungspegelumformschaltung der achtzehnten Ausführungsform, mit oder unter der Bedingung, daß weiter die Verminderungsschaltungen 42 und 44, welche in Reihe mit der Verminderungsschaltung 40 geschaltet sind, und die Verminde rungsschaltungen 43 und 45, welche in Reihe mit der Verminde rungsschaltung 41 geschaltet sind, umfaßt sind.

Die Spannungspegelumformschaltung der einundzwanzigsten Ausfüh rungsform hat einen Vorteil, der gleichartig ist zu demjenigen der Spannungspegelumformschaltung der achtzehnten Ausführungs form, und zusätzlich den Vorteil, daß die Zuverlässigkeit der p-Kanal-MOS-Transistoren P1 und P2 weiter verbessert ist.

Zweiundzwanzigste Ausführungsform

Fig. 22 ist ein Schaltungsdiagramm, das den Aufbau einer Span nungspegelumformschaltung nach einer zweiundzwanzigsten Ausfüh rungsform zeigt. Die Spannungspegelumformschaltung der vorlie genden Ausführungsform hat einen Aufbau, der vergleichartig ist demjenigen der Spannungspegelumformschaltung nach der neunzehn ten Ausführungsform, mit oder unter der Bedingung, daß die Ver minderungsschaltungen 40-45 durch die Verminderungsschaltungen 50-55, welche jeweils eine Steuerschaltung 500-505 aufweisen, ersetzt sind.

Die Spannungspegelumformschaltung nach der zweiundzwanzigsten Ausführungsform hat einen Vorteil, der vergleichbar ist demje nigen der Spannungspegelumformschaltung der neunzehnten Ausfüh rungsform, und zusätzlich den Vorteil, daß ein fehlerhafter Be trieb durch Vermeiden eines Hoch-Impedanzzustands der Knoten n7-n12, wenn die an den Knoten nVN angelegte Spannung VNN 0 V beträgt, vermieden wird.

Dreiundzwanzigste Ausführungsform

Fig. 23 ist ein Schaltungsdiagramm, das den Aufbau einer Span nungspegelumformschaltung einer dreiundzwanzigsten Ausführungs form zeigt. Die Spannungspegelumformschaltung der vorliegenden Ausführungsform hat einen Aufbau, der gleichartig ist zu demje nigen der Spannungspegelumformschaltung der zwanzigsten Ausfüh rungsform, mit oder unter der Bedingung, daß die Verminderungs schaltungen 40-45 durch die Verminderungsschaltungen 50-55 er setzt sind.

Die Spannungspegelumformschaltung nach der dreiundzwanzigsten Ausführungsform hat einen Vorteil, der gleichartig ist zu dem jenigen der Spannungspegelumformschaltung der zwanzigsten Aus führungsform, und zusätzlich den Vorteil, daß ein fehlerhafter Betrieb durch Vermeiden eines Hoch-Impedanzzustands der Knoten n7-n12 vermieden wird.

Vierundzwanzigste Ausführungsform

Fig. 24 ist ein Schaltungsdiagramm, das den Aufbau einer Span nungspegelumformschaltung nach einer vierundzwanzigsten Ausfüh rungsform zeigt. Die Spannungspegelumformschaltung der vorlie genden Ausführungsform hat einen Aufbau, der vergleichbar ist zu demjenigen der Spannungspegelumformschaltung der einundzwan zigsten Ausführungsform, mit oder unter der Bedingung, daß die Verminderungsschaltungen 40-45 durch die Verminderungsschaltun gen 50-55 ersetzt sind.

Die Spannungspegelumformschaltung nach der vierundzwanzigsten Ausführungsform hat einen Vorteil, der gleichartig ist zu dem jenigen der Spannungspegelumformschaltung der einundzwanzigsten Ausführungsform, und zusätzlich den Vorteil, daß ein fehlerhaf ter Betrieb durch Vermeiden eines Hoch-Impedanzzustands der Knoten n7-n12 vermieden wird.

Fünfundzwanzigste Ausführungsform

Fig. 25 ist ein Schaltungsdiagramm, das den Aufbau einer Span nungspegelumformschaltung nach einer fünfundzwanzigsten Ausfüh rungsform zeigt. Die Spannungspegelumformschaltung der fünfund zwanzigsten Ausführungsform hat einen Aufbau, der gleichartig ist zu demjenigen der Spannungspegelumformschaltung der drei zehnten Ausführungsform, mit oder unter der Bedingung, daß wei ter ein Knoten nVout zum Liefern einer Spannung Vout1, ein Mas seknoten nGnd, ein n-Kanal-MOS-Transistor N101, der zwischen dem Knoten nVout und dem Masseknoten nGnd geschaltet ist und dessen Gate an den Knoten n4 angeschlossen ist, und einen n-Kanal-MOS-Transistor N102, der zwischen dem Knoten nVout und dem Knoten nVN geschaltet ist und dessen Gate an den Knoten n1 angeschlossen ist, umfaßt sind.

Bei der Spannungspegelumformschaltung der vorliegenden fünfund zwanzigsten Ausführungsform liefert eine Spannungsumformeinheit 200 die Spannung Vout1 in Abhängigkeit der zu der Spannungser zeugungseinheit 200 gelieferten Spannung VNN und der Spannung Vin.

Die Beziehung zwischen der Spannung eines jeden Knotens in Ab hängigkeit von der an den Knoten nVN angelegten Spannung VNN und der an den Knoten nVIN angelegten Spannung Vin, und der Zu stand eines jeden Transistors ist im folgenden dargelegt.

Wenn eine Spannung VNN von -11 V zu dem Knoten nVN geliefert wird und eine Spannung Vin von 3,3 V zu dem Knoten nVIN gelie fert wird, wird der p-Kanal-MOS-Transistor P2 eingeschaltet und der Knoten n4 erreicht den Spannungspegel von 3,3 V. Hierbei wird der n-Kanal-MOS-Transistor N101 eingeschaltet, da eine Spannung von 0 V zu dessen Source geliefert wird. Deswegen wird von demselben eine Spannung Vout1 von 0 V ausgegeben.

Wenn eine Spannung VNN von -11 V zu dem Knoten nVN und eine Spannung Vin von 0 V zu dem Knoten nVIN geliefert wird, wird die Spannung Vin auf einem L-Pegel durch den Inverter I2 inver tiert. Deswegen wird der p-Kanal-MOS-Transistor P1 eingeschal tet und der Knoten n3 erreicht den Spannungspegel von 3,3 V. Hierbei erreicht das Verminderungssignal ALV den Pegel von 0 V, so daß der Knoten n1 bei wenigstens 1 V liegt. Als Folge wird der n-Kanal-MOS-Transistor N2 eingeschaltet und die Spannung des Knotens n2 erreicht den Pegel von -11 V. Deswegen wird der p-Kanal-MOS-Transistor PS eingeschaltet und die Spannung des Knotens n1 erreicht den Pegel von 0 V. Hierbei ist die Source des n-Kanal-MOS-Transistors N102 versorgt mit einer Spannung VNN von -11 V und das Gate desselben ist mit einer Spannung von 0 V versorgt. Deswegen wird der n-Kanal-MOS-Transistor N102 eingeschaltet, so daß die Spannung VNN von -11 V als die Span nung Vout1 ausgegeben wird.

Gemäß der Spannungspegelumformschaltung der vorliegenden Aus führungsform kann 0 V/die Spannung VNN als Spannung Vout1 aus gegeben werden in Abhängigkeit von oder entsprechend dem H/L-Pegel der Spannung Vin.

Wenn die auf dem Knoten nVN angelegte Spannung VNN -11 V ist, nimmt der Knoten n2 einen Spannungspegel zwischen 0 V und -11 V an. Wenn diese Spannung auf das Gate des n-Kanal-MOS-Transistors N101 angelegt wird, wird der Transistor N101 ange sichts einer Sourcespannung von 0 V immer ausgeschaltet sein. Deswegen können 0 V nicht genau als Spannung Vout1 ausgegeben werden. So ist das Gate des n-Kanal-MOS-Transistors N101 an den Knoten n4 angeschlossen, um eine erwünschte Schaltfunktion des n-Kanal-MOS-Transistors N101 sicherzustellen.

Die Spannungspegelumformschaltung der vorliegenden fünfundzwan zigsten Ausführungsform hat einen Vorteil, daß konträr zu den Spannungspegelumformschaltungen der ersten bis zur dreiundzwan zigsten Ausführungsform, welche eine Spannungsausgabe von 3,3 V bis -11 V liefern, eine Spannung VNN von 0 V ausgegeben wird. Der Vorteil ist vorhanden, daß genau 0 V ausgegeben werden kön nen.

Die Spannung VNN wird von einer externen Ladungspumpe an den Knoten nVN angelegt. Auch wird die Spannung Vin als ein Adreß signal verwendet, und die Spannung Vout1 wird als ein Vordeko diersignal zum Auswählen einer externen Speicherzelle verwen det. Dasselbe gilt für die oben beschriebenen Ausführungsformen und auch für die folgenden Ausführungsformen.

Sechsundzwanzigste Ausführungsform

Fig. 26 ist ein Schaltungsdiagramm, das den Aufbau einer Span nungspegelumformschaltung nach einer sechsundzwanzigsten Aus führungsform zeigt.

Gemäß Fig. 26, auf die nun Bezug genommen wird, umfaßt die Spannungspegelumformschaltung der sechsundzwanzigsten Ausfüh rungsform eine Spannungsumformeinheit 100, bei der die Gates der n-Kanal-MOS-Transistoren N3 und N4 an einen Masseknoten nGnd angeschlossen sind, zum Liefern zu dem Knoten n1 einer Spannung in Abhängigkeit von einer an einen Knoten nEXVN und einer an einen Knoten nVIN1 angelegten Spannung Vin1, eine Spannungsumformeinheit 200 zum Liefern zu dem Knoten nVout ei ner Spannung in Abhängigkeit von einer Spannung INVNN eines Knotens nIN und von einer zu einem Knoten nVIN2 gelieferten Spannung Vin2, einen n-Kanal-MOS-Transistor N104, der zwischen dem Knoten nVout und dem Knoten nEXVN geschaltet ist und dessen Gate an den Knoten n1 angeschlossen ist, und einen n-Kanal-MOS-Transis tor N103, der zwischen dem n-Kanal-MOS-Transistor N104 und dem Knoten nVout geschaltet ist und dessen Gate an den Mas seknoten nGnd angeschlossen ist. Es ist zu vermerken, daß es einen Knoten n110 zwischen dem n-Kanal-MOS-Transistor N103 und dem Knoten nVout gibt.

Bei der Spannungspegelumformschaltung der vorliegenden vorlie genden Ausführungsform wird eine extern an den Knoten nEXVN an gelegte Spannung VNN zu einer (nicht gezeigten) Speicherzelle geliefert, die an den Knoten nIN in einem Testmodus (wenn die Spannungen Vin1 und Vin2 beide einen L-Pegel (0 V) erreichen) angeschlossen ist. Die Spannungsumformeinheit 100 und die Span nungsumformeinheit 200 sind in einem von dem Testmodus ver schiedenen Modus getrennt.

Die Spannung der Hauptknoten in Abhängigkeit von der Spannung EXVNN und den Spannungen Vin1 und Vin2 und der Zustand der je weiligen Transistoren ist im folgenden dargestellt.

Es ist aus Tabelle 12 ersichtlich, daß die n-Kanal-MOS-Transis toren N102, N103 und N104 ausgeschaltet sind, so daß der Knoten nEXVN elektrisch von dem Knoten nIN getrennt ist, wenn die Spannungen Vin1 und Vin2 beide den Pegel von 3,3 V errei chen. Hierbei ist der n-Kanal-MOS-Transistor N101 EIN und der Knoten nVout (der Knoten n110) erreicht den Pegel von 0 V. Des wegen nehmen der Knoten nEXVN und der Knoten nIN in unabhängi ger Weise willkürliche negative Werte an.

Wenn die Spannung Vin2 3,3 V beträgt und die Spannung Vin1 0 V beträgt, wird das Gate des n-Kanal-MOS-Transistors N104 mit ei ner Spannung von -1V oder von wenigstens 2,3 V versorgt, wenn die an den Knoten nEXVN angelegte Spannung EXVNN -11 V bzw. 0 V beträgt. Deswegen ist der n-Kanal-MOS-Transistor N104 einge schaltet.

Hierbei wird der n-Kanal-MOS-Transistor N103 nur eingeschaltet, wenn die Spannung EXVNN -11 V beträgt. Jedoch wird, da der n-Kanal-MOS-Transistor N101 eingeschaltet ist und der Knoten n110 auf den Spannungspegel 0 V eingestellt ist, die Spannung EXVNN (oder nVout) daran gehindert (gesperrt), einen anderen Wert als 0 V anzunehmen.

Wenn die Spannung Vin2 0 V beträgt und die Spannung Vin1 3,3 V beträgt, sind die n-Kanal-MOS-Transistoren N103 und N104 ausge schaltet, und der n-Kanal-MOS-Transistor N102 ist eingeschal tet. Deswegen sind die Knoten n110 und nIN elektrisch verbun den. Die Spannung EXVNN wird daran gehindert (gesperrt), einen Wert größer als die Spannung INVNN anzunehmen, da es die Mög lichkeit gibt, daß die n-Kanal-MOS-Transistoren N103 und N104 in solch einem Fall eingeschaltet werden.

Wenn die Spannungen Vin2 und Vin1 beide den Pegel 0 V errei chen, wird der n-Kanal-MOS-Transistor N102 eingeschaltet und die Knoten n110 und nIN werden elektrisch verbunden. Auch wird der n-Kanal-MOS-Transistor N104 eingeschaltet. Deswegen wird der Knoten nEXVN elektrisch mit dem Knoten nIN verbunden. Je doch wird, wenn die Spannung EXVNN größer als -1V wird, der n-Kanal-MOS-Transistor N103 ausgeschaltet werden, so daß der Kno ten nEXVN elektrisch von dem Knoten nIN getrennt wird.

So werden die Spannungen Vin1 und Vin2 beide auf den Spannungs pegel von 3,3 V eingestellt, um den Knoten nEXVN von dem Knoten nIN elektrisch zu trennen. Die Spannungen Vin1 und Vin2 werden beide auf 0 V einstellt, um eine elektrische Verbindung zwi schen den Knoten nEXVN und nIN zu ermöglichen.

Der n-Kanal-MOS-Transistor N103 dient dazu, die Source-Drain-Spannung des n-Kanal-MOS-Transistors N104 zu vermindern. Der n-Kanal-MOS-Transistor N101 ist vorgesehen, um den Knoten n110 vom Erreichen eines Hoch-Impedanzzustands abzuhalten.

Die Spannungspegelumformschaltung nach der sechsundzwanzigsten Ausführungsform kann leicht eine vollständige Trennung der bei den Knoten nEXVN und nIN mit unterschiedlichen negativen Span nungen EXVNN und INVNN mit Hilfe der Einrichtung der n-Kanal-MOS-Transistoren N102 und N104 durchzuführen, die als Reaktion auf die Spannungspegel der gelieferten Spannungen Vin1 und Vin2 ausgeschaltet werden.

Siebenundzwanzigste Ausführungsform

Fig. 27 ist ein Schaltungsdiagramm, das den Aufbau einer Span nungspegelumformschaltung nach einer siebenundzwanzigsten Aus führungsform zeigt. Die Spannungspegelumformschaltung der sie benundzwanzigsten Ausführungsform hat eine Funktion, die gleichartig ist derjenigen der Spannungspegelumformschaltung der sechsundzwanzigsten Ausführungsform. Jedoch sind die Bezie hungen von positiven und negativen Spannung invertiert, und ei ne externe positive hohe Spannung EXVPP wird anstelle der nega tiven hohen Spannung EXVNN angelegt.

Eine Spannungsumformeinheit 300 entspricht der Spannungsumfor meinheit 100 von Fig. 26, und eine Spannungsumformeinheit 400 entspricht der Spannungsumformeinheit 200. Auch entspricht ein p-Kanal-MOS-Transistor P401 dem n-Kanal-MOS-Transistor N104, und ein p-Kanal-MOS-Transistor P403 entspricht dem n-Kanal-MOS-Transistor N103. Darüber hinaus entsprechen Verminderungsschal tungen 70-75 den Verminderungsschaltungen 40-45.

Jede der Verminderungsschaltungen 70-75 hat den gleichen Auf bau. Zum Beispiel umfaßt die Verminderungsschaltung 70 einen Stromversorgungsspannungsknoten nVcc, p-Kanal-MOS-Transistoren P311 und P312 und einen n-Kanal-MOS-Transistor N311.

Die Spannungsumformeinheit 300 umfaßt einen Stromversorgungs spannungsknoten nVcc, einen Masseknoten nGnd, die Verminde rungsschaltungen 70-75, einen Inverter I4, n-Kanal-MOS-Transistoren N301, N302 und p-Kanal-MOS-Transistoren P301-P304.

Die Spannungspegelumformschaltung 400 umfaßt einen Masseknoten nGnd, einen Inverter I5, n-Kanal-MOS-Transistoren N201 und N202 und p-Kanal-MOS-Transistoren P101, P102, P201 und P202.

Die Funktion der Spannungspegelumformschaltung der siebenund zwanzigsten Ausführungsform wird im folgenden beschrieben.

Wenn die zu den Knoten nVIN1 bzw. nVIN2 gelieferten Spannungen Vin1 und Vin2 beide den Spannungspegel von 3,3 V erreichen, werden Knoten nEXVP und nIN elektrisch verbunden. Jedoch wer den, wenn die jeweiligen Spannungen niedriger werden als die Summe der Stromversorgungsspannung Vcc und der Schwellwertspan nung Vthp des p-Kanal-MOS-Transistors P403, der Knoten nEXVP und der Knoten nIN elektrisch getrennt, da der p-Kanal-MOS-Transistor P403 ausgeschaltet ist.

Wenn die Spannungen Vin1 und Vin2 beide den Pegel von 0 V er reichen, werden die p-Kanal-MOS-Transistoren P401 und P102 bei de ausgeschaltet. Deswegen können der Knoten nEXVP und der Kno ten nIN in unabhängiger Weise willkürliche positive Spannungen annehmen. Hierbei ist der p-Kanal-MOS-Transistor P101 einge schaltet und der Knoten n410 erreicht den Spannungspegel von 0 V.

Gemäß der Spannungspegelumformschaltung der siebenundzwanzig sten Ausführungsform kann einfach eine komplette Trennung der beiden Knoten nEXVP und nIN, die verschiedene Spannungen EXVPP und INVPP aufweisen, leicht durchgeführt werden.

Achtundzwanzigste Ausführungsform

Fig. 28 ist ein Schaltungsdiagramm, das den Aufbau einer Span nungspegelumformschaltung nach einer achtundzwanzigsten Ausfüh rungsform zeigt. Die Spannungspegelumformschaltung der vorlie genden Ausführungsform hat eine Funktion, die gleichartig ist derjenigen der Spannungspegelumformschaltung der zehnten Aus führungsform. Jedoch ist die Beziehungen von positiven und ne gativen Spannung invertiert, und eine externe positive hohe Spannung VPP wird anstatt einer negativen hohen Spannung VNN zu einem Knoten nVIP geliefert.

p-Kanal-MOS-Transistoren P301 und P302 entsprechen den in Fig. 10 gezeigten n-Kanal-MOS-Transistor N1 und N2. Eine Spannungs verminderungseinheit 90 entspricht der Spannungsverminderungs einheit 10. Auch entsprechen Verminderungsschaltungen 80-85 je weils den Verminderungsschaltungen 50-55.

Jede der Verminderungsschaltungen 80-85 hat einen gleichartigen Aufbau. Zum Beispiel umfaßt die Verminderungsschaltung 80 einer Steuerschaltung 600, p-Kanal-MOS-Transistoren P311, P312, einen n-Kanal-MOS-Transistor N311 und einen Stromversorgungsknoten nVcc.

Die Spannungspegelumformschaltung der achtundzwanzigsten Aus führungsform umfaßt weiter einen Masseknoten nGnd, einen Knoten nVIN1, zu welchem eine Spannung Vin1 geliefert wird, einen Kno ten nVIN3, zu welchem eine Spannung Vin3 geliefert wird, Inver ter I6, I7, n-Kanal-MOS-Transistoren N201, N202, N301, N302 und p-Kanal-MOS-Transistoren P201 und P202.

Eine Beziehungen zwischen der Spannung der Hauptknoten in Ab hängigkeit von den Spannungen VPP und Vin1 und der Zustand der jeweiligen Transistoren wird im folgenden dargelegt.

Es ist aus Tabelle 13 ersichtlich, daß, wenn die zu dem Knoten nVP gelieferte Spannung VPP 3,3 V beträgt, die Spannung Vin3 0 V beträgt. Als Reaktion wird der n-Kanal-MOS-Transistor N102 eingeschaltet, und der Knoten N204 erreicht den Spannungspegel von 0 V. Auch wird der p-Kanal-MOS-Transistor P201 eingeschal tet, da sein Gate an den Knoten n204 angeschlossen ist. Deswe gen erreicht der Knoten n203 den Spannungspegel von 3,3 V. Hierbei wird der n-Kanal-MOS-Transistor N302 eingeschaltet, und der Knoten n308 erreicht den Spannungspegel von 0 V, wenn die Spannung Vin1 3,3 V beträgt. n-Kanal-MOS-Transistoren N361, N341 und N321 werden aufeinanderfolgend eingeschaltet, wodurch die Spannung Vout den Pegel von 0 V erreicht. Auch erreicht der Knoten n302 einen Hoch-Impedanzzustand von nicht mehr als 1V, da eine Spannung Vin3 von 0 V zu dem Gate des p-Kanal-MOS-Transistors P304 geliefert wird. p-Kanal-MOS-Transistoren P301 und P303 werden eingeschaltet, und die Knoten n301 und n303 er reichen den Spannungspegel 3,3 V.

Da eine Spannung von 3,3 V zu dem Gate des n-Kanal-MOS-Transistors N311 durch die Steuerschaltung 600 geliefert wird, erreicht der Knoten n311 einen Hoch-Impedanzzustand von wenig sten 2,3 V, was um die Schwellwertspannung Vth (1 V) des n-Kanal-MOS-Transistors N311 niedriger ist als 3,3 V.

In gleichartiger Weise erreichen die Knoten n309 und n307 einen Hoch-Impedanzzustand von wenigsten 2,3 V.

Der n-Kanal-MOS-Transistor N301 wird ausgeschaltet, da eine Spannung von 0 V durch den Inverter I7 zu dessen Gate geliefert wird.

Wenn die zu dem Knoten nVP gelieferte Spannung VPP 12 V beträgt, beträgt die Spannung Vin3 3,3 V. Als Reaktion wird der n-Kanal-MOS-Transistor N201 eingeschaltet, und der Knoten n203 erreicht den Spannungspegel 0 V. Auch wird der p-Kanal-MOS-Transistor P202 eingeschaltet, da dessen Gate an den Knoten n203 ange schlossen ist. Deswegen erreicht der Knoten n204 den Spannungs pegel 12 V. Wenn die Spannung Vin1 3,3 V beträgt, wird der n-Kanal-MOS-Transistor N302 eingeschaltet, und der Knoten n308 erreicht den Spannungspegel 0 V. Hierbei werden die n-Kanal-MOS-Transistoren N361, N341 und N321 aufeinanderfolgend einge schaltet, da die Stromversorgungsspannung Vcc zu den jeweiligen Gates derselben geliefert wird. Eine Spannung Vout von 0 V wird ausgegeben. Hierbei wird der p-Kanal-MOS-Transistor P304 ausge schaltet, da eine Spannung Vin3 von 3,3 V zu dem Gate desselben geliefert wird. Deswegen erreicht der Knoten n302 einen Hoch-Impedanzzustand von nicht mehr als 4,3 V.

Der P-Kanal-MOS-Transistor P301 wird eingeschaltet, da dessen Gate an den Knoten n304 angeschlossen ist. Deswegen erreicht der Knoten n301 den Spannungspegel 12 V. Auch ist der P-Kanal-MOS-Transistor P303 eingeschaltet, da eine Spannung Vin3 von 3,3 V zu dessen Gate geliefert wird. Deswegen erreicht eine Spannung /Vout den Pegel 12 V. Hierbei vergleicht die Verminde rungsschaltung 80 die 12 V mit der Stromversorgungsspannung Vcc (3,3 V), um die höhere Spannung zu dem Gate des n-Kanal-MOS-Transistors N311 zu liefern.

Deswegen erreicht der Knoten n311 einen Spannungspegel von 11 V, der um die Schwellwertspannung des n-Kanal-MOS-Transistors N311 niedriger ist als die Gatespannung desselben. In gleichartiger Weise erreichen die Knoten n309 und n307 Spannungspegel von 10 V bzw. 9 V. Auch wird der n-Kanal-MOS-Transistor N301 ausge schaltet, da eine Spannung von 0 V sowohl zu dessen Gate als auch zu dessen Source geliefert wird.

Die Spannungspegelumformschaltung der achtundzwanzigsten Aus führungsform ermöglicht den Vorteil, daß bei einer Schaltung zum Umformen einer hohen Spannung VPP zu einer vorbestimmten Spannung die Knoten n307-n312 daran gehindert werden, einen Hoch-Impedanzzustand zu erreichen, während die Spannungen über Source und Drain der P-Kanal-MOS-Transistoren P301, P302 und der n-Kanal-MOS-Transistoren N301 und N302 vermindert sind.

Auch wenn die vorliegende Erfindung im Detail beschrieben und gezeigt worden ist, sollte klar sein, daß dies nur für Darstel lungszwecke und lediglich beispielhaft geschehen ist und nicht, um die Erfindung in irgendeiner Art und Weise zu begrenzen.

Claims

1. Spannungspegelumformschaltung mit einem Ausgabeknoten (n3),
einem ersten Knoten (n50), der eine erste Spannung in Abhängig keit von einer Eingabespannung (Vin) hat,
einem ersten Transistor (P1), der zwischen dem ersten Knoten (n50) und dem Ausgabeknoten (n3) geschaltet ist und eingeschal tet wird, wenn die Eingabespannung (Vin) einen ersten Logikpe gel erreicht,
einem zweiten Knoten (nVN), der eine zweite Spannung (VNN) hat,
einem zweiten Transistor (N1), der zwischen dem zweiten Knoten (nVN) und dem Ausgabeknoten (n3) geschaltet ist und eingeschal tet wird, wenn die Eingabespannung (Vin) einen zweiten Logikpe gel erreicht, und
einem dritten Transistor (N3) eines ersten Leitfähigkeitstyps, der zwischen dem Ausgabeknoten (n3) und dem zweiten Transistor (N1) geschaltet ist und ein Gate hat, das mit einem ersten Steuersignal (ALV) in Abhängigkeit von einem Pegel der zweiten Spannung (VNN) versorgt wird.

2. Spannungspegelumformschaltung nach Anspruch 1, gekenn zeichnet durch
einen dritten Knoten (n4), der eine dritte Spannung in Abhän gigkeit von der Eingabespannung (Vin) hat, und
einen vierten Transistor (P4) eines zweiten Leitfähigkeitstyps, der zwischen dem dritten Knoten (n4) und einem Gate des zweiten Transistors (N1) geschaltet ist und ein Gate hat, das mit einem invertierten Signal des ersten Steuersignals (ALV) versorgt wird.

3. Spannungspegelumformschaltung nach Anspruch 2, gekenn zeichnet durch eine Steuereinrichtung (4) zum Empfangen des er sten Steuersignals (ALV) und der Eingabespannung (Vin) und Lie fern eines zweiten Steuersignals zu einem Gate des vierten Transistors (P4).

4. Spannungspegelumformschaltung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch
einen fünften Transistor (P11), der zwischen dem ersten Transis tor (P1) und dem Ausgabeknoten (n3) geschaltet ist,
einem vierten Knoten (nGnd), der eine konstante Spannung hat, und
eine Vergleichseinrichtung (N11, N12) zum Vergleichen der kon stanten Spannung mit einer Spannung (Vout) des ersten Ausgabe knotens (n3) und
Liefern der Spannung, die einen größeren Absolutwert hat, zu dem Gate des fünften Transistors (P11).

5. Spannungspegelumformschaltung nach Anspruch 4, gekenn zeichnet durch eine Transistorsteuereinrichtung (500) zum Liefern der zweiten Spannung (VNN) zu einem Gate des fünften Transistors (P11), wenn ein geliefertes zweites Steuersignal (CUT) aktiv ist.

6. Spannungspegelumformschaltung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch
eine Mehrzahl von fünften Transistoren (P11, P31, P51), die in Reihe zwischen dem ersten Transistor (P1) und dem Ausgabeknoten (n3) geschaltet sind,
einen vierten Knoten (nGnd), der eine konstante Spannung hat, und
eine Mehrzahl von Vergleichseinrichtungen (40, 42, 44), die je weils in einer Eins-zu-Eins-Entsprechung mit der Vielzahl von fünften Transistoren (P11, P31, P51) angeordnet sind, zum Ver gleichen der konstanten Spannung mit einer Spannung einer Sour ce des fünften Transistors (P11, P31, P51) und
Liefern der Spannung, die einen größeren Absolutwert hat, zu einem Gate des fünften Transistors (P11, P31, P51).

7. Spannungspegelumformschaltung nach einem der Ansprüche 1 bis 6, gekennzeichnet durch
einen sechsten Transistor (P6) eines zweiten Leitfähig keitstyps, der zwischen einem Gate des dritten Transistors (N3) und einem Gate des zweiten Transistors (N1) geschaltet ist und ein Gate hat, das an ein Drain des zweiten Transistors (N1) an geschlossen ist,
einen siebenten Transistor (N2) des ersten Leitfähigkeitstyps, der zwischen dem sechsten Transistor (P6) und dem zweiten Kno ten (nVN) geschaltet ist und ein Gate hat, das an ein Drain des zweiten Transistors (N1) angeschlossen ist, und
einen achten Transistor (PS) des zweiten Leitfähigkeitstyps, der zwischen einem Gate des dritten Transistors (N3) und einem Drain des zweiten Transistors (N1) geschaltet ist und ein Gate hat, das an ein Drain des siebenten Transistors (N2) ange schlossen ist,
wobei der zweite Transistor (N2) von dem ersten Leitfähig keitstyp ist und ein Gate hat, das an ein Drain des siebenten Transistors (N2) angeschlossen ist.

8. Spannungspegelumformschaltung mit
einem Ausgabeknoten (nVout),
einem ersten Knoten (nGnd), der eine erste Spannung hat,
einem ersten Transistor (N101) eines ersten Leitfähigkeitstyps, der zwischen dem Ausgabeknoten (nVout) und dem ersten Knoten (nGnd) geschaltet ist und eingeschaltet wird, wenn eine Einga bespannung mit einem ersten Logikpegel zu einem Gate desselben geliefert wird,
einem zweiten Knoten (nVN), der eine zweite Spannung (VNN) hat,
einem zweiten Transistor (N102) des ersten Leitfähigkeitstyps, der zwischen dem Ausgabeknoten (nVout) und dem zweiten Knoten (nVN) geschaltet ist und eingeschaltet wird, wenn die Eingabe spannung einen zweiten Logikpegel erreicht,
einem dritten Transistor (N1) des ersten Leitfähigkeitstyps, der zwischen einem Gate des zweiten Transistors (N102) und dem zweiten Knoten (nVN) geschaltet ist,
einem vierten Transistor (N2) des ersten Leitfähigkeitstyps, der zwischen einem Gate des dritten Transistors (N1) und dem zweiten Knoten (nVN) geschaltet ist und ein Gate hat, das an ein Gate des zweiten Transistors (N102) angeschlossen ist,
einem fünften Transistor (N4) des ersten Leitfähigkeitstyps, der zwischen einem Gate des ersten Transistors (N101) und einem Drain des vierten Transistors (N2) geschaltet ist und ein Gate hat, das versorgt wird mit einem Steuersignal (ALV) in Abhän gigkeit von einem Pegel einer zweiten Spannung,
einem sechsten Transistor (P6) eines zweiten Leitfähig keitstyps, der zwischen einem Gate des fünften Transistors (N4) und einem Gate des dritten Transistors (N1) geschaltet ist und ein Gate hat, das an ein Gate des zweiten Transistors (N102) angeschlossen ist, und
einem siebenten Transistor (PS) des zweiten Leitfähigkeitstyps, der zwischen einem Gate des fünften Transistors (N4) und einem Gate des vierten Transistors (N2) geschaltet ist und ein Gate hat, das an ein Gate des dritten Transistors (N1) angeschlossen ist.

9. Spannungspegelumformschaltung nach einem der Ansprüche 1 bis 8, gekennzeichnet durch eine Pegelbestimmungseinrichtung (2) zum Vergleichen eines Absolutwerts der zweiten Spannung (VNN) mit einem Absolutwert einer Referenzspannung und
Liefern des Steuersignals (ALV) auf einem zweiten Logikpegel, wenn der Absolutwert der zweiten Spannung (VNN) kleiner ist als der Absolutwert der Referenzspannung, und
Liefern des Steuersignals (ALV) auf einem ersten Logikpegel, wenn der Absolutwert der zweiten Spannung (VNN) größer ist als der Absolutwert der Referenzspannung.

10. Spannungspegelumformschaltung nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, daß die erste Spannung eine Massespan nung ist und der erste Leitfähigkeitstyp ein n-Kanal-MOS-Typ ist.

11. Spannungspegelumformschaltung mit
einem ersten Knoten (nEXVN, nEXVP), der eine erste Spannung hat,
einem ersten Ausgabeknoten (n1, n303),
einer ersten Spannungsumformeinrichtung (100, 300), die zwi schen den ersten Knoten (nEXVN, nEXVP) und dem ersten Ausgabe knoten (n1, n303) geschaltet ist und auf eine Eingabe eines er sten Schaltsignals (Vin1) anspricht zum Liefern einer ersten internen Spannung in Abhängigkeit von der ersten Spannung zu dem ersten Ausgabeknoten (n1, n303),
einem zweiten Knoten (nIN), der eine zweite Spannung hat,
einem zweiten Ausgabeknoten (nVout),
einer zweiten Spannungsumformeinrichtung (200, 400), die zwi schen dem zweiten Knoten (nIN) und dem zweiten Ausgabeknoten (nVout) geschaltet ist und auf eine Eingabe eines zweiten Schaltsignals (Vin2) anspricht zum Liefern einer zweiten inter nen Spannung in Abhängigkeit von der zweiten Spannung zu dem zweiten Ausgabeknoten (nVout),
einem ersten Transistor (N104, P401) eines ersten Leitfähig keitstyps, der zwischen dem ersten Knoten (nEXVN, nEXVP) und dem zweiten Ausgabeknoten (nVout) geschaltet ist und ein Gate hat, das an den ersten Ausgabeknoten (n1, n303) angeschlossen ist, und
einem zweiten Transistor (N102, P102) des ersten Leitfähig keitstyps, der zwischen dem zweiten Knoten (nIN) und dem zwei ten Ausgabeknoten (nVout) geschaltet ist.

12. Spannungspegelumformschaltung nach Anspruch 11, gekennzeichnet durch einen Zwischenknoten (n110, n410), der an einer Verbindungslei tung zwischen dem ersten Transistor (N104, P401) und dem zwei ten Transistor (N102, P102) angeordnet ist, und eine Konstantspannungsversorgungseinrichtung (N101, P403), die auf das zweite Schaltsignal (Vin2) anspricht zum Liefern einer konstanten Spannung zu dem Zwischenknoten (n110, n410).

13. Spannungspegelumformschaltung nach einem der Ansprüche 11 oder 12, gekennzeichnet durch einen dritten Transistor (N103) des ersten Leitfähigkeitstyps, der zwischen dem ersten Transistor (N104, P401) und dem zweiten Transistor (N102, P102) geschaltet ist.