DE2934641C2 - - Google Patents

Info

Publication number
DE2934641C2
DE2934641C2 DE2934641A DE2934641A DE2934641C2 DE 2934641 C2 DE2934641 C2 DE 2934641C2 DE 2934641 A DE2934641 A DE 2934641A DE 2934641 A DE2934641 A DE 2934641A DE 2934641 C2 DE2934641 C2 DE 2934641C2
Authority
DE
Germany
Prior art keywords
connection
potential
output
substrate
vcc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2934641A
Other languages
English (en)
Other versions
DE2934641A1 (de
Inventor
Austin Charles Easton Pa. Us Dumbri
Walter Allentown Pa. Us Rosenzweig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Technologies Inc filed Critical AT&T Technologies Inc
Publication of DE2934641A1 publication Critical patent/DE2934641A1/de
Application granted granted Critical
Publication of DE2934641C2 publication Critical patent/DE2934641C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Steuerung der Sperrvorspannung von Halbleiterbauelementen in einem Halbleitersubstrat.
Viele heute übliche, statische n-Kanal-MOS-Speicher als integrierte Schaltungen verwenden nur eine einzige Versorgungsspannung, aus der das Substratpotential mittels eines auf dem Halbleiterplättchen angeordneten Substrat-Spannungsgenerators erzeugt wird. Das Substratpotential ist das am meisten negative Potential für den Speicher und führt zu einer Gate-Sperrvorspannung der MOS-Transistoren, die die Schwellenspannungen stabilisiert und damit Leckströme begrenzt, die durch eine Stromleitung unterhalb des Schwellenwertes verursacht werden. Die hier verwendete Angabe "Gate-Sperrvorspannung" läßt sich definieren als Spannung zwischen dem Substrat und dem Source-Bereich eines MOS-Transistors. Eine Begrenzung der Stromleitung unterhalb des Schwellenwertes ist besonders wichtig für Speicherzellen, deren Leistungsverbrauch im Subnanowatt-Bereich liegt. Ein Ausfall der Versorgungsspannung bewirkt, daß auch das Substratpotential ausfällt. In typischer Weise wird eine Hilfsversorgungsspannung, beispielsweise eine Batterie, automatisch anstelle der Hauptversorgungsspannung eingeschaltet, wenn diese einen Ausfall zeigt, die Hilfsversorgungsspannung hält die gespeicherten Informationen im Speicher aufrecht, und, wenn der Substratspannungsgenerator ebenfalls mit der Batterie verbunden ist, wird auch die Gate-Sperrvorrichtung aufrecht erhalten.
Üblicherweise werden jedoch nur die Speicherzellen mit der Batterie verbunden, und die anderen Schaltungen einschließlich des Substratspannungsgenerators werden zur Verringerung der Batteriebelastung abgetrennt.
Bei statischen MOS-Speichern mit sehr kleinem Leistungsverbrauch kann ein Ausfall der Gate-Sperrvorrichtung zu einer Erhöhung der Leckströme aufgrund einer erhöhten Stromleitung unterhalb des Schwellenwertes führen, die in ihrer Größe mit dem Ruhestrom der Speicherzellen vergleichbar ist. Im Ergebnis können die gespeicherten Informationen verlorengehen. Die Verbindung der Batterie mit dem Substratspannungsgenerator bei Ausfall der Hauptversorgungsspannung könnte das Problem in Verbindung mit der Stromleitung unterhalb des Schwellenwertes verbessern, aber die Belastung der Batterie würde dann wesentlich erhöht.
Der Erfindung liegt demgemäß die Aufgabe zugrunde, die Gate-Sperrvorrichtung von Halbleiterbauteilen einer integrierten Schaltung aufrecht zu erhalten, wenn die Hauptversorgungsspannung ausfällt. Die Lösung der Aufgabe ist im Patentanspruch 1 angegeben.
Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Man kann sich die Schaltungsanordnung nach der vorliegenden Erfindung im wesentlichen als ein logisches NAND- Gatter mit zwei Eingängen vorstellen, das das Potential einer Hauptversorgungsspannung als einen Eingangsspannungs-Signalpegel und das Potential des Halbleitersubstrats als zweiten Eingangsspannungs- Signalpegel benutzt. Das Potential des Ausgangsanschlusses der Schaltung, das den Wert eines Bezugspotentials hat, wenn die Hauptversorgungsspannung und die Substratspannung beide innerhalb normaler Betriebsspannungsbegrenzen sind, wird impulsförmig auf einen Wert gebracht, der genügend groß ist, um eine Gate-Sperrvorrichtung für MOS-Transistoren zu liefern, die an den Ausgangsanschluß angekoppelt sind, wenn die Hauptversorgungsspannung oder das Substratpotential außerhalb der vorgewählten Spannungsbereiche liegt. Der Leistungsverbrauch des Sperrspannungsgenerators ist verhältnismäßig niedrig, so daß die Belastung einer Hilfsstromversorgung (typischerweise einer Batterie) niedrig ist, wenn die Hauptversorgungsspannung ausfällt.
Nachfolgend werden Ausführungsbeispiele der Erfindung anhand der Zeichnung beschrieben. Es zeigt
Fig. 1 eine Sperrvorspannungs-Generatorschaltung als Ausführungsbeispiel der Erfindung mit angeschlossenen, weiteren Schaltungen,
Fig. 2 eine weitere Sperrvorspannungs-Generatorschaltung als Ausführungsbeispiel der Erfindung.
In Fig. 1 ist innerhalb eines strichpunktierten Rechtecks A eine Sperrvorspannungs-Generatorschaltung dargestellt, die Lastelemente Q 1, Q 2, Q 3 und MOS-Transistoren Q 4, Q 5, Q 6 und Q 7 enthält. Die Elemente Q 1, Q 2 und Q 3 sind als MOS-Transistoren dargestellt und bei diesem Ausführungsbeispiel n-Kanal- MOS-Transistoren vom Verarmungstyp, wobei Gate und Source jedes Transistors miteinander verbunden sind. Die Transistoren Q 4, Q 5, Q 6 und Q 7 sind bei diesem Ausführungsbeispiel n-Kanal-MOS-Transistoren vom Anreicherungstyp. Q 1, Q 2 und Q 3 wirken im wesentlichen als Lastelemente und könnten durch passive Widerstände ersetzt werden. Die Sperrvorspannungs- Generatorschaltung im Kästchen A ist als Beispiel mit einer Speicherzelle verbunden, die sich innerhalb des strichpunktierten Rechtecks B befindet, sowie mit einer Substratspannungs- Generatorschaltung C und zwei Dioden D 1, D 2.
Der Drain-Anschluß von Q 2 ist mit einem Anschluß einer Versorgungsspannung VCC verbunden. Die Drain-Anschlüsse von Q 1 und Q 3 sind zusammen an einen Anschluß VCCA angeschaltet, der außerdem mit den Kathoden der Dioden D 1 und D 2 verbunden ist. Die Anode der Diode D 1 ist mit der Versorgungsspannung VCC verbunden und die Anode der Diode D 2 mit einem Batterieanschluß VBAT. VCC ist normalerweise positiver als VBAT, so daß VCCA normalerweise dem Potential von VCC folgt. Wenn VCC ausfällt (auf ein Potential unterhalb von VBAT abfällt), dann folgt der Anschluß VCCA dem Potential von VBAT.
Der Anschluß VCCA ist außerdem mit Widerständen R 1 und R 2 einer als Beispiel dargestellten, statischen MOS-Speicherzelle im strichpunktierten Rechteck B verbunden, die außerdem kreuzgekoppelte n-Kanal-MOS-Transistoren Q 8 und Q 9 vom Anreicherungstyp enthält. Der Gate-Anschluß von Q 8 ist mit R 2, dem Drain-Anschluß von Q 9 und einem Anschluß 20 verbunden. Der Gate-Anschluß von Q 9 ist mit R 1, dem Drain-Anschluß von Q 8 und einem Anschluß 18 verbunden. Der Source- Anschluß von Q 8 und Q 9 sind miteinander und mit einem Anschluß 16 verbunden, der als Ausgangsanschluß der Sperrspannungs- Generatorschaltung im strichpunktierten Rechteck A dient. Q 8 und Q 9 sollen repräsentativ für Transistoren sein, deren Gate-Sperrspannung entsprechend der Erfindung gesteuert werden soll.
In der Speicherzelle sind logische Informationen abhängig vom Vorhandensein oder Nichtvorhandensein eines Stromflusses durch R 1 und R 2 gespeichert. Wenn ein Strom durch R 1 fließt, dann ist der Anschluß 18 auf niedrigem (L) Potential entsprechend einer "0". Dementsprechend fließt im wesentlichen kein Strom durch R 2, mit Ausnahme eines Sperrstromes, so daß der Anschluß 20 auf hohem (H) Potential entsprechend einer "1" ist. Eine übliche Substratspannungs-Generatorschaltung C benutzt VCC als Eingangsspannung und erzeugt daraus ein Potential VSUB, das mit dem Halbleitersubstrat der Speicherzelle und dem Source-Anschluß von Q 4 verbunden ist. Ein typisches Ausführungsbeispiel einer Substratspannungs-Generatorschaltung ist in der US-PS 38 06 741 beschrieben.
Eine Vielzahl von Speicherzellen des innerhalb des Rechtecks B gezeigten Typs wird in typischer Weise gleichzeitig auf einem einzigen Halbleitersubstrat hergestellt, zusammen mit Zugriffs-, Eingangs/Ausgangs-, Lese- und Schreibschaltungen (alle nicht gezeigt), sowie einer Substratspannungs- Generatorschaltung C, um einen statischen MOS-Speicher mit wahlfreiem Zugriff (RAM) zu bilden. Das Substratpotential ist im allgemeinen das am meisten negative Potential für den Speicher und ergibt eine Gate-Sperrvorspannung für Q 8 und Q 9.
Wie sich später im Laufe der Beschreibung ergeben wird, kann die Sperrvorspannungs-Generatorschaltung A eine Ausgangsspannung am Anschluß 16 liefern, die im wesentlichen gleich einem Bezugspotential VSS (typisch Erdpotential) ist, wenn VCC und VSUB innerhalb vorgegebener Spannungsgrenzen sind. Der Anschluß 16 nimmt ein Potential an, das gleich der Schwellenspannung von Q 7 oberhalb von VSS ist, wenn VCC oder VSUB sich auf Potentialwerte außerhalb der vorgegebenen Grenzen ändert. Dies führt zu der gewünschten Gate-Sperrvorspannung für Q 8 und Q 9, wenn VCC und/oder VSUB ausfallen sollten.
Wenn VCC ausfällt, zieht dies ein Ausfallen von VSUB nach sich. Demgemäß geht, wenn man das Vorhandensein der Sperrvorspannungs- Generatorschaltung außer Acht läßt, die Gate-Sperrvorspannung für Q 8 und Q 9 auf Null, und die Schwellenspannungen von Q 8 und Q 9 nehmen ab, wenn VCC ausfällt. Dies führt zu einer Zunahme der Stromleitung des leitenden (eingeschalteten) Transistors der Speicherzelle und verursacht einen zusätzlichen Leckstrom aufgrund eines erhöhten Stromflusses unterhalb des Schwellenwertes durch den anderen Transistor, der als nicht leitend (ausgeschaltet) angenommen wird. Die Erhöhung des über den ausgeschalteten Transistor fließenden Leckstroms kann dazu führen, daß der über diesen Transistor fließende Gesamtstrom im wesentlichen gleich dem Ruhestrom ist, der eine gespeicherte "1" angibt. In diesem Fall hat die Speicherzelle die gespeicherte Information verloren. Die Sperrvorspannungs- Generatorschaltung bewirkt eine Erhöhung des Potentials am Anschluß 16 auf einen Wert, der um eine Schwellenwertspannung oberhalb von VSS liegt, wenn VCC oder VSUB ausfällt. Dies ergibt eine Gate-Sperrvorspannung für Q 8 und Q 9, die wenigstens gleich der Schwellenwertspannung von Q 7 ist. Diese Gate-Sperrvorspannung unterstützt die Verhinderung einer Stromleitung unterhalb des Schwellenwertes und unterstützt damit die Aufrechterhaltung der in der Speicherzelle gespeicherten Information, wenn VCC und/oder VSUB ausfallen.
Der Gate- und Source-Anschluß von Q 1, der Drain-Anschluß von Q 4 und der Gate-Anschluß von Q 5 liegen zusammen am Anschluß 12. Der Gate-Anschluß von Q 4 und der Source-Anschluß von Q 5, Q 6 und Q 7 sind zusammen an das Bezugspotential VSS angeschlossen. Der Gate- und Source-Anschluß von Q 2, der Drain-Anschluß von Q 5 und der Gate-Anschluß von Q 6 liegen zusammen an einem Anschluß 14. Der Gate- und Source-Anschluß von Q 3, der Gate- und Drain-Anschluß von Q 7 und der Drain-Anschluß von Q 6 liegen zusammen am Ausgangsanschluß 16. Der Source-Anschluß von Q 4 ist mit dem Potential VSUB verbunden. Der Source-Anschluß von Q 4 kann ebenfalls mit dem Substrat des Speichers verbunden sein.
In einem Fall typischer Betriebsbedingungen sind VCC = +5,0 V, VBAT = +3,6 V, D 1 und D 2 sind Schottky-Dioden mit einer Durchlaßspannung von je +0,4 V, die erzeugte Substratspannung beträgt etwa -2,8 V und VCCA liegt auf einem Potential von etwa 4,5 V mit VCC = +5,0 V. Wenn VCC ausfällt (auf einen Wert von kleiner als +3,6 V abfällt), dann nimmt VCCA ein Potential von etwa +3,2 V an und der Ausgang der Substratspannungs- Generatorschaltung C fällt auf einen Wert nahe Erdpotential ab.
Das Verhältnis der geometrischen Abmessungen der Transistoren Q 1 bis Q 4, Q 2 bis Q 5 und Q 3 bis Q 6 ist so gewählt, daß im wesentlichen das an die Source-Anschlüsse von Q 4, Q 5 und Q 6 angeschaltete Potential an den Drain-Anschlüssen erscheint, wenn Q 4, Q 5 und/oder Q 6 betätigt (eingeschaltet) sind. Unter allen Betriebsbedingungen sind Q 1, Q 2 und Q 3 so vorgespannt, daß eine Stromleitung zwischen dem Drain- und Source-Anschluß erleichtert ist. Unter den oben beschriebenen Betriebsbedingungen sind Q 1 und Q 4 eingeschaltet, und der Anschluß 12 nimmt ein Potential von VSUB (etwa -2,8 V) an. Dadurch bleibt Q 5 ausgeschaltet, so daß der Anschluß 14 auf das Potential von etwa VCC (+5,0 V) gelegt ist. Dadurch wird Q 6 eingeschaltet, und das Potential des Anschlusses 16 nimmt einen Wert dicht bei VSS (0 V) an. Zu diesem Zeitpunkt ist Q 7 ausgeschaltet. Das Substrat hat ein Potential von -2,8 V, und der Source-Anschluß von Q 8 und Q 9 liegt auf 0 V. Es ist demgemäß eine Gate-Sperrvorrichtung von 3,8 V für Q 8 und Q 9 vorhanden.
Wenn VCC auf 0 V geht, gelangt der Anschluß 14 auf 0 V und schaltet demgemäß Q 6 aus. Das Potential des Anschlusses 16 steigt an, bis es einen Wert entsprechend der Schwellenwertspannung von Q 7 oberhalb VSS erreicht. Q 7 wird dann eingeschaltet und dient als Spannungsregler, der ein weiteres Ansteigen der Spannung am Anschluß 16 begrenzt.
Wenn VSUB auf 0 V geht, dann schaltet Q 4 aus, und das Potential des Anschlusses 12 steigt auf VCCA (etwa +3,2 bis +3,6 V) an. Dadurch wird Q 5 eingeschaltet, wodurch wiederum das Potential des Anschlusses 14 auf VSS (0 V) abfällt und dadurch Q 6 ausgeschaltet wird. Das Potential des Anschlusses 16 steigt an, bis es einen Wert entsprechend der Schwellenwertspannung von Q 7 oberhalb VSS erreicht. Q 7 wird dann eingeschaltet und dient als Spannungsregler, der ein weiteres Ansteigen der Spannung am Anschluß 16 begrenzt.
Wenn demgemäß VCC oder VSUB auf 0 V gehen, nimmt der Anschluß 16 ein Potential von VSS zuzüglich der Schwellenwertspannung von Q 7 an. Dies führt zu einer Sperrvorspannung zwischen dem Source-Anschluß von Q 8 und Q 9 sowie dem Substrat mit einem Wert gleich der Schwellenwertspannung von Q 7. In typischer Weise beträgt die Schwellenwertspannung von Q 7 1 V.
Wenn VCC und VSUB beide die richtigen, vorgewählten Potentialpegel annehmen, dann ist Q 4 eingeschaltet, und der Anschluß 12 nimmt ein Potential von etwa -2,8 V an. Dadurch wird Q 5 ausgeschaltet, und der Anschluß 14 nimmt das Potential von VCC an. Dadurch wiederum schaltet Q 6 ein, wodurch der Anschluß 16 ein Potential von etwa VSS annimmt. R 1 und R 2 liegen beide auf VCC -0,4 V, der Source-Anschluß von Q 8 und Q 9 ist auf VSS und das Substrat liegt auf -2,8 V. Dies sind die normalen Betriebspotentiale der Speicherzelle.
Die Sperrvorspannungs-Generatorschaltung in dem gestrichelt umrahmten Kästchen A in Fig. 1 ist auf dem gleichen Halbleitersubstrat wie ein statischer n-Kanal-MOS-RAM mit 4096 Bit hergestellt worden. Der gesamte Leistungsverbrauch zur Aufrechterhaltung der gespeicherten Informationen in allen 4096 Speicherzellen liegt bei etwa 2 × 10-6 W. Der Leistungsverbrauch der Sperrvorspannungs-Generatorschaltung A beträgt typisch 5 × 10-6 W. Dem steht eine typische Substratspannungs- Generatorschaltung C gegenüber, die einen um drei Größenordnungen höheren Leistungsverbrauch hat. Bei bekannten Schaltungen muß, wenn die Sperrvorspannung bei einem Ausfall der Hauptspannungsversorgung aufrecht erhalten werden soll, die Substratspannungs-Generatorschaltung C gespeist werden. Erfindungsgemäß wird demnach der Leistungsverbrauch herabgesetzt, da die Substratspannungs-Generatorschaltung unter solchen Umständen nicht gespeist werden muß und als einziger Verlust die für die Sperrvorspannungs-Generatorschaltung A erforderliche Leistung auftritt.
Man erkennt, daß die Sperrvorspannungs-Generatorschaltung A in Fig. 1 im wesentlichen als Gatter mit zwei Eingängen wirkt, wobei der erste Eingang VCC und der zweite Eingang VSUB sind. Wenn VCC und VSUB innerhalb der normalen Betriebsspannungsbereiche sind, werden Eingangswerte "1" angelegt, und das Ausgangspotential des Anschlusses 16 liegt auf einem Bezugspegel, nämlich dem Ausgangswert "0". Wenn VCC und/oder VSUB außerhalb der normalen Betriebsspannungsbereiche sind, dann ergeben sich ein Eingangswert "1" und ein Eingangswert "0" oder zwei Eingangswerte "0", und das Potential am Anschluß 16 steigt auf einen Wert größer als das Bezugspotential an, nämlich einen Ausgangswert "1". Ein Typ eines logischen Gatters mit den oben beschriebenen Eigenschaften ist in Fig. 2 als ein NAND-Gatter 24 mit zwei Eingängen dargestellt. VCC und VSUB dienen als die beiden Eingänge, und der Ausgang ist der Anschluß 16. Eine Versorgungsspannung wird dem NAND- Gatter 24 über die Anschlüsse VCCA und VSS zugeführt.
Es sei darauf hingewiesen, daß das NAND-Gatter 24 auf viele Arten mit einer Vielzahl unterschiedlicher Schaltungen verwirklicht werden kann, die verschieden von dem speziellen Ausführungsbeispiel gemäß Fig. 1 sind.
Manche integrierte Halbleiterschaltungen verwenden eine getrennte, externe Spannungsversorgung, die an das Substrat angeschaltet ist, statt einer auf dem gleichen Substrat angeordneten Spannungsgeneratorschaltung. Die externe Spannungsversorgung ist zusätzlich zu wenigstens einer weiteren externen Versorgung vorhanden, die die Schaltung speist. Die Schaltungsanordnung nach der vorliegenden Erfindung ist funktionsfähig sowohl dann, wenn das Substratpotential auf dem Halbleiterplättchen erzeugt wird, als auch wenn es von einer externen Spannungsversorgung kommt.
Wenn VCC und VSUB beide von getrennten Spannungsversorgungen geliefert werden und ein Schwellenwert von 1 V für Q 4, Q 5, Q 6 und Q 7 angenommen wird, dann kann VCC von +5 V auf +1 V abfallen und VSUB von -2,8 V auf -1 V ansteigen, wobei der Anschluß 16 auf im wesentlichen VSS (0 V - Erdpotential) bleibt. Generell gilt, daß, wenn VCC zur Erzeugung von VSUB benutzt wird, und wenn VCC positiver wird, VSUB negativeres Potential annimmt. Die Schaltungsanordnung nach der vorliegenden Erfindung bleibt funktionsfähig, wenn VCC positiver als +5 V und/oder VSUB negativer als -2,8 V wird.
Die hier beschriebenen Ausführungsbeispiele sollen lediglich die Grundgedanken der Erfindung verdeutlichen. Zahlreiche Abänderungen sind möglich. Beispielsweise können die Lastelemente pn-Dioden, n-Kanal-MOS-Transistoren vom Anreicherungstyp mit verbundenen Gate- und Drain-Anschlüssen oder Widerstände sein. Weiterhin können p-Kanal-MOS-Transistoren vom Anreicherungstyp anstelle der n-Kanal-MOS-Transistoren vom Anreicherungstyp und p-Kanal-MOS-Transistoren vom Verarmungs- oder Anreicherungstyp anstelle der n-Kanal-MOS- Transistoren vom Verarmungstyp benutzt werden, falls die Spannungspolaritäten entsprechend geändert werden. Darüber hinaus kann der Transistor Q 7 durch eine pn-Diode oder durch einen Widerstand ersetzt werden. Das Verhältnis des Widerstandes zum Widerstand von Q 3 kann so gewählt werden, daß der Anschluß 16 ein Potential von etwa 1 oder 2 V annimmt, wenn Q 6 ausgeschaltet ist. Schließlich kann die Schaltungsanordnung nach der vorliegenden Erfindung von der integrierten Schaltung mit dem oder den Schaltbauteil bzw. Bauteilen getrennt sein, die gegen einen Ausfall der Sperrvorspannung geschützt werden sollen. Schließlich läßt sich die Schaltungsanordnung nach der Erfindung in Verbindung mit Schaltungen verwenden, die keine Speicher sind.

Claims (8)

1. Schaltungsanordnung zur Steuerung der Sperrvorrichtung von Halbleiterbauelementen in einem Halbleitersubstrat,
dadurch gekennzeichnet,
daß die Schaltungsanordnung (A) zwei Eingangsanschlüsse und einen Ausgangsanschluß (16) aufweist,
daß der erste Eingangsanschluß an ein erstes Versorgungsspannungspotential (VCC) anschaltbar ist,
daß der zweite Eingangsanschluß an das Substratpotential (VSUB) anschaltbar ist,
daß der Ausgangsanschluß (16) an einen Anschluß der Halbleiterbauelemente (Q 8, Q 9) anschaltbar ist, deren Sperrvorrichtung gesteuert werden soll,
daß, wenn das Substratpotential (VSUB) und das erste Versorgungsspannungspotential (VCC) innerhalb vorgewählter Bereiche sind, das Potential des Ausgangsanschlusses (16) auf einem ersten Pegel ist,
und daß, wenn das Substratpotential (VSUB) und/oder das erste Versorgungsspannungspotential (VCC) außerhalb der vorgewählten Bereiche sind, das Potential des Ausgangsanschlusses (16) sich auf einen zweiten Wert ändert, der größer ist als der erste Wert.
2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch eine Substratspannungs-Generatorschaltung (C), die auf dem Halbleitersubstrat gebildet ist, an das erste Versorgungsspannungspotential (VCC) anschaltbar ist und das Potential (VSUB) erzeugt, das an das Substrat angelegt ist.
3. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet,
daß die Schaltungsanordnung (A) auf einem gemeinsamen Substrat gebildet ist und erste, zweite und dritte Schaltbauteile (Q 4, Q 5, Q 6) mit je einem Steueranschluß und einem ersten und zweiten Ausgangsanschluß sowie erste, zweite und dritte Lastelemente (Q 1, Q 2, Q 3) mit je einem ersten und zweiten Anschluß aufweist,
daß der erste Ausgangsanschluß des ersten Schaltbauteils (Q 4) mit dem ersten Anschluß des ersten Lastelementes (Q 1) und dem Steueranschluß des zweiten Schaltbauteils (Q 5) sowie einem ersten Anschluß (12) verbunden ist,
daß der erste Ausgangsanschluß des zweiten Schaltbauteils (Q 5) mit dem Steueranschluß des dritten Schaltbauteils (Q 6), dem ersten Anschluß des zweiten Lastelementes (Q 2) und einem zweiten Anschluß (14) verbunden ist,
daß der erste Ausgangsanschluß des dritten Schaltbauteils (Q 6) mit dem ersten Anschluß des dritten Lastbauteils (Q 3) und dem Ausgangsanschluß (16) verbunden ist,
daß eine Spannungsbegrenzungseinrichtung (Q 7) mit dem Ausgangsanschluß (16) verbunden ist,
daß der zweite Anschluß des ersten und dritten Lastelementes (Q 1, Q 3) mit einem vierten Anschluß (VCCA) verbunden ist,
daß der zweite Anschluß des zweiten Lastelementes (Q 2) an das erste Versorgungsspannungspotential (VCC) angeschaltet ist, das nicht direkt mit dem vierten Anschluß (VCCA) verbunden ist,
daß der zweite Ausgangsanschluß des zweiten und dritten Schaltbauteils (Q 5, Q 6) mit einem sechsten Anschluß (VSS) verbunden ist,
und daß der zweite Ausgangsanschluß des ersten Schaltbauteils (Q 4) mit dem Substratpotential (VSUB) verbunden ist.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Spannungsbegrenzungseinrichtung (Q 7) ein viertes Schaltbauteil mit einem Steueranschluß und einem ersten Ausgangsanschluß, die beide mit dem Ausgangsanschluß (16) verbunden sind, und einem zweiten Ausgangsanschluß ist, der mit dem sechsten Anschluß (VSS) verbunden ist.
5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß das erste, zweite, dritte und vierte Schaltbauteil (Q 4, Q 5, Q 6, Q 7) n-Kanal-MOS-Transistoren sind.
6. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet,
daß das erste, zweite und dritte Lastelement (Q 1, Q 2, Q 3) getrennte Schaltelemente sind, die je einen Steueranschluß, einen ersten Ausgangsanschluß und einen zweiten Ausgangsanschluß aufweisen,
daß der Steueranschluß und der erste Ausgangsanschluß des ersten Lastelementes (Q 1) mit dem ersten Anschluß (12) verbunden sind,
daß der Steueranschluß und der erste Ausgangsanschluß des zweiten Lastelementes (Q 2) mit dem zweiten Anschluß (14) verbunden sind,
und daß der Steueranschluß und der erste Ausgangsanschluß des dritten Lastelementes (Q 3) mit dem Ausgangsanschluß (16) verbunden sind.
7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß das erste, zweite, dritte und vierte Schaltbauteil (Q 4, Q 5, Q 6, Q 7) und das erste, zweite und dritte Lastelement (Q 1, Q 2, Q 3) erste, zweite, dritte, vierte, fünfte, sechste und siebte MOS-Transistoren (Q 4, Q 5, Q 6, Q 7, Q 1, Q 2, Q 3) sind.
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß der erste, zweite, dritte und vierte MOS-Transistor (Q 4, Q 5, Q 6, Q 7) n-Kanal-Transistoren vom Anreicherungstyp sind und daß der fünfte, sechste und siebte MOS-Transistor (Q 1, Q 2, Q 3) n-Kanal-Transistoren vom Verarmungstyp sind.
DE19792934641 1978-08-30 1979-08-28 Schaltungsanordnung zur steuerung der sperrvorspannung von halbleiterbauelementen Granted DE2934641A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/937,951 US4260909A (en) 1978-08-30 1978-08-30 Back gate bias voltage generator circuit

Publications (2)

Publication Number Publication Date
DE2934641A1 DE2934641A1 (de) 1980-03-20
DE2934641C2 true DE2934641C2 (de) 1987-11-19

Family

ID=25470621

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792934641 Granted DE2934641A1 (de) 1978-08-30 1979-08-28 Schaltungsanordnung zur steuerung der sperrvorspannung von halbleiterbauelementen

Country Status (7)

Country Link
US (1) US4260909A (de)
JP (1) JPS5534499A (de)
DE (1) DE2934641A1 (de)
FR (1) FR2435166A1 (de)
GB (1) GB2032717B (de)
IT (1) IT1122514B (de)
NL (1) NL191159C (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2966592D1 (en) * 1979-03-05 1984-03-01 Motorola Inc Substrate bias regulator
US4356412A (en) * 1979-03-05 1982-10-26 Motorola, Inc. Substrate bias regulator
DE3002894C2 (de) * 1980-01-28 1982-03-18 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierte Halbleiterschaltung mit Transistoren
JPS5789119A (en) * 1980-11-20 1982-06-03 Nec Corp Terminal device
US4481430A (en) * 1982-08-02 1984-11-06 Fairchild Camera & Instrument Corp. Power supply threshold activation circuit
JPS5968891A (ja) * 1982-10-12 1984-04-18 Toshiba Corp 半導体メモリ
US4473758A (en) * 1983-02-07 1984-09-25 Motorola Inc. Substrate bias control circuit and method
JPS6177421A (ja) * 1984-08-21 1986-04-21 ラテイス・セミコンダクター・コーポレーシヨン Ｃｍｏｓデバイスのラツチアツプを防止する回路と方法
US4698789A (en) * 1984-11-30 1987-10-06 Kabushiki Kaisha Toshiba MOS semiconductor device
JPS6441519A (en) * 1987-08-07 1989-02-13 Mitsubishi Electric Corp Semiconductor integrated circuit
US5179539A (en) * 1988-05-25 1993-01-12 Hitachi, Ltd., Hitachi Vlsi Engineering Corporation Large scale integrated circuit having low internal operating voltage
US5254880A (en) * 1988-05-25 1993-10-19 Hitachi, Ltd. Large scale integrated circuit having low internal operating voltage
CA2011287A1 (en) * 1989-04-07 1990-10-07 Honeywell Inc. Circuit to automatically power down a cmos device which is latched up
US7089515B2 (en) * 2004-03-09 2006-08-08 International Business Machines Corporation Threshold voltage roll-off compensation using back-gated MOSFET devices for system high-performance and low standby power
US20100329157A1 (en) * 2009-06-25 2010-12-30 Nanoamp Solutions Inc. (Cayman) Even-Order Harmonics Calibration

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609414A (en) * 1968-08-20 1971-09-28 Ibm Apparatus for stabilizing field effect transistor thresholds
US3794862A (en) * 1972-04-05 1974-02-26 Rockwell International Corp Substrate bias circuit
US3806741A (en) * 1972-05-17 1974-04-23 Standard Microsyst Smc Self-biasing technique for mos substrate voltage
US3805095A (en) * 1972-12-29 1974-04-16 Ibm Fet threshold compensating bias circuit
US3975648A (en) * 1975-06-16 1976-08-17 Hewlett-Packard Company Flat-band voltage reference
US4016434A (en) * 1975-09-04 1977-04-05 International Business Machines Corporation Load gate compensator circuit
US4004164A (en) * 1975-12-18 1977-01-18 International Business Machines Corporation Compensating current source
US4049980A (en) * 1976-04-26 1977-09-20 Hewlett-Packard Company IGFET threshold voltage compensator
DE2644401C2 (de) * 1976-10-01 1978-08-24 Standard Elektrik Lorenz Ag, 7000 Stuttgart Elektronischer Schalter
US4115710A (en) * 1976-12-27 1978-09-19 Texas Instruments Incorporated Substrate bias for MOS integrated circuit
US4142114A (en) * 1977-07-18 1979-02-27 Mostek Corporation Integrated circuit with threshold regulation

Also Published As

Publication number Publication date
GB2032717A (en) 1980-05-08
GB2032717B (en) 1982-11-03
US4260909A (en) 1981-04-07
NL191159C (nl) 1995-02-16
IT1122514B (it) 1986-04-23
FR2435166B1 (de) 1981-04-17
NL191159B (nl) 1994-09-16
IT7925310A0 (it) 1979-08-28
DE2934641A1 (de) 1980-03-20
JPH0115956B2 (de) 1989-03-22
NL7906496A (nl) 1980-03-04
FR2435166A1 (fr) 1980-03-28
JPS5534499A (en) 1980-03-11

Similar Documents

Publication Publication Date Title
DE2934641C2 (de)
DE69113399T2 (de) Integrierte Ladungspumpenschaltung mit reduzierter Substratvorspannung.
DE3872762T2 (de) Referenzspannungsgeneratorschaltung.
DE3177289T2 (de) Mos-transistorschaltung mit durchschlagschutz.
DE4124427C2 (de) Schaltung zum Erzeugen einer inneren temperaturstabilisierten Versorgungsspannung
DE69227432T2 (de) Spannungsgenerator für eine Speicher-Anordnung
DE10084545B4 (de) Spannungsversorgungsschaltung mit niedrigem Leckstrom für eine integrierte Schaltung zur Verwendung bei einem Fortgeschrittenen CMOS-Prozess
DE19618752C2 (de) Einschaltrücksetzsignal-Erzeugungsschaltkreis einer Halbleitervorrichtung
DE3806951C2 (de) Integrierte Schaltung mit CMOS-Strukturen für zwei Versorgungsspannungen
DE4037206A1 (de) Quellspannungssteuerschaltkreis
DE69518383T2 (de) Gegen Störungen unempfindlicher Speicher
DE19900859B4 (de) CMOS-Schaltung geringer Leistung
DE69522789T2 (de) Halbleitervorrichtung
DE69517287T2 (de) Pegelumsetzer
EP0217065B1 (de) Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator
DE3689986T2 (de) Überwachungsschaltung für niedrige Spannungen.
DE19681425B3 (de) Schaltung und Verfahren zum Regeln einer Spannung
DE69508860T2 (de) Chip-Ausgangstreiberschaltung
DE2347968A1 (de) Assoziative speicherschaltung
DE19502116C2 (de) MOS-Schaltungsanordnung zum Schalten hoher Spannungen auf einem Halbleiterchip
DE19813707A1 (de) Spannungspegelumformschaltung
DE69430525T2 (de) Niedrige Verlustleistungsinitialisierungsschaltung, insbesondere für Speicherregister
DE68918894T2 (de) Statische MESFET-Speicherzelle mit wahlfreiem Zugriff.
DE4430350C2 (de) Halbleiterklemmschaltung zur Aufrechterhaltung eines festgelegten Potentials an einem Knoten vom MOS-Typ
DE3729926A1 (de) Cmos-ausgangsstufe

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: BLUMBACH, P., DIPL.-ING., 6200 WIESBADEN WESER, W.

8127 New person/name/address of the applicant

Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US

D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN