DE3689986T2

DE3689986T2 - Überwachungsschaltung für niedrige Spannungen.

Info

Publication number: DE3689986T2
Application number: DE3689986T
Authority: DE
Inventors: Warren G Hafner
Original assignee: Pitney Bowes Inc
Current assignee: Pitney Bowes Inc
Priority date: 1985-03-12
Filing date: 1986-03-12
Publication date: 1995-01-12
Anticipated expiration: 2006-03-13
Also published as: CA1296057C; EP0195358A2; US4746818A; EP0195358B1; JPS61257016A; EP0195358A3; DE3689986D1

Description

Die vorliegende Erfindung betrifft Niederspannungs- Steuerschaltungen und Verfahren für den Betrieb derartiger Schaltungen. Die EP-A-0 080 874 offenbart eine Niederspannungs-Steuerschaltung mit mindestens einem Eingangsanschluß und mindestens einem Ausgangsanschluß, wobei die Schaltung so arbeitet, daß sie mindestens einen Ausgangsanschluß unabhängig von dem Zustand eines Eingangssignal an dem mindestens einem Eingangsanschluß in einem bekannten Zustand hält, wenn mindestens eine zu überwachende Spannung unter einer vorbestimmten Grenzspannung liegt, aufweisend: eine Steuereinrichtung zum Erzeugen einer deaktivierenden Ausgangsspannung, wenn die zu überwachende Spannung unter einer vorbestimmten Grenzspannung liegt; eine Ausgabeeinrichtung, die elektrisch mit der Steuereinrichtung für die Aufnahme der deaktivierenden Ausgangsspannung von der Steuereinrichtung und für die Aufnahme mindestens einer Eingangsspannung von dem mindesten einen Eingangsanschluß verbunden ist; wobei die Ausgabeeinrichtung als Antwort auf die deaktivierende Ausgangsspannung deaktiviert wird, um einen bekannten Spannungspegel an dem mindestens einem Ausgangsanschluß bereitzustellen, bis die zu überwachende Spannung die vorbestimmte Grenzspannung erreicht, worauf die Steuereinrichtung eine aktivierende Ausgangsspannung für die Ausgabeeinrichtung erzeugt, um zu ermöglichen, daß der Spannungspegel an dem mindestens einem Ausgangsanschluß durch den Spannungspegel des Eingangs gesteuert wird; und die Steuereinrichtung eine Spannungsbegrenzungseinrichtung enthält, die für die Aufnahme der zu überwachenden Spannung verbunden ist, um die vorbestimmte Grenzspannung zu erzeugen.
Die EP-A-0 055 551 offenbart eine Spannungssteuerschaltung mit Eingangs- und Ausgangsanschlüssen, bei welcher der Ausgang in einem Zustand hoher Impedanz gehalten wird, wenn eine überwachte Spannung über einem Grenzwert liegt, der durch die Wahl einer Zenerdiode bestimmt wird, die einen Teil einer Steuereinrichtung bildet, die auch einen mit Masse verbundenen Widerstand enthält, wobei die Verbindung des Widerstands und der Diode mit der Steuerelektrode eines Transistors verbunden ist, dessen Ausgang (Kollektor) eine deaktivierende Spannung erzeugt. Bei Nichtvorliegen dieses deaktivierenden Zustands wird die Ausgangsspannung durch die Spannung am Eingang gesteuert.
In verschiedenen elektronischen Systemen ist es erwünscht, ein stabile, bekannte Ausgangsspannung während einer Übergangsperiode bereitzustellen, wenn eine oder mehrere zu überwachende Spannungen noch keinen stabilen Spannungsbetriebspunkt erreicht haben. Beispielsweise werden in elektronischen Freistempel-Systemen (Frankiermaschinen) der in der US-A-3,978,457 "Microcomputerized Electronic Postage Meter Systems", in der US-A-3,398,095 "Computer Responsive Postage Meter", in der EP-A-0 019 515 "Electronic Postage Meter Having Improved Security and Fault Tolerance", in der US-A-4,301,507 "Electronic Postage Meter Having Plural Computing Systems" und in der EP-A-0 111 332 "Stand Alone Electronic Mailing Maschine", offenbarten Art ein oder mehrere Mikroprozessoren mit irgendeiner Form einer nichtflüchtigen Speicherungsmöglichkeit (NVM - non volatile memory) eingesetzt, um kritische Gebühren-Abrechnungsinformationen zu speichern. Diese Information enthält beispielsweise den Betrag noch im Zähler vorhandenen Gebühreneinheiten für das folgende Freistempeln und den Gesamtbetrag der vom Zähler bereits freigestempelten Gebühren. Andere Arten von Abrechnungs- oder Betriebsdaten können nach Wunsch ebenfalls in dem nicht-flüchtigen Speicher gespeichert werden.
Während des Einschalt- und Ausschaltzyklusses eines elektronischen Freistemplers können jedoch der Mikroprozessor und andere Einrichtungen in dem Gerät nicht betreibbar sein, instabil sein oder fehlerhaft funktionieren, bis die zu überwachende Spannung, z. B. die Chipversorgungsspannung einen stabilen Pegel erreicht. Eine derartige fehlerhafte Betriebsweise kann die Löschung von Daten oder das Schreiben zufälliger Daten in dem NVM vor dem Erreichen einer bekannten Betriebsspannung während des Einschaltens und nachher beim Abfallen unter die bekannte Betriebsspannung während des Ausschaltens des Zählers bewirken.
Es ist eine Aufgabe der vorliegenden Erfindung, eine verbesserte Niederspannungs-Steuerschaltung zu schaffen, um mindestens einen Ausgang unabhängig von dem Zustand der Eingänge in einem bekanten Zustand zu halten, wenn eine zu überwachende Spannung unterhalb einer Grenzspannung und über einer Schwellenspannung liegt.
Gemäß einem Aspekt der vorliegenden Erfindung ist eine Niederspannungs-Steuerschaltung geschaffen, mit mindesten einem Eingangsanschluß und mindestens einem Ausgangsanschluß, wobei die Schaltung so arbeitet, daß sie mindestens einen Ausgangsanschluß unabhängig von dem Zustand eines Eingangssignals an dem mindestens einem Eingangsanschluß in einem bekannten Zustand hält, wenn mindestens eine zu überwachende Spannung unter einer vorbestimmten Grenzspannung liegt, aufweisend: eine Steuereinrichtung zum Erzeugen einer deaktivierenden Ausgangsspannung, wenn die zu überwachende Spannung unter der vorbestimmten Grenzspannung liegt; eine Ausgabeeinrichtung, die elektrisch mit der Steuereinrichtung für die Aufnahme der deaktivierenden Ausgangsspannung von der Steuereinrichtung und für die Aufnahme mindestens einer Eingangsspannung von dem mindesten einen Eingangsanschluß verbunden ist; wobei die Ausgabeeinrichtung als Antwort auf die deaktivierende Ausgangsspannung deaktiviert wird, um einen bekannten Spannungspegel an dem mindestens einem Ausgangsanschluß zu erzeugen, bis die zu überwachende Spannung die vorbestimmte Grenzspannung erreicht, worauf die Steuereinrichtung eine aktivierende Ausgangsspannung für die Ausgabeeinrichtung erzeugt, um zu ermöglichen, daß der Spannungspegel an dem mindestens einem Ausgangsanschluß durch den Spannungspegel des Eingangs gesteuert wird; und die Steuereinrichtung eine Spannungsbegrenzungseinrichtung enthält, die für die Aufnahme der zu überwachenden Spannung verbunden ist, um die vorbestimmte Grenzspannung zu erzeugen; dadurch gekennzeichnet, daß die Spannungsbegrenzungseinrichtung eine in Reihe mit einem Arbeitswiderstand verbundene Zenerdiode enthält, die Zenerdiode für die Aufnahme der zu überwachenden Spannung und der Widerstand mit Masse verbunden ist, die Verbindung der Zenerdiode und des Arbeitswiderstandes die Grenzspannung erzeugen; die Steuereinrichtung mindestens eine Feldeffekttransistor-Einrichtung enthält, die zwischen der Spannungsbegrenzungseinrichtung und der Ausgabeeinrichtung angeschlossen ist, um die deaktivierende Ausgangsspannung zu erzeugen; die Ausgabeeinrichtung eine Ausgabe-Feldeffekttransistor-Einrichtung enthält, um ein Ausgangssignal als Antwort auf ein Eingangssignal bei Nichtvorhandensein der deaktivierenden Ausgangsspannung zu erzeugen; und die Ausgabeeinrichtung eine Feldeffekttransistor-Schalteinrichtung enthält, die ein Paar Feldeffekttransistoren entgegengesetzten Kanaltyps aufweist, wovon jeder sein Gate für die Aufnahme der deaktivierenden Ausgangsspannung in der Weise verbunden hat, daß ein Transistor die Ausgabe-Feldeffekttransistor-Einrichtung von dem entsprechenden Eingangsanschluß isoliert, während der andere Transistor das Gate des Ausgabe-Feldeffekttransistors mit einem Spannungsquellenanschluß verbindet.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren für den Betrieb einer Niederspannungs- Steuerschaltung bereitgestellt, die mindestens einen Eingangsanschluß und mindestens einen Ausgangsanschluß aufweist, um den mindestens einen Ausgangsanschluß unabhängig von dem Zustand eines Eingangssignal an dem mindestens einem Eingangsanschluß in einem bekannten Zustand zu halten, wenn mindestens eine zu überwachende Spannung unter einer vorbestimmten Grenzspannung liegt, das die Schritte aufweist: Erzeugen einer deaktivierenden Ausgangsspannung, wenn die zu überwachende Spannung unter der vorbestimmten Grenzspannung liegt; Aufnehmen der deaktivierenden Ausgangsspannung und Aufnehmen mindestens einen Eingangsspannung von dem mindesten einen Eingangsanschluß; und als Antwort auf die deaktivierende Ausgangsspannung das Erzeugen eines bekannten Spannungspegels an dem mindestens einem Ausgangsanschluß, bis die zu überwachende Spannung die vorbestimmte Grenzspannung erreicht, worauf eine aktivierende Ausgangsspannung erzeugt wird, um zu ermöglichen, daß der Spannungspegel an dem mindestens einem Ausgangsanschluß von dem Spannungspegel des Eingangs gesteuert wird; gekennzeichnet, durch das Liefern der zu begrenzenden Spannung an eine Zenerdiode, die in Reihe mit einem mit Masse verbundenen Arbeitswiderstand geschaltet ist; Erzeugen der Grenzspannung an der Verbindung zwischen der Zenerdiode und dem Arbeitswiderstand; Erzeugen der deaktivierenden Ausgangsspannung durch mindestens eine mit der Zenerdiode verbundene Feldeffekttransistor-Einrichtung; Erzeugen eines Ausgangssignal von einer Ausgabe-Feldeffekttransistor-Einrichtung als Antwort auf ein Eingangssignal bei Nichtvorhandensein der deaktivierenden Ausgangsspannung; und als Antwort auf die deaktivierende Ausgangsspannung sowohl das Isolieren der Ausgabe-Feldeffekttransistor-Einrichtung von dem entsprechenden Eingangsanschluß, und Verbinden des Gate des Ausgabe-Feldeffekttransistors mit einem Spannungsquellenanschluß.
Für ein besseres Verständnis der Erfindung und um darzustellen, wie diese umgesetzt werden kann, wird nun im Rahmen eines Beispiels auf die beigefügten Zeichnungen Bezug genommen. Von diesen stellen dar:
Fig. 1 eine Niederspannungs-Steuerschaltung gemäß einer ersten Ausführungsform der Erfindung; und
Fig. 2 eine Niederspannungs-Steuerschaltung gemäß einer zweiten Ausführungsform der Erfindung.
In Fig. 1 ist eine erfindungsgemäße Niederspannungs- Steuerschaltung als Ganzes mit 10 bezeichnet. Die Niederspannungs-Steuerschaltung 10 enthält einen Steuerbereich, der allgemein mit 12 bezeichnet ist, auf der linken Seite der gestrichelten Linie in Fig. 1, und einen Ausgabebereich, der allgemein mit 14 bezeichnet ist, auf der rechten Seite der gestrichelten Linie in Fig. 1. Typisch für diese Ausführungsform ist, daß der Massepunkt gleichzeitig die negative Ausgangsversorgungsspannung VSS ist.
Der Steuerbereich 12 enthält eine Versorgungsleitung 16 für die Aufnahme einer zu überwachenden Spannung V&sub1;, welche eine geregelte oder ungeregelte Chipversorgungsspannung sein kann. Die Versorgungsleitung 16 ist mit der Kathode einer Zenerdiode 18 verbunden. Die Anode der Zenerdiode 18 über einen Arbeitswiderstand 20 mit Masse verbunden. Zusätzlich ist die Anode der Zenerdiode 18 mit dem Gateanschluß eines Feldeffekttransistors in der Form eines N-Kanal-MOSFET 22 verbunden. Der Sourceanschluß des MOSFET 22 ist mit Masse und der Drainanschluß mit der Eingangsleitung über einen Arbeitswiderstand 24 verbunden. Der Drainanschluß des MOSFET 22 ist auch mit dem Gateanschluß eine Feldeffekttransistors in der Form eines P-Kanal-MOSFET 26 verbunden. Der Sourceanschluß des MOSFET 26 ist mit der positiven Ausgangsversorgungsspannung und dem Widerstand 24 verbunden. Der Drainanschluß des MOSFET 26 ist einem mit Masse verbundenem Arbeitswiderstand 28 und über die Leitung 32 mit dem Ausgabepunkt 30 verbunden.
Der Ausgabepunkt 30 ist mit dem Gateanschluß eines Feldeffekttransistors in der Form ein N-Kanal-MOSFET 34 verbunden, der seinen Sourceanschluß mit der positiven Ausgangsversorgungsspannung VDD verbunden hat. Der Drainanschluß des MOSFET 34 ist mit dem Sourceanschluß eines Feldeffekttransistors in der Form eines P-Kanal-MOSFET 36 verbunden, welcher ein Teil der Ausgabebereichs 14 ist. Zusätzlich wird die Versorgungsspannung VDD direkt über die Leitung 40 an den Sourceanschluß eines Feldeffekttransistors in der Form eines P-Kanal-MOSFET 38 eingespeist.
Der Ausgabepunkt 30 ist auch mit dem Gateanschluß eines ersten Feldeffekttransistors in der Form eines N-Kanal-MOSFET 42 und dem Gateanschluß eines zweiten Feldeffekttransistors in der Form eines P-Kanal-MOSFET 44, wovon beide einen Teil eines allgemein mit dem Bezugszeichen 43 bezeichneten Ausgabeteils des Ausgabebereichs 14 bilden. Der Ausgabepunkt 30 ist auch in ähnlicher Weise mit jedem nachfolgenden Ausgabeteil des Ausgabebereich 14 verbunden. Gemäß Darstellung von Fig. 1 gibt es zwei nachfolgende Ausgabeteile, wovon der erste mit 45 bezeichnet ist und einen ersten Feldeffekttransistor in der Form eines N-Kanal-MOSFET 46 und einen zweiten Feldeffekttransistor in der Form eines P-Kanal- MOSFET 48 enthält, wovon jeder seinen Gateanschluß mit dem Ausgabepunkt 30 verbunden hat. Der zweite nachfolgende, mit 49 bezeichnete Ausgabeteil, enthält ebenfalls einen ersten Feldeffekttransistor in der Form eines N-Kanal-MOSFET 50 und eine zweiten Feldeffekttransistor in der Form eines P-Kanal- MOSFET 52, wovon jeder seinen Gateanschluß mit dem Ausgabepunkt 30 verbunden hat. Zum Schluß ist der Ausgabepunkt 30 auch mit dem Gateanschluß eines Feldeffekttransistors in der Form eines N-Kanal-MOSFET 54 verbunden. Der Sourceanschluß des MOSFET 54 ist Masse oder die negative Ausgangsspannung VSS; und der Drainanschluß ist mit dem Sourceanschluß eines Feldeffekttransistors in der Form eines N-Kanal-MOSFET 56 in dem dritten Ausgabeteil 49 verbunden.
Bei nochmaliger Bezugnahme auf den ersten Ausgabeteil 43 des Ausgabebereich 14 ist zu sehen, daß der Sourceanschluß des MOSFET 42 mit einer ersten Eingangsleitung 58 für die Aufnahme eines Eingangssignals und der Drainanschluß mit dem Drainanschluß des MOSFET 44 verbunden ist. Der Sourceanschluß des MOSFET 44 ist mit der positiven Ausgangsversorgungsspannung VDD und mit dem einen Ende eines Arbeitswiderstandes 60 verbunden. Das andere Ende des Arbeitswiderstandes 60 ist mit den Drainanschlüssen der MOSFET 42 und 44 und mit dem Gateanschluß des MOSFET 36 und mit dem Gateanschluß eines Feldeffekttransistors in der Form eines N-Kanal-MOSFET 62 verbunden, der in der Konfiguration einer Gegentaktschaltung angeordnet ist. Die Drainanschlüsse der MOSFET 36 und 62 sind miteinander verbunden und der Sourceanschluß des MOSFET 62 ist mit Masse verbunden. Ein erstes Ausgangssignal wird von einer Ausgangsleitung 64 erhalten, welche mit den Drainanschlüssen der MOSFET 36 und 62 verbunden ist.
Bei nochmaliger Bezugnahme auf den zweiten Ausgabeteil 45 des Ausgabebereich 14 ist zu sehen, daß der Sourceanschluß des MOSFET 46 mit einer zweiten Eingangsleitung 66 für die Aufnahme eines Eingangssignals und sein Drainanschluß mit dem Drainanschluß des MOSFET 48 verbunden ist. Der Sourceanschluß des MOSFET 48 ist mit der positiven Ausgangsversorgungsspannung VDD und mit dem einen Ende eines Arbeitswiderstandes 68 verbunden. Das andere Ende des Arbeitswiderstandes 68 ist mit den Drainanschlüssen der MOSFET 46 und 48 und mit dem Gateanschluß eines Feldeffekttransistors in der Form eines n- Kanal-MOSFET 70 verbunden, dessen Sourceanschluß mit Masse und dessen Drainanschluß mit einer Ausgangsleitung 72 verbunden ist. Das zweite Ausgangssignal wird von der Ausgangsleitung 72 erhalten.
Bei nochmaliger Bezugnahme auf den dritten Ausgabeteil 49 des Ausgabebereich 14 ist zu sehen, daß der Sourceanschluß des MOSFET 50 mit einer dritten Eingangsleitung 74 für die Aufnahme eines Eingangssignals und sein Drainanschluß mit dem Drainanschluß des MOSFET 52 verbunden ist. Der Sourceanschluß des MOSFET 48 ist mit Masse verbunden. Ein Arbeitswiderstand 76 verbindet die Drainanschlüsse der MOSFET 50 und 52 mit Masse. Zusätzlich sind die Drainanschlüsse der MOSFET 50 und 52 mit den Gateanschlüssen des MOSFET 38 und des in einer Gegentaktkonfiguration angeordneten MOSFET 56 verbunden. Die Drainanschlüsse des MOSFET 38 und 56 sind miteinander verbunden und der Sourceanschluß des MOSFET 56 ist mit dem Drainanschluß des MOSFET 54 verbunden. Das dritte Ausgangssignal wird von der mit den Drainanschlüssen der MOSFET 38 und 56 verbundenen Ausgangsleitung 78 erhalten.
In Fig. 2 wird eine alternative Ausführungsform einer erfindungsgemäßen Niederspannungs-Steuerschaltung in der Darstellung, wie sie mehr als eine Spannung, hier V&sub1; und V&sub2; überwacht, allgemein mit 10A bezeichnet. Bei der Diskussion von Fig. 2 erhalten dieselben Komponenten, welche auch in Fig. 1 vorkommen, die gleichen Bezugszeichen. Da der Ausgabebereich 14 darüber hinaus dieselben Komponenten enthält, die elektrisch in gleicher Weise verbunden sind, wie es zuvor in Zusammenhang mit Fig. 1 beschrieben wurde, besteht keine Notwendigkeit eine Beschreibung des Ausgabebereich 14 von Fig. 2 zu wiederholen.
Der Steuerbereich 12A von Fig. 2 ist jedoch gegenüber dem von Fig. 1 modifiziert, um mehrere Spannungen, hier V&sub1; und V&sub2; zu überwachen. Gleichwohl sollte es verständlich sein, daß zusätzliche Spannungen durch eine weitere Modifikation des Steuerbereichs 12 von Fig. 1 in derselben Art, wie durch die Modifikation für die Schaffung des Steuerbereichs 12A der Fig. 2, überwacht werden können. Die Versorgungsspannung V&sub1; ist an die Leitung 90 angelegt, welche mit der Kathode der Zenerdiode 18 verbunden ist. Die Anode der Zenerdiode 18 ist über einen Arbeitswiderstand 20 mit Masse verbunden. Zusätzlich ist die Anode der Zenerdiode 18 mit dem Gateanschluß eines Feldeffekttransistors in der Form eines N- Kanal-MOSFET 22 verbunden. Der Sourceanschluß des MOSFET 22 ist mit Masse verbunden und der Drainanschluß ist mit der positiven Versorgungsspannung VDD über einen Arbeitswiderstand 24 verbunden. Die Eingangsleitung 92 nimmt die zweite Versorgungsspannung V&sub2; auf. Der Drainanschluß des MOSFET 22 ist auch mit dem Gateanschluß eines Feldeffekttransistors in der Form eines P-Kanal-MOSFET 26 verbunden. Der Sourceanschluß des MOSFET 26 ist mit der zweiten Versorgungsspannung V&sub2; und der Drainanschluß ist mit dem Sourceanschluß eines Feldeffekttransistors in der Form eines P-Kanal-MOSFET 94 verbunden. Der Drainanschluß des MOSFET 94 ist mit dem Ausgabepunkt 30 über eine Leitung 32 und mit einem mit Masse verbundenen Arbeitswiderstand 28 verbunden.
Eine zweite Zenerdiode 96 hat ihre Kathode mit der Leitung 92 und ihre Anode mit einem mit Masse verbundenem Arbeitswiderstand 98 verbunden. Zusätzlich ist die Anode der Zenerdiode 96 mit dem Gate eine Feldeffekttransistors in der Form eines N-Kanal-MOSFET 100 verbunden, dessen Sourceanschluß mit Masse und dessen Drainanschluß mit der zweiten Versorgungsspannung V&sub2; über einen Arbeitswiderstand 102 und mit dem Gateanschluß des MOSFET 94 verbunden ist.
Bei dem Betrieb der Niederspannungs-Steuerschaltung 10 von Fig. 1 liefert die Spannung der Zenerdiode 18 den Schaltpunkt für den Maximal- oder Grenzwert der Spannung V&sub1;, welche einer stabilen Betriebsspannung, wie z. B. einer Chipversorgungsspannung von beispielsweise etwa 5 Volt entspricht. Wenn die Spannung V&sub1; auf die stabile Betriebsspannung ansteigt, leitet die Zenerdiode 18 nicht bis ihre Durchbruchsspannung erreicht wird. Somit wird keine Spannung an den Gateanschluß des MOSFET 22 angelegt und dessen Sourceanschluß ist mit Masse verbunden, so daß der MOSFET 22 ausgeschaltet ist. Dieses bewirkt, daß der Gateanschluß des MOSFET 26 über den Arbeitswiderstand 24 hochgezogen wird, was des MOSFET 26 ausschaltet. Somit ist das Ausgangssignal am Ausgabepunktes 30 niedrig, da es von dem Arbeitswiderstand 28 nach Masse gezogen wird.
Die an dem Ausgabepunkt 30 vorhandene niedrige Ausgangsspannung zieht den Gateanschluß des MOSFET 34 tief und schaltet damit dem MOSFET 34 ab. Somit wird die positive Ausgangsversorgungsspannung direkt an den Sourceanschluß des MOSFET 38 in dem dritten Ausgabeteil 49 angelegt. Die an dem Ausgabepunkt 30 vorhandene niedrige Ausgangsspannung liegt auch an den Gateanschlüssen der MOSFET 42 und 44 an und bewirkt das Einschalten des MOSFET 44 und das Ausschalten des MOSFET 42. Somit erzeugt der MOSFET 42 in der Wirkung einen unterbrochenen Schaltkreis für die erste Eingangsleitung 58, was die Übertragung der Eingangsspannung auf der Leitung 58 zu der Ausgangsleitung 64 verhindert. Die an dem Drainanschluß des MOSFET 44 als Ergebnis seines Leitzustandes vorhandene positive Spannung V&sub1; wird an die Gateanschlüsse der MOSFET 36 und 62 angelegt und bewirkt das Ausschalten des MOSFET 36 und das Einschalten des MOSFET 62, wenn V&sub1; über der Schwellenspannung des MOSFET 62 liegt. Bei einem Leitzustand des MOSFET 62 werden dessen Drainanschluß und damit die Ausgangsleitung 64 auf Masse gezogen und liefern ein GEGENTAKT-AUSGANGSSIGNAL "SICHER" auf der Leitung 63, unabhängig von der Höhe oder dem Zustand der an der Eingangsleitung 58 vorhandenen Eingangsspannung. Zusätzlich verhindert der ausgeschaltete MOSFET 34, die Möglichkeit, daß die positive Ausgangsversorgungsspannung den Ausgang 64 erreicht.
In ähnlicher Weise bewirkt das Vorhandensein der niedrigen Ausgangsspannung am Ausgabepunkt 30 das Einschalten des MOSFET 48 und das Ausschalten des MOSFET 48. Somit erzeugt der MOSFET 46 in der Wirkung einen unterbrochenen Schaltkreis für die zweite Eingangsleitung 66, was die Übertragung der Eingangsspannung auf der Leitung 66 zu der Ausgangsleitung 72 verhindert. Die an dem Drainanschluß des MOSFET 48 vorhandene positive Spannung wird an den Gateanschluß des MOSFET 70 angelegt und schaltet ihn ein. Bei eingeschalteten MOSFET 700 werden dessen Drainanschluß und damit die Ausgangsleitung 72 auf Masse gezogen und liefern ein OPEN-DRAIN-AUSGANGSSIGNAL "SICHER" auf der Ausgangsleitung 72, unabhängig von der Höhe oder dem Zustand der an der Eingangsleitung 66 vorhandenen Eingangsspannung.
Ferner bewirkt das Vorhandensein der niedrigen Spannung am Ausgabepunkt 30, daß der MOSFET 52 einschaltet und den Drainanschluß des MOSFET 52 nach Masse zieht, und daß der MOSFET 50 ausschaltet, was die Übertragung der Eingangsspannung auf der Leitung 74 auf die Ausgangsleitung 78 verhindert. Mit seinem tiefgezogenem Gateanschluß schaltet der MOSFET 38 ein und legt die positive Ausgangsversorgungsspannung VDD (hoher Pegel) an die Ausgangsleitung 78. Somit wird ein GEGENTAKT-AUSGANGSSIGNAL "SICHER" auf der Ausgangsleitung 78 erzeugt. Die an den Gateanschlüssen des MOSFET 56 und MOSFET 54 vorhandene niedrige Spannung schaltet diese ab und erzeugt eine doppelte Sicherheit für die Isolierung der Masse oder der VSS von dem Ausgang 78.
Wenn V&sub1; auf die Durchbruchsspannung der Zenerdiode 18 ansteigt, leitet die Zenerdiode und der Stromfluß durch den Widerstand 20 liefert eine positive Spannung an den Gateanschluß des MOSFET 22, was dessen Einschalten bewirkt. Bei eingeschaltetem MOSFET 22 wird der Gateanschluß des MOSFET 26 nach Masse gezogen, was das Einschalten des MOSFET 26 bewirkt. Bei eingeschaltetem MOSFET 26 ist das Ausgangssignal an dem Ausgabepunkt 30 hoch.
Ein an dem Ausgabepunkt 30 vorhandenes hohes Ausgangssignal schaltet den MOSFET 34 ein, um ein hohes Ausgangssignal an dem Sourceanschluß des MOSFET 36 zu erzeugen. Ferner schaltet das an dem Ausgabepunkt des 30 vorhandene hohe Ausgangssignal den MOSFET 42 ein und dem MOSFET 44 aus. Somit wird das auf der Eingangsleitung 58 vorliegende Eingangssignal an die Gateanschlüsse der MOSFET 36 und 62 angelegt. Wenn das Eingangssignal auf der Eingangsleitung niedrig ist, wird der Gateanschluß des MOSFET 62 auf niedrigen Pegel gezogen, was diesen ausschaltet. Das Vorhandensein einer niedrigen Spannung an dem Gateanschluß des MOSFET 26 bewirkt jedoch dessen Einschalten, was ein hohes Ausgangssignal in der Form von VDD an die Ausgangsleitung 64 überträgt. Wenn im anderen Falle das Eingangssignal auf der Eingangsleitung 58 hoch ist, wird der Gateanschluß des MOSFET 36 hochgezogen, was ihn ausschaltet. Jedoch bewirkt das Vorhandensein einer hohen Ausgangsspannung an dem Gateanschluß des MOSFET 62 dessen Einschalten, was die Ausgangsleitung 64 nach Masse zieht, um ein niedriges Ausgangssignal auf der Ausgangsleitung 64 zu erzeugen. Somit arbeitet der erste Ausgabeteil 43 des Ausgabebereichs 14 wie ein Inverter.
Bei dem zweiten Ausgabeteil 45 wird, wenn ein hohes Ausgangssignal an dem Ausgabepunkt 30 anliegt, der MOSFET 46 eingeschaltet und der MOSFET 48 ausgeschaltet. Somit wird das auf der Eingangsleitung 66 anliegende Eingangssignal an den Gateanschluß des MOSFET 70 angelegt. Wenn das Eingangssignal auf der Eingangsleitung 66 niedrig ist, wird der Gateanschluß des MOSFET 70 tiefgezogen und der MOSFET 70 ausgeschaltet, was einen Ausgang mit hoher Impedanz erzeugt. Wenn das Eingangssignal auf der Eingangsleitung 66 hoch ist, wird der Gateanschluß des MOSFET 70 hochgezogen, was das Einschalten des MOSFET 70 und das Tiefziehen seines Drainanschlusses und der Ausgangsleitung 72 nach Masse bewirkt, um ein niedriges Ausgangssignal auf der Ausgangsleitung 72 zu erzeugen. Somit arbeitet der zweite Ausgabeteil 45 des Ausgabebereichs 14 wie ein Inverter mit einem OPEN-DRAIN-AUSGANG.
Bei dem dritten Ausgabeteil 49 schaltet das hohe Ausgangssignal am Punkt 30 den MOSFET 54 ein, was es der niedrigen Ausgangsversorgungsspannung ermöglicht, den Ausgabepuffer-MOSFET 56 zu erreichen. Ein an dem Ausgabepunkt 30 vorhandenes hohes Ausgangssignal schaltet auch den MOSFET 50 ein und dem MOSFET 52 aus. Wenn das Eingangssignal auf der Eingangsleitung 74 niedrig ist, wird der Gateanschluß des MOSFET 38 tiefgezogen, was den MOSFET 38 einschaltet und den Gateanschluß des MOSFET 56 tiefzieht, was den MOSFET 56 ausschaltet. Somit erhält die Ausgangsleitung 78 eine hohe Spannung in der Form von V&sub1; von dem MOSFET 38. Wenn im anderen Falle das Eingangssignal auf der Eingangsleitung 74 hoch ist, wird der Gateanschluß des MOSFET 38 hochgezogen, was den MOSFET 38 ausschaltet. Das Vorhandensein des hohen Ausgangssignalsam Gateanschluß des MOSFET 56 bewirkt dessen Einschalten, was die Ausgangsleitung 78 auf Masse zieht, um ein tiefes Ausgangssignal auf der Ausgangsleitung 78 zu erzeugen. Somit arbeitet der dritte Ausgangsteil 49 des Ausgabebereichs 14 ebenfalls wie ein Inverter.
Die Betriebsweise des Ausgabebereichs 14 der in Fig. 2 dargestellten Niederspannungs-Steuerschaltung 10A ist dieselbe wie die in Fig. 1 beschriebene; daher wird nur die Betriebsweise des Eingabebereichs 12A von Fig. 2 beschrieben. Wenn in dem Eingabebereich 12A die Spannungen V&sub1; und V&sub2; ansteigen und dabei unter den Schaltpunkten oder Durchbruchsspannungen der Zenerdioden 18 bzw. 96 bleiben, bleiben die MOSFET 22 und 100 ausgeschaltet, was es den Gateanschlüssen der MOSFET 26 und 94 ermöglicht durch die Arbeitswiderstände 24 bzw. 102 hochgezogen zu werden, was die MOSFET 26 und 94 ausschaltet. Somit wird der Ausgabepunkt 30 durch den Arbeitswiderstand 28 auf Masse gezogen. Wenn V&sub1; und V&sub2; auf die vorbestimmten Grenzspannungen, d. h., auf die Schaltpunkte der Zenerdioden 18 und 96 ansteigen, wird das Ausgangssignal an dem Ausgabepunkt 30 hoch. Somit erscheint ein hohes Ausgangssignal in der Form von VDD an dem Ausgabepunkt 30. Solange bis sowohl V&sub1; als V&sub2; die Schaltpunkte der Zenerdioden 18 und 96 erreichen, bleibt das Ausgangssignal des Ausgabepunktes 30 niedrig, da beide MOSFET 26 und 94 nicht leiten. Somit wird der Ausgabepunkt 30 durch den Strombegrenzungswiderstand 28 tiefgezogen.
Es sollte verständlich sein, das zusätzliche Versorgungsspannungen zu dem Steuerbereich hinzugefügt werden können, und nach Wunsch auch zusätzliche Eingänge und Ausgänge zu dem Ausgabebereich. Ebenso können V&sub1; und V&sub2; ein und dieselbe VDD sein. Darüber hinaus können die Komponenten der integrierten Schaltung der Niederspannungs-Steuerschaltung durch diskrete Bauelemente ersetzt werden, um ein diskretes Niederspannungs- Steuerschaltungs-System zu schaffen. Zusätzlich können die Spannungsbegrenzungsbauteile, d. h., die Zenerdioden durch integrierte Schaltungskomponenten, z. B. durch mehrere in Reihe geschaltete MOSFET ersetzt werden.

Claims

1. Niederspannungs-Steuerschaltung, mit mindesten einem Eingangsanschluß (58, 66, 74) und mindestens einem Ausgangsanschluß (64, 72, 78), wobei die Schaltung so arbeitet, daß sie den mindestens einen Ausgangsanschluß (64, 72, 78) unabhängig von dem Zustand eines Eingangssignal an dem mindestens einem Eingangsanschluß in einem bekannten Zustand hält, wenn mindestens eine zu überwachende Spannung (V&sub1;) unter einer vorbestimmten Grenzspannung liegt, aufweisend:

eine Steuereinrichtung (12, 12A) zum Erzeugen einer deaktivierenden Ausgangsspannung, wenn die zu überwachende Spannung (V&sub1;) unter der vorbestimmten Grenzspannung liegt;

eine Ausgabeeinrichtung (14), die elektrisch mit der Steuereinrichtung (12, 12A) für die Aufnahme der deaktivierenden Ausgangsspannung von der Steuereinrichtung (12, 12A) und für die Aufnahme mindestens einer Eingangsspannung von dem mindesten einen Eingangsanschluß verbunden ist;

wobei die Ausgabeeinrichtung (14) als Antwort auf die deaktivierende Ausgangsspannung deaktiviert wird, um einen bekannten Spannungspegel an dem mindestens einem Ausgangsanschluß (64, 72, 78) zu erzeugen, bis die zu überwachende Spannung (V&sub1;) die vorbestimmte Grenzspannung erreicht, worauf die Steuereinrichtung (12, 12A) eine aktivierende Ausgangsspannung für die Ausgabeeinrichtung (14) erzeugt, um zu ermöglichen, daß der Spannungspegel an dem mindestens einem Ausgangsanschluß durch den Spannungspegel des Eingangs gesteuert wird; und

die Steuereinrichtung (12, 12A) eine Spannungsbegrenzungseinrichtung (18, 20) enthält, die für die Aufnahme der zu überwachenden Spannung verbunden ist, um die vorbestimmte Grenzspannung zu erzeugen; dadurch gekennzeichnet, daß:

die Spannungsbegrenzungseinrichtung eine in Reihe mit einem Arbeitswiderstand (20) verbundene Zenerdiode (18) enthält, die Zenerdiode (18) für die Aufnahme der zu überwachenden Spannung und der Widerstand (20) mit Masse verbunden ist, die Verbindung der Zenerdiode und des Arbeitswiderstandes die Grenzspannung erzeugt;

die Steuereinrichtung (12, 12A) mindestens eine Feldeffekttransistor-Einrichtung (22, 26; 100, 94) enthält, die zwischen der Spannungsbegrenzungseinrichtung (18) und der Ausgabeeinrichtung (14) angeschlossen ist, um die deaktivierende Ausgangsspannung zu erzeugen;

die Ausgabeeinrichtung (14) eine Ausgabe-Feldeffekttransistor-Einrichtung enthält, um ein Ausgangssignal als Antwort auf ein Eingangssignal bei Nichtvorhandensein der deaktivierenden Ausgangsspannung zu erzeugen; und

die Ausgabeeinrichtung (14) eine Feldeffekttransistor- Schalteinrichtung enthält, die ein Paar Feldeffekttransistoren (42, 44; 46, 48; 50, 52) entgegengesetzten Kanaltyps aufweist, wovon jeder sein Gate für die Aufnahme der deaktivierenden Ausgangsspannung in der Weise verbunden hat, daß ein Transistor die Ausgabe-Feldeffekttransistor-Einrichtung von dem entsprechenden Eingangsanschluß isoliert, während der andere Transistor das Gate des Ausgabe-Feldeffekttransistors mit einem Spannungsquellenanschluß verbindet.

2. Niederspannungs-Steuerschaltung nach Anspruch 1, wobei die Steuereinrichtung (12) eine erste Feldeffekttransistor- Einrichtung (26) und eine zweite Feldeffekttransistor- Einrichtung (22) enthält, jede Feldeffekttransistor-Einrichtung ein Gate, eine Source und ein Drain aufweist, das Gate der ersten Feldeffekttransistor-Einrichtung (26) elektrisch mit der Drain der zweiten Feldeffekttransistor-Einrichtung (22) verbunden ist, um jedesmal eine deaktivierende Ausgangsspannung zu erzeugen, wenn die Spannung an dem Gate der zweiten Feldeffekttransistor-Einrichtung (22) kleiner als die vorbestimmte Grenzspannung ist.

3. Niederspannungs-Steuerschaltung nach Anspruch 1, wobei die Steuereinrichtung (12A) mehrere Spannungsbegrenzungseinrichtungen (18, 96) enthält, wovon jede Spannungsbegrenzungseinrichtung elektrisch mit der entsprechenden Feldeffekttransistor-Einrichtung verbunden ist, um die deaktivierende Ausgangsspannung zu erzeugen, wenn mindestens eine der zu überwachenden Spannungen unterhalb den von der Grenzspannungseinrichtung erzeugten vorbestimmten Grenzspannungen liegt.

4. Niederspannungs-Steuerschaltung nach Anspruch 1, wobei:

die Steuereinrichtung (12A) mehrere Spannungsbegrenzungseinrichtungen (18, 96) für die Erzeugung der vorbestimmten Grenzspannungen enthält, wovon jede Spannungsbegrenzungseinrichtung elektrisch mit der entsprechenden Steuer- Feldeffekttransistor-Einrichtung (22, 100, 26, 94) verbunden ist, um die deaktivierende Ausgangsspannung zu erzeugen; und

jede Spannungsbegrenzungseinrichtung eine Zenerdiode (18, 96) enthält, die in Reihe mit einem mit Masse verbundenen Arbeitswiderstand (20, 98) verbunden ist, jede Zenerdiode für die Aufnahme der zu überwachenden Spannung verbunden ist, die Verbindung der Zenerdiode und des Arbeitswiderstandes die Grenzspannung erzeugt.

5. Niederspannungs-Steuerschaltung nach Anspruch 4, wobei jede Steuereinrichtung einen ersten Feldeffekttransistor (26, 94) und einen zweiten Feldeffekttransistor (22, 100) enthält, die miteinander verbunden sind, und der zweite Feldeffekttransistor mit der Spannungsbegrenzungseinrichtung verbunden ist.

6. Niederspannungs-Steuerschaltung nach Anspruch 5, wobei die Ausgabeeinrichtung ein Paar elektrisch in einer Gegentaktanordnung verbundene Feldeffekttransistoren (38, 65) enthält, die für die Aufnahme eines der Eingangssignale über die Schalteinrichtung (50, 52) und Erzeugen eines Ausgangssignals als Antwort darauf verbunden sind.

7. Niederspannungs-Steuerschaltung nach Anspruch 6, wobei die Ausgabeeinrichtung eine weitere Feldeffekttransistor- Einrichtung (70), die für die Aufnahme eines weiteren Eingangssignals und zum Erzeugen eines Ausgangssignals als Antwort darauf verbunden ist, und eine weitere Schalteinrichtung (46, 48) zum Sperren der Übertragung eines Eingangssignals zu der weiteren Feldeffekttransistor-Einrichtung (70) bei Vorliegen des deaktivierendes Ausgangssignal von der Steuereinrichtung enthält.

8. Niederspannungs-Steuerschaltung nach Anspruch 1, wobei:

die Steuereinrichtung (12A) mehrere Spannungsbegrenzungseinrichtungen (18, 96) enthält, wovon jede Spannungsbegrenzungseinrichtung mit einer entsprechenden Feldeffekttransistor-Einrichtung (12, 100) verbunden ist, um die deaktivierende Ausgangsspannung zu erzeugen, wenn mindestens eine der zu überwachenden Spannungen unterhalb den von Spannungsbegrenzungseinrichtungen erzeugten vorbestimmten Grenzspannungen liegt; und

jede Spannungsbegrenzungseinrichtung eine mit einem Arbeitswiderstand (20, 98) in Reihe verbundene Zenerdiode (18, 96) enthält, jede Zenerdiode für die Aufnahme der zu überwachenden Spannung und der zugeordnete Widerstand mit Masse verbunden ist, die Verbindung jeder Zenerdiode und jedes Arbeitswiderstandes die Grenzspannung erzeugt.

9. Verfahren für den Betrieb einer Niederspannungs- Steuerschaltung mit mindestens einem Eingangsanschluß (58, 66, 74) und mindestens einem Ausgangsanschluß (64, 72, 78), um den mindestens einen Ausgangsanschluß (64, 72, 78) unabhängig von dem Zustand eines Eingangssignal an dem mindestens einem Eingangsanschluß in einem bekannten Zustand zu halten, wenn mindestens eine zu überwachende Spannung unter einer vorbestimmten Grenzspannung liegt, das die Schritte aufweist:

Erzeugen einer deaktivierenden Ausgangsspannung, wenn die zu überwachende Spannung (V) unter der vorbestimmten Grenzspannung liegt;

Aufnehmen der deaktivierenden Ausgangsspannung und Aufnehmen der mindestens einen Eingangsspannung von dem mindesten einen Eingangsanschluß; und

als Antwort auf die deaktivierende Ausgangsspannung das Erzeugen eines bekannten Spannungspegels an dem mindestens einem Ausgangsanschluß (64, 72, 78), bis die zu überwachende Spannung (V) die vorbestimmte Grenzspannung erreicht, worauf eine aktivierende Ausgangsspannung erzeugt wird, um zu ermöglichen, daß der Spannungspegel an dem mindestens einem Ausgangsanschluß von dem Spannungspegel des Eingangs gesteuert wird; gekennzeichnet, durch

Liefern der zu begrenzenden Spannung an eine Zenerdiode, (18), die in Reihe mit einem mit Masse verbundenen Arbeitswiderstand (20) verbunden ist;

Erzeugen der Grenzspannung an der Verbindung zwischen der Zenerdiode und dem Arbeitswiderstand;

Erzeugen der deaktivierenden Ausgangsspannung durch mindestens eine mit der Zenerdiode (18) verbundene Feldeffekttransistor-Einrichtung (22, 26, 94, 100);

Erzeugen eines Ausgangssignal von einer Ausgabe- Feldeffekttransistor-Einrichtung als Antwort auf ein Eingangssignal bei Nichtvorhandensein der deaktivierenden Ausgangsspannung; und

als Antwort auf die deaktivierende Ausgangsspannung sowohl das Isolieren der Ausgabe-Feldeffekttransistor-Einrichtung von dem entsprechenden Eingangsanschluß, und Verbinden des Gate der Ausgabe-Feldeffekttransistor-Einrichtung mit einem Spannungsquellenanschluß.

10. Verfahren nach Anspruch 9, in welchem:

mehrere Spannungsbegrenzungseinrichtungen (18, 96) die vorbestimmten Grenzspannungen erzeugen, wovon jede elektrisch mit der entsprechenden Steuer-Feldeffekttransistor-Einrichtung (22, 100) verbunden ist, um die deaktivierende Ausgangsspannung zu erzeugen; und

jede Spannungsbegrenzungseinrichtung die Grenzspannung an der Verbindung einer Zenerdiode (18, 96) mit einem in Reihe verbundenen Arbeitswiderstand (20, 98) erzeugt, wobei jede Zenerdiode die zu überwachende Spannung aufnimmt und der Widerstand mit Masse verbunden ist.

11. Verfahren nach Anspruch 9, in welchem die deaktivierende Ausgangsspannung erzeugt wird, wenn mindestens eine der zu überwachenden Spannungen unterhalb den von den mehreren Spannungsbegrenzungseinrichtungen (18, 96) erzeugten vorbestimmten Grenzspannungen liegt, wobei jede elektrisch mit der Feldeffekttransistor-Einrichtung (22, 100) verbunden ist, jede Spannungsbegrenzungseinrichtung eine mit einem Arbeitswiderstand (20, 98) in Reihe verbundene Zenerdiode (18, 96) enthält, jede Zenerdiode für die Aufnahme der zu überwachenden Spannung und der zugeordnete Widerstand mit Masse verbunden ist, die Verbindung jeder Zenerdiode und jedes Arbeitswiderstandes die Grenzspannung erzeugt.

12. Elektronisches Freistempel-Gerät, das eine Niederspannungs-Steuerschaltung nach einem der Ansprüche 1 bis 8 enthält oder das gemäß einem der Ansprüche 9 bis 11 betrieben wird.

13. Verfahren zum Betrieb eines elektronischen Freistempel-Gerätes, bei dem die Niederspannungssteuerung gemäß einem der Ansprüche 10 bis 11 durchgeführt wird.