DE2748571A1

DE2748571A1 - Speichersteuerschaltung

Info

Publication number: DE2748571A1
Application number: DE19772748571
Authority: DE
Inventors: Robert Joseph Lodi
Original assignee: Sperry Rand Corp
Current assignee: Sperry Corp
Priority date: 1976-10-28
Filing date: 1977-10-28
Publication date: 1978-05-03
Also published as: FR2369651A1; GB1593554A; CA1114952A; JPS5354932A; US4099264A; DE2748571C3; FR2369651B1; DE2748571B2; IT1088477B

Description

DR. BERG DIPL-ING. STAPF DIPL-ING. SCHWABE DR. DR. SANDMAIR

PATENTANWÄLTE 2748 57 I

Postfach 860245-8000 München 86

Anwaltsakte: 28 489

Sperry Rand Corporation New York, N.Y. 10019/USA

Speichersteuerschaltung

VII/XX/ha

809818/0986

t (089) 988272 Telegramme: Bankkonten: HypoBank Mönchen 4410122850

988273 BERGSTAPFPATENT München (BLZ 70020011) Swift Code: HYPO DE MM

988274 TELEX: Bayec Vereinsbank München 453100 (BLZ 70020270) 983310 0524560BERGd Postscheck München 65343-808 (BLZ 70010080)

Anwaltsakte: 28 489 4

Beschreibung

Die Erfindung betrifft eine Speichersteuerschaltung und insbesondere eine Schaltung zum zerstörungsfreien Lesen eines Feldeffekt-Speichertransistors mit isolierter Steuerelektrode und veränderlichem Schwellenwert.

Feldeffekttransistoren oder FET'en mit veränderlichem Schwellenwert, welche Speicherkenndaten anzeigen, sind bekannt (US-PS 3 508 211), wobei derartige herkömmliche Speichexäemente als Speicherelemente verwendet werden. Ein herkömmliches Speicherelement weist einen Feldeffekttransistor mit isolierter Steuerelektrode und veränderlichem Schwellenwert auf, dessen Leitungsoder Einsatzschwellenwert elektrisch veränderlich ist, indem eine binäre Lesespannung zwischen die Steuerelektrode und das Substrat bzw. den Träger angelegt wird, die über eine vorbestimmte Größe hinausgeht. Die Polarität der Schreibspannung legt die Richtung fest, in welcher der Schwellenwert geändert wird. Nachdem eine feste Abfrage- oder, Lesespannung mit einem Wert, der zwischen den binären Leitungs- oder Einsatzschwellenwerten liegt, an die Steuerelektrode angelegt ist, wird der binäre Zustand des Speicherelementes bestimmt oder gefühlt. Durch das Fühlen der Größe der sich ergebenden Quelle bezüglich des Senkenstroms wird der Zustand des Speicherelementes bestimmt bzw. festgelegt. Herkömmliche Transistorspeicherelemente mit veränderlichem Schwellenwert sind mit Hilfe von Herstellungsverfahren für mikroelek-

tronische integrierte Schaltungen hergestellt worden, um sie dadurch besser für Digitalrechner verwenden zu können.

Die Größe der herkömmlichen Abfrage- oder Lesespannung ist so gewählt, daß sie klein ist und nicht ausreicht, um den vorher bestehenden Leitungs- oder Einsatzschwellenwert wesentlich zu ändern, so daß im wesentlichen ein zerstörungsfreies Auslesen erreicht ist. Jedoch muß in Rechner sy steinen ein Abfragen des Speichertransistors mehrere Millionenmal vor dem Einführen eines neuen Lesesignals durchgeführt werden, welches dann den Speicherschwellenwert von neuem wiederherstellen würde. Bei den herkömmlichen Systemen kann die Störspannung, die als Folge der Lesespannung erzeugt ist, obwohl sie so klein ist, daß sie nur für verhältnismäßig wenige Lesezyklen ausreicht, möglicherweise den Speicher der Einrichtung zerstören, bevor ein neuer Schreibzyklus angelegt werden kann. Ferner ändert sich während einer Lesespannungsabfrage der Speichereinrichtung die Störspannung in der Größe und Polarität als Funktion der Schwellenwertspannung der Speichereinrichtung, welche wiederum durch die Störspannung gestört wird. Folglich ist es äußerst schwierig, die Abfragezyklus-Lebensdauer der Speichereinrichtung abzuschätzen oder zu berechnen, ohne die Einrichtung tatsächlich abzufragen, bis ihr Speicher zerstört ist. Ferner hängt die Speicherungsfähigkeit der herkömmlichen Speichereinrichtungen auch von der eigenen Beschaffenheit und Güte der Einrichtung sowie von dem Abfrageschema ab, das verwendet wird, um die Daten der Einrichtung zu fühlen. Durch herkömmliche Fühlschemen ,die verwendet werden, um den Binärwert der

809818/0986 " ³ '

Speicherzellen zu bestimmen, wird auch ein zusätzliches Störpotential an die Speichereinrichtung angelegt, welches die Speicherlebensdauer der Einrichtung mindert.

Folglich soll gemäß der Erfindung eine Speicherschaltung geschaffen werden, welche betriebsbereite und gültige Daten auch nach einer verhältnismäßig großen Anzahl von Abfragezyklen behält, wobei ein hoch zerstörungsfreies Abfrage- und Fühlschema angewendet wird.

Gemäß der Erfindung ist eine Steuer- und Abfrageschaltung geschaffen, mit welcher die Schwierigkeiten beim Abfragen von Speicherschaltungen überwunden sind, indem das Störpotential wesentlich vermindert und herabgesetzt wird, das an einen Speichertransistor während eines Abfragevorgangs angelegt wird, was dann zu einer wesentlich höheren Speicherabfrage-Lebensdauer der Schaltung bzw. Einrichtung führt.

Insbesondere weist die Abfrageschaltung für einen Feldeffekttransistor mit isolierter Steuerelektrode und veränderlichem Schwellwert gemäß der Erfindung einen Transistor zum Erzeugen eines Konstantstrom-Abfragesignals auf, wobei das Konstantstrom-Signal an die Speichereinrichtung ,die abzufragen oder zu lesen ist, derart angelegt wird, daß die Störspannung, welche an isolierende Steuerelektrode des Speichertransistors "während des Abfragevorgangs angelegt wird, sich bei Änderungen der Schwellenwertspannung der Speichereinrichtung nicht ändert,sondern vielmehr eine konstante

809818/0986 "⁴ "

und berechenbare Größe für alle Abfragungen der Einrichtung ist. Folglich kann eine kleinere Störspannung verwendet werden.

Insbesondere weist eine Ausführungsform der Erfindung einen Speichertransistor mit veränderlichem Schwellenwert auf, welcher mit einer Konstantstromquelle verbunden ist, die durch einen Feldeffekttransistor (FET) mit festem Schwellenwert geschaffen ist, wodurch die Steuerelektrode des Feldeffekttransistors durch eine Steuerschaltung angesteuert wird, welche eine Anzahl miteinander verbundener Feldeffekttransistoren mit festem Schwellenwert aufweist. Außerdem schafft die Ausgangsspannung der Steuerschaltung, die an die Steuerelektrode des eine Konstantstromquelle darstellenden Transistors angelegt wird, eine Ansteuer- oder Anschaltspannung für den Stromquellen-Transistor, welche automatisch für Schwellenspannungsänderungen des Konstantstromtransistors ausgeglichen wird, um auf diese Weise eine konstante Ansteuerung für eine Konstantstromerzeugung durch den Transistor aufrechtzuerhalten, wodurch eine wesentlich herabgesetzte, konstante und berechenbare Störspannung an die isolierte Steuerelektrode des Transistors angelegt wird.

In einerbevorzugten Ausführungsform der Erfindung ist eine Abfrage /Sperr- Schaltung vorgesehen, welche als einen ihrer Eingänge den Spannungsausgang des Speichertransistors mit veränderlichem Schwellenwert und eine Bezugsspannung verwendet, die an den anderenEingang angelegt wird. Dieselbe Abfrageschaltung verwendet als Eingänge die Spannungsausgänge einer Differentialspeicherzelle.

809818/0986 " ⁵ "

Die Speicherzelle schafft als Ausgang einen Spannungspegel, welcher den Datenzustand der gespeicherten Information der Speichereinrichtung oder der Differentialspeicherzelle anzeigt. Die Abfrageschaltung weist einen Steuereingang hoher Impedanz als Verbindung zu dem Speichertransistor oder Differentialtransistoren auf, um irgendeine Rückkopplung an der Speichereinrichtung zu beseitigen und um das Störpotential ,das an die isolierte Steuerelektrode des Speichertransistors angelegt ist, zu vermindern, wodurch die Abfragelebensdauer des Speichertransistors erhöht wird. Die Abfrageschaltung kann jedoch mit einem Speichertransistor mit veränderlichem Schwellenwert verbunden werden, welcher seinerseits, wie oben beschrieben, mit einer Konstantstrom-Abfrageschaltung verbunden ist, um das gesamte Störpotential ,das an die Speichereinrichtung angelegt wird, derart zu verringern und herabzusetzen, daß die Abfragelebensdauer der Speichereinrichtung gegenüber der Lebensdauer von Speichereinrichtungen der herkömmlichen Abfrage- und Fühlschaltungen erheblich erhöht werden kann.

Gemäß der Erfindung ist somit eine im wesentlichen zerstörungsfreie Abfrage einer Speicherschaltung mit einem P-Kanal-Feldeffekttransistor mit isolierter Steuerelektrode und veränderlichem Schwellenwert geschaffen. Die Speicherzellenschaltung schafft einen festen bzw. konstanten Strom zur Abfrage des Speicherzellentransistors ,so daS die Störspannung (die Spannung, die an die isolierte Steuerelektrode des Speichertransistors während des Abfragevorgangs angelegt ist) auf ein Minimum herabgesetzt und eine Funktion des Stroms und der Verstärkung der Speicher-

809818/0986 ⁶ "

Zelleneinrichtung und nicht der Schwellenspannung der Speichereinrichtung ist. Die Störspannung ist ohne weiteres berechenbar und ist für alle Abfragevorgänge konstant gehalten, so daß infolgedessen die maximale Anzahl von Abfragungen der Speicherzelle berechnet werden kann, bevor die Störspannung den Speicherschwellenwert der Speicherzelle zerstört. Ein erneutes Einschreiben der Daten in die Speicherzelle wird durchgeführt, bevor der Speicherschwellenwert zerstört ist. Außerdem ist eine Abfrageschaltung vorgesehen, um die Speicherdaten der Speicherzelle zu fühlen, ohne daß ein zusätzliches Störpotential an die Einrichtung angelegt wird.

Nachfolgend wird die Erfindung anhand von bevorzugten Ausführungsformen unter Bezugnahme auf die anliegenden Zeichnungen im einzelnen erläutert. Es zeigen:

Fig.1 eine schematische Darstellung einer Speicher- und Abfrageschaltung gemäß der Erfindung;

Fig.2 eine schematische Darstellung der Abfrage/Sperroder Halteschaltung aemäß der Erfindung; und

Fig.3 Steuerungsdiagramme, die zur Erläuterung der Arbeitsweise der Speicher- und Abfrageschaltungen der Erfindung vorgesehen sind.

In Fig.1 ,in welcher eine bevorzugte Ausführungsform einer Spei-

809818/0986 - 7 -

cher-Abfrageschaltung 10 der Erfindung dargestellt 1st, weist ein Feldeffekttransistor 12 mit isolierter Steuerelektrode und veränderlichem Schwellenwert, dessen Quellenelektrode durch eine Leitung 16 mit der Senkenelektrode eines Feldeffekttransistors 14 mit festem Schwellenwert verbunden ist, einen Ausgangsanschluß 18 auf, der mit der Leitung 16 verbunden ist. Die Senken- und Quellenelektroden des Speichertransistors 12 mit veränderlichem Schwellenwert sind mit Anschlüssen 54 bzw. 56 für Lese- und Schreiboperationen an dem Transistor 12 verbunden, wobei die Leseoperation gemäß der Erfindung unten beschrieben wird. Der Feldeffekttransistor 14 mit festem Schwellenwert hat eine geerdete Quellenelektrode und seine Steuerelektrode 1st über eine Leitung 21 mit einer Steuerschaltung 20 verbunden, welche die Steuerspannungen des Transistors 14 steuert.

Wie in Fig.1 dargestellt, weist die Steuerschaltung 20 eine Anzahl Gleichstromanschlüsse (DC) 22 und 24 sowie Steueranschlüsse 26 (RW) und 28 (SB) auf. Ein Feldeffekttransistor FET 30_/dessen Senken- und Steuerelektroden miteinander und mit dem Gleichstromanschluß 22 verbunden sind, ist durch seine Quellenelektrode durch eine Leitung 34 mit den Senken- und Steuerelektroden des Feldeffekttransistors (FET) 32 verbunden. Die Quellenelektrode des FET's 32 ist geerdet. Darüber hinaus ist ein FET 36, dessen Senken- und Steuerelektroden miteinander und mit dem Gleichstromanschluß 24 verbunden sind, durch seine Quellenelektrode mit der Senkenelektrode eines Feldeffekttransistor-(FET)Paares 38 verbunden. Das FET-Paar 38 weist ein Paar Steuerelektroden und eine ge-

809818/0986 "⁸ "

erdete Quellenelektrode auf. Eine Steuerelektrode des FET-Paares 38 ist über eine Leitung 42 mit der Leitung 34 verbunden, wodurch dann die Feldeffekttransistoren 30 und 32 mit den FET'en 38 und 36 verbunden sind. Die andere Steuerelektrode des FET-Paares 38 ist über eine Leitung 44 mit einem NAND-Glied 46 verbunden, dessen Eingangsanschlüsse 48 und 49 mit den Steueranschlüssen 26 bzw. 28 verbunden sind.

Wie in Fig.1 dargestellt, weist die Abfrage- bzw. Steuerschaltung 20 der Erfindung eine Anzahl Feldeffekttransistoren (FET'en) mit festem Schwellenwert auf, um ein transistorisiertes Speicherchip bzw. -plättchen zu erreichen und zu schaffen, das vollständig aus Einrichtungen besteht, die mit denselben Mikroschaltungs-Herstellungsverfahren verträglich sind, die für das Speicherelement 12 erforderlich sind, und um ein Konstantstrom-Abfragesignal zu schaffen, wie nachstehend noch beschrieben wird.

In der bevorzugten Ausführungsform der Speicher-Abfrageschaltung 10 gemäß der Erfindung ,wie sie in Fig.1 dargestellt ist, wird die Konstantstrombedingung dadurch bewirkt, daß sowohl der Speichertransistor 12 als auch der Transistor 14 mit festem Schwellenwert bei einer Stromstättigung I, . . betrieben wird. Das heißt, wenn

I sat. j

eine erste Versorgungsspannung (V_DD) mit konstantem Strom an die Anschlüsse 22, 56 und 54 angelegt wird, wird eine zweite Versorgungsspannung (V_RR) mit konstantem Strom an den Anschluß 24 angelegt, und wenn eine Steuerspannung (V ) an den Transistor 14 mit festem Schwellenwert angelegt wird, werden die Ausgangsspannung

80981 8/0988

(V_QÜT) des Speichertransistors 12 und die Störspannung (V_D,_g) welche den Leitungs- bzw. Einsatzschwellenwert des Speichertransistors 12 beeinflußt, durch die folgenden Gleichungen beschrieben :

T = K IV — V — V — If f V — V \ ^J [11

¹CSAT) *12^|VDD ^VOÜT T₁₂) ¹⁴ ^{G T}14

wobei V_T die Schwellenwertspannung der Transistoren ist, K die Verstärkung der Transistoren ist und die Indizes 12 und 14 die entsprechenden FET'en angeben. Durch Zusammenfassen und Umstellen der Ausdrücke ergibt sich:

V™,, = V_nrv - V_n, - ΓΚ_ΛΛ/ (V„ - V_n, ) (2)

Όυτ - ^vdd - ^vt- J ^KuA ^(vg - ^vt₁₄

12 7 /^K12

V=V — V — V ^VDIS DD₁₂ ^0ÜT12 ^T12

Infolgedessen ergibt sich durch Einsetzen der Gl.2 in den entsprechenden Auedruck der Gl.3 folgendest

Gl.4 zeigt , daß die Störspannung (ν_._Τ€, ) des Speichertran-

12 sistors 12 eine Funktion des Verstärkungsverhältnisses (K₁₄ des Transistors 14 mit festem Schwellenwert zu dem Speichertransistor 12 und der "Ansteuer"-Schaltung (V_n - V_ ) des

^G14 ^r14 Transistors 14 mit festem Schwellenwert ist, wobei das Verstär

809818/0986

kungsverhältnis (K^/ ) durch die Abmessungen der Abdeckscha-

/^K12
blonen festgelegt ist, die beim Herstellen des transistorisierten Speicherchips verwendet werden. Um sicherzustellen, daß die Ausgangsspannung (V»™,) des Speichertransistors 12 eine richtige und genaue Darstellung des Speichertransistor-Schwellenwerts ist, muß ferner eine Speicherabfrage mit einem konstanten Strom durchgeführt werden. Jedoch kann der Transistor 14, obwohl er einer mit festem Schwellenwert ist, Veränderungen in seiner Schwellenspannung, (V_T ) als Funktion von Veränderungen während der Herstellung, von Temperatur- und Bestrahlungs- bzw. Belichtungsveränderungen erfahren, welche die "Anschalt"-Spannung (V_G -V_ ) und folglich die Störspannung (V_DIS ) ändern würden. Infolgedessen muß die Steuerspannung (V_r) irgendwelche Veränderungen in der Schwellenspannung ausgleichen, um den FET 14 mit einer festen "Ansteuer- bzw. Anschalt-"Spannung zu betreiben und um sicherzustellen, daß die Ausgangsspannung (V_on_,) eine richtige und genaue Darstellung des Schwellenwertes (hoch oder niedrig) der Speichereinrichtung ist.

In der bevorzugten Ausführungsform der Erfindung sind die Steuerschaltung 20 und insbesondere die Transistoren 30 und 32 vorgesehen, um über eine Leitung 42 eine feste Bezugsspannung an der Steuerelektrode des Transistorpaars 38 zu schaffen. Das heißt, durch Gleichsetzen des Stroms durch die Transistoren 30 und 32 ergibt sich:

- 11 -

809818/0986

27A8571

^K30 ^(VDD " ^VG " ^VT ^{)2 = K}32 ^(VG " ^VT ⁾² Ju DD G₃₈ T₃₀ 3/ C I

und wenn die Schaltung in Fig.1 als ein einzelnes Chip oder Plättchen hergestellt wird, so daß die Schwellenspannungen (V ) gleich sind und die Verstärkungen (K) der Transistoren 30 und 32 gleich ausgelegt sind, läßt sich die Gl.5 zurückfüh ren auf:

Die Bezugsspannung an der Steuerelektrode des Transistors 38 ist unabhängig von Veränderungen während des Verfahrensablaufs und ist durch die Versorgungsspannung (V_DD) festgelegt. Infolgedessen ist die Arbeitsweise der Transistoren 36 und 38, welche als ein Inverter mit (V- ) als deren Eingangsspannung geschaltet sind, folgende:

^K36 ^(VRR

^K38 <^VDD/2

JO

und wenn die Schwellenspannungen der Transistoren 36 und 38 gleich sind und das Verstärkungsverhältnis (K₃₈/ ) so ausgebildet ist, um eine Verstärkung zu schaffen, die gleich 4 ist, läßt sich die Spannung V- zurückführen auf:

^{= V}RR " ^VDD ^{+ V}T 1 ^{wenn V}T " ^V RR DD T₃₈ I T₃₈

Folglich zeigt Gl.8, daß die Ausgangsspannung (V^ ) der Stromquellen-Steuerschaltung 20 einen festen "Ansteuer"-Anteil für

- 12 809818/0986

den Transistor 14 schafft, welcher gleich (V_RR - V_ßD) ist, wenn die festen Schwellenspannungen V der FET'en 14, 36 und 38 auf dem Chip gleich V-, sind und Änderungen in der Schwellenspan-

^14
nung V ausgleichen. Eine Zunahme in der Schwellenspannung

^T14
(V ) des Transistors 14 führt zu einer entsprechend gleichen

¹U
Zunahme der Ausgangsspannung (V_ ) in Gl.8, um auf diese Weise

^G14
einen festen "Ansteuer- bzw. Anschalf'-Anteil (V - V_DD) und ein Konstantstrom-Abfragesignal in dem Transistor 12 aufrechtzuerhalten.

Die Ausgangsspannung des Speichertranstistors 12 ist, wie in der bevorzugten Ausführungsform dargestellt, gleich der Schwellenspannung der Speichereinrichtung plus derSpannung, die erforderlich ist, um den Abfragestrom durch die Einrichtung aufrecht zu erhalten. Die Größe des Fühlstroms wird durch die geforderte, vorübergehende Leistung sowie durch die Gleichstromkenndaten der Speichereinrichtung festgelegt, wobei die Spannung, die erforderlich ist, um diesen Fühlstrom aufrecht zu erhalten, durch die Form der Abdeckmaske der Einrichtung gegeben ist.

In Fig.2 weist eine bevorzugte Ausführungsform einer Abfrage(Fühl)/ Halteschaltung 60 gemäß der Erfindung eine Halteschaltung 62 mit einer Anzahl Feldeffekttransistoren 64, 66 und 68, 70 mit festem Schwellenwert auf, die gekreuzt miteinander verbunden sind, wobei die Steuerelektroden der Feldeffekttransistoren 66 und 70 mit Feldeffekttransistoren 72 bzw. 74 mit festem Schwellenwert verbunden sind, deren Steuerelektroden miteinander verbunden sind.

809818/0986

27A8571

Die verbundenen Steuerelektroden der Feldeffekttransistoren 72 und 74 sind über eine Leitung 76 mit einem Inverter 78 und einem Datensperr-(DR)Steuereingang 80 verbunden. Die Feldeffekttransistoren 66 und 70 sind jeweils parallel zu einem Feldeffekttransistor 82 bzw. 84 mit festem Schwellenwert geschaltet. Die Steuerelektroden der Feldeffekttransistoren 82 und 84 sind mit Eingangsanschlüssen 86 bzw. 88 verbunden, an welchen der Ausgang von Speichertransistoren angekoppelt werden kann, wie nachstehend noch beschrieben wird, um einen Ansteuereingang hoher Impedanz an der Sperr-Schaltung 62 zu schaffen. Außerdem sind die Quellenelektroden der Transistoren 66,70, 72, 74, 82 und 84 geerdet. Die Abfrage/Sperrschaltung 60 gemäß der Erfindung weist ferner einen Anschluß 90 für eine Gleichstromversorgung (V_DD), Sperrschaltungs-Ausgangsanschlüsse 92 und 94 sowie "Bootstrap. -Schaltungen" 96 und 96* auf. Die "Bootstrap -Schaltungen" 96 und 96 \ welche das Schalten der Sperrschaltung 62 beschleunigen, verbinden die Sperr schaltung 62 über eine Leitung 98 mit dem Gleichstromanschluß 90 und über eine Leitung 102 mit einem Stromversorgungs-(PS) Steuereingang 100. Mit Ausgangsanschlüssen 92,94 ist die Steuerelektrode eines Feldeffekttransistors 104 bzw. 106 mit festem Schwellenwert verbunden. Die Senkenelektroden der Transistoren 104 und 106 sind jeweils mit dem Anschluß 90 und der zugeordneten Gleichstromversorgung (V--) verbunden, während die Quellenelektroden jeweils über die Senkenelektrode eines zwischengeschalteten Feldeffekttransistors 108 bzw. 110 mit festem Schwellenwert mit Erde verbunden sind. Das heißt, die Quellenelektroden der FET'en 108 und 110 sind geerdet und ihre Steuerelektroden sind miteinander ver-

809818/0986 - 14 -

bunden und helfen mit bei einergleichzeitigen Anpassung der kapazitiven Belastung an den Ausgangsanschlüssen 92 und 94, um zu verhindern, daß sich eine bevorzugte Schaltrichtung der Sperrschaltung 62 entwickelt.

Ein Anschluß 112, der zwischen die Quellen- und Senkenelektroden der Transistoren 104 bzw. 106 geschaltet ist, verbindet den Ausgang 92 über eine Leitung 116 und über einen Ausgangspuffer 114 mit einem Ausgangsanschluß (DO) 113. Der Ausgangspuffer 114 weist ein Paar Transistoren 118 und 120 mit festem Schwellenwert auf, deren Quellen- bzw. Senkenelektroden miteinander verbunden und über eine Leitung 121 mit dem Datenausgang 113 (DO) verbunden sind. Die Quellenelektrode des Transistors 118 ist mit dem Anschluß 90 und der zugeordneten Stromversorgung (V__) verbunden, während die Quellenelektrode des Transistors 120 mit einer Gleichstromversorgung (V"_cc) 122 verbunden ist. Darüber hinaus ist die Steuerelektrode des Transistors 120 mit der Leitung 116 verbunden, während die Steuerelektrode des Transistors 118 über einen Inverter 117 mit der Leitung 116 verbunden ist. Hierbei ist zu beachten, daß die vorbeschriebene, bevorzugte Ausführungsform sich auf die Arbeitsweise von P-Kanal-FET'en bezieht, und daß selbstverständlich dieselbe Arbeitsweise auch mit Hilfe von N-Kanal-FET'en mit den entsprechenden Änderungen in den Polaritäten der angelegten Signale durchgeführt werden kann.

Die Arbeitsweise der Speicher-Abfrageschaltung 10 und der Abfrage/Sperrschaltung 60 gemäß der Erfindung wird nunmehr anhand der

809818/0986 - 15 -

Fig.1 und 2 und der Steuerungsdiagramme in Fig.3 beschrieben. Die Arbeitsweise der Erfindung wird nunmehr in Bezug auf eine differentielle Speicher-Abfrage beschrieben, d.h. eine Speicherschaltung, welche ein zweites Speicherelement aufweist, wie in Fig.1 dargestellt ist, das einen Speichertransistor 12' der dem Speichertransistor 12 entspricht, einen Ausgang 18', welcher dem Ausgang 18 entspricht, und einen Konstantstromtransistor 14* hat, dessen Steuerelektrode über eine Leitung 21 * ebenfalls mit der Spannung (V.,) verbunden ist. Auf diese Weise werden Binärdaten aus einer differentiellen Speichereinrichtung ausgelesen, d.h. aus Speichertransistoren 12 und 12', wobei der Speichertransistor den höchsten Spannungsausgang (hoch) hat. Nunmehr wird der Lesebetrieb beschrieben, wobei angenommen wird, daß eine Binärinformation in die differentiellen Speicherelemente eingeschrieben worden ist, d.h. eine hohe Schwellenspannung in ein Speicherelement und eine niedrige Schwellenspannung in das andere Element. Folglich muß in der bevorzugten Ausführungsform der Erfindung, welche eine Stromversorgung (PS) aufweist, die Versorgung (PS) 100 (Fig.2) an sein, d.h. zum Betrieb der Schaltung auf einen niedrigen Wert V_DD (negativ ) eingestellt sein, was durch den Impuls des (PS)-Diagramms der Fig.3 zu einem Zeitpunkt Jt₁) dargestellt ist. Die Steuereingangsanschlüsse 26 und 28 sind durch ihre entsprechenden Steuereingänge (RW) und (SB) wie durch Kurvendarstellungen 132 bzw. 134 dargestellt ist, vor dem Zeitpunkt (t.) auf hoch (Erdpotential) eingestellt; die Anschlüsse 24 und 26 sind auf ihre niedrigen Gleichstromwerte (V_DD bzw. V_RR) eingestellt,

- 16 -

809818/0986

und die Senken- und Steuerelektroden 54, 54' und 56, 56' der Speichertransistoren (12, 12') sind zum Zeitpunkt (t..) auf hoch (Erdpotential) eingestellt. Zur Erläuterung der Arbeitsweise der bevorzugten Ausführungsform gemäß der Erfindung sollen die Gleichspannungen, die an die Senken- 54, 54' und die Steueranschlüsse 56, 56' angelegt sind, durch die Steuereingangs- (SB) Wellenform 134 und eine typische Eingangs- (ME) Wellenform 136 eingestellt werden, wie in den Steuerungsdiagrammen der Fig.3 dargestellt ist. Die hohen Spannungen, die an die Anschlüsse und 28 angelegt sind, werden über Anschlüsse 48 bzw. 50 an das NAND-Glied 46 übertragen, welches einen niedrigen Spannungsausgang schafft, welcher über eine Leitung 44 an die Steuerelektrode des Transistorpaars 38 angekoppelt wird, wodurch das Transi storpaar 38 angeschaltet und der Ausgang (V_G) auf einer hohen Spannung (Erdpotential) kurzgeschlossen wird. Wenn der Ausgang (V„) hoch eingestellt ist, werden die Transistoren 14 und 14' abgeschaltet und es wird kein Strom erzeugt, um die differentiellen Speichertransistoren 12 und 12' abzufragen. Außerdem wird der Steueranschluß 80 (Fig.2) des Steuereingangs (DL) auf hoch eingestellt (Siehe das Steuerungsdiagramm 138 in Fig.3), welcher über den Inverter 78 (Fig.2) angekoppelt, eine niedrige Ausgangsspannung auf der Leitung 76 erzeugt. Der niedrige Ausgang von dem Inverter 78 schaltet die Steuerelektroden 72 und 74 an, welche die Ausgänge an den Anschlüssen 92 und 94 auf einen hohen Wert (Erdpotential) bringen, wodurch wiederum der Transistor 104 und der Ausgangspuffer 114 abgeschaltet werden. Der Transistor 104 ist ab und der Transistor 108 ist angeschaltet, was eine hohe Spannung

809818/0986

(Erdpotential) auf der Leitung 116 zur Folge hat, welche an die Steuerelektrode des Transistors 120 angelegt wird, wodurch dieser abschaltet. Die hohe Spannung am Inverter 117 wird in eine niedrige Spannung an dessen Ausgang geändert, welche, wenn sie an den Transistor 118 angelegt ist, diesen (118) anschaltet, wodurch der Ausgang 113 niedrig (negativ) wird. Das heißt, der Ausgang (DO) 113 nähert sich der Spannung (V_D£)) am Anschluß 90, wodurch die Schaltung und insbesondere der Ausgang (DO) in einen niedrigen Zustand versetzt ist, wie durch eine Steuerungskurve 140 gezeigt ist.

Wenn die Abfrageschaltung 10 und die Lese/Sperrschaltung 60, wie oben gezeigt, eingestellt sind, läuft das Abfragen des Speichers folgendermaßen ab: zum Zeitpunkt t, wird der Steuereingang 28 (SB) bei dem Wert V₀- auf niedrig (negativ) eingestellt (siehe Kurve 134; Fig.3). Wie oben ausgeführt, stellt in der bevorzugten Ausführungsform der Erfindung der Steuereingang (SB) auch die Gleichspannung am Anschluß 54 und 54* der Senkenelektrode der Speichereinrichtung 12 und 12* ein.Folglich sind zum Zeitpunkt t₂ die Steuereingänge an den Anschlüssen 26 (RW) und 28 (SB) der Steuerschaltung 10 auf hoch bzw. niedrig eingestellt, was in Verbindung mit dem NAND-Glied 46 eine hohe Spannung an dessen Ausgang und über eine Leitung 44 an der Steuerelektrode des Transistors 38 schafft. Die hohe Spannung, die an eine Steuerelektrode des Transistors 38 über die Leitung 44 angelegt ist, schaltet den Transistor ab und die Spannung V an oder auf niedrig. Wenn sich die Spannung V₆ ihrem niedrigen Wert nähert, der durch die Gl.8

- 18 -809818/0986

angegeben ist, werden die Transistoren 14 und 14' angeschaltet, wodurch sich ein Stromfluß zum Lesen der Speicherelemente ausbildet. Die Steuerelektrodenanschlüsse 56 und 56' sind dann zum Zeitpunkt t., (Fig.3) auf die niedrige Spannung V_DD eingestellt, auf welche sie bei dieser Ausführungsform der Erfindung durch den Eingang eingestellt sind, der durch die Kurve (ME) 136 in Fig.3 dargestellt ist. Durch die niedrige Spannung V_nn, die an die Steuerelektroden der Speichertransistoren 12 und 12' angelegt ist, werden die Speichertransistoren angeschaltet und der Abfragestrom von den Transistoren 14 und 14' liest die Speichertransistoren 12 und 12' aus, d.h. erzeugt einen Spannungsausgang für jede Speichereinrichtung entsprechend der jeweiligen Schwellenspannung, welche in ihr gespeicherte, binäre Daten darstellt. Der Ausgang des Speichertransistors 12 wird beispielsweise am Anschluß 86 mit der Lese/ Sperrschaltung 60 verbunden, und der Ausgang von dem Speichertransistor 12' wird mit dem anderen Eingangsanschluß 88 verbunden. Die Lese/Sperrschaltung 60 der Erfindung kann in Verbindung mit dem Ausgang 18 oder 18' einer einzigen Speichereinrichtung 12 oder 12" verwendet werden, der an einen der Eingangsanschlüsse 86 oder 88 angelegt wird. Eine Gleichspannungsversorgung, die zwischen die hohen und niedrigen Schwellenspannungen der fühlenden Speichereinrichtung 12 geschaltet ist, wird dann an den anderenEingangsanschluß 88 angelegt, um die in der einzelnen Speichereinrichtung 12 gespeicherte Binärinformation mittels der Lese/Sperrschaltung 60 gemäß der Erfindung zu fühlen. Nach dem Einsetzen der Eingangswellenform (ME) 136 an den Anschlüssen 56 und 56' zum Zeitpunkt t, kann der Ausgang der Speichertransistoren auf deren Ausgangswert während einer ausreichenden Ladezeit geladen werden, was durch den

809818/0986 - 19 -

Zeitpunkt t. in Fig.3 dargestellt ist, zu welchem Zeitpunkt dann der Datensperr-(DL) Steuereingang 80 auf eine niedrige Spannung V_DD impulsgesteuert wird, (siehe den Kurvenverlauf 138 in Fig.3). Die niedrige Spannung wird dann durch den Inverter 78 in eine hohe Spannung invertiert, wodurch die Transistoren 72 und 74 abgeschaltet, die Flip-Flopausgänge 92 und 94 freigegeben und sie auf die Gleichspannung V--. geladen werden können. Durch die binäre Ausgangsinformation der Speichertransistoren 12 und 12', welche an die EingangsanschlUsse 86 und 88 angelegt wird, fließt ein Strom entsprechend dem Spannungswert, der an die Anschlüsse 86 und 88 angelegt ist, in einen der Transistoren 82 oder 84, wodurch wiederum festgelegt wird, welcher der Ausgänge 92 oder 94 der Sperrschaltung 62 zuerst die Sperrspannung V_DD erreicht. Die Spannung am Ausgang 92, welcher mit dem Transistor 104 verbunden ist, soll, wie dargestellt, zum Zeitpunkt t, in der Wellenform 140 in Fig.3 ausgebildet sein. Der Eingang (ME) 136 an den Anschlüssen 56, 56', d.h. die Gleichspannung,die an die Steuerelektrode des Speichertransistors angelegt ist, ist nicht mehr länger notwendig und kann zum Zeitpunkt te abgeschaltet werden, wie bei 136* dargestellt ist. Die gültigen Daten oder die Spannung laufen jedoch weiter über den Transistor 104 und den Ausgangspuffer 114 zu dem Datenausgang (DO) 113, wodurch der Ausgang (DO) 113 auf hoch (V__c) eingestellt wird oder was keine Änderung am Ausgang (DO) bezüglich dessen vorher bedingten Zustande zur Folge hat, d.h niedrig (V__D) ist. Der Steuereingang DL wird abgeschaltet, was bei 138' zum Zeitpunkt t, angezeigt ist, nachdem die Daten erkannt sind. Beispielsweise waren in der bevorzugten Ausführungsform der

809818/0986

Erfindung die hohen und niedrigen Schwellenspannungen der Speichertransistoren 12 und 12' -2V bzw. -8V, die durch Schreibspannungen von +30V bzw. -30V eingestellt waren. Die Gleichspannung V__D war auf -15V eingestellt, und die Störspannung (V_DIg) der Speicher-Abfrageschaltung wurde bei annähernd 1V berechnet. Folglich war aufgrund von Gl.2 die Ausgangsspannung am Speichertransistor, wenn er auf hoch, d.h. bei -2V eingestellt ist, gleich -13V, und wenn auf niedrig, d.h. auf -8V eingestellt ist, war sie gleich -6V. Wenn die Binärdaten des Speichertransistors 12 hoch (-2V) sind, was zu einem negativeren Ausgang (-13V) als die Ausgangsdaten (-6V) des Speichertransistors 12' führt, der auf niedrig eingestellt ist, dann ist infolgedessen der Stromfluß durch den Transistor 82 größer als der Stromfluß durch den Transistor 84, wodurch derTransistor 66 schneller geladen wird als der Transistor 70 und daher vor dem Transistor 70 angeschaltet wird, was dazu führt, daß der Ausgang 92 auf der niedrigen Spannung (V_D_) und der Ausgang 92 auf einer hohen Spannung gehalten ist . Die niedrige Spannung am Ausgang 92 schaltet den Transistor 104 an und wird über die Leitung 116 angelegt, wodurch der Transistor 120 angeschaltet wird und wird durch den Inverter 117 invertiert, wodurch der Transistor 118 abgeschaltet wird. Da der Transistor 118 abgeschaltet und der Transistor 120 angeschaltet ist, nähert sich der Datenausgang (DO) der höheren Gleichspannung V_rc, welche dann korrekt einen hohen Wert für die Binärdaten in dem Speichertransistor 12 anzeigt, welches für dieses Beispiel der angenommene Zustand ist. Wenn in ähnlicher Weise der Speichertransistor 12' auf eine höhere Schwellenspannung als der Speichertransistor 12 einge-

809818/0986

stellt war, dann würde das bewirken, daß der Eingang am Anschluß 88 die Halteschaltung 62 hält bzw. sperrt, so daß der Anschluß 94 auf der niedrigen Spannung (V_DD) und der Anschluß 92 auf der hohen Spannung (Erdpotential) gehalten 1st. Die hohe Spannung (Erdpotential), die an die Steuerelektrode des Transistors 104 angelegt 1st, würde dann den Transistor 104 nicht anschalten, und der Ausgang am Ausgang (DO) 113 würde sich dann nicht bezüglich des vorbedingten niedrigen Zustande ändern, wodurch angezeigt wird, daß der Eingang am Anschluß 88 die höhere Spannung hat, und folglich war der Speichertransistor 12* auf den höheren Binärdatenzustand eingestellt oder der Speichertransistor 12 war auf niedrig eingestellt.

Entsprechend der Speicherabfrageschaltung 10 und der Lese/Halteschaltung 60 gemäß der Erfindung ist eine Abfrageschaltung geschaffen, mit welcher die Schwierigkeiten bei der herkömmlichen Abfragung von Speichereinrichtungen überwunden sind, indem im wesentlichen das Störpotential herabgesetzt ist, das während eines Abfragevorgangs an einen Speichertransistor angelegt ist, und eine konstante und berechenbare Größe für alle Abfragevorgänge der Einrichtung ist. Ferner weist die Lese/Halteschaltung der Erfindung als Anschluß an dem Speichertransistor einen Steuereingang hoher Impedanz auf, um irgendeine Rückkopplung an der Speichereinrichtung zu beseitigen und um dadurch auch das Störpotential zu verringern, das an die isolierte Steuerelektrode des Speichertransistors angelegt ist.
Ende der Beschreibung

809818/0986

Claims

Patentansprüche

/ 1. Speichersteuerschaltung mit einer Anzahl Speicherzellen, die jeweils einen Feldeffekttransistor aufweisen, gekennzeichnet durch einen Konstantstrom-Feldeffekttransistor (14), der in Reihe mit jedem Speicherzellen-Feldeffekttransistor (12) geschaltet ist, um einen konstanten Abfragestrom aufrecht zu erhalten; durch eine Steuerspannungsquelle (20), die mit der Steuerelektrode des Konstantstrom-Feldeffekttransistors (14) verbunden ist, der eine fest vorgegebene Anschaltspannung und eine Schwellenspannung schafft, wobei die Steuerspannung direkt proportional zu Änderungen der Schwellenspannung des Konstantstrom-Feldeffekttransistors zu- oder abnimmt, so daß auf diese Weise ein Abfragesignal mit konstantem Strom in dem Speicherzellen-Feldeffekttransistor (12) erhalten wird.
2.Speichersteuerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerspannungsquelle (20) eine Anzahl Feldeffekttransistoren (30, 32, 36, 38) mit festem Schwellen-

- 3 809818/0986

Bankkonten: Hypo-Bntk Mönchen 44IO12285O (BLZ 70020011) Swift Code: HYPO DE MM Bcyet Voeinstank München 453100 (BLZ 70020270) Poetscheck Manchen 65343-808 (BLZ 70010080)

ORIGtNAL INSPECTED

(089)988272 Tdecramme: 98827) BERGSTAPFPATENT Manchen 988274 TELEX: 983310 05245*0 BERG d

wert aufweist.
3. Speichersteuerschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Steuerspannungsquelle (20) ein Paar Transistoren (30, 32) aufweist, die wie ein Spannungsteiler in Reihe geschaltet sind, um einen festen Ausgang zu schaffen, um ein zweites Paar Transistoren (36, 38) in der Steuerspannungsquelle (20) mit einer konstanten Anschaltspannung anzusteuern.
4. Speichersteuerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß jede Speicherzelle (12) einen Feldeffekttransistor mit isolierter Steuerelektrode und veränderlichem Schwellenwert aufweist.
5. Speichersteuerschaltung nach Anspruch 4, dadurch gekennzeichnet, daß der Konstantstrom-Feldeffekttransistor (14) einen Feldeffekttransistor mit einer isolierten Steuerelektrode und einem festen Schwellenwert aufweist.
6. Speichersteuerschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Steuerspannungsquelle (20) eine Anzahl Feldeffekttransistoren (30, 32, 36, 38) mit einer isolierten Steuerelektrode und einem festen Schwellenwert aufweist.
7. Speichersteuerschaltung nach den Ansprüchen 4 bis 6, dadurch gekennzeichnet, daß die Feldeffekttransistoren (12, 14, 30, 32, 36, 38) mit einer isolierten Steuerelektrode auf

809818/0986 " ⁴ "

«7

einem einzigen Halbleiterchip oder -plättchen hergestellt sind, um sicherzustellen, daß sie denselben Umgebungsbedingungen ausgesetzt sind.
8. Speichersteuerschaltung.. nach Anspruch 7, dadurch gekennzeichnet, daß die Feldeffekttransistoren (12, 14, 30, 32, 36, 38) mit einer isolierten Steuerelektrode P-Kanal-Feldeffekttransistoren des Anreicherungs- bzw. Enhancement-Typs sind.
9. Speichersteuerschaltung nach Anspruch 1, dadurch g e kennzeichnet, daß die SteuerSpannungsquelle (20) ein Paar (30, 32) Feldeffekttransistoren mit einem festen Schwellenwert aufweist, die als Spannungsteiler geschaltet sind, der einen Inverter (36, 38) ansteuert, um die Steuerspannung zu erzeugen, die an die Steuerelektrode des Konstantstrom-Feldeffekttransistors (14) anzulegen ist.
10. Speichersteuerschaltung nach Anspruch 9, dadurch gekennzeichnet, daß der Spannungsteiler (30, 32) mit einer ersten Festspannungsquelle (V__D) verbunden ist, und daß der Inverter mit einer zweiten Festspannungs-Bezugsquelle (V_D_)

verbunden ist, um eine Anschaltspannung der Steuerspannungsquelle (20) zu schaffen.
11. Speichersteuerschaltung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Steuerspannungsquelle (20) eine stabilisierte bzw. konstante Steuerspannung

809818/0988 "⁵ "

schafft, um Veränderungen in der Störspannung der Speicherzelle (12) zu verhindern.
12. Speichersteuerschaltung nach Anspruch 9, dadurch gekennzeichnet, daß der Inverter (36, 38) so ausgebildet ist, daß er ein Verstärkungsverhältnis (K,_Q _/v ) von vier

3ö/K₃₆

erzeugt.
13. Speichersteuerschaltung nach einem der Ansprüche 1 bis 12, dadurch gekennze ichnet, daß eine Lese/Halteschaltung hoher Impedanz vorgesehen ist, um den Zustand von einer oder von zwei Speicherzellen (12, 12') zu fühlen, ohne eine zusätzliche Störspannung an die Speicherzellen (12, 12') während eines Lesevorgangs anzulegen.
14. Speichersteuerschaltung mit einem Feldeffekttransistor mit veränderlichem Schwellenwert zum Speichern entsprechender digitaler Daten, insbesondere nach Anspruch 1, gekennzeichnet durch eine Einrichtung zum Abfragen der in dem Feldeffekttransistor (12) gespeicherten ,digitalen Daten, durch eine Bezugsspannungsquelle (V _D); durch eine Einrichtung, um die Bezugsspannung (Vj mit der Steuer- und Senkenelektrode des Feldeffekttransistors (12) zu verbinden; durch einen weiteren Feldeffekttransistor (14) zum Schaffen eines konstanten Stroms, und durch eine Einrichtung, um den konstanten Strom an die Quellenelektrode des Transistors (12) mit veränderlichem Schwellenwert anzulegen.

809818/0986 " ⁶ "
15. Speichersteuerschaltung nach Anspruch 14, gekennzeichnet durch eine zweite Bezugsspannungsquelle (V_RR) und durch eine Einrichtung, um wahlweise die erste (V_DQ) und die zweite Bezugsspannungsquelle (V__) an den Transistor (12) mit veränderlichem Schwellenwert und den Transistor (14) zum Abfragen des Transistors (12) mit veränderlichem Schwellenwert anzulegen, wodurch die Schwellenspannung (V_ ) des Transistors (12)

^T12 zwischen den Abfragevorgängen im wesentlichen konstant bleibt.
16. Speichersteuerschaltung nach Ansprüchen 14 und 15, g e -

k enn ζ e lehnet durch eine Anzahl Feldeffekttransistoren (14, 30, 32, 36, 38) ,wobei die erste Bezugsspannung (V₀₀) an eine Elektrode (S) eines der Transistoren (32) und die zweite Bezugs spannung (V_n-.) an eine Elektrode (D) eines der anderen Transistoren (30) angelegt ist, und wobei der eine der Transistoren (32) und einer der anderen Transistoren (30) miteinander verbunden sind, um eine feste Anschaltspannung an den übrigen Feldeffekttransistoren (36, 38, 14, 14') für alle Schwellenspannungsänderungen der übrigen Transistoren zu schaffen.
17. Speichersteuerschaltung nach Anspruch 16, dadurch gekennzeichnet, daß einer (32) der Transistoren mit seiner Senkenelektrode mit der Quellenelektrode des anderen (30) der Transistoren verbunden ist, dessen (30) Senken- und Steuerelektroden mit der zweiten Bezugsspannung (V_DD) verbunden sind.
18. Speichersteuerschaltung nach Anspruch 17, g e k e η n-

' - .■■■-.■■ - 7 -

809818/0986

274857!

zeichnet durch ein Paar Transistoren (36, 38) mit festem Schwellenwert, die miteinander und mit einer festen Bezugsspannung verbunden sind, wobei der Ausgang der Transistoren die erste Bezugsspannung (V„) darstellt.
19. Speichersteuerschaltung nach Anspruch 14, gekennzeichnet durch eine Leseschaltung mit einer Anzahl Transistoren, die zu einer Halte- oder Sperrschaltung (Fig.2) geschaltet sind und Ausgänge (92, 94) aufweisen, um einen Haltewert zu schaffen, der dem Datenzustand eines Speichertransistors entspricht, dadurch, daß weitere Transistoren (82, 84) parallel zu den Transistoren der Halteschaltung geschaltet sind, und dadurch, daß Eingangsanschlüsse (86, 88) mit der Steuerelektrode der Transistoren (82, 84) verbunden sind, um dadurch Rückkopplungswirkungen auf die Speichertransistoren zu beseitigen.
20. Speichersteuerschaltung nach einem der Ansprüche 14 oder 19, gekennzeichnet durch eine erste Anzahl Feldeffekttransistoren (20), die mit einer Elektrode des Feldeffekttransistors (12) mit veränderlichem Schwellenwert verbunden sind; durch eine zweite Anzahl Feldeffekttransistoren (62) , die zu einer Halteschaltung geschaltet sind und Ausgänge (92, 94) aufweisen, wobei zu den Transistoren (66, 70) jeweils ein Feldeffekttransistor (82, 84) parallel geschaltet ist, und der Ausgang (18) des Transistors (12) mit veränderlichem Schwellenwert (über einen Anschluß 86) mit der Steuerelektrode eines der parallel geschalteten Transistoren (82) verbunden ist, und durch eine Bezugsspan-

809818/0986 - 8 -

nung, die an die Steuerelektrode des anderen parallel geschalteten Transistors (84) angelegt ist.

809818/0 98 6