DE2347968A1 - Assoziative speicherschaltung - Google Patents

Description

SIEMENS AKTIENGESELLSCHAFT München, 2L SER1373

Berlin und München Wittelsbacherpl. 2

VPA

73/7164

Assoziative Speicherschaltung.

Die Erfindung bezieht sich auf eine assoziative Speicherschaltung.

Eine Aufgabe der Erfindung besteht darin, eine assoziative Speicherschaltung anzugeben, mit deren Hilfe die in den Elementen eingespeicherte Information mit.einer von außen angelegten Information vergleichbar ist und die Übereinstimmung bz\v. die Nichtübereinstimmung der beiden Informationen feststellbar ist.

Diese Aufgabe wird durch eine assoziative Speicherschaltung gelöst, die durch die in dem Kennzeichen des Patentanspruchs 1 angegebenen Merkmale gekennzeichnet ist.

Ein Vorteil einer erfindungsgemäßen assoziativen Speicherschaltung besteht darin, daß nach dem Einschreiben der Information in die Speichertransistoren der Speicherschaltung nahezu beliebig viele Auslese- und Vergleichsvorgänge mit der Geschwindigkeit der üblichen MOS-Schaltkreise durchgeführt werden können.

Vorteilhafterweise kann jedoch die alte Information mit Hilfe von geeigneten Spannungsimpulsen gelöscht und eine neue Information in die Speicherschaltung eingeschrieben werden.

Ein weiterer wesentlicher Vorteil einer erfindungsgemäßen assoziativen Speicherschaltung besteht darin, daß die Information auch bei Ausfall der Versorgungsspannung nicht verlorengeht. Vorteilhafterweise dienen daher erfindungsgemäße

VPA 9/710/3135 vP/Bla

-2-

509817/0397

assoziative Speicherschaltungen zum Aufbau von Datenkarteien, bei denen keine Pufferbatterien zum Überbrücken eines Spannungsausfalls vorgesehen sind.

Weitere Erläuterungen zur Erfindung gehen aus der Beschreibung und den Figuren bevorzugter Ausführungsbeispiele der Erfindung und ihrer Weiterbildungen hervor.

Fig.1 zeigt in schematischer Darstellung eine erfindungsgemäße assoziative Speicheranordnung in Ein-Kanal-Technologie.

Fig.2 zeigt in schematischer Darstellung das Schaltbild einer erfindungsgemäßen Speicherschaltung in einer Technologie mit getrennten Substratgebieten.

Fig.3 zeigt in schematischer Darstellung das Schaltbild einer erfindungsgemäßen Speicherschaltung in einer Komplementär-MOS-Technologie.

der relativ langen. Zeiten (io bis 50 /us) und hohen (- 35 V), die benötigt werden, um in MNOS-Transistc

Zu der Erfindung führten die folgenden Überlegungen. Wegen

Spannungen -Transistoren Informationen einzuschreiben, sind MNOS-Speicher vor allem für elektrisch umprogrammierbare Festwertspeicher geeignet, deren Information nur einige Male eingeschrieben, aber mehrmals ausgelesen werden soll. Durch die Verwendung von MNOS-Speichertransistoren bleibt die Information bei Ausfall der Ver-'sorgungsspannung erhalten.

Bei assoziativen Speichern mit Halbleiterelementen ist häufig ein ähnlicher Betrieb wie bei umprogrammierbaren Festwertspeichern erwünscht. Dabei wird die Information einmal eingeschrieben und anschließend mit anderen, von außen angelegten Informationen verglichen. Stimmen die in dem Speicher

VPA 9/710/3135 -3-

ORlGlNAL INSPECTED

509817/0397

abgespeicherte Information und die außen angelegte Information überein, so wird dies an einem Ausgang der Speicherschaltung angezeigt. Im allgemeinen werden auf einen Schreibvorgang zahlreiche Lese- oder Vergleichsvorgänge folgen. Bei solch einem Speicher kann es wünschenswert sein, daß die Information auch bei Netzspannungsausfall weiterhin gespeichert bleibt.

In der Fig.1 sind die MNOS-Transistören mit 1 und 2 und die Schalttransistoren mit 3 und 4 bezeichnet. Je ein MNOS-Transistor ist dabei mit je einem Schalttransistor in einem Ast in Reihe geschaltet. Beispielsweise ist der MNOS-Transistor 1 mit dem Schalttransistor 3 und der MNOS-Transistör 2 mit dem Schalttransistor 4 in Reihe geschaltet. An den Punkten 7 und 17 liegt die Versorgungsspannung U_DD an. Vorzugsweise liegt der Punkt 17 an Masse und der Punkt 7 an -20 V. Der Punkt 17 ist ein gemeinsamer Punkt der beiden parallelgeschalteten Äste. Zwischen dem anderen gemeinsamen Punkt dieser Äste und dem Punkt 7 ist vorzugsweise der Widerstand 6 angeordnet. Gleichzeitig ist der Ausgang 5 der Speicherschaltung mit dem Punkt16 verbunden.

Die beiden MNOS-Transi stören besitzen -jeweils eine veränderbare Einsatzspannung. In diesen Transistoren wird die Information bzw. das Komplement der Information abgespeichert. Die Transistoren 3 und 4 sind übliche Schalttransistoren, vorzugsweise Feldeffekttransistoren. An die Gateleitungen 9 bzw. 10 der Schalttransistoren 3 bzw. 4 wird die einzuspeichernde Information bzw. die Vergleichsinformation angelegt. Die Gateleitungen der Speichertransistoren 1 und 2 sind gemeinsam über die Leitung 8 ansteuerbar. An dem Ausgang 5 der Speicherschaltung ist ablesbar, ob die abgefragte Information, die an den Gateanschlüssen 9 bzw. 10 der Schalttransistoren 3 bzw. 4 anliegt, mit der in den Speichertransistoren 1 und 2 abgespeicherten Information übereinstimmt oder nicht.

VPA 9/710/3135 . -4-

509817/0397

Im folgenden soll nun kurz der Einschreibvorgang für eine Schaltung in p-Kanal-Technik beschrieben werden. Im gelöschten Zustand der Speicherschaltung mögen beide Speichertransistoren 1 und 2 die Eirisatzspannung Um₀ (ca. -2 V) besitzen. · Soll nun beispielsweise in die assoziative Speicherschaltung die Information "1" eingeschrieben werden, so wird an die Gateleitung 9 des Schalttransistors 3 ein negativer Impuls angelegt. Dieser negative Impuls entspricht der Information "1". Gleichzeitig wird auch an die Gateleitungen der Speichertransistoren 1 und 2 über die Leitung 8 ein hoher negativer Schreibimpuls angelegt. Da der Schalttransistor 3 infolge des an seinem Gateanschluß 9 anliegenden negativen Impulses leitend geschaltet ist, liegt die durch den an dem Gate des Speichertransistors 1 anliegenden hohen negativen Schreibimpuls verursachte Inversionsschicht in diesem Speichertransistor vorzugsweise an Massepotential. Dadurch kann sich die volle negative Schreibspannung am Isolator des MNOS-Speichertransistors 1 ausbilden; die Einsatzspannung dieses Speichertransistors wird verschoben. Der Speichertransistor 1 hat nun die Einsatzspannung Um-, (ca. -12 V). Da der Schalttransistor 4 sperrt, liegt die Inversionsschicht des Speichertransistors 2 über den Widerstand 6 etwa auf dem Potential der Versorgungsspannung Up_D. Diese resultierende Spannung em Gateisolator reicht dann nicht aus, um die Einsatzspannung zu verschieben. Der Speichertransistor 2 behält also die Einsatzspannung UmQ. Somit steht in dem Speichertransistor 2 das Komplement der Information.

Soll die Information "0" in die Speicherschaltung eingeschrieben werden bzw. gespeichert bleiben, so wird, während an der Leitung 8 der hohe negative Schreibimpuls anliegt, der Schalttransistor 3 über seinen Gateanschluß 9 gesperrt und der Schalttransistor 4 über seinen Gateanschluß 10 leitend geschaltet.

Anhand der im folgenden angegebenen Wahrheitstabelle soll

VPA 9/710/3135 -5-

509817/0397

nun der Vergleichsvorgang beim Lesen näher erläutert werden.

10	111	i?
0	0	1
1	ü	0
0	1	0
1	1	1

Ist die eingeschriebene Information "0" und die zu vergleichende Information ebenfalls "0", so ist der Schalttransistor 4 leitend. Da gleichzeitig an die Gateleitungen der Speichertransistoren 1 und 2 über die Leitung 8 während des Yergleichens eine Lesespannung ϋγ angelegt wird, die dem Mittelwert der Einsatzspannungen Um₀ und Um₁ der Transistoren 1 und 2 entspricht, leitet nur der Speichertransistor 1. Der Speichertransistor 2 sperrt dagegen. Dadurch wird bewirkt, daß der Ausgang 5 der Speicherschaltung auf dem Potential der Versorgungsspannung -Uj-.^ die an dem Punkt 7 der Speicherschaltung anliegt, bleibt (Übereinstimmung). Wird dagegen von außen die Information "1" angelegt und ist in der Speicherschaltung aber eine "0" eingeschrieben, so leiten die Transistoren 1 und 3. Das Ausgangspotential am Ausgang 5 geht daher gegen Null YoIt (Nichtübereinstimmung^.

Ist eine "1" in der Speicherschaltung abgespeichert und wird von außen eine "0" angelegt, so leiten die Transistoren 2 und 4, das Ausgangspotential an dem Ausgang 5 geht wieder gegen Null Volt (Nichtübereinstimmung).

Wird schließlich eine eingeschriebene "1" mit einer von außen angelegten "1" verglichen, so leiten die Transistoren 2 und 3, das Potential am Ausgang 5 bleibt wieder auf dem Versorgungspotential -Upp (ÜbereinstimmungJ.

Wie aus der Wahrheitstabelle ersichtlich ist, ist eine ein-' deutige Unterscheidung zwischen Übereinstimmung und Nichtübereinstimmung der Information möglich.

Soll die eingeschriebene Information nur ausgelesen werden,

VPA 9/710/3135 -6-

509817/0397

so wird an die Leitungen 8 und 9 eine Lesespannung angelegt, ■während der Anschluß 10 auf Massepotential gehalten wird.

Bei der oben beschriebenen assoziativen Speicherschaltung wird die Information nicht bitweise, sondern wortweise eingeschrieben. Dies bedeutet, daß bei der Anordnung von erfindungsgemäßen assoziativen Speicherschaltungen in einer Speichermatrix vor jedem Schreibvorgang die ganze Zeile gelöscht werden muß.

Bei der in der Fig.2 dargestellten erfindungsgemäßen assoziativen Speicherschaltung kann die Information bitweise eingeschrieben werden. Dies wird dadurch erreicht, daß die Speichertransistoren 1 und 2 elektrisch voneinander getrennte und getrennt ansteuerbare Substratanschlüsse besitzen.

Einzelheiten der Fig.2, die bereits in der Fig.1 beschrieben wurden, tragen die entsprechenden Bezugszeichen. Die Speicherschaltung der Fig.2 ist vorzugsweise in einer Technologie mit Trenn-Diffusionen oder in einer ESFI-Technologie aufgebaut. Dabei wird unter ESFI-Technologie eine Technologie verstanden, bei der auf einem elektrisch isolierenden Substrat elektrisch voneinander getrennte inselförmige Siliziumschichten aufgebracht sind. In diesen inselförmigen Siliziumschichten sind dabei die Transistoren 1 Ms 4 angeordnet. Der MNOS-Speichertransistor 1 ist über die Leitung 82 und der MNOS-Speichertransistor 2 über die Leitung 81 ansteuerbar. Außerdem ist der Speichertransistor 1 über die Leitung 14, die mit seinem Substratanschluß, und der Speichertransistor 2 über die Leitung 15, die mit seinem Substratanschluß verbunden ist, ansteuerbar. Das Einspeichern von Information und das Vergleichen von einer an der assoziativen Speicherschaltung anliegenden Information mit der in dieser Schaltung eingespeicherten Information erfolgt im wesentlichen wie bei der bereits im Zusammenhang mit der Fig.1 beschriebe-

VPA 9/710/3135 -7-

' 509817/0397

nen Speicherschaltung. Das Einschreiben der Information in die Speichertransistoren 1 und 2 erfolgt jedoch im Koinzidenz-Betrieb. Dies bedeutet, daß beim Einschreiben die Schreibspannung gleichzeitig an dem Gateanschluß und an dem Substratanschluß des Speichertransistors anliegen muß. Soll beispielsweise in den Speichertransistor 1 eingeschrieben werden, so muß die Einschreibspannung gleichzeitig an der Leitung 82 und an der Leitung 14 anliegen.

Bei der in der Fig.3 dargestellten assoziativen Speicherschaltung, in die die Information ebenfalls bitweise eingeschrieben werden kann, wird im Vergleich zur Speicherschaltung nach der Fig.2 zum Ansteuern der Speichertransistoren 1 und 2 nur eine Gateleitung benötigt. Einzelheiten der Fig.31 die bereits im Zusammenhang mit anderen Figuren beschrieben wurden, tragen dieselben Bezugszeichen. Die KNOS-Speichertransistoren der erfindungsgeraäßen Speicherschaltung nach Fig.3 sind zueinander komplementär. Beispielsweise handelt es sich bei den Transistoren 1 und 3 um p-Kanal-Transistoren und bei den Transistoren 2 und 4 um n-Kanal-Transistoren. Beim Anlegen eines negativen Schreibimpulses an den p-Kanal-Speichertransistor wird die Einsatζspannung in den negativen Bereich verschoben. Der Transistor ist vom Anreicherungstyp. Derselbe Impuls an einem n-Kanal-Transistor verschiebt die Einsatzspannung auch in den negativen Bereich. Der Transistor ist jedoch nun vom Verarmungstyp, was bedeutet, daß er bei einer Gatespannung von Null Volt leitet. Beim Anlegen eines positiven Schreibimpulses läßt sich der entgegengesetzte Effekt erzielen. Beide Transistoren haben eine positive Einsatzspannung, der p-Kanal-Transistor ist vom Verarmungstyp und der n-Kanal-Transistor vom Anreicherungstyp.

Zum bitweisen Einschreiben muß die Schreibspannung wieder, wie auch bei der Schaltung nach Fig.2, gleichzeitig an den Gateanschluß eines Speichertransistors und an seinen Substratan-

VPA 9/710/3135 -8-

509817/0397

23^7968

Schluß angelegt v/erden. Da Jedoch die MNOS-Speichertransistoren zueinander komplementär sind, benötigt man, infolge des oben beschriebenen Effektes, nur eine gemeinsame Gateleitung 83 und eine gemeinsame Substratanschlußleitung 13 zum Einschreiben der Information in die Speichertransistoren. Beim Auslesen bleiben sowohl die Substratleitung 13 als auch die Gate- i leitung 83 auf Mull Volt. Es ist dann immer einer der beiden ί Transistoren 1 und 2 im leitenden Zustand. Das Auslesen und Vergleichen läuft ähnlich wie bei der erfindungsgemäßen Speicherschaltung nach Fig.1.

Bei der erfindungsgemäßen Speicherschaltung nach Fig.3 ist die Zahl der Leitungen und damit die Elementfläche vorteilhafterweise reduziert.

6 Patentansprüche
3 Figuren

VPA 9/710/3135 -9-

509817/0397

Claims (6)

Patentansprüche

1. Assoziative Speicherschaltung, dadurch gekennzeichnet , daß zwei Äste mit je einem MNOS-Speichertransistor (1, 2) und je einem Schalttransistor (3, 4) in Reihenschaltung vorgesehen sind, daß die beiden Äste parallelgeschaltet sind, daß zwischen die gemeinsamen Knoten (17, 16) der Äste eine Versorgungsspannungsquelle geschaltet ist, daß die einzuspeichernde Information bzw. die Vergleichsinformation an die Gateleitungen (9, 10) der Schalttransistoren anlegbar ist, und daß in den MNOS-Transistoren (1, 2) die Information speicherbar ist, wobei gleichzeitig an den Gateanschlüssen (8, 81, 82, 83) der MNOS-Transistoren ein Schreibimpuls anliegt.

2. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet , daß die Transistoren (1, 2, 3 u. 4) in Ein-Kanal-Technik ausgeführt sind, daß die Gateelektroden der MNOS-Speichertransistoren (1 u. 2) gemeinsam über eine Leitung (8) ansteuerbar sind, und daß die Gateelektroden der Schalttransistoren (3 u. 4) getrennt über die Anschlüsse (9 bzw. 10) ansteuerbar sind.

3· Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet , daß die Transistoren (1 u. 3) voneinander und von den Transistoren (2 u. 4) elektrisch getrennt sind, daß der Speichertransistor (1) über eine Substratanschlußleitung (14) und eine Gateanschlußleitung (82) und der Speichertransistor (2) über eine Substratanschlußleitung (15) und eine Gateanschlußleitung (81) ansteuerbar sind, und daß der Schalttransistor (3) über einen Gateanschluß (9) und der Schalttransistor (4) über einen Gateanschluß (10) ansteuerbar sind.

4. Speicherschaltung nach Anspruch 3» dadurch g e k e η η -VPA 9/710/3135 -10-

509817/0397

zeichnet , daß die Speicherschaltung in einer
ESFI-Technologie aufgebaut ist, wodurch sämtliche Transistoren (1 -bis 4) elektrisch getrennt sind.

5. Speicherschaltung nach Anspruch 3, dadurch gekennzeichnet , daß die Transistoren (1 u. 3) durch
eine Trenn-Diffusion voneinander und von den Transistoren (2 u. 4) elektrisch getrennt sind.

6. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet , daß die Transistoren (1 u. 3) komplementär zu den Transistoren (2 u. 4) sind, daß die Transistoren (3 u. 4) über eine gemeinsame Gateanschlußleitung
(91) ansteuerbar sind, und daß die Transistoren (1 u. 2) über eine gemeinsame Gateanschlußleitung (83) und über
eine gemeinsame Substratanschlußleitung (13) ansteuerbar sind.

VPA 9/710/3135

509817/0397