DE2001471C3 - Bitorientierte Speicheranordnung und Verfahren zur Vermeidung des Einschreibens von Informationen in nur ueber eine Zeilenleitung angesteuerte Speicherzellen einer bitorientierten Speicheranordnung - Google Patents

Bitorientierte Speicheranordnung und Verfahren zur Vermeidung des Einschreibens von Informationen in nur ueber eine Zeilenleitung angesteuerte Speicherzellen einer bitorientierten Speicheranordnung

Info

Publication number
DE2001471C3
DE2001471C3 DE19702001471 DE2001471A DE2001471C3 DE 2001471 C3 DE2001471 C3 DE 2001471C3 DE 19702001471 DE19702001471 DE 19702001471 DE 2001471 A DE2001471 A DE 2001471A DE 2001471 C3 DE2001471 C3 DE 2001471C3
Authority
DE
Germany
Prior art keywords
column
line
voltage
memory
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19702001471
Other languages
English (en)
Other versions
DE2001471B2 (de
DE2001471A1 (de
Inventor
Dennard Robert Heath
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2001471A1 publication Critical patent/DE2001471A1/de
Publication of DE2001471B2 publication Critical patent/DE2001471B2/de
Application granted granted Critical
Publication of DE2001471C3 publication Critical patent/DE2001471C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Description

3 4
Knotenpunkt einer bistabilen Schaltung mit Feld- Vermeidung des Einschreiben!* von Informationen in
clTekt-Transislor eine geeignete Spannung aufrecht- nur liber eine Zcilenleitung ungesteiiurte Speichcr-
crhaltcn wird, welche anderenfalls infolge Streuung zellen einer bitorientierten Speichcrnnordnung, in
verschwinden würde. Die Aufrechterhaltung einer welche jede Speicherzelle eine Information derart
Spannung an einem Speichcrzcllcnknotenpunkt löst s speichert, daß ein Torelcktroden-Kondensator eines
aber nicht das Problem des falschen Einschreibens der Feldeffekt-Transistoren der bistabilen Schaltung
in nicht angesteuerte Speicherzclleii bei bitorientier- über eine Zeilen- und eine Spalten-Leitung auf eine
ten Spcichcranordnungen. Das Problem des falschen vorgegebene Vcrsorgiingsspannung aufgeladen wird,
Einschreibens in nicht angesteuerte Speicherzellen welches dadurch gekennzeichnet ist, daß ein Polcn-
bci bitoricnticrten Speicheranordnungen bceintnich- io tial von etwa dem höchsten, wiihrend des Einschrci-
tigt deren Wert erheblich, bcns auftretenden Spannungswcrt an die den nicht
Durch die Erfindung soll die Aufgabe gelöst wer- angesteuerten Speicherzellen zugeordneten Spaltenden, die Betriebssicherheit derartiger Speicheranord- Leitungen angelegt wird, so daß der Spalten-Lcinungen so zu verbessern, daß sie mit wortoricnticrlcn tungs-Kondcsator auf die höchste, während des Ein Spcidieranordnungcn gleichen allgemeinen Aufbaus 15 Schreibens auftretende Spannung aufgeladen wird, konkurrieren können. Mittels des crfindungsgemllßen Verfahrens bzw.
Im Sinne der Lösung dieser Aufgabe beinhaltet die mittels der erfindungsgemäßeii Einrichtung für das Erfindung eine bitorientierte Speicheranordnung, Anlegen einer Vorspannung an die Spaltcn-Leitundcrcn Speicherzellen aus bistabilen Fcldcffekt-Tran- gen wird die Möglichkeit eines fehlerhaften bzw. iinsistorschaltungcn gebildet sind, welche eine Infor- ?.o erwünschten Einschreibens in eine bitoriintiertc ination über Zeilen- und SpalUn-Leitungen speichern Feldeffekt-Transistor-Anordnung ausgeschlossen bzw. und weiche gemäß der Erfindung dadurch gekenn- auf einfache und billige Weise vermieden, und außerzeichnet ist, daß zur Vermeidung des Einschreibens dem wird die Betriebssicherheit von bitorientierten einer Information in nur über eine Zeilcnlcitung an- Speicheranordnungen wesentlich erhöht, gesteuerte Speicherzellen zwischen jeweils zwei Spal- 25 Mehrere Ausführungsbuspicle der Erfindung sind tcn-Leitungen jeder Speicherzelle eine Spalten-Lei- in der Zeichnung dargestellt und werden im folgentungs-Vorspannungseinrichtung geschaltet ist, welche den näher beschrieben. Üie Zeichnung zeigt eine die Spannung an den Spallen-Leitungs-Kondensato- bitorientierte Speicheranordnung bzw. deren Spdren und damit auf diesen Spalten-Leitungen oberhalb chcrzellen für jede Bit-Position und außerdem zwei etwa des höchsten Wertes halten, auf den die Spei- 30 bevorzugte Ausführiingsformen einer Einrichtung cherzelle während des Einschreibens aufgeladen nach der Erfindung, welche ein Entladen der Bitwird. Leitungen gegen Erde und damit das Auftreten der
Durch das Anlegen einer geeigneten Vorspannung Voraussetzungen für falsches oder unerwünschtes
an die Spalten-Leitungen, entweder kontinuierlich Einschreiben in eine nicht angesteuerte Zelle ver-
oder intermittierend, wird die Möglichkeit des fal- 35 hindern.
sehen Einschreibens in nicht angesteuerte Speicher- Im Rahmen der Erfindung soll unter »bitorientier-
zellen ausgeschaltet, weil derartige Speicherzellen tcr« Speicheranordnung verstanden werden, daß zu
Potentiale »sehen«, welche nur dann eine Einschreib- einem bestimmten Zeitpunkt nur eine einzelne Spei-
bedingung erzeugen, wenn deren zugeordnete Zeilen- churzelie einer Anordnung zum Einschreiben oder
Leitungen erregt sind. 40 Lesen herangezogen wird.
Die Einrichtung nach der Erfindung findet vor- Vier Speicherzellen 100 sind in der Zeichnung dai~ zugsweise bei Anordnungen aus Feldeffekt-Transi- gestellt, eine davon schematisch mit ihren Einzelstor-Speicherzellen Anwendung, welche zusammen elementen. Die mit ihren Einzelbestandteilcn gemit zugeordneten Zeilen- und Spalten-Leitungen zeichnete Zelle 100 besteht aus den FET'en 117 bzw. und Zeilen-und Spalten-Dekodierern auf einer Halb- 45 118, deren Torelektroden 119 bzw. 120 über Kreuz lciter-Trägerschicht gebildet sind und welche zusam- mit den Knotenpunkten Nl bzw. Nl verbunden men mit geeigneten Zeilen- und Spalten-Treiber- sind. Die Quellen 121 der FET'en 117 bzw. 118 Hestufcfi ein bitorientiertes Speichersystem bilden. DicbL. gen an Erde, während ihre Ableitungen 122 jeweils Anordnung stellt in Verbindung mit den Spalten- über Arbeitswiderstände 123 an eine Spannungs-Leitungs-Vorspannungseinrichtungen eine Speicher- 5" quelle + V angeschlossen sind, wenn es sich bcianordnung dar, in der Fehler infolge des Einschrci- spielsweise bei den FET'en um npr.-Bauelcmcnte bens in nur über einen Zeilenleiter angesteuerte Spei- handelt. Die Eingabe/Ausgabe-FET'en 124 bzw 125 cherzellen vermieden sind. Bf.i einer Ausführungs- liegen zwischen Spalten-Leitungen 115 und den Knoform enthält die Spalten-Leitungs-Vorspannungsein- tcnpunkten NX bzw. Nl. Eine Zeilen-Leitung 105 richtung insbesondere eine Spannungsquelle, deren 55 führt gewöhnlich an die Tore 126 jedes Eingabe/ Potential über einen Widerstand zu jeder Zeit jeder Ausgabe-FET's 124 bzw. !25 aller Speicherzellen Spalten-Leitung zugeführt werden kann. Bei einer 100 in der gleichen Zeile.
anderen Ausführungsform ist eine Spannungsquclle Für die Erläuterung wird im folgenden angenom-
und ein schaltbares Element, etwa ein Feldeffekt- inen, daß die KnotenpunkteNl bzw. /V" 2 sich auf
Transistor, vorgesehen, welcher bei Erregung nur 60 Erdpotential bzw. auf dem Potential + V befinden,
dann eine Spannung an die Spalten-Leitungen an- indem ein Potential über die Zeilenleitung 105 auf
legt, wenn keine der Zeilen-Le'fungen erregt ist. Die die Torelektroden 126 der Eingabe/Ausgabe-FET'en
Spannung hält ein Potential aufrecht, das ungefähr 124 und 125 gegeben wird, welche jeweils die Kno-
gleich dem höchsten Potential ist, auf welches wäh- tenpunkte/Vl und Nl mit den Spalten-Leitungen
rend des Einschreibens die inneren Knotenpunkte 65 115 verbinden. Als Teil dieses Vorganges werden auf
der· Feldeffekt-Transistorspeicherzelle aufgeladen Grund eines Signals aus einem nicht dargestellten
werden. Spalten-Dekodierer auf der Ausgangsleitung 108
Die Erfindung betrifft außerdem ein Verfahren zur Spaltcn-Leitungsschalter 110 geschlossen. Damit legt
die Spalten-Treiberstufe 127 über die Leitung 112, und eine Spannungsquelle +V mit Anschluß 130 bedie Spalten-Leitung 115 üjid den Eingabe/Ausgabe finden sich zwischen jeweils zwei Spalten-Leitungen FET 124 den Knotenpunkt TVl auf ErdpofentäaL der gesamten Einrichtung. Alle Schaltelemente 131 Gleichzeitig liegt die Spannung f K ober die Leitung sind gemeinsam jeweils mit ihren Torclektroden 132 113, den Spalfen-Leitungsschalter UO, die Spalten- 5 an den Leiter 133 geführt. Eine Spannungsquelle in Leitung 115 und den Eingabe/Ausgabe-FET 125 an Form eines Inverters 134 ist beispielsweise zwischen dem Knotenpunkt Nl an. Am Ende des Zeilen- und die Zeilentreibcrfeitung 106 und den Leiter 133 ge-Spalten-Treiber-lmpülses werden die Spalten-Lei- schaltet, so daß bei Beendigung des Zeilentreibcrlungsschalier ilO und die Eingabe/Ausgabe-FET'cn Taktimpulses ein Potential an den Torelektroden 132 ί24, 125 geöffnet, und die Information ist in die io der FET'en 131 anliegt. Werden die Schaltelemente Speicherzelle löO eingeschrieben. Pur eine eingehen- 131 auf EIN geschaltet, so werden die den einzel- iiere Darstellung der Arbeitsweise der beschriebenen nen Spalten-Leitungen 115 jeweils zugeordneten Speicherzelle sei auf die Arbeii von P. Pleshko Kondensatoren 123 bzw. 129 auf das Potential +V und L. T er man, »An Investigation of The Poten- gebracht. Die Spannungen an den Knotenpunkten iial of MOS Transistor Memories« (IEEE Trans- 15 Nl und /V2 der Speicherzellen 100 werden natürlich actions on Electronic Computers, EC 15, Nr. 4, nicht beeinflußt, denn im einen Fall hat der Knoten-August 1966) verwiesen. punkt das Potential f V und im anderen Fall Erd-Es wird nun angenommen, daß in die unmittelbar potential, ζ. B. wegen des auf EIN geschalteten FET rechts von der eben besprochenen Speicherzelle an- 117 der Speicherzelle 100.
geordnete Speicherzelle 100 in der gleichen Weis'· 20 Da das Problem des fehlerhaften Einschreibens eingeschrieben werden soll. Die Eingabe/Ausgabe- nur dann auftritt, wenn die Spalten-Leitungsschalter FET'en 124, 125 der zuvor eingeschriebenen Spei- HO offen sind, folgt, daß das Potential der Spandierzellc si/id wegen des darauffolgenden Einschrei- nungsquelle f K über den Anschluß 130 den Spaltenbens in die benachbarte Speicherzelle geschlossen. Leitungen 115 nur zugeführt werden muß, wenn die Da die zugeordneten Spalten-Leitungsschalter 110 25 ScnalterllO geöffnet sind. 2Sum Schließen des Spaloffen sind, versuchen die Knotenpunkte Nl und Nl ten-Leitungsschalters 110 wird bei einer gegenüber die Spalten-Leifungskondensatoren 121$. 129 der der vorbeschriebenen Schaltung abgeänderten Schalihnen zugeordneten Spalten-Lcitungeri 115 auf das tungsausführung durch Anlegen des Potentials an die Knotenpunkt-Potential zu bringen. Dementsprechend Dekodierer-Ausgangsleitung 108 der Spalten-Lcit'rhält der Spalten-I.eitungskondensator 128 Erd- 30 tungsschaiter 110 geschlossen. Wenn das erregende potential und d^r Spalten-Leifungskondcnsator 129 Potential von der Leitung 108 entfernt wird, werden das Potential <· V. durch Anlegen des gleichen Potentials auf der Lei-
I erncr sei angenommen, daß die in der Zeich- tung 108 an einen Inverter 135 die FET'en 131 in nung oben rechts angegebene Speicherzelle 100 zum den EIN-Zusland versetzt. Die angegebene Schaltung Lesen oder Schreiben angesteuert ist. Dabei wird die 35 ^st unter der rechten Speicherzelle 100 zu erkennen, zugeordnete Zeilenleitung 105 erregt, und es werden Bei dieser Ausführungsform ist für jedes Spaltenjnfolgedessen die Eingabe/Ausgabe-FET'en der Leilungspaar 115 jeweils ein Inverter 135 erforder-Spejcherz.elie 100 (oben Yiuk-, in der Zeichnung) ge- Hch, weshalb diese Bauweise weniger cmpfehlenswi rt schlossen, wodurch die Spanen-Leitungen ίί5 an die ist gegenüber derjenigen mit dem inverter 134, wel-SpaJtcn-Leiluniiskondensaloren 128. 129 geschaltet to eher alle FET'en 110 in Parallelschaltung betreibt, werden. Da sich der Kondensator 128 praktisch auf Als Alternative zu der oben beschriebenen inler-
i.fdpirieniiäi befindet. ~Μνίΐί« der Knotenpunkt N1 fTJitticrcnden Ladung kann das Laden des Spaltender Speicherzelle 100 oben links in der Zeichnung Leitungskondensalors auch kontinuierlich erfolgen, Frdpotential und der Knotenpunkt NZ dieser Zelle indem man einfach Widerstände 136 (die gestrichelt pmitives Potential, wodurch eine Information in diese 45 angedeutet sind) an Stelle der schaltbaren Elemente Zeile eingeschrieben wird, obwohl es nicht beabsich- 131 vorsieht. Diese Lösung für das Ausschließen des iigf ist. in der Praxis tritt dieser Fall dann ein, wenn fehlerhaften Einschreibens ist jedoch weniger empdie Kapazität des Spalten-Leitungskondensators grö- fehlenswcrt als die Lösung mit intermittierender Auffer ht äh die Kapazität des Knotenpunkts N ί gegen. ladung, weil während des Lesens der Abtaststrom i-rde. 50 durch die Widerstände 136 fließt, wodurch der Aus-
Zur Verhinderung dieses unerwünschten bzw. gangswert des Abtaststroms auf der angesteuerten fehlerhaften Einschreibens, das zu beliebiger Zeit Spalten-Leitung herabgesetzt wird.
•vorkommen kann, werden die Spalten-Leifungskon- In der vorstehenden Beschreibung sind die FET-
densaloren nicht angesteuerter Spalten-Leitungen auf Bauelemente als npn-BaucIcmente aufgefaßt worden. den höchsten Potential-wert gebrächt, welcher an den 55 Diese Angaben geschahen nur beispiclshalber, denn Knotenpunkten irgendeiner der Speicherzellen auf- es könnten an ihrer Stelle ebensogut pnp-Baueleireten kann. Im vorliegenden FiiO werden die Kno- menle verwendet werden, für die nur die an den ienpunkteNl und V2 auf das Potential t V ge- npn-Bauelcmenten anliegenden Potentiale umzukehhrachL Das Aufladen der Spalten-Leitungskonden- ren wären.
satoren ivird vorzugsweise inierniiteerend vorgenom- 6° Die Herstellung der erfindungsgcmäßen Einnehmen. Das laßt sich dadurch bewerkstelligen, daß eine tung bildet keinen Teil der beschriebenen neuartigen Spanrtürtgsqudle 4 K, dtreü Anschluß in der Zeich- Lehren, es ist aber zu beachten, daß die Einrichtung Dung mit 130 bezeichne! ist, vorgesehen wird. Diese in Halblcilcr-Trägcrmaterial auf bekannte Weise, SpanriUiigsqiieUe liegt über Schaltelemente 131 an etwa durch Diffusion, mit metallurgischen oder den Spalten-Leitungen 115. Die Schaltelemente 131 65 photolithographischcri Verfahren ausgeführt werden sind hier afc H-Γ«; dargestellt, deren T'>relektroden kann. Die einzelnen Elemente, wie FET'en und Wi-132 jewciH über einen 1 ,euer 133 an eine Spannungs- dcrslände, lassen sich unter Zuhilfenahme bekannter quelle geführt sind Zwei gleiche Schaltelemente 131 DilTusionstechuikcn mit geätzten Masken au·; SiIr-
ziumdioxyd oder Siliziumnitrid und Ziehen geeigneter Tor-Oxide herstellen. Kontakte, Metallisierung und Zwischenverbindungen können durch Abscheidung, Maskieren und Ätzen, wie aus der Technik der Herstellung integrierter Schaltungen an sich bekannt, gebildet werden.
Die Anwendung der Erfindung setzt nicht das Vorliegen bestimmter Spannungs-, Strom- oder Leistungsverhältnisse voraus. Die beschriebene Einrichtung läßt sich vielmehr unter einer großen Vielfalt äußerer Umstände und bei zahlreichen unterschiedlichen Aufgaben einsetzen.
Hierzu 1 Blatt Zeichnungen
»»634/285

Claims (9)

1 2
PatcntansDrüche· 10· Verfahren nach Anspruch 8, dadurch ge-
fdicntansprucne, kennzeichnet, daß das Anlegen des Potentials
J, Bitorientierte Speicheranordnung, deren intermittierend erfolgt.
Speicherzellen aus bistabilen Feldeffekt-Transi-
storschaltungen gebildet sind, weiche eine Infor- 5
mation über Zeilen- und Spalten-Leitungen spei-
ehern, dadurch gekennzeichnet, daß
zur Vermeidung des Einschreibens einer Information in nur über eine Zeilcnleitung (105) angesteuerte Speicherzellen (100) zwischen jeweils io Die Erfindung betrifft eine bitorientierte Speicherzwei Spalten-Leitungen (115) jeder Speicherzelle anordnung, deren Speicherzellen aus bistabilen FeId-(100) eine Spalten-Leilungs-Vorspannungsein- effekl-Transistorschaltungen gebildet sind, welche richtung (130, 131 bzw. 136) geschaltet ist, eine Information über Zeilen- und Spaltenleitungen welche die Spannung an den Spalten-Leitungs- speichern.
kondensatoren (128, 129) und damit auf diesen 15 Die meisten bekannten Speicheranordnungen mit Spalten-Leitungen (115) oberhalb etwa des Feldeffekt-Transistoren sind wortorientiert, d. h., daß höchsten Wertes halten, auf den die Speicherzelle jn ejne bestimmte Anzahl von Speicherzellen bzw. (100) während des Einschreibens (an Nl, Λ/2) aus einer bestimmten Anzahl von Speicherzellen, j; aufgeladen wird. weiche einer Zeilenleitung zugeordnet sind und I 2. Anordnung nach Anspruch 1, dadurch ge- 20 welche jeweils Informalionsbits speichern und ein I kennzeichnet, daß die Spalten-Leitungs-Vorspan- Binarwort bilden, gleichzeitig parallel eingeschrieben I nungseinrichtung (130, 131) eine Spannungs- bzw. ausgelesen wird. Wenn daher eine Zeilenleitung 1 quelle ( + V) sowie zwischen diese Spannungs- erregt wird, bildet sich ein Schaltkreis für alle Speiquelle und die Spalten-Leitungen (115) geschal- cherzellen deiart, daß ein Strom durch den EIN-U tete Schaltmittel (131) aufweist. 25 Schaltkreis einer bistabilen Schaltung fließt. Der ent-3· Anordnung nach Anspruch 2, gekennzeich- stehende Stromfluß wird in Leseverstärkern abge-I net durch mit den Schaltmitteln (131) gekoppelte tastet, welche jeweils einer Spalten-Leitung zugeord-I Hilfseinrichtungen (134, 135), mittels welchen net sind. Wird die Zeilen-Leitung stromlos gemacht, I die Schaltmittel deiart erregt werden, daß peri- So trennen die Eingabe/Ausgabe-Schaltkreise jeder I odisch eine Spannung von der Spannungsquelle 30 Speicherzelle diese von den Spalten-Leitern.
I (+V) an den Spalten-Leitungen (115) anliegt. Bei bitorientierten Speicheranordnungen tritt die I 4. Anordnung nach Anspruch 2 oder 3, da- beschriebene Wirkung nur bezüglich einer einzelnen I durch gekennzeichnet, daß die Schaltmittel (131) angesteuerten Speicherzelle ein. Die Eingabe/Aus-I als Transistoren ausgeführt sind. gabe-Schaltkreise aller anderen, jeweils der gleichen I 5. Anordnung nach Anspruch 4, dadurch ge- 35 Zeilenleitung zugeo-dneten Speicherzellen sind in ! kennzeichne'., daß die Transistoren (131) Feld- gleicher Weise wie in bezug auf die angesteuerte * effekt-Transistoren sind. Speicherzelle EIN- bzw. durchgeschaltet. Die Spal- f, 6- Anordnung nach Anspruch 1, dadurch ge- ten-Leitungen der nicht angesteuerten Zellen sind I kennzeichnet, daß die Spalten-Leitungs-Vorspan- jedoch Jeweils von der Spalten-Treiberstufe und dem I nungseinrichtung eine Spannuugsquelle ( f V) 40 Leseverstärker deshalb getrennt, weil in Serie ange-I und eine zwischen die Spannungsquelle und die ordnete Spalten-Leitungsschalter, welche auf von I Spalten-Leitungen (115) geschaltete Anordnung einem Dekodierer ausgehende Signale ansprechen, I (136) mit hoher Impedanz aufweist. geöffnet sind. Die einer nicht angesteuerten Speicheri Ί. Anordnung nach Anspruch 6, dadurch ge- zelle zugeordneten Spalten Leitungen »sehen« jeweils kennzeichnet, daC die Anordnung (136) mit 45 mittels der geschlossenen Eingabe'AusgaDe-Schalthoher Impedanz als ohmscher Widerstand aus- kreise eine hohe Spannung und eine niedrige Spangeführt ist. nung an den Knotenpunkten der Speicherzelle. Wäh-I 8. Verfahren zur Vermeidung des Einschrei- rend der Zeit, in der die Eingabe/Ausgabe-Schalt- | bens von Informationen in nur über eine Zeilen- kreise einer nicht angesteuerten Zelle geschlossen I leitung angesteuerte Speicherzellen einer bit- 5° sind, lädt sich die Leitungskapazität jeder Spalten- ; f orientierten Speicheranordnung ni.ch einem der Leitung auf das Potential des zugeordneten Kr.oten- ! 1 Ansprüche 1 bis 7, in welche jede Speicherzelle punktes auf. Beim öffnen der Eingabe/Ausgabe- i eine Information derart speichert, daß ein Tor- Schaltkreise, wenn der Zeilen-Ansteuerungsimpuls I elektroden-Kondensator eines der Feldeffekt- beendet ist, bleibt die einem Knotenpunkt niedriger - I Transistoren der bistabilen Schaltung über eine 55 Spannung zugeordnete Spalten-Leitung auf einem I Zeilen- und eine Spalten-Leitung auf eine vor- niedrigeren Potential als vorher. Nach einer Anzahl , I gegebene Versorgungsspannung aufgeladen wird, von Lese- bzw. Schreibzyklen (z. B. der gleichen ti dadurch gekennzeichnet, daß ein Potential von Speicherzelle) ist das Potential auf einer Spaltenetwa dem höchsten während djs Einschreibens Leitung praktisch auf Erdpotential gesunken. Unter auftretenden Spannungswert an die den nicht an- 60 solchen Umständen besteht die Möglichkeit, daß gesteuerten Speicherzellen züge rdneten Spalten- eine weitere nicht angesteuerte Speicherzelle bei ErLeitungen angelegt wird, so daß der Spalten- regung ihrer Zeilen-Leitung ein·, niedrige Spannung Leitumgskondensator auf die höchste während auf einer ihrer Spalten-Leitungen antrifft und dades Einschreibens auftretende Spannung aufge- durch das Einschreiben einer fehlerhaften Informaladen wird. 65 tion in diese Speicherzelle verursacht.
9. Verfahren nach Anspruch 8, dadurch ge- Die einzige bisher angewandte Technik besteht
kennzeichnet, oaß das Anlegen des Potentials darin, über einen Arbeitswiderstand eine derartige
kontinuierlich erfolgt. Spannung anzulegen, daß an einem bestimmten
DE19702001471 1969-01-15 1970-01-14 Bitorientierte Speicheranordnung und Verfahren zur Vermeidung des Einschreibens von Informationen in nur ueber eine Zeilenleitung angesteuerte Speicherzellen einer bitorientierten Speicheranordnung Expired DE2001471C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US79122069A 1969-01-15 1969-01-15

Publications (3)

Publication Number Publication Date
DE2001471A1 DE2001471A1 (de) 1970-07-23
DE2001471B2 DE2001471B2 (de) 1973-02-01
DE2001471C3 true DE2001471C3 (de) 1973-08-23

Family

ID=25153024

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702001471 Expired DE2001471C3 (de) 1969-01-15 1970-01-14 Bitorientierte Speicheranordnung und Verfahren zur Vermeidung des Einschreibens von Informationen in nur ueber eine Zeilenleitung angesteuerte Speicherzellen einer bitorientierten Speicheranordnung

Country Status (6)

Country Link
US (1) US3609712A (de)
JP (2) JPS5116733B1 (de)
CA (1) CA928425A (de)
DE (1) DE2001471C3 (de)
FR (1) FR2028356A1 (de)
GB (1) GB1233341A (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3740723A (en) * 1970-12-28 1973-06-19 Ibm Integral hierarchical binary storage element
US3740730A (en) * 1971-06-30 1973-06-19 Ibm Latchable decoder driver and memory array
USH1970H1 (en) 1971-07-19 2001-06-05 Texas Instruments Incorporated Variable function programmed system
US3736573A (en) * 1971-11-11 1973-05-29 Ibm Resistor sensing bit switch
US3798606A (en) * 1971-12-17 1974-03-19 Ibm Bit partitioned monolithic circuit computer system
US3786442A (en) * 1972-02-24 1974-01-15 Cogar Corp Rapid recovery circuit for capacitively loaded bit lines
US3801964A (en) * 1972-02-24 1974-04-02 Advanced Memory Sys Inc Semiconductor memory with address decoding
US3789243A (en) * 1972-07-05 1974-01-29 Ibm Monolithic memory sense amplifier/bit driver having active bit/sense line pull-up
GB1401262A (en) * 1973-02-23 1975-07-16 Ibm Data storage apparatus
US3986054A (en) * 1973-10-11 1976-10-12 International Business Machines Corporation High voltage integrated driver circuit
US4110840A (en) * 1976-12-22 1978-08-29 Motorola Inc. Sense line charging system for random access memory
US4156291A (en) * 1977-07-08 1979-05-22 Xerox Corporation Circuitry for eliminating double ram row addressing
JPS595989B2 (ja) * 1980-02-16 1984-02-08 富士通株式会社 スタティック型ランダムアクセスメモリ
US4472392A (en) * 1983-01-21 1984-09-18 The Upjohn Company Sulfonate containing ester prodrugs of corticosteroids
JPH0878433A (ja) * 1994-08-31 1996-03-22 Nec Corp 半導体装置
US9135998B2 (en) * 2010-11-09 2015-09-15 Micron Technology, Inc. Sense operation flags in a memory device

Also Published As

Publication number Publication date
US3609712A (en) 1971-09-28
DE2001471B2 (de) 1973-02-01
JPS5316258B1 (de) 1978-05-31
JPS5116733B1 (de) 1976-05-27
GB1233341A (de) 1971-05-26
CA928425A (en) 1973-06-12
FR2028356A1 (de) 1970-10-09
DE2001471A1 (de) 1970-07-23

Similar Documents

Publication Publication Date Title
DE2313917C3 (de) Speicher mit redundanten Speicherstellen
DE2001471C3 (de) Bitorientierte Speicheranordnung und Verfahren zur Vermeidung des Einschreibens von Informationen in nur ueber eine Zeilenleitung angesteuerte Speicherzellen einer bitorientierten Speicheranordnung
DE2912320C2 (de) Leseverstärker
DE3123611C2 (de)
DE2658655C2 (de) IC-Speicherzellen-Chip
DE2725613C2 (de) Speicherschaltung mit Zwei-Transistor-Speicherzellen und Verfahren zu ihrem Betrieb
DE2635028C2 (de) Auf einem Halbleiterplättchen integriertes Speichersystem
DE1817510A1 (de) Monolythischer Halbleiterspeicher
DE2840578A1 (de) Abtast-verstaerker
DE2347968C3 (de) Assoziative Speicherzelle
DE2022622C2 (de) Halbleiterspeichermatrix
DE2647892A1 (de) Eingabepufferschaltung
DE2332643C2 (de) Datenspeichervorrichtung
DE2805664A1 (de) Dynamischer lese/schreib-randomspeicher
DE2655999A1 (de) Speicherzelle mit transistoren, die mit verschiedenen schwellenwertspannungen arbeiten
DE60003451T2 (de) Wortleitungssignale einer flashspeicher bleiben überall auf dem chip verlustfrei
EP0100772B1 (de) Elektrisch programmierbare Speichermatrix
DE1959870B2 (de) Kapazitive speicherschaltung
DE2442132C3 (de) Dynamisches Schieberegister und Verfahren zu seinem Betrieb
DE2519323C3 (de) Statisches Drei-Transistoren-Speicherelement
CH636469A5 (de) Datenspeicherzelle.
EP0078338A1 (de) FET-Speicher
DE1950695C3 (de) Datenspeicher mit Speicherstellen aus jeweils mehreren Halbleiterelementen
DE2935121C2 (de)
DE2633558C2 (de) Speicherbaustein

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee