DE2442132C3 - Dynamisches Schieberegister und Verfahren zu seinem Betrieb - Google Patents

Dynamisches Schieberegister und Verfahren zu seinem Betrieb

Info

Publication number
DE2442132C3
DE2442132C3 DE2442132A DE2442132A DE2442132C3 DE 2442132 C3 DE2442132 C3 DE 2442132C3 DE 2442132 A DE2442132 A DE 2442132A DE 2442132 A DE2442132 A DE 2442132A DE 2442132 C3 DE2442132 C3 DE 2442132C3
Authority
DE
Germany
Prior art keywords
shift register
transistors
transistor
inverter
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2442132A
Other languages
English (en)
Other versions
DE2442132B2 (de
DE2442132A1 (de
Inventor
Karlheinrich Dipl.-Ing. 8035 Gauting Horninger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority claimed from DE19742442133 external-priority patent/DE2442133C3/de
Priority to DE2442132A priority Critical patent/DE2442132C3/de
Priority to DE19742442133 priority patent/DE2442133C3/de
Priority to DE19742442131 priority patent/DE2442131B2/de
Priority to DE2442134A priority patent/DE2442134B1/de
Priority to US05/609,622 priority patent/US4030081A/en
Priority to FR7526879A priority patent/FR2284165A1/fr
Priority to JP50106842A priority patent/JPS5152248A/ja
Publication of DE2442132A1 publication Critical patent/DE2442132A1/de
Publication of DE2442132B2 publication Critical patent/DE2442132B2/de
Publication of DE2442132C3 publication Critical patent/DE2442132C3/de
Application granted granted Critical
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Shift Register Type Memory (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft ein dynamisches Schieberegister nach dem Oberbegriff des Patentanspruches 1 und ein Verfahren zu seinem Betrieb.
Solche Schieberegister sind bekannt. Beispielsweise ist in der Veröffentlichtung elektronik — Industrie 3 — 1972, Seiten 26 bis 38, die Arbeitsweise und Anwendung von MOS-Schieberegistern beschrieben und dargestellt.
Ein Nachteil solcher dynamischer Schieberegister besteht darin, daß die gespeicherte Information in Zeitabständen von ca. 10 bis 100 ms regeneriert werden muß. Ein weiterer Nachteil besteht darin, daß beim Abschalten der Versorgungsspannung die in dem dynamischen Schieberegister gespeicherte Information verlorengeht
In der DE-OS 22 55 210 ist eine Datenspeicherschaltung beschrieben, die aus einzelnen zueinander in Reihe geschalteten Invertern besteht Dabei ist der mit dem Eingang jedes zweiten Inverters verbundene Transistor ein MNOS-Transistor. Mit Hilfe einer solchen Schaltung kann vermieden werden, daß gespeicherte Energie bei
einer Unterbrechung der Energiezufuhr zerstört wird.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein dynamisches Schieberegister anzugeben, bei dem in jedem Inverter des Schieberegisters eine Information abgespeichert werden kann, während eine andere Information in einem dem Inverter zugeordneten Speicherelement dauerhaft gespeichert werden kann.
Diese Aufgabe wird durch ein wie eingangs bereits
ίο erwähntes dynamisches Schieberegister gelöst, das durch die in dem Kennzeichen des Patentanspruches 1 aufgeführten Merkmale gekennzeichnet ist
Ein Vorteil eines erfindungsgemäßen dynamischen Schieberegisters besteht darin, daß die Funktionsweise des dynamischen Schieberegisters im normalen Betrieb durch die zugeschalteten MIiI2S-Speichertransistoren nicht gestört wird und daß die Information nur bei längeren Speicherdauern in die MIiI2S-Transistoren umgespeichert wird.
Ein wesentlicher Vorteil dei Erfindung besteht darin, daß durch einen einzigen Impuls die in dem dynamischen Schieberegister gespeicherte Information in die MlihS-Speichertransistoren eingespeichert wird.
Vorteiliiafterweise kann die so in die MIibS-Transistören eingespeicherte Information über einen längeren Zeitraum, der bis zu 10 Jahren reichen kann, gespeichert werden.
Weitere Erläuterungen zur Erfindung gehen aus der Beschreibung und der Figur hervor.
Die Figur zeigt das Schaltbild eines erfindungsgemäßen dynamischen Schieberegisters.
In der Figur wird das herkömmliche, bekannte dynamische Schieberegister von den Transistoren 1 bis 6 gebildet Das Schieberegister besteht im wesentlichen aus zwei Invertern. Der Inverter 10 besteht aus den Transistoren 1 und 2 und der Inverter 20 aus den Transistoren 4 und 5. Diese Inverter sind in der aus der Figur ersichtlichen Weise über den Transistor 3 verbunden. Über die Leitung 12 und über die Anschlüsse 21 und 51 wird die Versorgungsspannung Udd an die Inverter 10 und 20 angelegt. Vorzugsweise liegt die Leitung 12 dabei an Masse. Die Transistoren 2 und 5 dienen als Lastelemente. Vorzugsweise handelt es sich bei den Transistoren 1 bis 6 um MOS-Feldeffekttransistören, wobei die MOS-Transistoren 2 und 5 in bekannter Weise als statische oder dynamische Lastwiderstände geschaltet sind.
Die Information gelangt über den Anschluß 11 in den aus den Transistoren 1 und 2 bestehenden ersten Inverter 10 und wird mit Hilfe eines Taktes Φ31, der an dem Anschluß 31 des Transistors 3 anliegt zu dem zweiten Inverter 20, der aus den Transistoren 4 und 5 gebildet ist, weiter verschoben. Von diesem wird die Information über den Transistor 6, der durch einen Takt Φ61, der an dem Anschluß 61 anliegt getaktet wird, zum
Anschluß 62 hin verschoben. An dem Anschluß 62, der
den Ausgang des Schieberegisters bildet, sind weitere
Inverter in Serie angeschlossen. Es sind nun zu dem bekannten dynamischen
Schieberegister in aus der Figur ersichtlicher Weise MlibS-Speichertransistoren, vorzugsweise MNOS-Speichertransistoren hinzugeschaltet Zu dem ersten Inverter 10 ist der MNOS-Speichertransistor 7 so hinzugeschaltet, daß sein Sourceanschluß mit dem
hr> Sourceanschluß des Transistors 3 und daß sein Drainanschluß mit einer Leitung 9 verbunden ist. Der Gateanschluß des MNOS-Speichertransistors 7 ist mit einer Gateleitung 13 verbunden. Der MNOS-Speicher-
transistor 8 ist in der aus der Figur ersichtlichen Weise mit dem zweiten Inverter 20 so verbunden, daß sein Sourceanschluß mit dem Sourceanschluß des Transistors 6 und daß sein Drainanschluß mit der Leitung 9 verbunden ist. Der Gateanschluß des MNOS-Speichertransistors 8 ist wiederum mit der Gateleitung 13 verbunden.
Wird beispielsweise die Information »1« in das dynamische Speicherelement eingelesen, so wird der Transistor 1 über den Anschluß U, der den Eingang des Schieberegisters bildet, leitend geschaltet Dadurch wird bewirkt, daß der Sourceanschluß des MNOS-Speichertransistors 7 an Massepotential liegt Wird dagegen die Information »0« in das Schieberegister eingelesen, so wird der Transistor 1 fiber den Anschluß 11 gesperrt Dies bewirkt, daß an dem Sourceanschluß des MNOS-Speichertransistors 7 das Versorgungsspannungspotential — Udd anliegt Ist die Information in das Schieberegister eingeschrieben, so wird an die Leitung 9 und an die Gateleitung 13 ein Spannungsimpuls angelegt Vorzugsweise werden, p-Kanal-MNOS-Speichertransistoren vorausgesetzt, etwa 10 us lang etwa —30 V angelegt Je nachdem, ob der Sourceanschluß des MNOS-Speichertransistors 7 an Massepotential oder an dem Potential der Versorgungsspannung liegt, wird entweder die Einsatzspannung dieses MNOS-Transistors zu negativen Spannungswerten hin verschoben oder nicht
Beim Auslesen wird durch Anlegen einer Lesespannung — Ul an die Gateleitung 13 die Information von dem MNOS-Transistor 7 wieder in das Schieberegister eingelesen. Dabei wird an die Leitung 9 die Versorgungsspannung — Udd angelegt Bei diesem Betrieb wird die Information im Schieberegister invertiert
ίο Nachdem die Information, durch den Takt Φ31 bewirkt, über den Transistor 3 an das zweite Speicherelement verschoben wird, gilt für den MNOS-Speichertransistor 8 das oben bereits für den MNOS-Speichertransistor 7 Ausgeführte.
Bei der Verwendung von n-Kanal-MNOS-Transistoren werden zum Einschreiben und Auslesen von Information an die Leitung 9 und an die Gateleitung 13 die entsprechenden Potentiale der entgegengesetzten Polarität angelegt
Anstelle der MNOS-Speichertransistoren können vorteilhafterweise auch ganz allgemein MIiI2S-Transistoren verwendet werden. Vorzugsweise werden MNOS-Transistoren verwendet, deren Dielektrikum aus einer etwa 1 bis 3 nm dicken SK^-Schicht und aus einer etwa 30 bis 60 nm dicken Si3N4-Schicht besteht.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Dynamisches Schieberegister, bestehend aus wenigstens zwei Invertern, wobei der Ausgang des ersten Inverters über einen Transistor mit dem Eingang des zweiten Inverters verbunden ist, wobei der Eingang des ersten Inverters den Eingang des Schieberegisters darstellt, wobei der Ausgang des zweiten Inverters, Ober einen Transistor (6) mit dem Ausgang des Schieberegisters verbunden ist und wobei in dem Schieberegister ein Speichertransistor vorgesehen ist, dadurch gekennzeichnet, daß für jeweils einen Inverter jeweils ein MIiI2S-Speichertransistor (7, 8) vorgesehen ist, wobei jeweils ein Sourceanschluß jeweils eines MIi hS-Speichertransistors (7 bzw. 8) mit jeweils einem Ausgang eines Inverters (10 bzw. 20) verbunden ist, daß die Drainanschlüsse der MlifeS-Speichertransistoren (7,8) mit einer Leitung (9) verbunden sind und daß die Gateanschlüsse der MlikS-Speichertransistoren (7 und 8) mit einer Gateleitung (13) verbunden sind.
2. Dynamisches Schieberegister nach Anspruch 1, dadurch gekennzeichnet, daß die Transistoren (1 bis 6) MOS-Feldeffekttransistoren sind.
3. Dynamisches Schieberegister nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die MIiI2S-Transistoren MNOS-Transistoren sind.
4. Verfahren zum Betrieb eines dynamischen Schieberegisters nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zum Umspeichern von Information aus einem der Inverter (10 oder 20) in einen p-Kanal-MIifeS-Speichertransistor (7 oder 8) an die Leitung (9) und an die Gateleitung (13) ein negativer Spannungsimpuls angelegt wird, daß zum Auslesen der Information aus den MIiI2S-Speichertransistoren (7 oder 8) an die Gateleitung (13) eine Lesespannung - L)L angelegt wird und daß gleichzeitig an die Leitung (9) die Versorgungsspannung Udd angelegt wird und daß bei der Verwendung von n-K.anal-MIiI2S-Speichertransistoren zum Umspeichern und Auslesen die entsprechenden Potentiale der entgegengesetzten Polarität an die Leitung (9) und an die Gateleitung (13) angelegt werden.
DE2442132A 1974-09-03 1974-09-03 Dynamisches Schieberegister und Verfahren zu seinem Betrieb Expired DE2442132C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2442132A DE2442132C3 (de) 1974-09-03 1974-09-03 Dynamisches Schieberegister und Verfahren zu seinem Betrieb
DE19742442133 DE2442133C3 (de) 1974-09-03 Dynamisches Drei-Transistoren-Speicherelement
DE19742442131 DE2442131B2 (de) 1974-09-03 1974-09-03 Dynamisches ein-transistor-speicherelement
DE2442134A DE2442134B1 (de) 1974-09-03 1974-09-03 Verfahren zum Betrieb eines Speicherelementes
US05/609,622 US4030081A (en) 1974-09-03 1975-09-02 Dynamic transistor-storage element
FR7526879A FR2284165A1 (fr) 1974-09-03 1975-09-02 Element de memoire dynamique a transistors
JP50106842A JPS5152248A (de) 1974-09-03 1975-09-03

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE2442132A DE2442132C3 (de) 1974-09-03 1974-09-03 Dynamisches Schieberegister und Verfahren zu seinem Betrieb
DE19742442133 DE2442133C3 (de) 1974-09-03 Dynamisches Drei-Transistoren-Speicherelement
DE19742442131 DE2442131B2 (de) 1974-09-03 1974-09-03 Dynamisches ein-transistor-speicherelement
DE2442134A DE2442134B1 (de) 1974-09-03 1974-09-03 Verfahren zum Betrieb eines Speicherelementes

Publications (3)

Publication Number Publication Date
DE2442132A1 DE2442132A1 (de) 1976-03-11
DE2442132B2 DE2442132B2 (de) 1978-04-27
DE2442132C3 true DE2442132C3 (de) 1981-11-05

Family

ID=27431888

Family Applications (3)

Application Number Title Priority Date Filing Date
DE2442132A Expired DE2442132C3 (de) 1974-09-03 1974-09-03 Dynamisches Schieberegister und Verfahren zu seinem Betrieb
DE19742442131 Withdrawn DE2442131B2 (de) 1974-09-03 1974-09-03 Dynamisches ein-transistor-speicherelement
DE2442134A Withdrawn DE2442134B1 (de) 1974-09-03 1974-09-03 Verfahren zum Betrieb eines Speicherelementes

Family Applications After (2)

Application Number Title Priority Date Filing Date
DE19742442131 Withdrawn DE2442131B2 (de) 1974-09-03 1974-09-03 Dynamisches ein-transistor-speicherelement
DE2442134A Withdrawn DE2442134B1 (de) 1974-09-03 1974-09-03 Verfahren zum Betrieb eines Speicherelementes

Country Status (4)

Country Link
US (1) US4030081A (de)
JP (1) JPS5152248A (de)
DE (3) DE2442132C3 (de)
FR (1) FR2284165A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52153630A (en) * 1976-06-16 1977-12-20 Matsushita Electric Ind Co Ltd Semiconductor memory device
US4132904A (en) * 1977-07-28 1979-01-02 Hughes Aircraft Company Volatile/non-volatile logic latch circuit
JPS5457875A (en) * 1977-10-17 1979-05-10 Hitachi Ltd Semiconductor nonvolatile memory device
US4128773A (en) * 1977-11-07 1978-12-05 Hughes Aircraft Company Volatile/non-volatile logic latch circuit
DE2824727A1 (de) * 1978-06-06 1979-12-13 Ibm Deutschland Schaltung zum nachladen der ausgangsknoten von feldeffekt-transistorschaltungen
JPS5538664A (en) * 1978-09-08 1980-03-18 Sanyo Electric Co Ltd Nonvolatile memory circuit
JPH01151095A (ja) * 1987-12-09 1989-06-13 Toshiba Corp 半導体メモリ
JPH02199698A (ja) * 1989-01-30 1990-08-08 Kawasaki Steel Corp 半導体集積回路
JP2529885B2 (ja) * 1989-03-10 1996-09-04 工業技術院長 半導体メモリ及びその動作方法
JP2726503B2 (ja) * 1989-08-09 1998-03-11 川崎製鉄株式会社 集積回路
US5598367A (en) * 1995-06-07 1997-01-28 International Business Machines Corporation Trench EPROM

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE788583A (fr) * 1971-09-16 1973-01-02 Intel Corp Cellule a trois lignes pour memoire a circuit integre a acces aleatoir
US3781570A (en) * 1971-11-22 1973-12-25 Rca Corp Storage circuit using multiple condition storage elements
JPS5710516B2 (de) * 1972-12-13 1982-02-26
US3876991A (en) * 1973-07-11 1975-04-08 Bell Telephone Labor Inc Dual threshold, three transistor dynamic memory cell
US3876993A (en) * 1974-03-25 1975-04-08 Texas Instruments Inc Random access memory cell

Also Published As

Publication number Publication date
US4030081A (en) 1977-06-14
DE2442133A1 (de) 1976-03-18
DE2442132B2 (de) 1978-04-27
DE2442134B1 (de) 1976-02-26
FR2284165A1 (fr) 1976-04-02
DE2442133B2 (de) 1976-07-08
JPS5152248A (de) 1976-05-08
DE2442131B2 (de) 1976-07-08
DE2442132A1 (de) 1976-03-11
DE2442131A1 (de) 1976-03-18

Similar Documents

Publication Publication Date Title
DE4330778C2 (de) Speicherzellenschaltung
DE4238063C2 (de) Integrierte Speicherzellenschaltung mit Set-/Reset-Funktion
DE2450116C2 (de) Dynamisches Ein-Transistor-Speicherelement für nichtflüchtige Speicher und Verfahren zu seinem Betrieb
DE3618572C2 (de)
DE2442132C3 (de) Dynamisches Schieberegister und Verfahren zu seinem Betrieb
DE3686933T2 (de) Programmierbares halbleiterspeichergeraet.
DE2514582C2 (de) Schaltung zur erzeugung von leseimpulsen
DE2347968B2 (de) Assoziative speicherzelle
EP0100772B1 (de) Elektrisch programmierbare Speichermatrix
DE2317497C2 (de) Verfahren zum Betrieb eines Fünf-Transistoren-Speicherelementes
DE2622307A1 (de) Elektrische speichervorrichtung
DE3514252A1 (de) Halbleiterspeichervorrichtung
DE2855118B1 (de) Dynamischer FET-Speicher
DE68921062T2 (de) Nichtflüchtige Halbleiterspeicheranordnung mit einer Referenzspannungsgeneratorschaltung.
DE3888294T2 (de) Eingangsschaltung, die in eine Halbleiteranlage eingegliedert ist.
DE2351554C2 (de) Speicher für direkten Zugriff mit dynamischen Speicherzellen
DE2433077A1 (de) Dynamische speichereinrichtung
DE2519323A1 (de) Statisches drei-transistoren-speicherelement
DE2339289C2 (de) Bistabile Kippstufe mit MNOS-Transistoren
DE3887817T2 (de) Steuerschaltung für Leseverstärker.
DE2935121C2 (de)
DE68917896T2 (de) Integrierte Halbleiterschaltung, fähig ein Ereignis einer fehlerhaften Wirkung wegen Störungen zu verhindern.
DE2131939A1 (de) Logisch gesteuerte Inverterstufe
DE3202028A1 (de) Integrieter dynamischer schreib-lese-speicher
DE69031326T2 (de) Treiberkreis

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee