DE2442133B2 - Dynamisches drei-transistoren-speicherelement - Google Patents

Dynamisches drei-transistoren-speicherelement

Info

Publication number
DE2442133B2
DE2442133B2 DE19742442133 DE2442133A DE2442133B2 DE 2442133 B2 DE2442133 B2 DE 2442133B2 DE 19742442133 DE19742442133 DE 19742442133 DE 2442133 A DE2442133 A DE 2442133A DE 2442133 B2 DE2442133 B2 DE 2442133B2
Authority
DE
Germany
Prior art keywords
transistor
dynamic
line
mnos
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19742442133
Other languages
English (en)
Other versions
DE2442133C3 (de
DE2442133A1 (de
Inventor
Karlheinrich Dipl.-Ing. 8035 Gauting Horninger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority claimed from DE19742442133 external-priority patent/DE2442133C3/de
Priority to DE2442134A priority Critical patent/DE2442134B1/de
Priority to DE2442132A priority patent/DE2442132C3/de
Priority to DE19742442131 priority patent/DE2442131B2/de
Priority to DE19742442133 priority patent/DE2442133C3/de
Priority to FR7526879A priority patent/FR2284165A1/fr
Priority to US05/609,622 priority patent/US4030081A/en
Priority to JP50106842A priority patent/JPS5152248A/ja
Publication of DE2442133A1 publication Critical patent/DE2442133A1/de
Publication of DE2442133B2 publication Critical patent/DE2442133B2/de
Publication of DE2442133C3 publication Critical patent/DE2442133C3/de
Application granted granted Critical
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Shift Register Type Memory (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft ein dynamisches Drei-Transi-' ftören-Speichereiement nach dem Oberbegriff des Patentanspruches 1.
Dynamische Speicherelemente mit drei Transistoren sind bekannt Beispielsweise ist in der Veröffentlichung »New 4,096-bit MOS chip is heart of fast, compact computer memory«, Electronics, December 18, 1972, Seiten 97 bis 103, ein solches Speicherelement beschrieben.
Ein Nachteil eines solchen dynamischen Speicherelementes mit drei Transistoren besteht darin, daß die ge-
speicherte Information in böstimmten Zeiiabstilnden.
beispielsweise in ZeitabsläP^r, von 10 bis 100 ms re.
Generiert werden muß, Außerdem geht beim Abschal-
"fen der Versorgungsspannung die Information ver|0.
ren{n der US-PS 3745 539 ist ein Regenerierkreis beschrieben/bei dem mit einer Bitleitung ein zusätzliches Schaltelement verbunden ist, das lediglich die Aufgabe hat die Entladung eines Speicherkondensators eines dynamischen Speicherelementes während des Betriebes zu verhindern,
Die Aufgabe der vorliegenden Erfindung besteht f*darin ein dynamisches Drei-Transistoren-Speicherelement'anzugeben, bei dem die gespeicherte Information über einen längeren Zeitraum, insbesondere beim Ab-'schalten der Versorgungsspannung, gespeichert werden kann, ,
' Diese Aufgabe wird durch ein wie eingangs bereits
- erwähntes dynamisches Drei-Transistoren-Speicherele-
''ment gelöst, das erfindungsgemäß durch die in dem
Kennzeichen des Patentanspruches 1 aufgeführten Merkmale gekennzeichnet ist.
Ein wesentlicher Vorteil der Erfindung liegt dann, daß durch einen einzigen Impuls die in dem dynamischen Drei-Transistoren-Speicherelement gespeicherte Information in den MNOS-Transistor eingespeichert
wird. .
Vorteilhafterweise kann dia so abgespeicherte Information über einen längeren Zeitraum, beispielsweise über einen Zeitraum bis zu 10 Jahren, gespeichert wer-
Ein weiterer Vorteil der Erfindung besteht darin, daß die Funktionsweise des dynamischen Drei-Transistoren-Speicherelementes durch den erfindungsgemäßen MNOS-Speichertransistor in keiner Weise gestört und daß nur bei längeren Speicherdauern die Information in den MNOS-Speichertransistor umgespeichert v/ird.
Weitere Erläuterungen zur Erfindung gehen aus der Beschreibung und der Figur hervor.
Die Figur zeigt das Schaltbild eines erfindungsgemäßen dynamischen Drei-Transistoren-Speicherelementes.
In der Figur bilden die Transistoren 1. 2 und 3 und die Kapazität 11 das dynamische Drei-Transistoren-Speicherelement. Dabei sind die Transistoren 2 und 3 in der aus der Figur ersichtlichen Weise in Reihe geschaltet und befinden sich zwischen der Bitleitung fe and dem Anschluß 9. Vorzugsweise liegt der Anschluß 9 an Massepotential. Der Transistor 1 ist einerseits mit der Bitleitung 6 und andererseits mit dem Gateanschluß des Transistors 3 verbunden. Die Gateanschlüsse der Transistoren 1 und 2 sind miteinander verbunden. Die Gateanschlüsse der Transistoren 1 und 2 sind mit der Leitung 5, die als Wortleitung dient, verbunden. Erfindungsgemäß ist der MNOS-Speichertransistor 4 in der aus der Figur ersächtüchen Weise an das dynamische Drei-Transistoren-Speicherelement angeschaltet Dabei ist dieser MNOS-Speichertransistor 4 mit seinem Sourceanschluß in der aus der Figur ersichtlichen Weise mit dem Punkt 10 mit dem Drainanschluß des Transistors 3 und mit dem Sourceanschluß des Transistors 2 verbunden. Der Drainanschluß des MNOS-Speichertransistors 4 ist mit der Leseleitung 7 und der Gateanschluß dieses MNOS-Schalttransistors 4 mit der Gate-Jeitung 8 verbunden. Vorzugsweise liegt die Versorgungsspannung Udd an der Leitung 6 an (—10 V).
Im folgenden soll nun die Funktionsweise des erfindungsgemäßen dynamischen Drei-Transistoren-
Speicherelementes beschrieben werden, Ist in die Kapazität IJ des Speicherelemente» eine »|« eingespeichert, so befindet sich der Transistor 3 im leitenden Zustand, Dies bedeutet, daß der Sourceansehluß des Transistors 4 auf dem Potential des Anschlusses 9, vorzugsweise an Massepotent'ml liegt, Bei einer gespeicherten »0« sperrt der Transistor 3 dagegen, was bedeutet, daß der Sourccanschluß des JvINOS'Speichertransistors 4 potentialfrei ist. Wird nun an die Gateleitung 8 und an die Leseleitung 7, bei der Verwendung eines p-Kanal-MNOS-Speichertransistors 4, ein negativer Spannungsimpuls angelegt, so verschiebt sich im Falle einer gespeicherten »1« die Einsatzspannung des MNOS-Transistors 4 zu negativen Spannungswerten hin, während bei einer gespeicherten »0« die Einsatzspannung dieses Transistors auf ihrem ursprünglichen Wert bleibt. Dies rührt daher, daß im Falle der gespeicherten »I« die volle negative Spannung am Gate des MNOS-Speichertratisistors 4 wirksam wird, während dies im Falle einer gespeicherten »0« nicht der Fall ist, zo Vorzugsweise wird an die Gateleitung 8 und an die Leselcitung 7 ein negativer Spannungsimpuls von etwa -30 V/10 μβ angelegt.
Beim Auslesen, d.h. wenn die in dem MNOS-Speichertransistor 4 gespeicherte Information in das *s dynamische Drei-Transistoren-Speicberelement zurückgelesen werden soll, wird die Leseleitung 7 an Masse gelegt, während die Gateleitung 8 an die Lesespannung — Ul gelegt wird. Je nach Art der gespeicherten Information liegt nun die Bitleitung 6 über den Transistor 2 und über den MNOS-Speichertransistor 4 auf Massepotential oder an Versorgungsspannung, wenn der Speichertransistor 4 sperrt, je nachdem, ob der Speächcrtransistor 4 leitet oder sperrt, fließt über den Transistor 2 und über den Speichertransistor 4 auf die Leitung 7 ein Lesesirom oder nicht.
Beim Umschreiben der Information aus dem dynamischen Drei-TransistorervSpeieherelement in den MNOS-Speichertransistor 4 wird die Information invertiert.
Ein weiterer Vorteil wird dadurch erreicht, daß der Transistor 1 als MNOS-Transistor ausgeführt wird, Dabei soll jedoch nur die Einsatzspannung des MNOS-Tü'ansistors ! negativer gemacht werden als die Einsatzspannung des Transistors 2, um beim Auslesen ein gleichzeitiges Einschreiben über den Transistor J zu verhindern. Somit benötigt man nicht zwei verschiedene Oxyddicken wia sie in dem in der Veröffentlichung »New 4,096-bit MOS chip is heart of fast, compact computer memory«, Electronics, December 18, 1972, Seiten 97 bis 103, beschriebenen Speicherelement erforderlich sind.
Bei der Verwendung eines MNOS-n-Kanal-Transistors als Speichertransistor 4 werden zum Einschreiben und zum Auslesen an die Gateleitung 8 und an die Leseleitung 7 die entsprechenden Potentiale der entgegengesetzten Polarität angelegt.
Bei einer Weiterbildung der Erfindung kann das dynamische Drei-Transistoren-Speicherelement auch so aufgebaut sein, daß die Gateleitung der Transistoren 1 und 2 getrennt herausgeführt sind. Dies hat den Vorteil, daß diese Transistoren beim Einschreiben und Auslesen getrennt angesteuert werden können.
Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Dynamisches Drei-Transistoren-Speicherelement, bei dem ein erster und ein zweiter Transistor zueinander in Reihe geschaltet sind, wobei der Sourceanschluß des ersten Transistors mit dem Drainanschluß des zweiten Transistors verbunden ist und wobei der Sourceanschluß des zweiten Transistors mit einem Anschluß und der Drainanschluß des ersten Transistors mit einer Bitleitung verbunden ist, und wobei ein dritter Transistor vorgesehen ist, dessen Sourceanschluß mit dem Gateanschluß des zweiten Transistors verbunden ist und dessen Drainanschluß mit der Bitleitung verbunden ist, wobei die Gateanschlüsse des dritten und des eisten Transistors miteinander verbunden sind oder getrennt herausgeführt sind und eine Wortleitung : oder zwei getrennte Wortleitungen darstellen, dadurch gekennzeichnet, daß ein MJ1J2S-Speichertransistor (4) vorgesehen ist, der mit dem Verbindungspunkt (10) zwischen dem Drainanschluß des zweiten Transistors (3) und dem Sourceanschluß des ersten Transistors (2) verbunden ist und der mit seinem Gateanschluß mit einer Gateleitung (8) und mit seinem Drainanschluß mit einer Leseleitung (7) verbunden ist
2. Dynamische Drei-Transistoren-Speicherelement nach Anspruch 1, dadurch gekennzeichnet, daß als erster, als zweiter und als dritter Transistor MOS-Transistoren verwendet sind.
3. Dynamisches DreiTransistoren-Speicherelement nach Anspruch 1, dadurch gekennzeichnet, daß als erster und als zweiter Transistor MOS-Transistoren verwendet sind und daß als dritter Transistor ein MNOS-Transistor verwendet ist.
4. Verfahren zum Betrieb eines dynamischen Drei-Transistoren-Speicherelementes nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zum Einschreiben an die Gateleitung (8) und an die Leseleitung (7) ein Spannungsimpuls angelegt wird, wobei der Spannungsimpuls bei einem p-Kanal-MNOS-Transistor (4) negativ und bei einem n-Kanal-MNOS-Transistor (4) positiv ist und daß zum Auslesen die Leseleitung (7) an Masse und die Gateleitung (8) an die Lesespannung Ul gelegt wird, wobei die Lesespannung Ul bei der Verwendung eines p-Kanal-MNOS-Transistors (4) positiv ist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zwei verschiedene Informationen, die eine in dem Drei-Transistoren-Speicherelement und die andere in dem MIihS-Transistor, gespeichert werden.
DE19742442133 1974-09-03 1974-09-03 Dynamisches Drei-Transistoren-Speicherelement Expired DE2442133C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2442134A DE2442134B1 (de) 1974-09-03 1974-09-03 Verfahren zum Betrieb eines Speicherelementes
DE2442132A DE2442132C3 (de) 1974-09-03 1974-09-03 Dynamisches Schieberegister und Verfahren zu seinem Betrieb
DE19742442131 DE2442131B2 (de) 1974-09-03 1974-09-03 Dynamisches ein-transistor-speicherelement
DE19742442133 DE2442133C3 (de) 1974-09-03 Dynamisches Drei-Transistoren-Speicherelement
FR7526879A FR2284165A1 (fr) 1974-09-03 1975-09-02 Element de memoire dynamique a transistors
US05/609,622 US4030081A (en) 1974-09-03 1975-09-02 Dynamic transistor-storage element
JP50106842A JPS5152248A (de) 1974-09-03 1975-09-03

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE2442134A DE2442134B1 (de) 1974-09-03 1974-09-03 Verfahren zum Betrieb eines Speicherelementes
DE2442132A DE2442132C3 (de) 1974-09-03 1974-09-03 Dynamisches Schieberegister und Verfahren zu seinem Betrieb
DE19742442131 DE2442131B2 (de) 1974-09-03 1974-09-03 Dynamisches ein-transistor-speicherelement
DE19742442133 DE2442133C3 (de) 1974-09-03 Dynamisches Drei-Transistoren-Speicherelement

Publications (3)

Publication Number Publication Date
DE2442133A1 DE2442133A1 (de) 1976-03-18
DE2442133B2 true DE2442133B2 (de) 1976-07-08
DE2442133C3 DE2442133C3 (de) 1977-02-17

Family

ID=

Also Published As

Publication number Publication date
DE2442131B2 (de) 1976-07-08
FR2284165A1 (fr) 1976-04-02
US4030081A (en) 1977-06-14
DE2442133A1 (de) 1976-03-18
DE2442132C3 (de) 1981-11-05
JPS5152248A (de) 1976-05-08
DE2442131A1 (de) 1976-03-18
DE2442132B2 (de) 1978-04-27
DE2442134B1 (de) 1976-02-26
DE2442132A1 (de) 1976-03-11

Similar Documents

Publication Publication Date Title
DE2625007C3 (de) Adressenpufferschaltung für Halbleiterspeicher
DE2721851A1 (de) Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen
DE2639555C2 (de) Elektrische integrierte Schaltung
DE3618572C2 (de)
DE2940500C2 (de)
DE2332643C2 (de) Datenspeichervorrichtung
DE1774708B2 (de)
DE2347968C3 (de) Assoziative Speicherzelle
DE1265784B (de) Flipflopschaltung zur Speicherung von binaeren Datensignalen
DE2442132C3 (de) Dynamisches Schieberegister und Verfahren zu seinem Betrieb
DE2622307A1 (de) Elektrische speichervorrichtung
DE2734987C3 (de) Flip-Flop-Leseverstärker für integrierte Speichereinrichtungen
DE3329096C2 (de)
DE2609714C3 (de)
DE3108342C2 (de) Dynamische Schieberegisterschaltung
DE1959374C3 (de) Einspeicherungs- und Ausspeicherungsschaltungsanordnung für eine binäre Halbleiter -Speicherzelle
DE2351554C2 (de) Speicher für direkten Zugriff mit dynamischen Speicherzellen
DE2442133C3 (de) Dynamisches Drei-Transistoren-Speicherelement
DE1959689A1 (de) Elektrische Speicherzelle mit niedriger Verlustleistung
DE2748571B2 (de)
DE2131939A1 (de) Logisch gesteuerte Inverterstufe
DE2262719A1 (de) Impulsgeneratorschaltung
DE2132560C3 (de)
DE1904787B2 (de) Elektrisches speicherelement und betrieb desselben
DE2459023C3 (de) Integrierbare, aus Isolierschicht-Feldeffekttransistoren gleicher Leitungsund Steuerungsart aufgebaute statische Schreib/Lesespeicherzelle

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee