DE2442132A1 - Dynamisches schieberegister - Google Patents

Dynamisches schieberegister

Info

Publication number
DE2442132A1
DE2442132A1 DE2442132A DE2442132A DE2442132A1 DE 2442132 A1 DE2442132 A1 DE 2442132A1 DE 2442132 A DE2442132 A DE 2442132A DE 2442132 A DE2442132 A DE 2442132A DE 2442132 A1 DE2442132 A1 DE 2442132A1
Authority
DE
Germany
Prior art keywords
inverter
shift register
transistor
transistors
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2442132A
Other languages
English (en)
Other versions
DE2442132B2 (de
DE2442132C3 (de
Inventor
Karlheinrich Dipl In Horninger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority claimed from DE19742442133 external-priority patent/DE2442133C3/de
Priority to DE19742442131 priority Critical patent/DE2442131B2/de
Priority to DE2442134A priority patent/DE2442134B1/de
Priority to DE2442132A priority patent/DE2442132C3/de
Priority to DE19742442133 priority patent/DE2442133C3/de
Priority to US05/609,622 priority patent/US4030081A/en
Priority to FR7526879A priority patent/FR2284165A1/fr
Priority to JP50106842A priority patent/JPS5152248A/ja
Publication of DE2442132A1 publication Critical patent/DE2442132A1/de
Publication of DE2442132B2 publication Critical patent/DE2442132B2/de
Publication of DE2442132C3 publication Critical patent/DE2442132C3/de
Application granted granted Critical
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Shift Register Type Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT München, den 3.9.1974
Berlin und München Wittelsbacherplats
VPA 74/7147
Dynamisches Schieberegister
Die Erfindung betrifft ein dynamisches Schieberegister nach dem Oberbegriff des Patentanspruches 1.
Solche - Schieberegister sind bekannt. Beispielsweise ist·in der Veröffentlichung Electronik - Industrie 3 - 1972 Seiten 26 bis 38 die Arbeitsweise und Anwendung von MOS-Schiebe~ registern beschrieben und dargestellt". .
Ein Nachteil solcher dynamischer Schieberegister besteht darin, daß die gespeicherte Information in Zeitabständen von ca. bis 100 ms regeneriert werden muß. Ein weiterer Nachteil besteht darin, daß beim Abschalten der Versorgungsspannung die in dem dynamischen Schieberegister gespeicherte Information verloren V-geht.
Eine Aufgabe der vorliegenden Erfindung besteht darin, ein dynamisches Schieberegister anzugeben, bei dem die oben beschriebenen Nachteile vermieden sind.
Diese Aufgabe wird durch ein wie eingangs bereits erwähntes dynamisches Schieberegister gelöst, das durch die in dem Kennzeichen des Patentanspruches 1 aufgeführten Merkmale gekennzeichnet ist.
Ein Vorteil eines erfindungsgemäßen dynamischen Schieberegisters besteht darin, daß die Punktionsweise des dynamischen. Schieberegisters im normalen Betrieb durch die erfindungsgeraäß zugeschalteten MNOS-Speichertransistoren nicht gestört· wird und daß die Information nur bei längeren Speicherdauern in die
VPA 9/710/4093 c vP/Htr
6 0 9 8 11/0551
MOS-Transistoren umgespeichert wird.
Ein wesentlicher Vorteil der Erfindung besteht darin, daß durch einen einzigen Impuls die in dem dynamischen Schieberegister gespeicherte Information.in:""däe" erfindungsgemäßen METÖS-Speiehertransistoren eingespeichert wird.
Vorteilhafterweise kann die so in die MOS-Transistoren eingespeicherte Information über einen längeren Zeitraum, der bis ;
zu 10 Jahren reichen kann, gespeichert werden. I
. ■ j
Weitere Erläuterungen zur Erfindung gehen aus der Beschreibung j
und der Figur hervor. j
Die Figur zeigt das Schaltbild eines erfindungsgemäßen dynamischen : Schieberegisters.
In der Figur 1 wird das herkömmliche, bekannte dynamische Schieberegister von den Transistoren 1 bis 6 gebildet. Das Schieberegister besteht im wesentlichen aus zwei Invertern. Der Inverter 10 besteht aus den Transistoren 1 und 2 und dsr Inverter 20 aus den Transistoren 4 und 5. Diese Inverter sind in der aus äer Figur ersichtlichen Weise über den Transistor 3 verbunden. Über die Leitung 12 und über die Anschlüsse 21 und 51 w±ä ' die Versorgungsspannung U^ an die Inverter 10 und 20 angelegt. Vorzugsweise liegt die Leitung 12 dabei an Masse. Die Transistoren
2 und 5 dienen als Lastelemente. Vorzugsv/eise handelt es sich
bei den Transistoren 1 bis 6 um MOS-FeIdeffekt-Transistoren, wobei · die MOS-Transistoren 2 und 5 in bekannter Weise als statische oder dynamische Lastwiderstände geschaltet sind.
Die Information gelangt über den Anschluß 11 in den aus den Transistoren 1 und 2 bestehenden ersten Inverter 10 und wird mit Hilfe eines Taktes 0 31, der an dem Anschluß 31 des Transistors
3 anliegt zu dem zweiten Inverter 20, der aus den Transistoren
4 und 5 gebildet ist, weiter geschoben. Von diesem wird die Information über den Transistor 6, der durch einen Takt 0 61, der an dem Anschluß 61 anliegt, getaktet wird, zum Anschluß 62 hin verschoben. An dem Anschluß 62, der äen Ausgang des Schiebe-VPA 9/710/4093 c 609811/0551 . ■*
registers bildet,sind weitere Inverter in Serie angeschlossen.
Erfindungsgemäß sind nun zu dem bekannten dynamischen Schieberegister in aus der Figur ersichtlichen Weise MtTOS-Speichertransistoren·hinzugeschaltet. Zu dem ersten Inverter 10 ist der MNOS-Speichertransistor 7 so hinzugeschaltet, daß sein Sourceanschluß mit dem Sourceanschluß des Transistors 3 und daß sein Drainanschluß mit einer Leitung 9 verbunden ist. Der Gateanschluß des MNOS-Speichertransistors 7 ist mit einer Gateleitung 13 verbunden. Der MNOS-Speichertransistor 8 ist in der aus der Figur ■ eigentlichen V/eise mit dem zweiten Inverter 20 so verbunden, daß sein Sourceanschluß mit dem Drainanschluß des Transistors 6 und daß sein Drainanschluß mit der Leitung 9 verbunden ist. Der Gateanschluß des MOS-Speichertransistors 8 ist wiederum mit der Gateleitung 13 verbunden.
Wird beispielsweise die Information "1" in das dynamische Speicherelement eingelesen, so wird der Transistor 1 über den Anschluß 11, der den Eingang des Schieberegisters bildet, leitend geschaltet. Dadurch wird bewirkt, daß der Sourceanschluß des MNOS-Speichertransistors 7 an Massepotential liegt. Wird dagegen die Information '1O" in das Schieberegister eingelesen, so wird der Transistor 1 über den Anschliß 11 gesperrt. Dies bewirkt, daß an dem Sourceanschluß des MNOS-Speichertransistors 7 das Versorgungsspannungspotential -U-q-q anliegt. Ist die Information in das Schieberegister eingeschrieben, so·.wird er- \ findungsgemäß an die Leitung 9 und an die Gateleitung 13 ein . :· Spannungsimpuls angelegt. Vorzugsweise werden, p-Kanal-MfTOS-Speichertransistoren vorausgesetzt, etwa 10 /US lang etwa -30 T angelegt. Je nachdem, ob der Sourceanschluß des MtTOS-Speichertransistors 7 an Massepotential oder an dem Potential der Versorg ungs spannung liegt, wird entweder die Einsatzspannung dieses MOS-Transistors zu negativen Spannungswerten hin verschoben oder nicht. ' ;
Beim Auslesen wird durch Anlegen einer Lesespannung -Uj1 an die Gateleitung 13 die Information von dem MOS-Transistor 7 wieder in das Schieberegister eingelesen. Dabei wird an die Leitung 9 die Versd!?run.rrs3pannunr -U1,^ angelegt. Bei diesem Betrieb wird die VPA 9/710Λ093 c " 6098 11/0551 ; ;
; : 2U2132
Information im Schieberegister invertiert.
Nachdem die Information, durch den Takt 0 31 bewirkt, über den Transistor 3 an das zweite Speicherelement verschoben wurde, gilt für den MNOS-Speichertransistor 8 das oben bereits für den MOS-Speichertransistor 7 Ausgeführte.
Bei der Verwendung von n-Kanal-MTTOS-Transistoren werden zum Einschreiben und Auslesen von Information an die Leitung 9 und an die Gateleitung 13 die entsprechenden Potentiale der entgegengesetzten Polarität angelegt.
Anstelle der MNOS-Speichertransistoren können vorteilhafterweise auch ganz allgemein MI^I^S-Transistoren verwendet werden. Vorzugsweise werden MNOS-Transistören verwendet, deren Dielektrikum aus einer etwa 1 bis 3 nin dicken SiOp-Schicht und aus einer etwa 30 bis 60 nm dicken Si,N^-Schicht besteht.
3 Patentansprüche
1 Figur
YPA 9/710/4093 c
60.9.81 1/0551

Claims (4)

  1. Patentansprüche
    q) Dynamisches Schieberegister, bestehend aus wenigstens zwei Invertern, wobei der Ausgang des ersten Inverters über .einen Transistor mit dem Eingang des zweiten Inverters verbunden ist, und wobei der Eingang des ersten Inverters den Eingang des Schieberegisters darstellt, und wobei der Ausgang des zweiten Inverters, über einen Transistor (6) mit dem Ausgang des Schieberegisters verbunden ist, dadurch g e k e η η zeichnet , daß für jeweils einen Inverter jeweils ein MJ^a^-Speichertransistor (7, 8) vorgesehen ist, wobei jeweils ein Sourceanschluß jeweils eines M^S-Speichertransistors (7 bzw. 8) mit jeweils einem Ausgang eines Inverters (10 bzw. 20) verbunden ist, daß die Drainanschlüsse der M^S-Speichertransistoren (7, 8) mit einer Leitung (9) verbunden sind und daß die Gate-r anschlüsse der MNOS-Speichertransistoren (7 und 8) mit einer Gateleitung (13) verbunden sind.
  2. 2. Dynamisches Schieberegister nach Anspruch 1, dadurch ge kennzeichnet , daß die Transistoren (1 bis 6) MOS-Feldeffekt-Transistoren sind.
  3. 3. Verfahren zum Betrieb eines dynamischen Schieberegisters nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß zum Uraspeichern von Information aus einem der Inverter (10 oder 20) in einen p-Kanal-MNOS-Speichertransist.or (7 oder 8) an die Leitung (9) und an die Gateleitung (13) ein negativer Spannungsimpuls angelegt wird, daß zum Auslesen der "Information aus dem MNOS-Speichertransistoren (7 oder 8) an die Gateleitung (13) eine Lesespannung -U- angelegt wird und daß gleichzeitig an die Leitung (9) die Versorgungsspannung ILy0 angelegt wird, und daß bei der Verwendung von n-Kanal-MOS-Speichertransistoren zum Umspeichern und Auslesen die entsprechenden Potentiale der entgegengesetzten Polarität an die Leitung (9) und an die Gateleitung (13) angelegt werden.
    VPA 9/710/4093 c 6098 11/055
  4. 4. Verfahren nach Anspruch 3, dadurch gekenn zeich net , daß zwei verschiedene Informationen, die eine in dem Inverter und die andere in dem Ml-^S-Speichertransistor, gespeichert werden.
    VPA 9/710/4093 c
    609811/0551
DE2442132A 1974-09-03 1974-09-03 Dynamisches Schieberegister und Verfahren zu seinem Betrieb Expired DE2442132C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19742442131 DE2442131B2 (de) 1974-09-03 1974-09-03 Dynamisches ein-transistor-speicherelement
DE2442134A DE2442134B1 (de) 1974-09-03 1974-09-03 Verfahren zum Betrieb eines Speicherelementes
DE2442132A DE2442132C3 (de) 1974-09-03 1974-09-03 Dynamisches Schieberegister und Verfahren zu seinem Betrieb
DE19742442133 DE2442133C3 (de) 1974-09-03 Dynamisches Drei-Transistoren-Speicherelement
US05/609,622 US4030081A (en) 1974-09-03 1975-09-02 Dynamic transistor-storage element
FR7526879A FR2284165A1 (fr) 1974-09-03 1975-09-02 Element de memoire dynamique a transistors
JP50106842A JPS5152248A (de) 1974-09-03 1975-09-03

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE19742442131 DE2442131B2 (de) 1974-09-03 1974-09-03 Dynamisches ein-transistor-speicherelement
DE2442134A DE2442134B1 (de) 1974-09-03 1974-09-03 Verfahren zum Betrieb eines Speicherelementes
DE2442132A DE2442132C3 (de) 1974-09-03 1974-09-03 Dynamisches Schieberegister und Verfahren zu seinem Betrieb
DE19742442133 DE2442133C3 (de) 1974-09-03 Dynamisches Drei-Transistoren-Speicherelement

Publications (3)

Publication Number Publication Date
DE2442132A1 true DE2442132A1 (de) 1976-03-11
DE2442132B2 DE2442132B2 (de) 1978-04-27
DE2442132C3 DE2442132C3 (de) 1981-11-05

Family

ID=27431888

Family Applications (3)

Application Number Title Priority Date Filing Date
DE19742442131 Withdrawn DE2442131B2 (de) 1974-09-03 1974-09-03 Dynamisches ein-transistor-speicherelement
DE2442134A Withdrawn DE2442134B1 (de) 1974-09-03 1974-09-03 Verfahren zum Betrieb eines Speicherelementes
DE2442132A Expired DE2442132C3 (de) 1974-09-03 1974-09-03 Dynamisches Schieberegister und Verfahren zu seinem Betrieb

Family Applications Before (2)

Application Number Title Priority Date Filing Date
DE19742442131 Withdrawn DE2442131B2 (de) 1974-09-03 1974-09-03 Dynamisches ein-transistor-speicherelement
DE2442134A Withdrawn DE2442134B1 (de) 1974-09-03 1974-09-03 Verfahren zum Betrieb eines Speicherelementes

Country Status (4)

Country Link
US (1) US4030081A (de)
JP (1) JPS5152248A (de)
DE (3) DE2442131B2 (de)
FR (1) FR2284165A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52153630A (en) * 1976-06-16 1977-12-20 Matsushita Electric Ind Co Ltd Semiconductor memory device
US4132904A (en) * 1977-07-28 1979-01-02 Hughes Aircraft Company Volatile/non-volatile logic latch circuit
JPS5457875A (en) * 1977-10-17 1979-05-10 Hitachi Ltd Semiconductor nonvolatile memory device
US4128773A (en) * 1977-11-07 1978-12-05 Hughes Aircraft Company Volatile/non-volatile logic latch circuit
DE2824727A1 (de) * 1978-06-06 1979-12-13 Ibm Deutschland Schaltung zum nachladen der ausgangsknoten von feldeffekt-transistorschaltungen
JPS5538664A (en) * 1978-09-08 1980-03-18 Sanyo Electric Co Ltd Nonvolatile memory circuit
JPH01151095A (ja) * 1987-12-09 1989-06-13 Toshiba Corp 半導体メモリ
JPH02199698A (ja) * 1989-01-30 1990-08-08 Kawasaki Steel Corp 半導体集積回路
JP2529885B2 (ja) * 1989-03-10 1996-09-04 工業技術院長 半導体メモリ及びその動作方法
JP2726503B2 (ja) * 1989-08-09 1998-03-11 川崎製鉄株式会社 集積回路
US5598367A (en) * 1995-06-07 1997-01-28 International Business Machines Corporation Trench EPROM

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2255210A1 (de) * 1971-11-22 1973-05-30 Rca Corp Datenspeicherschaltung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE788583A (fr) * 1971-09-16 1973-01-02 Intel Corp Cellule a trois lignes pour memoire a circuit integre a acces aleatoir
JPS5710516B2 (de) * 1972-12-13 1982-02-26
US3876991A (en) * 1973-07-11 1975-04-08 Bell Telephone Labor Inc Dual threshold, three transistor dynamic memory cell
US3876993A (en) * 1974-03-25 1975-04-08 Texas Instruments Inc Random access memory cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2255210A1 (de) * 1971-11-22 1973-05-30 Rca Corp Datenspeicherschaltung

Also Published As

Publication number Publication date
DE2442133A1 (de) 1976-03-18
DE2442134B1 (de) 1976-02-26
DE2442133B2 (de) 1976-07-08
DE2442132B2 (de) 1978-04-27
FR2284165A1 (fr) 1976-04-02
DE2442131A1 (de) 1976-03-18
DE2442131B2 (de) 1976-07-08
DE2442132C3 (de) 1981-11-05
US4030081A (en) 1977-06-14
JPS5152248A (de) 1976-05-08

Similar Documents

Publication Publication Date Title
DE4126474A1 (de) Halbleiterspeichereinrichtung mit testmodus
DE2324787A1 (de) Logische schaltung
DE2642431A1 (de) Schaltung zur spannungsuebersetzung
DE2828698A1 (de) Monolithischer baustein
DE3618572C2 (de)
DE2442132A1 (de) Dynamisches schieberegister
DE2647892A1 (de) Eingabepufferschaltung
DE2620187A1 (de) Monostabile multivibratorschaltung
DE4305677C2 (de) Testschaltung
DE1474388A1 (de) Speicheranordnung mit Feldeffekttransistoren
DE2514582C2 (de) Schaltung zur erzeugung von leseimpulsen
DE4018296A1 (de) Elektrische schaltung fuer einen parallelschreibtest eines breiten mehrfachbytes in einer halbleiterspeichereinrichtung
DE2317497C2 (de) Verfahren zum Betrieb eines Fünf-Transistoren-Speicherelementes
DE2754987A1 (de) Leistungslose halbleiter-speichervorrichtung
DE2739110C2 (de)
DE3108342A1 (de) Dynamische schieberegisterschaltung
DE2433077A1 (de) Dynamische speichereinrichtung
DE2519323A1 (de) Statisches drei-transistoren-speicherelement
DE2315201A1 (de) Flip-flop-schaltung
DE2450882A1 (de) Komplementaere mos-logische schaltung
DE2300187C2 (de) Schreibschaltung für Halbleiterspeicher
DE3887817T2 (de) Steuerschaltung für Leseverstärker.
DE2339289B1 (de) Bistabile Kippstufe mit MNOS-Transistoren
DE2758012C3 (de) Schaltungsanordnung zur Erzeugung einer binärcodierten Impulsfolge
DE3202028A1 (de) Integrieter dynamischer schreib-lese-speicher

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee