DE2315201A1 - Flip-flop-schaltung - Google Patents

Flip-flop-schaltung

Info

Publication number
DE2315201A1
DE2315201A1 DE2315201A DE2315201A DE2315201A1 DE 2315201 A1 DE2315201 A1 DE 2315201A1 DE 2315201 A DE2315201 A DE 2315201A DE 2315201 A DE2315201 A DE 2315201A DE 2315201 A1 DE2315201 A1 DE 2315201A1
Authority
DE
Germany
Prior art keywords
input
transistors
transistor
field effect
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2315201A
Other languages
English (en)
Inventor
Yoshikazu Hatsukano
Kosei Nomiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2315201A1 publication Critical patent/DE2315201A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356Bistable circuits
    • H03K3/356017Bistable circuits using additional transistors in the input circuit
    • H03K3/356052Bistable circuits using additional transistors in the input circuit using pass gates
    • H03K3/35606Bistable circuits using additional transistors in the input circuit using pass gates with synchronous operation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356Bistable circuits
    • H03K3/356017Bistable circuits using additional transistors in the input circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356Bistable circuits
    • H03K3/356069Bistable circuits using additional transistors in the feedback circuit
    • H03K3/356078Bistable circuits using additional transistors in the feedback circuit with synchronous operation

Description

Die Erfindung betrifft eine Flip-Flop-Schaltung,insbesondere ein statisches Flip-Flop mit Feldeffekttransistoren.
Aus Feldeffekttransistoren mit isoliertem Gate aufgebaute Flip-Flops werden in zwei Gruppen unterteilt, nämlich in dynamische und statische Flip-Flops. Obwohl das erstere einfacher aufgebaut ist, ist. das letztere in manchen Fällen wegen des besseren Speichervermögens der Information vorzuziehen.
Fig. 1 der beigefügten Zeichnung zeigt ein Beispiel eines allgemein verwendeten dynamischen Flip-Flops. Es enthält Feldeffekttransistoren 1 bis 6 mit isoliertem Gate, die im folgenden kurz als Transistoren bezeichnet werden. Der Transistor T* ist über den Transistor T« zwischen eine die Speisespannung (-Vjjjj) führende Klemme und Masse geschaltet. Sein Gate ist über den Transistor T~ an eine Eingangsklemme IN angeschlossen.
309841/1079
Dem Transistor T, wird ein Taktsignal φ* als Eingangssignal zugeführt. Der Transistor T^ ist über den Transistor T1-zwischen die Versorgungsspannung -V^0 und Masse geschaltet. Der Transistor Tg ist zwischen das Gate des Transistor T^ und den Verbindungspunkt zwischen den Transistoren T1 und Τ« geschaltet. Er empfängt ein Taktsignal φ^ als Eingangssignal. An den Verbindungspunkt zwischen den Transistoren Tr und Tc ist eine Ausgangsklemrae OUT angeschlossen.
Bei diesem Schaltungsaufbau wird die Impulsfrequenz der Taktsignale φ* und φ ^ die den Feldeffekttransistoren T-, und Tg als Übertragungsgattern . zugeführt werden, durch die Zeitkonstante zwischen der Gatekapazität und dem Leckwiderstand des einzelnen Transistors bestimmt. Die Frequenz muß einen bestimmten vorgeschriebenen Wert überschreiten. Als Taktsignale φ* und φ^ werden normalerweise sich regelmäßig wiederholende Impulse verwendet. Steuersignale mit zahnlosen Teilen können nicht verwendet werden»
Fig. 2 zeigt ein Beispiel eines aus Feldeffekttransistoren bestehenden statischen Flip-Flops.
Das Flip-Flop enthält eine aus Transistoren T11 und T12 bestehende erste Umkehrstufe, eine aus Transistoren T1^ und bestehencfe" zweite Umkehrstuf e, eine aus Transistoren T1- und T..g bestehende dritte Umkehrstufe und Transistoren T1 „ , T^ und T1Q als Übertragungsgatter. Di® zweite und dritte Umkehrstufe sind in Kaskade geschaltet. Die Ausgangsklemme der dritten Umkehrstufe ist über den Übertragungsgattertransistor T1 s zum Eingang der zweiten Umkehrstufe rückgekoppelt. Ein© Information wird in der Rückkppplungsschleife gespeichert. Der Inhalt der in der Rückkopplungsschleife gehaltenen Information ist abhängig vom Zustand des Ausgangssignals d@r ersten Umkehrstufe zu der Zeit, zu der der Übertragungsgattertransistor T^„ leitend wird. Den. Gates der Transistoren T18 und T«.g wird ein Takt-
309841/1079
■ - 3 -
signal φ~ und dem Ga-te des Transistors T ein Taktsteuersignal jL zugeführt, das gegenüber dem Taktsignal phasenverschoben ist.
Die Drains der Belastungstransistoren T12, T-ia ^1^ T-ig werden mit einer Gleichspannung VDD gespeist. Den zugehörigen Gates wird eine Gleichspannung VQG zugeführt, die höher ist als die Speisespannung V-.™ und zwar etwa um die Schwellenspannung der Transistoren.
Die den Gates der Übertragungsgattertransistoren T17, T^8 und T1Q"zugeführten Spannungen müssen wegen des bekannten Substrat effektes hohe Vierte wie bei den Belastungstransistoren T^2, T^ und T.,g haben (beispielsweise die gMche Höhe wie die Speisegleichspannung VGG). Der Substrateffekt wirkt sich derart aus, daß, falls die Substrate der Jeweiligen Transistoren gemeinsam mit einer Bezugsspannungsquelle verbunden sind (beispielsweise besitzen in einer integrierten Halbleiterschaltung die jeweiligen Transistoren ein gemeinsPTne? Halbleitersubstrat), sich die Spannungen zwischen den Sources der Transistoren und deren Substraten beeinflussen.Es wird daher ein Taktsignal φ ? mit hoher Spannung erzeugt, beispielsweise mittels eines astabilen, außerhalb der integrierten Halbleiterschaltung angeordneten Multivibrators.
Andererseits wird das Taktsteuersignal fL derart erzeugt, daß eine Logikschaltung zwischen das Taktsignal φ* (in der Schaltung der Fig. 1 nicht verwendet), das auf ähnliche Weise durch einen astabilen Multivibrator oder dergleichen mit hoher Spannung erzeugt wird und gegenüber dem Taktsiganl ^2 phasenverschoben ist, und ein anderes Impulssignal, geschaltet wird« Die logische Schaltung wird in der gleichen Weise wie das Flip-Flop in der integrierten Halbleiterschaltung ausgebildet, in der auch das Flip-Flop ausgebildet wird. Das Ausgangspptential des Taktsteuersignals wird im wesentlichen auf das
309841/1079
gleiche Potential abgesenkt wie die Speise-Gleichspannung V™-)· Im allgemeinen wird daher in einer außerhalb der integrierten Halbleiterschaltung angeordneten Schaltung eine Pegeltransformation durchgeführt, um das Ausgangspotential anzuheben. Auf diese Weise entsteht ein Taktsteuersignal mit hohem Pegel. Es ist auch möglich, den-Ausgangspegel der logischen Schaltung durch eine v/eitere Spannungsquelle in der identischen integrierten Halbleiterschaltung vorzusehen. In jedem Fall ist es jedoch unvermeidbar, die Anzahl der äußeren Anschlüsse der integrierten Halbleiterschaltung zu erhöhen.
Der Erfindung liegt die Aufgabe zugrunde, ein Flip-Flop zu schaffen, bei dem die Ein- oder Ausgabesteuerung für eine Information mit einem Steuersignal mit niedrigem Pegel durchgeführt werden kann.
Bei dem erfindungsgemäßen statischen Flip-Flop ist eine Eingangs- bzw. Ausgangsklemme der ersten Umkehrstufe auf einen Eingang und einen Ausgang der zweiten Umkehrstufe rückgekoppelt. Einem Eingang eines in Reihe zwischen den Eingang der ersten Umkehrstufe und Masse geschalteten Feldeffekttransistors und einem Eingang eines in Reihe zwischen den Eingang der zweiten Umkehrstufe und Masse geschalteten Transistors werden jeweils komplementäre Eingangssignale zugeführt. Das erste Impulssignal wird einem Feldeffekttransistor zugeführt, der zwischen einen Ausgang des Flip-Flops und den Ausgang der ersten und zweiten Umkehrstufe geschaltet ist. Das zweite, gegenüber dem ersten phasenverschobene Impulssignal wird einem Eingang des anderen der Feldeffekttransistoren zugeführt, der an den Eingang der ersten Umkehrstufe angeschlossen ist, und einem Eingang des anderen der Feldeffekttransistoren, der an den Eingang der zweiten Umkehrstufe angeschlossen ist.
Anhand des in der beigefügten Zeichnung dargestellten Ausführungsbeispiels wird die Erfindung im folgenden näher er-
309841/1079
läutert. Es zeigen: 2 3 f 5 2 O 1
Fig. 1 (bereits erwähnt) das Schaltbild des bekannten dynamischen
Flip-Flops;
Fig. 2 (bereits erwähnt) das Schaltbild des bekannten statischen
Flip-Flops j
Fig. 3 das Schaltbild eines Ausführungsbei
spiels des erfindungsgemäßen Flip-Flops } und
Fig. 4 ein Impulsdiagramm der Schaltungen der
Figuren 1 bis 3.
Das in Fig. 3 gezeigte bevorzugte Ausführungsbeispiel des erfindungsgemäßen Flip-Flops enthält eine Eingangsklemme IN-., der ein Eingangssignal zugeführt wird, eine Eingangsklemme IN2, der ein Steuersignal φ.χ (Fig. 4c) zugeführt wird, und eine Eingangsklemme IN,, der ein Taktsignal ^2 (Fig.4a) zugeführt wird, das gegenüber dem Steuersignal jL phasenverschoben ist. Das Gate eines Transistors T2Q ist an den Eingang BL angeschlossen. Er ist zwischen eine Spannungsquelle (-V^) und Masse geschaltet, und zwar über einen Transistor T21, dessen Gate an eine Spannungsquelle (-VqG) angeschlossen ist. Das Gate eines Transistors T22 ist an den Eingang IN2 angeschlossen. Einer seiner Ausgänge ist mit Masse verbunden. Das Gate eines Transistors T2* ist an den Verbindungspunkt zwischen den Transistoren T20 und T21 angeschlossen. Einer seiner Ausgänge ist mit dem anderen Ausgang des Transistors T22 verbunden. Das Gate eines Transistors T2^ ist an die Spannungsquelle -Vqq angeschlossen. Er ist zwischen den anderen Ausgang des Transistors T23 "1^ die sPannun6s<lue^e ""^DD SescilSL^e^ · J© eine Ausgangsklemrae der Transistoren T2e und T2g ist mit Masse verbunden. Die beiden Transistoren sind aufeinander rückgekoppelt. Demgemäß ist der andere Ausgang der Transistoren T2,- und T2g jeweils mit dem Gate des anderen Transistors ToC bzw. TOK ver-
2o co
bunden. Das Gate eines Transistors T2^ ist mit der Spannungs-. quelle -Vqq verbunden und zwischen den anderen Ausgang des
309841/1079
Transistors T2^ und die Spannungsquelle -Vj)D geschaltet. Das • Gate eines Transistors Tg8 ist mit der Eingangsklemme IN2 verbunden. Einer seiner Ausgänge liegt an Masse. Das Gate eines Transistors Tpq ^s^ an ^e Eingangsklemme IN> angeschlossen. Er ist zwischen das Gate des Transistors T2,- und "den anderen Ausgang des Transistors T28 geschaltet. Das Gate eines Transistors T,Q ist an den Eingang IN^ angeschlossen. Der Transistor T,q liegt zwischen dem Verbindungspunkt der anderen Ausgänge der Transistoren T2^ und T2^ und der Ausgangsklemme OUT.
Für die Transistoren T20 bis T^0 werden Feldeffekttransistoren mit isoliertem Gate verwendet. Die Transistoren T2.., T2^ und T2« dienen jeweils als Belastungen. Die Transistoren T2^ und sowie die Transistoren T^c und T27 bilden die erste bzw.
zweite Umkehrstufe. Den Transistoren T2^ und T2Q werden komplementäre EingangsSignaIe zugeführt, um zu verhindern, daß beide Transistoren leitend werden und der Zustand des Flip-Flops unbestimmt wird. Di© Periode der Taktimpulse ^2 wird bestimmt durch die Zeitkonstante zwischen der Gatekapaxität C der nächsten, mit der Ausgangsklemme OUT zu verbindenden Stufe, den Leckwiderstand des Transistors T^g usw. In diesem Fall kann das Steuersignal jL ■ einen die Sclwellenspannung V^j1 etwas überschreitenden Spannungspegel haben (V^j1-< ^qq)· Daher kann das Steuersignal ^L beispielsweise die gleiche Höhe haben wie der Pegel des Eingangssignals.
Die Transistoren sind beispielsweise in einer integrierten Halbleiterschaltung ausgeführt, deren Substrat an Masse liegt.
Wenn bei diesem Aufbau die Transistoren T22 ^®& T28 durch das Steuersignal φ* durchgeschaltet werden, wird durch das der Eingangsklemme IN^ zugeführte Eingangssignal eine neue In formation eingeschrieben. Die Information wird durch die Rück kopplungsschaltung der Transistoren Τ«Λ bis T017 statisch ge-
309841/1079
speichert.
Wenn -dabei je ein Ausgang der Transistoren T22 und T28, denen das Steuersignal φ. zugeführt wird, an Masse liegt, so werden die Source und das Substrab auf dem gleichen Potential gehalten. Auf diese Weise wird der oben beschriebene Substrateffekt ver-
.mieden. Die Transistoren T00 und TOQ können durch das auf derail C.O
niedrigen Spannung liegende Steuersignal φ* zuverlässig gespeist werden.
Bei dein hier beschriebenen Ausführungsbeispiel wird zwar das Steuersignal $L der Eingangsklemme IN9 zugeführt, die Erfindung ist hierauf jedoch nicht beschränkt. Beispielsweise kann ein Taktsignal φ* zugeführt werden, das gemäß Fig. 4b gegenüber den Taktimpulsen ^2 phasenverschoben ist.und eine regelmäßige Triggerung bewirkt.
Bei dem hier beschriebenen Ausführungsbeispiel wird zwar das Ausgangssi^n?"! über den Transistor T^q von der Ausgangsklemme der ersten Umkehrstufe abgegriffen, nämlich vom Verbindungspunkt zwischen den Transistoren T2^ und T21-. Die Erfindung ist jedoch hierauf nicht beschränkt. Das Ausgangssignal kann auch über den Transistor T,Q vom Ausgang der zweiten Umkehrstufe, nämlich vom Verbindungspunkt zwischen den Transistoren und To7 abgegriffen.werden.
Die Transistoren T und T2, und die Transistoren T28 und können innerhalb du Rahmens der Erfindung auch abweichend von der in Fig. 3 gezeigten Schaltung verbunden werden. Auch können die Transistoren T22 und T2, bzw. T28 und T2g mit jeweils umgekehrten Stellungen geschaltet werden." D.h.,. die komplementären Eingangssignale können auch den Transistoren T22 und T28 zugeführt werden, während das Steuersignal φ^χ den Transistoren T2, und T2Q zugeführt wird. In diesem Fall brauchen die Transistoren auf der Lastseite nicht durchge-
309841/1079
schaltet zu werden, wenn die auf Masseseite liegenden Transistoren nichtleitend sind. Leiten die auf Masseseite liegenden Transistoren, so kommen die Sources der Transistoren auf der Lastseite, auf ein Potential, das etwa gleich Massepotential ist. In jedem Fall macht sich der Substrateffekt nicht bemerkbar.
Wie oben beschrieben, wird mit der erfindungsgemäßen Flip-Flop-Schaltung auch für die Transistoren, denen das Steuersignal zugeführt wird, der Substrateffekt vermieden. Die erfindungsgemäße Schaltung hat daher den Vorteil, daß die Steuerung der Ein- und Ausgabe der Information mit einem Steuersignal mit niedrigem Pegel erfolgen kann.
Patentanspruch
309841/1079

Claims (1)

  1. PAT E NTA NSPRUCH,
    Flip-Flop-Schaltung, gekennzeichnet durch eine erste Umkehrstufe (T2Ai -^25^ aus e^nem ersten Feldeffekttransistor (Tgc) und einer Belastung (T2/,.) für den~ selben, durch eine zweite Umkehrstufe (Τρ^,Τρ«) aus zweiten Feldeffekttransistr (T2g) und einer Belastung desselben, durch einen dritten (Tpx) un<^ e^nen vierten Feldeffekttransistor (T22), ^e zw*scilen einen Eingang der ersten Umkehrstufe und Masse in Reihe geschaltet sind, durch einen fünften (Tpn) und einen sechsten Feldeffekttransistor () die zwischen einem Eingang der zweiten Umkehrstufe und in Reihe geschaltet sind, und durch einen siebten Feldeffekttransistor (T,q), der zwischen eine Ausgangsklemme (OUT) des Flip-Flops und eine Ausgangsklemme der ersten oder zweiten Umkehrstufe geschaltet ist und an seinem Eingang ein zweites Impulssignal (^2) empfängt, wobei die Eingangs- und Ausgangsklemmen der ersten und zweiten Umkehrstufe rückgekoppelt sind, wobei einem Eingang des dritten (T03) 0<*er vierten Feldeffekttransistors (T22) und einem Eingang des fünften (T28) und sechsten Feldeffekttransistors (T2o) komplementäre Eingangssignale zugeführt werden, und wobei ein erstes Impulssignal, das gegenüber dem zweiten, einem Eingang des vierten oder
    309841/1079 -ΙΟ
    dritten Feldeffekttransistors und einem Eingang des sechsten oder fünften Feldeffekttransistors zügeführten zweiten Impulssignal phasenverschoben ist.
    309841/1079
    L e e r s e i t e
DE2315201A 1972-03-27 1973-03-27 Flip-flop-schaltung Pending DE2315201A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP47029723A JPS4897468A (de) 1972-03-27 1972-03-27

Publications (1)

Publication Number Publication Date
DE2315201A1 true DE2315201A1 (de) 1973-10-11

Family

ID=12284017

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2315201A Pending DE2315201A1 (de) 1972-03-27 1973-03-27 Flip-flop-schaltung

Country Status (4)

Country Link
US (1) US3840757A (de)
JP (1) JPS4897468A (de)
DE (1) DE2315201A1 (de)
NL (1) NL7304284A (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2539911A1 (de) * 1975-09-08 1977-03-17 Siemens Ag Schwellwertschalter
FR2374782A1 (fr) * 1976-12-17 1978-07-13 Itt Circuit inverseur a transistors integres mis
EP0361807A2 (de) * 1988-09-30 1990-04-04 Advanced Micro Devices, Inc. Bit-Schieberegisteranordnung
FR2673316A1 (fr) * 1991-02-22 1992-08-28 Gemplus Card Int Dispositif d'adressage sequentiel d'une memoire, notamment pour carte a memoire.

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3935475A (en) * 1974-08-27 1976-01-27 Gte Laboratories Incorporated Two-phase MOS synchronizer
JPS5856890B2 (ja) * 1974-09-09 1983-12-17 日本電気株式会社 トランジスタカイロ
US3983412A (en) * 1975-07-02 1976-09-28 Fairchild Camera And Instrument Corporation Differential sense amplifier
US4112296A (en) * 1977-06-07 1978-09-05 Rockwell International Corporation Data latch
JP4469815B2 (ja) * 2006-06-13 2010-06-02 Okiセミコンダクタ株式会社 デバイス診断システム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2539911A1 (de) * 1975-09-08 1977-03-17 Siemens Ag Schwellwertschalter
FR2374782A1 (fr) * 1976-12-17 1978-07-13 Itt Circuit inverseur a transistors integres mis
EP0361807A2 (de) * 1988-09-30 1990-04-04 Advanced Micro Devices, Inc. Bit-Schieberegisteranordnung
EP0361807A3 (de) * 1988-09-30 1990-10-17 Advanced Micro Devices, Inc. Bit-Schieberegisteranordnung
FR2673316A1 (fr) * 1991-02-22 1992-08-28 Gemplus Card Int Dispositif d'adressage sequentiel d'une memoire, notamment pour carte a memoire.
WO1992015096A1 (fr) * 1991-02-22 1992-09-03 Gemplus Card International Dispositif d'adressage sequentiel d'une memoire, notamment pour carte a memoire

Also Published As

Publication number Publication date
JPS4897468A (de) 1973-12-12
NL7304284A (de) 1973-10-01
US3840757A (en) 1974-10-08

Similar Documents

Publication Publication Date Title
DE2616641B2 (de) Schaltanordnung zur Spannungserhöhung
DE10063307A1 (de) Auffangschaltung für Daten und deren Ansteuerungsverfahren
DE1474388C3 (de) Schieberegisterspeicherstufe mit Feldeffekttransistoren
DE4305677C2 (de) Testschaltung
DE2620187A1 (de) Monostabile multivibratorschaltung
DE2343128A1 (de) Flip-flop-schaltung
DE2315201A1 (de) Flip-flop-schaltung
DE3237778A1 (de) Dynamisches schieberegister
DE2743450A1 (de) Sperrbare zaehlerstufe
DE3511688C2 (de)
DE2447160A1 (de) Dynamisches schieberegister
DE2442132A1 (de) Dynamisches schieberegister
DE2037023A1 (de) Digitaler Serienspeicher
DE3018509A1 (de) Schieberegister mit latch-schaltung
DE2833211C2 (de) Asynchroner binärer Vorwärts-Rückwärtszähler
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE2112637A1 (de) Integrierter Schaltkreis
DE2144455A1 (de) Pufferschaltung
DE2332431A1 (de) Flip-flop
DE3144513C1 (de) Schaltungsanordnung in MOS-Technik zur Erzeugung eines Nachfolgetaktes aus mindestens einem Setztakt
DE2315202A1 (de) Flip-flop-schaltung
DE1297150B (de) Schieberegister mit gesteuerten Siliziumdioden als Speicherelement
DE1083074B (de) Kombinierte UND-Torschaltung
DE2057800A1 (de) Kippschaltung fuer gestoerte Eingangssignale
DE10353501B4 (de) Zählerschaltung und Frequenzteilerstufe

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee