DE2447160A1

DE2447160A1 - Dynamisches schieberegister

Info

Publication number: DE2447160A1
Application number: DE19742447160
Authority: DE
Inventors: Rajendra Bababhai Shah
Original assignee: NCR Corp
Current assignee: NCR Voyix Corp
Priority date: 1973-10-11
Filing date: 1974-10-03
Publication date: 1975-04-17
Also published as: US3838293A; GB1448519A; JPS5067533A

Description

NCR CORPORATION Dayton, Ohio (V.St.A.)

Patentanmeldung
Unser Az.: 1940/6ER

DYNAMISCHES SCHIEBEREGISTER

Die Erfindung betrifft ein dynamisches Schieberegister, das aus einer Vielzahl von in Serie geschalteten Schieberegisterstufen besteht» Unter einem dynamischen Schieberegister wird ein Schieberegister verstanden, bei dem in jeder Schieberegisterstufe für eine kurze Periode eine Information gespeichert werden kann und in dem es erforderlich ist, diese Information von einer gegebenen Stufe zu der jeweils nächsten Stufe zu befördern, bevor die Information aus der gegebenen Stufe verschwunden ist. Beispielsweise kann in einer dynamischen Schieberegisterstufe eine Kapazität zur Speicherung verwendet werden.

In einem bekannten dynamischen Schieberegister werden in jeder Stufe sechs aktive Elemente in Form von Feldeffekttransistoren verwendet.

Es ist eine Aufgabe der Erfindung, ein dynamisches Schieberegister aufzuzeigen, in dem die Anzahl der aktiven Elemente reduziert werden kann.

Das dynamische Schieberegister gemäß der Erfindung ist gekennzeichnet durch eine Vielzahl von in Serie geschalteten Schieberegisterstufen, von denen jede Stufe ein Eingangsteil enthält, das mit ersten Steuerelementen und einem ersten Speicherelement verbunden ist

24. September 1974

509816/0785

und daß ein Ausgang der ersten Steuerelemente mit einem zweiten Speicherelement verbunden ist, das mit einem Eingang eines zweiten Steuerelementes verbunden ist und daß ein Ausgang des zweiten Steuerelementes mit einem dritten Speicherelement verbunden ist und daß ein drittes Steuerelement mit einem Eingang mit dem dritten Speicherelement und mit einem Ausgang mit einem Ausgangsteil verbunden ist, wobei während der Operation die ersten und das zweite Steuerelement eine entsprechende Ladung der zweiten und dritten Speicherelemente bewirken und daß das zweite Speicherelement anschließend entweder entladen oder nicht entladen wird in Abhängigkeit vom Ladezustand des ersten Speicherelementes und wobei das dritte Speicherelement entladen oder nicht entladen wird in Abhängigkeit von dem Ladezustand des zweiten Speicherelementes und daß anschließend das dritte Steuerelement in seinem Arbeitszustand gehalten wird, so daß das dritte Speicherelement mit dem Ausgangsteil verbunden wird.

Die Erfindung wird im folgenden an Hand eines Ausführungsbeispiels mit Hilfe von Zeichnungen im einzelnen beschrieben. In diesen zeigt:

Fig. 1 eine Schaltung eines dynamischen Schieberegisters aus hintereinander geschalteten Stufen und

Fig. 2 ein Impulszeitdiagramm zur Darstellung der Zeitverhältnisse zwischen drei Taktsignalen und an verschiedenen Punkten auftretenden Spannungspegeln beim übertragen eines Bitmusters durch zwei Stufen des in Fig. 1 dargestellten Schieberegisters.

24. September 1974

509816/0785

2U716Q

Die in Fig. 1 dargestellte Schaltung zur Erläuterung der Erfindung kann in integrierter Schaltungstechnik auf einem Halbleitersubstrat hergestellt werden, indem in MOS-Technik P-Kanäle verwendet werden. In derartigen Schaltungen werden Feldeffekttransistoren mit isolierter Gate-Elektrode verwendet. Dem Fachmann sind die erforderlichen Änderungen bzw. Modifikationen für andere Herstellungstechniken allgemein bekannt.

In dem hier beschriebenen Beispiel wird die binäre 1 durch eine negative Spannung und die binäre 0 durch null Volt interpretiert. Das an die erste Registerstufe Sl angelegte Eingangssignal wird zeitweise durch eine Kapazität 1 an dem Punkt A gespeichert. Durch die Leitungskapazität wird praktisch eine Platte eines Kondensators und durch die Chipsubstratkapazität (Masse) die andere Platte eines Kondensators gebildet, Alle in Fig. 1 dargestellten Kapazitäten werden in der gleichen Weise gebildet. Ein dynamischer Inverter, der aus einem MOS-Feldeffekttransistor 2 und einem isolierten MOS-Feldeffekttransistor 3 besteht, wird durch ein Taktsignal (3, gesteuert, das sowohl an den Transistor 2 als auch an den Transistor 3 angelegt wird. Der logische Spannungspegel an dem Punkt B zwischen den Transistoren 2 und 3 wird zeitweise in der Kapazität 4 gespeichert. Dieser Pegel wird über die Gate-Elektrode eines Feldeffekttransistors 5, der mit Taktsignalen 0₂ beaufschlagt wird und mit einer Kapazität 6 verbunden ist, weitergeleitet. Ein Ausgangs-MOS-Feldeffekttransistor 7 dient zur Weiterleitung bzw. Ableitung von Ladungen an der Kapazität 6, am Punkt C, an der Kapazität 1 und dem Punkt A unter der Einwirkung eines Taktsignals 0₃, welches den Transistor 7 betätigt.

24. September 1974

509816/0 7 85

Die Kapazität 1 kann als Eingangsstufe für die zweite Schieberegisterstufe S2 angesehen werden. Die Elemente in der zweiten Stufe unterscheiden sich durch die äquivalenten Elemente in der ersten Stufe jeweils durch einen Index. In der gleichen Weise kann die Kapazität 1" als Eingangsstufe für die dritte Schieberegisterstufe S3 angesehen werden.

Die Arbeitsweise der Schaltung kann am besten durch gleichzeitige Zuhilfenahme von Fig. 2 verstanden werden. In Fig. 2 sind die drei Taktsignale Ji₁, (3₂ und während drei Operationszyklen Yl, Y2 und Y3 dargestellt. Die ins Negative gehende Führungskante bzw. Vorderkante von P₁ und von jZL treten zeitlich gesehen gleichzeitig auf. Jedoch endet 0, früher als 0₂. ^Das Taktsignal 0₃ tritt erst auf, wenn (3-, und 0₂ wieder nach Positiv zurückgegangen sind. Die Vorderkante von L liegt somit zeitlich gesehen hinter den Hinterkanten von Ji₁ und 0p und die Hinterkante von ^₃ geht kurz vor dem Erscheinen der nächsten Vorderkanten von ^₁ und 0₂ wieder nach Positiv. Da die Erzeugung der Taktsignale (S₁, 0₂ und Ji₃ nicht Gegenstand der Erfindung sind und allgemein mit bekannten Techniken erzeugt werden können, wurde in Fig. aus Vereinfachungsgründen die Schaltung für die Taktsignalerzeugung nicht dargestellt.

Der Einfachheit halber können die beiden Registerstufen Sl und S2 in Fig. 1 als Anfangszustand eines vollständigen "Klarzustandes" mit den Punkten B, C, A¹, B¹, C¹ und A" als Massepotential (logische "0") angesehen werden. Wie durch die Wellenform A in Fig. 2 dargestellt, wird ein Bitmuster 101 an den Eingang der ersten Registerstufe angelegt.

24. September 1974

509816/0785

Beim Auftreten des Taktsignals 0, wird die Kapazität über die Transistoren 2 und 3 negativ beladen, so daß am Punkt B schnell vorübergehend eine logische 1 erscheint, wie durch die Wellenform B in Fig. 2 dargestellt. Wenn jedoch das Taktsignal 0·^ von negativ auf Massepotential zurückgeht, wird die Kapazität 4 schnell über den Transistor 2 entladen, der durch das Eingangssignal am Punkt A in seinem leitenden Zustand gehalten wird.

Während der ganzen Zeit, in der das Taktsignal 0, in seinem negativen Zustand ist, ist das Taktsignal 0₂ ebenfalls negativ. Da am Punkt B eine logische 1 während des Taktsignals 0, anliegt, ist der Transistor 5 leitend, so daß an der Kapazität 6 und an dem Punkt C eine logische 1 entsteht. Nachdem das Taktsignal 0, beendet ist, das heißt nach Massepotential zurückgeht und am Punkt B wieder eine logische 0 auftritt, wird der Transistor 5 gesperrt und die logische 1 wird für eine bestimmte Zeit in der Kapazität 6 gespeichert, wie durch die Wellenform C in Fig. 2 dargestellt ist.

Anschließend wird beim Auftreten des Taktsignals 0o Transistor 7 leitend und bewirkt die Parallelschaltung der Kapazität 6 und I¹, so daß die Ladung zwischen den Punkten C und A¹ verteilt wird. Die Kapazität 6 ist vorzugsweise um ein Mehrfaches größer als die Kapazität I¹, so daß die logische 1 sicher den Schwellwert des Transistors 2¹ erreicht und an diesen übertragen werden kann.

24. September 1974

509816/0 7 85

Vor dem Auftreten des nächsten Taktsignals 0, wurde das bei A in Fig. 1 dargestellte Eingangsignal entsprechend der nächsten Bitinformation auf eine logische 0 gebracht. Während des nun auftretenden Taktsignals 0, wird die Kapazität 4 über den Transistor auf eine logische 1 aufgeladen» Jedoch wird nach Beendigung des Taktsignals 0, nun die Kapazität 4 nicht entladen, da der Transistor 2 durch das Signal am Punkt A gesperrt bleibt. Somit wird, wie durch die Wellenform B in Fig. ersichtlich, in der Kapazität 4 für eine bestimmte Zeit eine logische 1 gespeichert, durch die der Transistor 5 in seinem leitenden Zustand gehalten wird. Dadurch wird nach Beendigung des Taktsignals 0₂ die Kapazität 6 über den Transistor 5 entladen, so daß eine logische 0, wie durch die Wellenform C in Fig. Z dargestellt, erscheint.

Anschließend wird während des Taktsignals 0₃ die in der Kapazität 6 gespeicherte logische 0 über den Transistor 7 an die Kapazität I¹ (siehe Wellenform A¹) weitergeleitete

Gleichzeitig wird während des zweiten Zyklus Y2 die vorangehend in der Kapazität gespeicherte logische durch die zweite Registerstufe S2 zu der Kapazität 1" (Wellenform A") weitergeleitet. Die Wellenformen A¹, B¹ und C entstehen somit in der zweiten Registerstufe S2.

Während der dritten Operationszyklus Y3 wird gemäß der Wellenform A in Fig. 1 an dieser Registerstufe Sl wieder eine logische 1 angelegt, die an die Kapazität weitergeleitet wird, und die vorher in der Kapazität I¹ gespeicherte logische 0 wird an die Kapazität 1" weitergeschoben.

24. September 1974

509816/0 7 85

In der vorangehenden Beschreibung wurde, wie für den Fachmann verständlich, von herkömmlichen Voraussetzungen ausgegangen. Insbesondere entladen sich die verschiedenen Kapazitäten, obwohl diese sehr klein sind, nicht plötzlich. Insbesondere wird infolge,der endlichen Laufzeit,zum Beispiel bevor am Punkt,B der Schwellwert des Transistors5 erreicht wird, die Kapazität 6 sich zu entladen beginnen. Solche Verzögerungen treten in allen Stufen in-der gleichen Weise auf und sind leicht durch entsprechende Anpassung bzw. durch ausreichende Inipulsbrei ten von 0,, 0₂ und 0., in den Griff zu bekommen.

In der beschriebenen Schaltung werden lediglich vier aktive Elemente (Feldeffekttransistoren) pro Stufe verwendet. Dies hat den Vorteil, daß eine höhere Packungsdichte im Verhältnis zu bekannten dynamischen Schieberegistern, in denen sechs Transistoren pro Stufe verwendet werden, erreicht werden kann.

Ein weiterer Vorteil ist es, daß während der Operation keine Gleichspannungspfade nach Masse auftreten. Dies hat den Vorteil, daß Energie gespart werden, kann und kleine Transistoren verwendet werden können. Im Vergleich zu bekannten dynamischen Schieberegistern, die nach dem Vier-Phasen-Taktsystem arbeiten, weist die erfindungsgemäße Schaltung den Vorteil auf, daß lediglich drei Taktsignale benötigt werden.

24. September 1974

509816/0785

Claims

2U7160

Patentansprüche:

1. Dynamisches Schieberegister, gekennzeichnet durch eine Vielzahl von in Serie geschalteten Schieberegisterstufen, von denen jede Stufe ein Eingangsteil enthält, das mit ersten Steuerelementen (2, 3) und einem ersten Speicherelement (1) verbunden ist und daß ein Ausgang der ersten Steuerelemente (2, 3) mit einem zweiten Speicherelement (4) verbunden ist, das mit einem Eingang eines zweiten Steuerelementes (5) verbunden ist und daß ein Ausgang des zweiten Steuerelementes (5) mit einem dritten Speicherelement (6) verbunden ist und daß ein drittes Steuerelement (7) mit einem Eingang mit dem dritten Speicherelement (6) und mit einem Ausgang mit einem Ausgangsteil verbunden ist, wobei während der Operation die ersten (2, 3) und das zweite (5) Steuerelemente eine entsprechende Ladung der zweiten (4) und dritten (6) Speicherelemente bewirken und daß das zweite Speicherelement (4) anschließend entweder entladen oder nicht entladen wird in Abhängigkeit vom Ladezustand des ersten Speicherelementes (1) und wobei das dritte Speicherelement (6) entladen oder nicht entladen wird in Abhängigkeit von dem Ladezustand des zweiten Speicherelements (4) und daß anschließend das dritte Steuerelement (7) in seinem Arbeitszustand gehalten wird, so daß das dritte Speicherelement (6) mit dem Ausgangsteil verbunden wird«

2. Dynamisches Schieberegister nach Anspruch 1, an das erste, zweite und dritte Taktsignale angelegt werden, von denen jeder Taktimpuls logische 1 und logische 0 Pegel aufweist, dadurch gekennzeichnet, daß das erste Taktsignal (0L) und das zweite Taktsignal (0₂) einen logischen 1 Pegel

24. September 1974

5 0 9 8 1 6 / ü 7 8 E

24471

gleichzeitig aufweisen und daß das zweite Taktsignal (0₂) in diesem logischen 1 Pegel verbleibt, während das erste Taktsignal bereits einen logischen 0 Pegel aufweist und daß das dritte Taktsignal (0U) einen logischen 1 Pegel annimmt, nachdem die ersten beiden Taktsignale (0,, 0₂) bereits einen logischen 0 Pegel angenommen haben, wobei die ersten (2, 3) und zweiten (5) und dritten (7) Steuerelemente mit den ersten und zweiten und dritten Taktsignalen (0,, 0„, 0g) entsprechend verbunden werden»

3« Dynamisches Schieberegister nach Anspruch 2, dadurch gekennzeichnet, daß die ersten Steuerelemente (2, 3) einen ersten (2) und zweiten (3) Feldeffekttransistor mit isolierter Gate-Elektrode enthalten und daß die Steuerelektrode des ersten Transistors (2) mit dem Eingang der ersten Steuerelemente verbunden ist und daß eine erste Hauptelektrode von den beiden Transistoren (2, 3) jeweils mit dem ersten Taktsignal (0i) verbunden ist und daß die Steuerelektrode des zweiten Transistors (3) mit der besagten Hauptelektrode des gleichen Transistors verbunden ist und daß die zweite Hauptelektrode des ersten Transistors (2) und des zweiten Transistors (3) mit dem Ausgang der ersten Steuerelemente (2, 3) verbunden ist.

4. Dynamisches Schieberegister nach Anspruch 3, dadurch gekennzeichnet, daß das zweite Steuerelement einen dritten Feldeffekttransistor (5) mit isolierter Gate-Elektrode enthält, dessen Steuerelektrode mit dem Ausgang der ersten Steuerelemente verbunden ist und daß eine erste Hauptelektrode dieses Transistors mit dem zweiten Taktsignal verbunden ist und daß die zweite Hauptelektrode mit dem Ausgang des zweiten Steuerelements verbunden ist·

24. September 1974 _50981B/0785

2U7160

- ίο -

5₀ Dynamisches Schieberegister nach Anspruch 4, dadurch gekennzeichnet, daß das dritte Steuerelement einen vierten Feldeffekttransistor (7) mit isolierter Gate-Elektrode enthält, dessen Steuerelektrode mit dem dritten Taktsignal (P₃) beaufschlagt wird und dessen erste Hauptelektrode mit dem Eingang des dritten Steuerelementes verbunden ist und dessen zweite Hauptelektrode mit dem Ausgang des dritten Steuerelements verbunden ist.

6. Dynamisches Schieberegister nach Anspruch 5, das in integrierter Schaltungstechnik auf einem Halbleitersubstrat aufgebaut ist, dadurch gekennzeichnet, daß das erste (1), das zweite (4) und das dritte (6) Speicherelement aus einer Kapazität besteht, die durch das Substrat und die entsprechenden Leitungskapazitäten, die mit den Elektroden der genannten Transistoren verbunden sind, gebildet werden.

24. September 1974

50981 6/Ü785