JPS59193598A - 電荷結合装置 - Google Patents
電荷結合装置Info
- Publication number
- JPS59193598A JPS59193598A JP58069492A JP6949283A JPS59193598A JP S59193598 A JPS59193598 A JP S59193598A JP 58069492 A JP58069492 A JP 58069492A JP 6949283 A JP6949283 A JP 6949283A JP S59193598 A JPS59193598 A JP S59193598A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- pulse
- drive
- charge
- coupled device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 title 1
- 238000010168 coupling process Methods 0.000 title 1
- 238000005859 coupling reaction Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 abstract description 24
- 238000003384 imaging method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000001467 acupuncture Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はＣ０Ｄ（電荷結合素子）を用いた電荷結合装置
に関する。
に関する。
この種製電は、半導体構成のＣＯＤにて電荷を転送Ｔる
ものであり１本来はシフトレジスタ；や遅延線として開
発されＴこものであるが、現在ではその光電変換機能を
利用して撮像装置への応用開発が盛んに行なわれている
。
ものであり１本来はシフトレジスタ；や遅延線として開
発されＴこものであるが、現在ではその光電変換機能を
利用して撮像装置への応用開発が盛んに行なわれている
。
（ロ）従来技術
第１図に一般的なＣＣＤの断面図を示す１、同図に於い
て、１１）はシリコンからなる半導体基板、１２１は該
基板（１１上の二酸化シリコンからなる絶）′、未膜、
６υＧυｅ２０邊は該絶縁膜１２＋上に配列された電極
群であり、隣接Ｔる上下両電極’：３１１１３υを結線
しτなる第１結線してなる第２の電極対Ｃ３２ｃ３４と
が交互に多数配列されたものである。
て、１１）はシリコンからなる半導体基板、１２１は該
基板（１１上の二酸化シリコンからなる絶）′、未膜、
６υＧυｅ２０邊は該絶縁膜１２＋上に配列された電極
群であり、隣接Ｔる上下両電極’：３１１１３υを結線
しτなる第１結線してなる第２の電極対Ｃ３２ｃ３４と
が交互に多数配列されたものである。
斯る構成のＣＣＤを用いｒこ従来の電荷結合装置は、＄
２図に示”ｒ 如＜、Ｃ０Ｄ１４１の多数の第１の電極
対１３＋ｌＣ３υ・・・の総容量を示すコンデンサＣ１
には第１の駆動回路（５１）からの駆動バノνス〆が印
加されると同時に、多数の第２の電極対＋３２４３２・
・・の総容量を示ＴコンデンサＣ２には第２の駆動回路
（５２）からの駆動パルスｉが印加される事となり、こ
れに依って第１丙に破線で示Ｔ如く、半導体基板（１１
に形成されるポテンシャル井戸Ｖが移動し２このポテン
シャル井戸Ｖに捕獲された電荷。
２図に示”ｒ 如＜、Ｃ０Ｄ１４１の多数の第１の電極
対１３＋ｌＣ３υ・・・の総容量を示すコンデンサＣ１
には第１の駆動回路（５１）からの駆動バノνス〆が印
加されると同時に、多数の第２の電極対＋３２４３２・
・・の総容量を示ＴコンデンサＣ２には第２の駆動回路
（５２）からの駆動パルスｉが印加される事となり、こ
れに依って第１丙に破線で示Ｔ如く、半導体基板（１１
に形成されるポテンシャル井戸Ｖが移動し２このポテン
シャル井戸Ｖに捕獲された電荷。
例えば電子が転送される。
尚、上記第１及び第２の駆動回路（５１Ｊ（５２Ｊはク
ロック発振器からのクロックパルスＣＬＫ、ＣＬＫを所
定の電圧値に増巾するものであって、具体的には、第３
図に示Ｔ如く、定電圧Ｅと７− ス間にｕｉＲｌ、クロ
ックパルスＣＬＫがベースに印加されるトランジスタＴ
１．抵抗Ｒ２の直列回路と、抵抗Ｒ３，上記トランジス
タＴ１のコレクタ（＋１１１がベースに接続されたトラ
ンジスタテ２ユ、ダイオードＤ、上ａ己トランジスタＴ
、のエミッタ側がベースに接続されたトランジスタＴ３
の直列回路とが並列接続され、上記トランジスタＴ３の
コレクタ側をＣＣＤ１４１のコンデンサＣに接続した駆
動回路（５）が用いられる。即ち、クロックパルスＣＬ
Ｋが′Ｌ、から１Ｈ，ルベルになると、トランジスタＴ
、はＯＮ、′１′２もＯＮ、Ｔ３はＯＦ’ＦとｒＩす、
これに依って、定電圧Ｅからの充電電流１ａが抵抗Ｒ３
，トランジスタテ２．ダイオードＤを介してＣ０Ｄ１４
１のコンデンサＣに流入Ｔる事になる。又、逆にクロッ
クパルスＣＬＫがゝＨ１から１Ｌルベルになると、トラ
ンジスタＴ、はＯＦＦ、Ｔ２もＯＦＦ＋Ｔ、はＯＮとな
り、これに依ってＣＣＤ（４）のコンデンサＣからの放
電電流ｉｂがトランジスタＴ５を介してアースに流出す
る事にｒｘる。
ロック発振器からのクロックパルスＣＬＫ、ＣＬＫを所
定の電圧値に増巾するものであって、具体的には、第３
図に示Ｔ如く、定電圧Ｅと７− ス間にｕｉＲｌ、クロ
ックパルスＣＬＫがベースに印加されるトランジスタＴ
１．抵抗Ｒ２の直列回路と、抵抗Ｒ３，上記トランジス
タＴ１のコレクタ（＋１１１がベースに接続されたトラ
ンジスタテ２ユ、ダイオードＤ、上ａ己トランジスタＴ
、のエミッタ側がベースに接続されたトランジスタＴ３
の直列回路とが並列接続され、上記トランジスタＴ３の
コレクタ側をＣＣＤ１４１のコンデンサＣに接続した駆
動回路（５）が用いられる。即ち、クロックパルスＣＬ
Ｋが′Ｌ、から１Ｈ，ルベルになると、トランジスタＴ
、はＯＮ、′１′２もＯＮ、Ｔ３はＯＦ’ＦとｒＩす、
これに依って、定電圧Ｅからの充電電流１ａが抵抗Ｒ３
，トランジスタテ２．ダイオードＤを介してＣ０Ｄ１４
１のコンデンサＣに流入Ｔる事になる。又、逆にクロッ
クパルスＣＬＫがゝＨ１から１Ｌルベルになると、トラ
ンジスタＴ、はＯＦＦ、Ｔ２もＯＦＦ＋Ｔ、はＯＮとな
り、これに依ってＣＣＤ（４）のコンデンサＣからの放
電電流ｉｂがトランジスタＴ５を介してアースに流出す
る事にｒｘる。
上述の如さ電荷結合装置を応用しｆこ従来の撮像装置を
第４図に示ＴＱ 同図に於いて、（４０は第１図に示ＴＷＪきＣＣＤ構成
の撮像素子であり、光学像を受光して光電変換を行ない
電荷像を得る撮像部（４Ｐ）と２該撮像部（４ＰＪの電
荷像を転送導入して一時的に貯える耀積部（４Ａ）と、
該蓄積部（４ＡＪの電荷像を１ライン毎に水平方向に転
送出力下る水平転送部（４Ｈ）と、から構成されている
。（５１ＰＪ（５２Ｐ）、（５コＡ）ｔ５２Ａ）、及び
（５１Ｈ’） （５２Ｈ）は夫々第３因に示した如き駆
動回路であり、クロックパルスＣＬ Ｋ−ＰＪＣＬ Ｋ
−Ｐ＆ ＣＬＫ−Ａ、Ｃ１０−Ａ１及びＣＬ Ｋ−Ｈ
。
第４図に示ＴＱ 同図に於いて、（４０は第１図に示ＴＷＪきＣＣＤ構成
の撮像素子であり、光学像を受光して光電変換を行ない
電荷像を得る撮像部（４Ｐ）と２該撮像部（４ＰＪの電
荷像を転送導入して一時的に貯える耀積部（４Ａ）と、
該蓄積部（４ＡＪの電荷像を１ライン毎に水平方向に転
送出力下る水平転送部（４Ｈ）と、から構成されている
。（５１ＰＪ（５２Ｐ）、（５コＡ）ｔ５２Ａ）、及び
（５１Ｈ’） （５２Ｈ）は夫々第３因に示した如き駆
動回路であり、クロックパルスＣＬ Ｋ−ＰＪＣＬ Ｋ
−Ｐ＆ ＣＬＫ−Ａ、Ｃ１０−Ａ１及びＣＬ Ｋ−Ｈ
。
ＣＬＫ−Ｈに基づいて、上記撮像素子（４０の撮像部（
４Ｐ）、蓄積部（ｉｌＬＡ）、及び水平転送部（４Ｈ）
へ駆動パルスゲｐ−１’ｐ−〜−４，及び１ｊＩＨ５〆
□を供給し℃いる。
４Ｐ）、蓄積部（ｉｌＬＡ）、及び水平転送部（４Ｈ）
へ駆動パルスゲｐ−１’ｐ−〜−４，及び１ｊＩＨ５〆
□を供給し℃いる。
斯様な従来の撮像装置に於いては、第１図に示した如く
駆動パルスゲ、〆が印加される第１及び＠２の電極対’
３１Ｘ）、 ０２Ｃｌａハ撮像素子（４（１の撮像部（
４Ｐ）蓄積部（４ＡＪ、及び水平転送部（４Ｈ）の全面
に亘って設けられ１いるので、これ等電極対６υ（３１
Ｌ ｔ３Ｈ２とアースされた半導体基板ｆｌ＋との間で
大容量のコンデンサが形成される事となり、この容量は
数百ＰＦから数千ｐｒにも及ぶ。
駆動パルスゲ、〆が印加される第１及び＠２の電極対’
３１Ｘ）、 ０２Ｃｌａハ撮像素子（４（１の撮像部（
４Ｐ）蓄積部（４ＡＪ、及び水平転送部（４Ｈ）の全面
に亘って設けられ１いるので、これ等電極対６υ（３１
Ｌ ｔ３Ｈ２とアースされた半導体基板ｆｌ＋との間で
大容量のコンデンサが形成される事となり、この容量は
数百ＰＦから数千ｐｒにも及ぶ。
従って、各駆動回路（５１Ｊ（５２Ｊ・・・から撮像素
子ｆ４（ｊへの充放電電流が大きくなり、これに依って
、各駆動回路（５１Ｊ（５２Ｊ・・・での熱的な消費電
力が増大する欠点があっｆこ。
子ｆ４（ｊへの充放電電流が大きくなり、これに依って
、各駆動回路（５１Ｊ（５２Ｊ・・・での熱的な消費電
力が増大する欠点があっｆこ。
し→ 発明の目的
本開明はＣＯＤを駆動する為の駆動回路での消費電力を
軽減↑る電荷結合装置を提供下るものである。
軽減↑る電荷結合装置を提供下るものである。
に）発明の構成
本発明の電荷結合装置は第１及び第２の駆クリ」回路か
らＣＯＤの第１及び第２の電極への第１及び第２のパル
ス供給線を夫々開閉する第１及び第２のスイッチングト
ランジスタと、ＣＯＤの弔１及び第２の電極間に設けｔ
こ短絡線を開閉ＴるｒＡ６のスイッチングトランジスタ
と、を備え、第１及び第２の駆動パルスの電圧レベルが
すＩり換わる時点に於いてのみ、上記第１及び第２のス
イッチングトランジスタを開成すると共に上記〃４５の
スイッチングトランジスタを閉１戊するものである。
らＣＯＤの第１及び第２の電極への第１及び第２のパル
ス供給線を夫々開閉する第１及び第２のスイッチングト
ランジスタと、ＣＯＤの弔１及び第２の電極間に設けｔ
こ短絡線を開閉ＴるｒＡ６のスイッチングトランジスタ
と、を備え、第１及び第２の駆動パルスの電圧レベルが
すＩり換わる時点に於いてのみ、上記第１及び第２のス
イッチングトランジスタを開成すると共に上記〃４５の
スイッチングトランジスタを閉１戊するものである。
（ホ）実施例
第５図に本発明の電荷結合装置を示Ｔ、、同図に於いて
、ｆ４Ｌ （５１）、（５２Ｊは第２図の従来装置と
同様にＣＯＤ、第１の駆動回路、第２の駆動回路を示し
ており、本発明装置が従来装置と異なる所トは、＄１の
駆動回路（５１）からの第１の駆動パルスをＣ０Ｄｆ４
１の？Ｂ１のコンデンサＣ４゜即ち第１図にホした多数
の第１の電極対３ＩＪＩ３Ｄに供給する為のパルス供給
線を開閉する第１のスイッチングトランジスタＳＴ１と
、第２の駆動回路（５２）からの第１の駆動パルスをＣ
ＣＤ（ｒ４）の第２のコンデンサＣ２，即ち第′１因に
示し１こ多数の弔２の電極対（３２Ｃ３２に供給下る為
のパルス供給線を開閉する第２のスイッチングトランジ
スタＳＴ２と。
、ｆ４Ｌ （５１）、（５２Ｊは第２図の従来装置と
同様にＣＯＤ、第１の駆動回路、第２の駆動回路を示し
ており、本発明装置が従来装置と異なる所トは、＄１の
駆動回路（５１）からの第１の駆動パルスをＣ０Ｄｆ４
１の？Ｂ１のコンデンサＣ４゜即ち第１図にホした多数
の第１の電極対３ＩＪＩ３Ｄに供給する為のパルス供給
線を開閉する第１のスイッチングトランジスタＳＴ１と
、第２の駆動回路（５２）からの第１の駆動パルスをＣ
ＣＤ（ｒ４）の第２のコンデンサＣ２，即ち第′１因に
示し１こ多数の弔２の電極対（３２Ｃ３２に供給下る為
のパルス供給線を開閉する第２のスイッチングトランジ
スタＳＴ２と。
上記第１及び第２のコンデンサＣ，，Ｃ２，即ち両電極
対’：（ＨＩＪ、 ＣＱＣ！２４間に設けられ１こ短絡
線を開閉する第６のスイッチングトランジスタＳＴ５と
、を備えた点にある。詳しくは、各スイッチングトラン
ジスタＳＴ Ｓｉ２．Ｓｉ３はＭＯ８ＦＥ１ ＋ Ｔかうなり、第１及び第２のトランジスタＳＴ１゜Ｓｉ
２の両ゲートにはコントロールパルス〆、が印加され、
第３のトランジスタＳＴ、のゲートにはコントロールパ
ルスｐＨｌをインバータ■にて反転し１こ反転パルスフ
、が印加されている。
対’：（ＨＩＪ、 ＣＱＣ！２４間に設けられ１こ短絡
線を開閉する第６のスイッチングトランジスタＳＴ５と
、を備えた点にある。詳しくは、各スイッチングトラン
ジスタＳＴ Ｓｉ２．Ｓｉ３はＭＯ８ＦＥ１ ＋ Ｔかうなり、第１及び第２のトランジスタＳＴ１゜Ｓｉ
２の両ゲートにはコントロールパルス〆、が印加され、
第３のトランジスタＳＴ、のゲートにはコントロールパ
ルスｐＨｌをインバータ■にて反転し１こ反転パルスフ
、が印加されている。
斯る構成の本発明の電荷結合装置のＴ！Ａ作を第６図の
タイミング図を参照して説明下る。同図に於いて＋８￥
ＡＰ Ｉ−ｊコントロールパルスメ８＋フ。の２幅期、
駆動パルスゲ、門の１開明、及６： ｃ Ｃ１３（４）
の電極電位ｖ１、ｖ２の１周期を示しており。
タイミング図を参照して説明下る。同図に於いて＋８￥
ＡＰ Ｉ−ｊコントロールパルスメ８＋フ。の２幅期、
駆動パルスゲ、門の１開明、及６： ｃ Ｃ１３（４）
の電極電位ｖ１、ｖ２の１周期を示しており。
この期間Ｆは連続した小切開ｆ１− ｆ２− ｆ５゜ｆ
４に分割されている。
４に分割されている。
先ず期間ｆ１に於いて、コントロールパルスゲは１Ｈ，
レベル、７ はゝＬ、レベルであル為、第１及び第２の
スイッチングトランジスタＳ Ｔ ＋ 。
レベル、７ はゝＬ、レベルであル為、第１及び第２の
スイッチングトランジスタＳ Ｔ ＋ 。
Ｓｉ２はＯＮ、ｆｆ１５のスイッチングトランジスタＳ
Ｔ５はＯＦＦとなり、クロの駆押山路（５９）からの１
Ｈ，レベルの駆動パルスゲは弔１のスイッチングトラン
ジスタＳＴ１を介してＣ０Ｄｆ４１の第１のコンデンサ
Ｃ１，即ち弔１図の多数の第１の電極対６υＣ３１］・
・・に印加され、この電極電位ｖ１はＨ・レベルとなる
。一方、第２の駆動回路（５２）からの１Ｌ、レベルの
駆動パルス７は弔２のスイッチングトランジスタＳＴ２
を介してＣ０Ｄ（４）の第２のコンデンサＣ２，即ち第
１図の多数の第２の電極対Ｃ３ａ （３２・・・に印加
され、この電極電位は゛ ５％レベル（アース電位〕と
なる。
Ｔ５はＯＦＦとなり、クロの駆押山路（５９）からの１
Ｈ，レベルの駆動パルスゲは弔１のスイッチングトラン
ジスタＳＴ１を介してＣ０Ｄｆ４１の第１のコンデンサ
Ｃ１，即ち弔１図の多数の第１の電極対６υＣ３１］・
・・に印加され、この電極電位ｖ１はＨ・レベルとなる
。一方、第２の駆動回路（５２）からの１Ｌ、レベルの
駆動パルス７は弔２のスイッチングトランジスタＳＴ２
を介してＣ０Ｄ（４）の第２のコンデンサＣ２，即ち第
１図の多数の第２の電極対Ｃ３ａ （３２・・・に印加
され、この電極電位は゛ ５％レベル（アース電位〕と
なる。
次に、この期間ｆ に続く比較的短期間ｆ２に於いては
、コントロールパルス＋！１８は１Ｌ、レベル、〆 は
１Ｈ，レベルとなる為に、第１及び第２のスイッチング
トランジスタ！９Ｔ Ｓｉ２は１ ＋ Ｑ Ｆ Ｆ、第５のスイッチングトランジスタＳＴ。
、コントロールパルス＋！１８は１Ｌ、レベル、〆 は
１Ｈ，レベルとなる為に、第１及び第２のスイッチング
トランジスタ！９Ｔ Ｓｉ２は１ ＋ Ｑ Ｆ Ｆ、第５のスイッチングトランジスタＳＴ。
はＯＮ、となり、＄１及び第２の駆動回路（５１）（５
２）はＣ０Ｄｆ４１の第１及び＠２のコンデンサＣ１，
Ｃ２と電気的に分離され、この両コンデンサＣ１，Ｃ２
は第３のスイッチングトランジスタＳＴ３にて短絡され
る。従って、第１のコンデンサＣ，，即ち第１の電極対
照）Ｃ翅・・・に充電されてい１こ電荷に依る放電電流
がアースに流出する事なく、第３のスイッチングトラン
ジスタＳＴ３を介して第２のコンデンサＣ２，即ち第２
の電極対０ｚ（３２・・・に流入する充電電流となり７
これ等電極電位Ｖ４、ｖ２は共にＨ１と′Ｌ、レベルの
中間のレベルとなる。
２）はＣ０Ｄｆ４１の第１及び＠２のコンデンサＣ１，
Ｃ２と電気的に分離され、この両コンデンサＣ１，Ｃ２
は第３のスイッチングトランジスタＳＴ３にて短絡され
る。従って、第１のコンデンサＣ，，即ち第１の電極対
照）Ｃ翅・・・に充電されてい１こ電荷に依る放電電流
がアースに流出する事なく、第３のスイッチングトラン
ジスタＳＴ３を介して第２のコンデンサＣ２，即ち第２
の電極対０ｚ（３２・・・に流入する充電電流となり７
これ等電極電位Ｖ４、ｖ２は共にＨ１と′Ｌ、レベルの
中間のレベルとなる。
これに続く期間ｆ３に於いては１期間ｆ１と同じく第１
及び県２のスイッチングトランジスタＳＴ４．ＳＴ２は
ＯＮ、Ｓ’ｌ’３はＯＦＦとなり、第１の駆動回路（５
１）からの１Ｌ、レベルの駆動パルス〆が第１のスイッ
チングトランジスタＳＴ１を介してＣＣ０１４１の第１
のコンデンサＣ１，即ち第１の電極対１３ｎ ｏ６に印
加され、この電極電位Ｖ１は１Ｌ・レベルとなる。この
時、第１の電極対／３１１Ｃ３］）の電極電位Ｖ１）：
！始め’Ｈ−と’Ｌｔ レベルの中間レベルにあるので
、この電極対１：３１１Ｇ１１から第１の駆動回路（５
１）を介してアースに流出される放電電流は第２図の従
来装置の場合の鍼となる。
及び県２のスイッチングトランジスタＳＴ４．ＳＴ２は
ＯＮ、Ｓ’ｌ’３はＯＦＦとなり、第１の駆動回路（５
１）からの１Ｌ、レベルの駆動パルス〆が第１のスイッ
チングトランジスタＳＴ１を介してＣＣ０１４１の第１
のコンデンサＣ１，即ち第１の電極対１３ｎ ｏ６に印
加され、この電極電位Ｖ１は１Ｌ・レベルとなる。この
時、第１の電極対／３１１Ｃ３］）の電極電位Ｖ１）：
！始め’Ｈ−と’Ｌｔ レベルの中間レベルにあるので
、この電極対１：３１１Ｇ１１から第１の駆動回路（５
１）を介してアースに流出される放電電流は第２図の従
来装置の場合の鍼となる。
−万、第２の駆動回路（５２）からのゞＨ，レベルの駆
動パルスフが第２のスイッチングトランジスタＳＴ２を
介してＣ０Ｄｆ４１の第２のコンデンサＣ２，即ち第２
の電極対ｆ３２１ Ｃ３２１に印加され、この電極電位
ｖ２は１Ｈ・レベルとなる。この時、第２の電極対（、
′Ｎカ（＋’ａの電極電位ｖ２は始めＨ、とＬ・レベル
の中間レベルにあるので、この′小極Ｕ ｒ４２１Ｇ２
へ第２の駆動回路（５２）を介して定電圧Ｅから流入さ
れる充電電流は第２図の従来装置の場合の帰となる。
動パルスフが第２のスイッチングトランジスタＳＴ２を
介してＣ０Ｄｆ４１の第２のコンデンサＣ２，即ち第２
の電極対ｆ３２１ Ｃ３２１に印加され、この電極電位
ｖ２は１Ｈ・レベルとなる。この時、第２の電極対（、
′Ｎカ（＋’ａの電極電位ｖ２は始めＨ、とＬ・レベル
の中間レベルにあるので、この′小極Ｕ ｒ４２１Ｇ２
へ第２の駆動回路（５２）を介して定電圧Ｅから流入さ
れる充電電流は第２図の従来装置の場合の帰となる。
次に、この期間干、に荒く比較的短期Ｈ５ｆ４（：於い
ても１期間ｆ２と同じく第１及び第２のスイッチングト
ランジスタＳＴ ＳＴ２＆１ＯＦＦ。
ても１期間ｆ２と同じく第１及び第２のスイッチングト
ランジスタＳＴ ＳＴ２＆１ＯＦＦ。
１ ・
第６のスイッチングトランジスタＳＴうはＯＮ、となり
、第１及び第２の駆動回路（５１）（５２）はＣ０Ｄ１
４１の弔１及Ｏ・第２のコンデンサＣ１−０２と市、気
的に分Ａ１仁され、この両コンデンサＣ１、Ｃ２は第６
のスイッチングトランジスタＳＴ５にて帰洛される。従
って、期間ｆ２の時とにゴ逆に、ＣＣＤ１Ｊのｑ口２の
電極対Ｃ３２１（３ツ・・に充電されていＴこ電荷に依
る放電電流が第１の電極対ＧＩｌ’３υ・に流入する先
箱’ｆｋ’４流となり、これ等電極電位ｖ、、ｖ、。
、第１及び第２の駆動回路（５１）（５２）はＣ０Ｄ１
４１の弔１及Ｏ・第２のコンデンサＣ１−０２と市、気
的に分Ａ１仁され、この両コンデンサＣ１、Ｃ２は第６
のスイッチングトランジスタＳＴ５にて帰洛される。従
って、期間ｆ２の時とにゴ逆に、ＣＣＤ１Ｊのｑ口２の
電極対Ｃ３２１（３ツ・・に充電されていＴこ電荷に依
る放電電流が第１の電極対ＧＩｌ’３υ・に流入する先
箱’ｆｋ’４流となり、これ等電極電位ｖ、、ｖ、。
は共にゞＨ・と゛Ｌ、レベルの中間レベルとなる。
斯様７ｒ ４Ｒ戊の電荷結合装置は、Ｑ ＣＤｆ４１と
して。
して。
第４図に示した如く、電極対’３１）Ｃ’ｌυ、（，１
２０３、・・・のコンデンサＣ１，Ｃ２としての容量が
大きな撮像素子（４Ｃｊを用いＴこ場合には、駆動回路
（５１３（５２］での電力消費を半減せしめる効果は大
きく、バッテリーを電源として用いるテレビカメラ等の
撮像装置にとって２斯る低消費電力化の意義は大まい。
２０３、・・・のコンデンサＣ１，Ｃ２としての容量が
大きな撮像素子（４Ｃｊを用いＴこ場合には、駆動回路
（５１３（５２］での電力消費を半減せしめる効果は大
きく、バッテリーを電源として用いるテレビカメラ等の
撮像装置にとって２斯る低消費電力化の意義は大まい。
勿論本発明は、撮像装置に限定されろものではなく、シ
フトレジスタ、遅延線等のあらゆる電荷結合装置に適用
で六るものである。
フトレジスタ、遅延線等のあらゆる電荷結合装置に適用
で六るものである。
（へ）発明の効果
本発明の電荷結合装置は１以上の説明から明らかな如く
、第１及び第２の駆動回路からｃｃＤの＠１及び第２の
電極に印加される第１及び第２の駆動パルスの電圧レベ
ルが切り換わる時点に於いてのみ、この第１及び第２の
駆動回路をＣＣＤの第１及び第２の電極から分ＭＴると
共に、これ等＄１及び第２の電極を短絡せしめるもので
あるので２上記第１及び第２の電極に充電された電荷を
全て駆動回路を介してアースに放電Ｔる事なく。
、第１及び第２の駆動回路からｃｃＤの＠１及び第２の
電極に印加される第１及び第２の駆動パルスの電圧レベ
ルが切り換わる時点に於いてのみ、この第１及び第２の
駆動回路をＣＣＤの第１及び第２の電極から分ＭＴると
共に、これ等＄１及び第２の電極を短絡せしめるもので
あるので２上記第１及び第２の電極に充電された電荷を
全て駆動回路を介してアースに放電Ｔる事なく。
−万の電極の充電電荷の半分を他方の電極への充電に再
利用する事ができる。従って、駆動回路での熱的な消費
電力は従来装置に比べて半減し、大巾な低消費電力化が
図れる上に、駆動回路の小型化が実現できる。
利用する事ができる。従って、駆動回路での熱的な消費
電力は従来装置に比べて半減し、大巾な低消費電力化が
図れる上に、駆動回路の小型化が実現できる。
第１図は一般的なＣＯＤの構成を示す断面肉、第２図は
従来の電荷結合装置の等価回路図、第５図は一般的な駆
動回路の回路図、第４し、１は従来の固体倫像装置の模
式図１、第５図は本発明の電荷結合装置の等価回路図、
第６図は本発明装置に係るタイミング図である。 （１１・・・半迅体基板、（２１・・・絶稼ＩＩ役、＜
ｑ＋＋（３ｚ・・・電極、（１１）・・・ＣＣＤ、（４
１・・・撮像素子、（５１）（５２）・・・駆ＬｒＤｏ
路、ＳＴ・・・スイッチングトランジスタ。 第４図 Ｔ
従来の電荷結合装置の等価回路図、第５図は一般的な駆
動回路の回路図、第４し、１は従来の固体倫像装置の模
式図１、第５図は本発明の電荷結合装置の等価回路図、
第６図は本発明装置に係るタイミング図である。 （１１・・・半迅体基板、（２１・・・絶稼ＩＩ役、＜
ｑ＋＋（３ｚ・・・電極、（１１）・・・ＣＣＤ、（４
１・・・撮像素子、（５１）（５２）・・・駆ＬｒＤｏ
路、ＳＴ・・・スイッチングトランジスタ。 第４図 Ｔ
Claims (1)
- 【特許請求の範囲】 １）半導体基板ｔに絶縁膜を介して多数の第１の電極と
第２の電極とを交互に配列してなる電荷結合素子と、該
素子の第１の電極及び第２の電極に逆相関係にある第１
の駆動パルス及び第２の駆動パルスを供給する為の第１
及び第２の駆動回路と、該第１及び第２の駆動回路から
上記電荷結合素子の第１及び第２の電極への＄１及び第
２のパルス供給線を夫々開閉Ｔる第１及び第２のスイッ
チングトランジスタと、上記電荷結合素子の第１及び第
２の電極との間に設けた短絡線を開閉する第６のスイッ
チングトランジスタと、からなり。 第１及び第２の駆動回路からの第１及び第２の駆動パル
スが Ｌ ｓレベルから″ｔＨ，レベル又は１Ｈ，レベ
ルから１Ｌ％レベルに変化下る時点に於いてのみ、上記
第１及び第２のスイッチングトランジスタを開成して上
記第１及び第２の駆動回路を上記電荷結合素子の第１及
び第２の電極から分離せしめると共に、上記第３のトラ
ンジスタを閉成して第１及び第２の電極を短絡せしめる
事を特徴とした電荷結合装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58069492A JPS59193598A (ja) | 1983-04-19 | 1983-04-19 | 電荷結合装置 |
| US06/598,789 US4597092A (en) | 1983-04-19 | 1984-04-10 | Conserving stored charge in apparatus having a charge coupled device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58069492A JPS59193598A (ja) | 1983-04-19 | 1983-04-19 | 電荷結合装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59193598A true JPS59193598A (ja) | 1984-11-02 |
| JPH0438079B2 JPH0438079B2 (ja) | 1992-06-23 |
Family
ID=13404255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58069492A Granted JPS59193598A (ja) | 1983-04-19 | 1983-04-19 | 電荷結合装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4597092A (ja) |
| JP (1) | JPS59193598A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005328524A (ja) * | 2004-05-11 | 2005-11-24 | Samsung Electronics Co Ltd | 消費電力を低減した水平ｃｃｄ駆動回路、それを備えた固体撮像素子及びその駆動方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461491A (en) * | 1993-12-29 | 1995-10-24 | Hewlett-Packard Company | Procedure for reducing processing time for image elements by combining charge of adjacent pixels into a new composite pixel |
| JP3482006B2 (ja) * | 1994-07-28 | 2003-12-22 | 株式会社東芝 | 容量性負荷の駆動装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3838293A (en) * | 1973-10-11 | 1974-09-24 | Ncr | Three clock phase, four transistor per stage shift register |
| US3986176A (en) * | 1975-06-09 | 1976-10-12 | Rca Corporation | Charge transfer memories |
| GB1573771A (en) * | 1977-09-26 | 1980-08-28 | Philips Electronic Associated | Buffer circuit |
| DE3026999C2 (de) * | 1980-07-17 | 1984-01-12 | kabelmetal electro GmbH, 3000 Hannover | SZ-verseiltes, mehradriges elektrisches Energiekabel |
| JPS5817599A (ja) * | 1981-07-24 | 1983-02-01 | Matsushita Electric Ind Co Ltd | 電荷転送装置 |
-
1983
- 1983-04-19 JP JP58069492A patent/JPS59193598A/ja active Granted
-
1984
- 1984-04-10 US US06/598,789 patent/US4597092A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005328524A (ja) * | 2004-05-11 | 2005-11-24 | Samsung Electronics Co Ltd | 消費電力を低減した水平ｃｃｄ駆動回路、それを備えた固体撮像素子及びその駆動方法 |
| US7505071B2 (en) | 2004-05-11 | 2009-03-17 | Samsung Electronics Co., Ltd. | Horizontal charge coupled device driving circuit with reduced power consumption, solid-state image-sensing device having the same, and driving method of the solid-state image-sensing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0438079B2 (ja) | 1992-06-23 |
| US4597092A (en) | 1986-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6244597Y2 (ja) | ||
| GB1589414A (en) | Fet driver circuits | |
| JP2008193545A5 (ja) | ||
| US4129794A (en) | Electrical integrated circuit chips | |
| JPH0159772B2 (ja) | ||
| JPS59193598A (ja) | 電荷結合装置 | |
| JPH02301382A (ja) | 相関二重信号サンプリング用センサ回路 | |
| US4004163A (en) | Time delay, charge, transfer circuit | |
| JPH0612869B2 (ja) | Ｃｍｏｓダイナミツクｒａｍ用時間遅廷回路 | |
| JP2685690B2 (ja) | 電荷結合素子 | |
| JP2000114946A (ja) | オートリセット回路 | |
| JPS5946424B2 (ja) | 電荷転送素子 | |
| JPH0431227B2 (ja) | ||
| JPS628400A (ja) | コンデンサメモリ回路 | |
| JPH06140884A (ja) | Ｃｍｏｓ型半導体ｃｒ発振回路 | |
| JPS5824516Y2 (ja) | パルスアンプ | |
| JPH1198416A (ja) | 電荷結合素子の駆動回路 | |
| JPS6043594B2 (ja) | 電荷転送素子の出力回路 | |
| JP3327010B2 (ja) | 電力変換装置 | |
| JPS58128095A (ja) | 電荷転送デバイス | |
| JPS62219573A (ja) | 電荷転送素子 | |
| JPS6259399B2 (ja) | ||
| JPS59188209A (ja) | チヨツパ形増幅回路 | |
| JPS63293880A (ja) | 電荷転送素子の出力回路装置 | |
| JPH0474800B2 (ja) |