JPS58128095A - 電荷転送デバイス - Google Patents
電荷転送デバイスInfo
- Publication number
- JPS58128095A JPS58128095A JP966582A JP966582A JPS58128095A JP S58128095 A JPS58128095 A JP S58128095A JP 966582 A JP966582 A JP 966582A JP 966582 A JP966582 A JP 966582A JP S58128095 A JPS58128095 A JP S58128095A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- potential
- junction region
- floating junction
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電荷転送デバイスに係シ、特にオフセット電圧
を除去し九出力電圧を得るに好適な電荷転送デバイスの
出力部に関する。
を除去し九出力電圧を得るに好適な電荷転送デバイスの
出力部に関する。
一般に電荷転送デバイスは、その信号遅延特性を利用し
た遅延線や、感光領域を設けることによりてエリア光セ
ンサ、リニア光センサ等に広く利用されている。電荷転
送デバイスを実際にシステム内に組み込んそ用いる場合
、出力信号として電圧信号が畳求されることが多いため
、これらデバイスには転送されてきた電荷を電圧に変換
する電荷電圧変換部がオンチップ化されている。この様
な電荷電圧変換部として、従来、浮遊接合領域と、その
電位変化を検知する高入力インピーダンスの電荷・電圧
変換部、例えばソースフォロワが用いられている。そし
て、転送されてきた信号電荷を浮遊接合領域に蓄積し、
時系列的な動作を繰シ返えすためには、接合領域の最大
蓄積量を大きく、かつ暗電流による誤差を防ぐために、
クロ、りに同期してこの浮遊接合領域の電位を一定の直
流電圧にリセットする必要がある。従って、上記浮遊接
合領域の電位変化は、この直流電圧に信号電荷による電
位変化分が重畳した形となシ、ソースフォロワを１．介
して最終的に出力される電圧信号としては一定の直流分
が重畳し良信号電圧が出力されることとなシ、いわゆる
オフセット電圧を有し良信号波形となっている。その丸
め、電荷転送デノ量イスの出力電圧を信号処理するため
には、このオフセット電圧を除去し、必要に応じて極性
を反転する必要があシ、システム構成上必ずしも容易と
にいい難い点がある。
た遅延線や、感光領域を設けることによりてエリア光セ
ンサ、リニア光センサ等に広く利用されている。電荷転
送デバイスを実際にシステム内に組み込んそ用いる場合
、出力信号として電圧信号が畳求されることが多いため
、これらデバイスには転送されてきた電荷を電圧に変換
する電荷電圧変換部がオンチップ化されている。この様
な電荷電圧変換部として、従来、浮遊接合領域と、その
電位変化を検知する高入力インピーダンスの電荷・電圧
変換部、例えばソースフォロワが用いられている。そし
て、転送されてきた信号電荷を浮遊接合領域に蓄積し、
時系列的な動作を繰シ返えすためには、接合領域の最大
蓄積量を大きく、かつ暗電流による誤差を防ぐために、
クロ、りに同期してこの浮遊接合領域の電位を一定の直
流電圧にリセットする必要がある。従って、上記浮遊接
合領域の電位変化は、この直流電圧に信号電荷による電
位変化分が重畳した形となシ、ソースフォロワを１．介
して最終的に出力される電圧信号としては一定の直流分
が重畳し良信号電圧が出力されることとなシ、いわゆる
オフセット電圧を有し良信号波形となっている。その丸
め、電荷転送デノ量イスの出力電圧を信号処理するため
には、このオフセット電圧を除去し、必要に応じて極性
を反転する必要があシ、システム構成上必ずしも容易と
にいい難い点がある。
さらに、上記のことを第１図に示す従来の電荷転送デバ
イスの出力部を参照して具体的に説明する。図において
、１は例えばＰ形シリコン等の半導体基板、−２はこの
半導体基板１と逆導電型の不純物を高濃度に含む浮遊接
合領域、Ｓは上記基板１と逆導電截の不純物を高濃度に
含むドレイン領域、４は絶縁膜（図示せず）を介して設
けられ九出力？−ト、ｓはリセ、）電極、６はソースフ
ォロワ回路、７はリセット端子、８はドレイン端子、９
は差動増幅器、１ｏはオフセット電圧除去用の直流電源
である。
イスの出力部を参照して具体的に説明する。図において
、１は例えばＰ形シリコン等の半導体基板、−２はこの
半導体基板１と逆導電型の不純物を高濃度に含む浮遊接
合領域、Ｓは上記基板１と逆導電截の不純物を高濃度に
含むドレイン領域、４は絶縁膜（図示せず）を介して設
けられ九出力？−ト、ｓはリセ、）電極、６はソースフ
ォロワ回路、７はリセット端子、８はドレイン端子、９
は差動増幅器、１ｏはオフセット電圧除去用の直流電源
である。
上記デバイスにおいて、ドレイン端子８には適当な直流
電圧ｖＩｌが印加され、リセット端子７にはｊ１２図に
示すようなリセ、トノ母ルスＲＥが印加される。出力ブ
ート４には適当な直流電圧が印加されておシ、信号電荷
は第１図左方から図示しない転送電極によって浮遊接合
領域２に流入する。この電荷流入の前に、リセット端子
７にリセットノ母ルスＲＥが印加されることにょシ浮遊
接合領域２の残留電荷はドレイン領域８を通じて排出さ
れ、このリセ、トノ母ルスＲＥＣ）印加直後（時刻ｔｓ
）に上記浮遊接金領域２の電位は一定電位（オフセッ
ト電圧に相当する）となる。
電圧ｖＩｌが印加され、リセット端子７にはｊ１２図に
示すようなリセ、トノ母ルスＲＥが印加される。出力ブ
ート４には適当な直流電圧が印加されておシ、信号電荷
は第１図左方から図示しない転送電極によって浮遊接合
領域２に流入する。この電荷流入の前に、リセット端子
７にリセットノ母ルスＲＥが印加されることにょシ浮遊
接合領域２の残留電荷はドレイン領域８を通じて排出さ
れ、このリセ、トノ母ルスＲＥＣ）印加直後（時刻ｔｓ
）に上記浮遊接金領域２の電位は一定電位（オフセッ
ト電圧に相当する）となる。
一方、時刻ｔ２において、信号電荷が前述したように浮
遊接合領域２に流入すると、該領域２の電位は流入する
信号が電荷であるのでその電荷量に応じて下降する。こ
の電位降下がソースフォロワ回路Ｃを通じて差動増幅器
９に加えられ、ここでオフセット除去用電源１０の電圧
との差がとられ、出力電圧として取シ出される。
遊接合領域２に流入すると、該領域２の電位は流入する
信号が電荷であるのでその電荷量に応じて下降する。こ
の電位降下がソースフォロワ回路Ｃを通じて差動増幅器
９に加えられ、ここでオフセット除去用電源１０の電圧
との差がとられ、出力電圧として取シ出される。
上記回路において、浮遊接金領域２の電位変化は、ドレ
イン端子８に印加されている直流電圧と流入する信号電
荷によシ下降する信号分を加えたものであプ、ソースフ
ォロワ回路ｄに入る電圧は第２図に示すようにオフセッ
ト直流分かあシ、これを差動増幅器９とオフセット除去
用電源１０とによシ除去しなければならない。
イン端子８に印加されている直流電圧と流入する信号電
荷によシ下降する信号分を加えたものであプ、ソースフ
ォロワ回路ｄに入る電圧は第２図に示すようにオフセッ
ト直流分かあシ、これを差動増幅器９とオフセット除去
用電源１０とによシ除去しなければならない。
この様な差動増幅器９をオンチップ化するには大間積を
必要とし、かつ回路構成が複雑となる。
必要とし、かつ回路構成が複雑となる。
ま九、デバイス毎のばらつきを考えると、オフセット除
去用電源１０の電圧値を定めるＯは困難である等の不都
合があり九。
去用電源１０の電圧値を定めるＯは困難である等の不都
合があり九。
本発明は上記の事情に鑑みてなされたもので、電荷転送
デバイス出力に含まれるオフセット電圧を、外部電圧の
調整によシ略零とし得るような回路をスイ、テ素子シよ
び静電容量によ〉構成することによって、差動増幅器を
用いることなく回路構成を簡略化でき、占有面積を小さ
くし得、しかもオフセット電圧を容易に除去できる電荷
転送デバイスを提供することを目的とする。
デバイス出力に含まれるオフセット電圧を、外部電圧の
調整によシ略零とし得るような回路をスイ、テ素子シよ
び静電容量によ〉構成することによって、差動増幅器を
用いることなく回路構成を簡略化でき、占有面積を小さ
くし得、しかもオフセット電圧を容易に除去できる電荷
転送デバイスを提供することを目的とする。
以下、図面を参照して本発明の一実施例を鴫明する。第
３図は電荷転送デバイスの出力部の構成を示している。
３図は電荷転送デバイスの出力部の構成を示している。
この電荷転送デバイスは、例えばｐｍシリコンの半導体
基板１１上に絶縁膜を介して所定間隔で配設され、電荷
の蓄積および転送を行なう転送電極と、この転送電極に
クロック電圧を印加することによシ生じる空乏層に信号
電荷を制御しつつ注入する入力部と、上記転送電極に印
加されたクロ、り電圧によって転送された電荷を検出し
電圧信号に変換する出力部とを有している。上記入力部
は、九とえば感光領域において光電変換され良信号電荷
を上記空乏層に制御して注入するように構成されている
。また、上記出力部は、１８３図に示すように前記基板
１１と逆導電型の不純物を高濃度に含み、転送されてき
た電荷を蓄積する浮遊接合領域１２と、上記基板１１と
逆導電型の不純物を高濃度に含み、上記浮遊接合領域１
２に蓄積されている信号電荷を外部に排出する丸めのド
レイン領域１３と、絶縁膜（図示せず）を介して半導体
基板１ノ上に設けられ、前記転送電極から送られてくる
信号電荷をｒ−）する出力ダート１４と、上記浮遊接合
領域１２の電位を外部設定電圧にリセットする丸めのリ
セット電極１５とを有している。また、１＃はリセット
端子、１７はドレイン端子である。さらに、この出力部
は、高入力インピーダンスの電圧変換部であるソースフ
ォロワ回路１８と、このソースフォロワ回路１８のトラ
ンジスタのｒ−）に一端が接続される静電容量１９と、
この静電容量１９の他端と前記浮遊接合領域１２との間
に挿入接続され、端子２０に加えられ丸外部信号に応じ
て電気的開閉を行なうための第１のスイ、チ２１を形成
するトランジスタと、前記ソースフォロワ回路１８と静
電容量１９との接続点Ｂと基準電圧源２２との間に接続
され、ｙ” ）に加えられる前記端子２０からの外部
信号に応じて開閉し、ソースフォロワ回路１８のｒ−）
電位を上記基準電圧源２２の電位Ｅに設定するための第
２のスイッチ２３を形成するトランジスタと、前記静電
容量１９と第１のスイ、テ２ノとの接続点Ａと端子２４
との間に接続され、端子２５から加えられる外部信号に
応じて開閉し、上記端子２４に印加される外部設定電圧
に上記接続点ムの電位を設定する丸めの第３のスイッチ
２６を形成するトランジスタとを具備している。
基板１１上に絶縁膜を介して所定間隔で配設され、電荷
の蓄積および転送を行なう転送電極と、この転送電極に
クロック電圧を印加することによシ生じる空乏層に信号
電荷を制御しつつ注入する入力部と、上記転送電極に印
加されたクロ、り電圧によって転送された電荷を検出し
電圧信号に変換する出力部とを有している。上記入力部
は、九とえば感光領域において光電変換され良信号電荷
を上記空乏層に制御して注入するように構成されている
。また、上記出力部は、１８３図に示すように前記基板
１１と逆導電型の不純物を高濃度に含み、転送されてき
た電荷を蓄積する浮遊接合領域１２と、上記基板１１と
逆導電型の不純物を高濃度に含み、上記浮遊接合領域１
２に蓄積されている信号電荷を外部に排出する丸めのド
レイン領域１３と、絶縁膜（図示せず）を介して半導体
基板１ノ上に設けられ、前記転送電極から送られてくる
信号電荷をｒ−）する出力ダート１４と、上記浮遊接合
領域１２の電位を外部設定電圧にリセットする丸めのリ
セット電極１５とを有している。また、１＃はリセット
端子、１７はドレイン端子である。さらに、この出力部
は、高入力インピーダンスの電圧変換部であるソースフ
ォロワ回路１８と、このソースフォロワ回路１８のトラ
ンジスタのｒ−）に一端が接続される静電容量１９と、
この静電容量１９の他端と前記浮遊接合領域１２との間
に挿入接続され、端子２０に加えられ丸外部信号に応じ
て電気的開閉を行なうための第１のスイ、チ２１を形成
するトランジスタと、前記ソースフォロワ回路１８と静
電容量１９との接続点Ｂと基準電圧源２２との間に接続
され、ｙ” ）に加えられる前記端子２０からの外部
信号に応じて開閉し、ソースフォロワ回路１８のｒ−）
電位を上記基準電圧源２２の電位Ｅに設定するための第
２のスイッチ２３を形成するトランジスタと、前記静電
容量１９と第１のスイ、テ２ノとの接続点Ａと端子２４
との間に接続され、端子２５から加えられる外部信号に
応じて開閉し、上記端子２４に印加される外部設定電圧
に上記接続点ムの電位を設定する丸めの第３のスイッチ
２６を形成するトランジスタとを具備している。
上述し九構成の回路にあっては、第入、第２スイッチ２
７ 、、？Ｊは端子２Ｑにハイレベル＠Ｈ”の外部信号
が印加され九ときにオン状態となシ、通常はローレベル
が印加されてオフ状態になっている。また、ドレイン端
子１７には適当な直流電圧ｖ１が印加され、端子２４に
も同様の直流電圧ｖ１が印加されている。さらに、リセ
ット端子１６には第４図に示すようなリセ。
７ 、、？Ｊは端子２Ｑにハイレベル＠Ｈ”の外部信号
が印加され九ときにオン状態となシ、通常はローレベル
が印加されてオフ状態になっている。また、ドレイン端
子１７には適当な直流電圧ｖ１が印加され、端子２４に
も同様の直流電圧ｖ１が印加されている。さらに、リセ
ット端子１６には第４図に示すようなリセ。
トノ々ルスＲＥが印加され、出力ｒ−ト１４には適当な
直流電圧が印加されているものとする。
直流電圧が印加されているものとする。
デバイスにクロ、クツ４ルスが印加されることによって
、信号電荷は第３図の左方から転送電極および出力ダー
ト１４を通じて浮遊接合領域１２に流入する。この流入
タイミングは第４図に矢印Ｔにて示すようにリセ、トノ
母ルスｉｌＥ印加後の時点であシ、これによって浮遊接
合領域１２の電位は変化する。ｔ７’ｔ、端子２０．１
１には＃Ｉ４図に示すタイミングにて外部信号ノ譬ルス
がそれぞれ印加される。
、信号電荷は第３図の左方から転送電極および出力ダー
ト１４を通じて浮遊接合領域１２に流入する。この流入
タイミングは第４図に矢印Ｔにて示すようにリセ、トノ
母ルスｉｌＥ印加後の時点であシ、これによって浮遊接
合領域１２の電位は変化する。ｔ７’ｔ、端子２０．１
１には＃Ｉ４図に示すタイミングにて外部信号ノ譬ルス
がそれぞれ印加される。
而して、リセット・譬ルスＲＥ印加後の時刻１、では浮
遊接合領域１２の電位はＶ、にリセットされる。次に、
流入する信号電荷を−Ｑ（Ｑ＞０）とすると、時刻ｔ！
では浮遊接合領域ｉｚｏ電位はｖｍ−９１ｃとなる。こ
こで、Ｃは浮遊接合領域１２と基板１１との間の実効容
量である０次に、端子Ｊ）Ｋｊｌｄ図に示す・中ルスが
印加され、第１、第２のスイ、テ２１．ｊｌＪが開−死
後の時刻ｔ３では、Ａ点電位はｖｌ−％、Ｂ点の電位は
Ｅ（１ｓ３図の場合には略ＯＹに設定されている）に設
定され、静電容量１９は電位差ｖ８−％−Ｅを保持し、
ソースフォロワ回路１８の出力電圧は略Ｏｖになる。さ
らに、時刻ｔ４、すなわち端子２５にノゼルスを印加し
、第３のスイッチ２６が開いたのちではＡ点の電位は端
子２４の電位ｖ１と同電位に設定される。これによシ、
静電容量１９は一定の電位差ｖｌ−％−Ｅを保持したま
まなｏ−ｔ’、Ｂ点ｏ１位ハｖｌ−（ｖ、−９／ｃ−ｘ
）＝％＋Ｅなる正電位となる。この電位は、信号電荷Ｑ
の絶対値に比例した電位％と一定の基準電圧値Ｅとの和
となる。従りて、この電圧％十Ｅがソースフォロワ回路
１８に入力すると、出力端子ＯＵＴには＃！４図に示す
ような出力電圧が得られる。この出力電圧には外部の電
圧源２２に依存するオフセット分が含まれるが、ここで
外部の基準電圧源２６の値Ｅを前述したように接地電位
（Ｏｖ）とすればオフセット分は存在しなくなる。
遊接合領域１２の電位はＶ、にリセットされる。次に、
流入する信号電荷を−Ｑ（Ｑ＞０）とすると、時刻ｔ！
では浮遊接合領域ｉｚｏ電位はｖｍ−９１ｃとなる。こ
こで、Ｃは浮遊接合領域１２と基板１１との間の実効容
量である０次に、端子Ｊ）Ｋｊｌｄ図に示す・中ルスが
印加され、第１、第２のスイ、テ２１．ｊｌＪが開−死
後の時刻ｔ３では、Ａ点電位はｖｌ−％、Ｂ点の電位は
Ｅ（１ｓ３図の場合には略ＯＹに設定されている）に設
定され、静電容量１９は電位差ｖ８−％−Ｅを保持し、
ソースフォロワ回路１８の出力電圧は略Ｏｖになる。さ
らに、時刻ｔ４、すなわち端子２５にノゼルスを印加し
、第３のスイッチ２６が開いたのちではＡ点の電位は端
子２４の電位ｖ１と同電位に設定される。これによシ、
静電容量１９は一定の電位差ｖｌ−％−Ｅを保持したま
まなｏ−ｔ’、Ｂ点ｏ１位ハｖｌ−（ｖ、−９／ｃ−ｘ
）＝％＋Ｅなる正電位となる。この電位は、信号電荷Ｑ
の絶対値に比例した電位％と一定の基準電圧値Ｅとの和
となる。従りて、この電圧％十Ｅがソースフォロワ回路
１８に入力すると、出力端子ＯＵＴには＃！４図に示す
ような出力電圧が得られる。この出力電圧には外部の電
圧源２２に依存するオフセット分が含まれるが、ここで
外部の基準電圧源２６の値Ｅを前述したように接地電位
（Ｏｖ）とすればオフセット分は存在しなくなる。
上記デバイスによれば、オフセット分を外部的に調節で
き、電子を信号電荷として用いるかぎｐ、信号分が電圧
の上昇分で与えられる出力電圧が得られる等の利点を有
する。
き、電子を信号電荷として用いるかぎｐ、信号分が電圧
の上昇分で与えられる出力電圧が得られる等の利点を有
する。
第５図は本発明の他の実施例に係る電荷転送デバイスの
出力部を示している。この場合は、前述し丸薬３図の回
路に比べて第２．第３のスイッチ２３，２σのｆ−）が
端子２５に共通接続され′ておシ、この端子２５に加え
られるＩ々ルスによりてこれらの第２．第３のスイッチ
１７゜２６のスイッチを同期して開閉させるようにし、
また基準電圧源２２の電圧２としてソースフォロワ回路
１８の電源ｅに略等しく設定し、端子ｘ ｏ ｅ ：ｔ
ｊに第６図に示すような／４ルスを加えるようにし九
点が異なる。
出力部を示している。この場合は、前述し丸薬３図の回
路に比べて第２．第３のスイッチ２３，２σのｆ−）が
端子２５に共通接続され′ておシ、この端子２５に加え
られるＩ々ルスによりてこれらの第２．第３のスイッチ
１７゜２６のスイッチを同期して開閉させるようにし、
また基準電圧源２２の電圧２としてソースフォロワ回路
１８の電源ｅに略等しく設定し、端子ｘ ｏ ｅ ：ｔ
ｊに第６図に示すような／４ルスを加えるようにし九
点が異なる。
今１．転送されてくる信号電荷を−Ｑ（Ｑ＞０）とする
と、第６図に示す時刻１．においては、端子２５にパル
スが印加されて第２．籐３のスイ、チｘｓ、ｘｉが一旦
オン状、態になり死後なのでム点の電位はｖ、、ｍ点の
電位はＥに設定されておシ、容量１９はム、Ｂ点の電位
差ｖ、−１を保持し、このときのソース７オａワ回路１
１の出力電圧は約Ｅｖ（７’ｊとえば５ｖ）になる。次
に、時刻ｔ８においては、信号電荷の流入によシ浮遊接
合領域１２の電位はｖ１９１ｃとなる。ここで、Ｃは前
述同様領域１２と基板１１との実効容量である０次に、
端子２０にノクルスを印加して第１のスイッチ２１を開
いた後の時刻ｔ３では、ム点の電位はＶ、−％−Ｅとな
るが、容量１９が電位差ｖ８を保持するために１点の電
位はＥ−％となυ、このときソースフォロワ回路１８の
出力電圧は略Ｏｖに低下し、出力端子ＯＵＴから得られ
る出力電圧は第６図に示すようになる。
と、第６図に示す時刻１．においては、端子２５にパル
スが印加されて第２．籐３のスイ、チｘｓ、ｘｉが一旦
オン状、態になり死後なのでム点の電位はｖ、、ｍ点の
電位はＥに設定されておシ、容量１９はム、Ｂ点の電位
差ｖ、−１を保持し、このときのソース７オａワ回路１
１の出力電圧は約Ｅｖ（７’ｊとえば５ｖ）になる。次
に、時刻ｔ８においては、信号電荷の流入によシ浮遊接
合領域１２の電位はｖ１９１ｃとなる。ここで、Ｃは前
述同様領域１２と基板１１との実効容量である０次に、
端子２０にノクルスを印加して第１のスイッチ２１を開
いた後の時刻ｔ３では、ム点の電位はＶ、−％−Ｅとな
るが、容量１９が電位差ｖ８を保持するために１点の電
位はＥ−％となυ、このときソースフォロワ回路１８の
出力電圧は略Ｏｖに低下し、出力端子ＯＵＴから得られ
る出力電圧は第６図に示すようになる。
上記デバイスによれば、基準電圧源２２によυオフセッ
ト分を調節可能な信号電圧出力が得られ、前記第１実施
例とは逆に信号が電子のとき信号分が電圧の下降分で与
えられ、第１実施例とは相補的な出力が得られるｂ なお、上記実施例では、出力部を表面チャンネル形の場
合で説明しているが、これは埋込みチャンネル形でも良
い。また、信号を電子（ｎチャンネル）で説明したが１
、正孔（ｐチャンネル）の場合も同様で、同じくオフセ
ット分がなく、浮遊接合領域１２の電位の上・外分、下
降分に対応する信号電圧出力が得られる。さらに、電荷
転送電極を図面上で省略して説明しているが、この電極
は何相でありても実施でき、ま次動作説明における・ぐ
ルスのタイ建ンダは動作を損なわない範囲で移動が可能
である。
ト分を調節可能な信号電圧出力が得られ、前記第１実施
例とは逆に信号が電子のとき信号分が電圧の下降分で与
えられ、第１実施例とは相補的な出力が得られるｂ なお、上記実施例では、出力部を表面チャンネル形の場
合で説明しているが、これは埋込みチャンネル形でも良
い。また、信号を電子（ｎチャンネル）で説明したが１
、正孔（ｐチャンネル）の場合も同様で、同じくオフセ
ット分がなく、浮遊接合領域１２の電位の上・外分、下
降分に対応する信号電圧出力が得られる。さらに、電荷
転送電極を図面上で省略して説明しているが、この電極
は何相でありても実施でき、ま次動作説明における・ぐ
ルスのタイ建ンダは動作を損なわない範囲で移動が可能
である。
以上説明したように本発明によれば、デバイスの出力に
含まれるオフセット電圧を、従未必できるようにしてお
シ、略零とすることができるようにしているので、回路
が簡単で占有面積を小さくし得、しかもオフセット電圧
を容易に除去できる電荷転送デバイスを提供できる。
含まれるオフセット電圧を、従未必できるようにしてお
シ、略零とすることができるようにしているので、回路
が簡単で占有面積を小さくし得、しかもオフセット電圧
を容易に除去できる電荷転送デバイスを提供できる。
第１図は従来の電荷転送デバイスの出力部を示す構成説
明図、第２図は第１図の動作を説明するための信号波形
図、第３図は本発明の一実施例に係る電荷転送デバイス
の出力部を示す構成［１！Ｊ明図、第４図は第３図の動
作を説明する丸めのタイムチャート、ｊＩｓ図は本発明
の他の実施例に係る電荷転送デバイスの出力部を示す構
成説明図、第６図は８５図の動作を説明する丸めのタイ
ムチャートである。 １１・・・半導体基板、１２・・・浮遊接合領域、１３
・・・ドレイン領域、１４・・・出力ダート、１５・・
・リセット電極、１６・・・リセット端子、１７・・・
ドレイン端子、１８・・・ソースフォロワ回路、１９・
・・静電容量、２０，２４．２５・・・端子、２）・・
・第１のスイッチ、２３・・・第２のスイッチ、２６・
・・第３のスイ、テ、２２・・・基準電圧、ＯＵＴ・・
・出力端子、Ｒ・・・抵抗、ＲＥ・・・リセットパルス
、ｖ。 Ｅ・・・外部電圧。
明図、第２図は第１図の動作を説明するための信号波形
図、第３図は本発明の一実施例に係る電荷転送デバイス
の出力部を示す構成［１！Ｊ明図、第４図は第３図の動
作を説明する丸めのタイムチャート、ｊＩｓ図は本発明
の他の実施例に係る電荷転送デバイスの出力部を示す構
成説明図、第６図は８５図の動作を説明する丸めのタイ
ムチャートである。 １１・・・半導体基板、１２・・・浮遊接合領域、１３
・・・ドレイン領域、１４・・・出力ダート、１５・・
・リセット電極、１６・・・リセット端子、１７・・・
ドレイン端子、１８・・・ソースフォロワ回路、１９・
・・静電容量、２０，２４．２５・・・端子、２）・・
・第１のスイッチ、２３・・・第２のスイッチ、２６・
・・第３のスイ、テ、２２・・・基準電圧、ＯＵＴ・・
・出力端子、Ｒ・・・抵抗、ＲＥ・・・リセットパルス
、ｖ。 Ｅ・・・外部電圧。
Claims (4)
- （１） −導電型半導体基板上に絶縁膜を介し所定間
隔で配設され信号電荷の蓄積および転送を行なう転送電
極と、この転送電極にクロ、り電圧を印加する事によシ
生じる空乏層に信号電荷を制御して注入する入力部と、
前記転送電極に印加され九クロック電圧によって転送さ
れてきた電荷を蓄積する浮遊接合領域と、この浮遊接合
領域の電位を外部設定電圧にリセットすると共に骸接合
領域に蓄積されている信号電荷を外部に排出する電位リ
セット手段と、前記浮遊接合領域に一端が電気的に接続
され外部信号に応じて開閉を行なう第１のスイッチと、
この第１のスイッチの他端と高入力インピーダンス変換
部の入力端との間に接続された電位保持用の容量と、と
の容量と前記高入力インピーダンス変換部との接続点と
第１の外部設定電圧源との関に挿入され外部信号に応じ
て開閉する第２のスイッチと、前記容量と第１のスイッ
チとの接続点と第２の外部設定電圧源との間に挿入され
外部信号に応じて開閉する籐３のスイッチとを具備して
なることを特徴とする電荷転送デバイス。 - （２）前゛記電位リセット手段は、前記浮遊接合領域に
近接して配設されたドレイン領域と、このドレイン領域
と浮遊接合領域との間に絶縁膜を介して前記基板上に設
けられたリセット電極とを有することを特徴とする特許
請求の範囲第１項記載の電荷転送デバイス。 - （３） 前記＃Ｉ２の外部設定電圧は前記ドレイン領
域と同電位に設定され、前記第１．ｊＩ２．第３のスイ
ッチのうち２つを同期して開閉制御する拳を特徴とする
特許請求の範囲ｊｇ１項記載の電荷転送デバイス。 - （４）前記入力部は、感光領域において光電変換によっ
て生じる信号電荷を注入することを特徴とする特許請求
の範囲第Ｘ＊記載の電荷転送デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP966582A JPS58128095A (ja) | 1982-01-25 | 1982-01-25 | 電荷転送デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP966582A JPS58128095A (ja) | 1982-01-25 | 1982-01-25 | 電荷転送デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58128095A true JPS58128095A (ja) | 1983-07-30 |
Family
ID=11726505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP966582A Pending JPS58128095A (ja) | 1982-01-25 | 1982-01-25 | 電荷転送デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58128095A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0272688A2 (en) * | 1986-12-22 | 1988-06-29 | Fuji Photo Film Co., Ltd. | An output amplifier for a charge transfer device |
| US5276723A (en) * | 1990-05-14 | 1994-01-04 | Nec Corporation | Floating diffusion type charge detection circuit for use in charge transfer device |
-
1982
- 1982-01-25 JP JP966582A patent/JPS58128095A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0272688A2 (en) * | 1986-12-22 | 1988-06-29 | Fuji Photo Film Co., Ltd. | An output amplifier for a charge transfer device |
| EP0272688A3 (en) * | 1986-12-22 | 1989-09-27 | Fuji Photo Film Co., Ltd. | An output amplifier for a charge transfer device |
| US5276723A (en) * | 1990-05-14 | 1994-01-04 | Nec Corporation | Floating diffusion type charge detection circuit for use in charge transfer device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5408113A (en) | High sensitivity improved photoelectric imaging device with a high signal to noise ratio | |
| EP0540052B1 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| EP0099583B1 (en) | Charge-coupled device output circuit | |
| US5351050A (en) | Detent switching of summing node capacitors of a delta-sigma modulator | |
| JPH084136B2 (ja) | 電荷転送装置 | |
| US7385439B2 (en) | Analog switch having a minimized external flow of leakage current and switched capacitor filter incorporating the analog switch | |
| US4065766A (en) | Analog-to-digital converter | |
| FR2589266A1 (fr) | Integrateur differentiel a un seul condensateur | |
| EP0506081B1 (en) | Voltage amplifier circuit and image pickup device including the voltage amplifier circuit | |
| US4616249A (en) | Solid state image pick-up element of static induction transistor type | |
| CN112005240A (zh) | 单晶体管乘法器及其方法 | |
| US4144526A (en) | Circuit arrangement and operating process for converting an analogue signal into a digital signal | |
| CA1111560A (en) | Sensing circuit for semiconductor charge transfer devices | |
| EP0280097B1 (en) | Charge transfer device with booster circuit | |
| US4998265A (en) | Method of driving a charge detection circuit | |
| JPS58128095A (ja) | 電荷転送デバイス | |
| US4103333A (en) | Charge coupled correlator device | |
| EP0147600B1 (en) | Charge coupled device structures and methods of using such structure to compare two charge packages | |
| JPS5867061A (ja) | 電流による電荷量読取デバイス及び該デバイスを備えた電荷転送フイルタ | |
| JPS60124097A (ja) | 電荷結合装置 | |
| RU2023330C1 (ru) | Прибор с зарядовой связью | |
| JP3181848B2 (ja) | スイッチトキャパシタ回路 | |
| JPS6152018A (ja) | スイツチドキヤパシタ回路 | |
| JPH04352474A (ja) | 電荷信号の出力部構体 | |
| JP3124730B2 (ja) | チョッパコンパレータ回路 |