CN112005240A - 单晶体管乘法器及其方法 - Google Patents

Abstract

一种乘法器，具有共源极配置的MOSFET。MOSFET电流源耦合到MOSFET的漏极端。反相器的输入端耦合到MOSFET的漏极端。反相器的输出端对两路电流进行选通，两路电流的电流大小成比例。第一电容器具有耦合到两路电流中的第一电流以及MOSFET的栅极的第一端和接地的第二端。第二电容器具有耦合到两路电流中的第二电流的第一端和耦合到两路电流中的第一电流的第二端。首先通过使MOSFET的栅极电容放电来复位乘法器，然后使其再充电至Vt比较器阈值，然后从MOSFET的栅极端移除电荷，从而将栅极端上的电压降至Vt比较器阈值以下，使这两路电流被使能，直到Vt比较器阈值达到先前的Vt比较器阈值并且反相器关闭这两路电流为止。在下一个复位阶段，第二电容器保持电荷的乘积值。

Description

单晶体管乘法器及其方法

相关申请

本专利申请涉及以David Schie的名义于2018年3月2日提交的题为“单晶体管乘法器”的美国临时申请No.62/637,507，其全部内容通过引用合并于此。本专利申请根据35U.S.C§119(e)要求权益。

技术领域

本发明总体上涉及一种乘法器电路，并且更具体地涉及一种具有减少数量的晶体管的乘法器电路。

背景技术

机器学习在很大程度上依赖于乘法。例如，神经网络10内的神经元可以与一对多架构连接，该架构依赖于如图1所示的大量连接中的每一个内的乘法器。在神经网络10中，圆12是具有输入数据的神经元。线14是乘法器，其将输入数据乘以权重(w)。可以将结果馈送到决策电路或后续层，并将输出依次馈送到下一层。由于每个神经元都包含加权输入的加法器，在某些情况下还包括决策电路，因此每个神经元可能会在随后的层中连接到许多神经元，因此权重的数量可能会非常大。

机器学习通常依赖于数字乘法器，该数字乘法器需要大量的晶体管来执行乘法和累加功能。必然地，要相乘的数字字中的每个位至少需要两个晶体管，而执行按位乘法的门每个都至少需要四个晶体管。一旦考虑到与位移动相关的其他晶体管，即使减少了位计算的输入字，晶体管的数量也可能会增加。另外，在数字系统中执行加载和乘法活动通常需要花费多个周期，这是相当长的时间。

为了提高吞吐量，数字架构利用多个并行线程来允许同时执行多个乘法，并且采用加载最小化加载开销的诸如脉动架构之类的架构。但是，需要更多的开销来容纳多线程和脉动架构，并将问题分解为可以并行执行的流。

因此，期望提供一种克服上述问题的系统和方法。该系统和方法将提供可以利用较少数量的晶体管来创建的乘法设备。

发明内容

根据一个实施例，公开了一种乘法器。该乘法器具有共源极配置的MOSFET，用作与Vt比较器阈值相关的比较器。电流源耦合到MOSFET的漏极端。反相器具有耦合到MOSFET的漏极端的输入端。反相器的输出端选通两路电流I1和I2，这两路电流的电流大小成比例。第一电容器具有耦合到两路电流中的第一电流I1以及MOSFET的栅极的第一端和接地的第二端。第二电容器具有耦合到两路电流中的第二电流I2的第一端和耦合到两路电流中的第一电流I1并且耦合到MOSFET的栅极的第二端。首先通过使用I1和I2中的MOSFET来复位乘法器，以使第二电容器放电。之后，将MOSFET栅极拉至MOSFET的阈值(Vt)以下，并仅导通对栅极电容充电的I1，直到反相器关闭该电流为止。一旦达到Vt比较器阈值，就会从MOSFET的栅极端去除输入电荷，从而将栅极端上的电压降至Vt比较器阈值以下。降至Vt比较器阈值以下会导致两路电流I1和I2被使能，直到比较器达到Vt比较器阈值并且反相器将这两路电流都关闭为止。此时，第二电容器保持电荷的乘积值，该电荷的乘积值用于转换为第二电容器的大小的电压或在随后的乘法器中使用。或者，电流I1和I2两者都可用于在复位期间找到Vt比较器阈值，然后第二电容器可通过附加开关在第二电容器的第一端处放电至地电位，且复位MOSFET可从MOSFET的栅极放电至地电位。

根据第二实施例，公开了加权加法器。在第一个周期中，MNR使MN1栅极上的电压低于Vt比较器阈值，然后I1对MN1栅极充电直到Vt比较器阈值，这导致MN1的漏极下降，并且反相器关闭电流源。此后，在第一周期期间，被编程为与I2成比例以表示权重值的一个或更多个电流源通过与输入电荷成比例的脉冲进行选通，以从MN1去除电荷作为输入的加权和。在第二个周期中，I2将MN1的栅极充电回到其触发电压，从而替换掉已去除的加权电荷。由反相器输出端的脉冲表示的再充电所述电荷所需的时间可用作后续乘法器中选通电荷的输入脉冲，并且表示与相乘的输出电荷成比例的脉冲。

附图说明

关于以下附图，进一步详细地描述本申请。这些附图并非旨在限制本申请的范围，而是示出其某些属性。在整个附图中将使用相同的附图标记指代相同或相似的部件。

图1是示出了根据本申请的一个方面的神经网络架构的示例性实施例的框图，该神经网络架构依赖于每个连接引擎内的乘法器；

图2是示出了根据本申请的一个方面的乘法器的示例性实施例的框图；

图3示出了根据本申请的一个方面的耗尽结型结构的示例性实施例的剖视图，该耗尽结型结构被优化以减小重叠电容；

图4是示出了根据本申请的一个方面的耦合到跨导器的乘法器的示例性实施例的框图；以及

图5是示出了根据本申请的一个方面的具有脉冲输出的加权加法器的示例性实施例的框图。

具体实施方式

下面结合附图阐述的描述旨在作为对本公开的当前优选实施例的描述，而并非旨在代表可以构造和/或利用本公开的唯一形式。该描述结合所示出的实施例阐述了用于构造和操作本公开的功能和步骤顺序。然而，应当理解，相同或等同的功能和顺序可以通过不同的实施例来实现，这些不同的实施例也旨在被包含在本公开的精神和范围内。

参考图2，可以看到具有减少数量的晶体管的乘法器20的一个实施例。根据一个实施例，乘法器20可以具有MOSFET MN1。MOSFET MN1可以被布置为共源极配置。电流源I_MN1可以耦合到MOSFET MN1的漏极。反相器22可以耦合到MOSFET MN1的漏极端。反相器22的输出可以用于选通两路电流源I1和I2，这两路电流源的电流大小可以成比例。

电容器C1可以具有耦合到第一电流源I1和MOSFET MN1的栅极的端。电容器C1的第二端可以接地。第一电流源I1可以耦合到电容器C2的第二端并且耦合到MOSFET MN1的栅极。第二电流源I2可以耦合到第二电容器C2的第一端。

复位开关可以耦合到MOSFET MN1的栅极。根据一个实施例，复位开关可以是复位晶体管MOSFET MNR。在本实施例中，MOSFET MNR可以被配置为共源极配置。MOSFET MNR的栅极端可以耦合到复位信号RESET。

传输门TG可以耦合到MOSFET MN1的栅极端、电容器C1的第一端、C2的第二端以及电流源I1。乘法器20可以以下方式操作。首先，传输门TG打开，产生I1和I2的电流源MOSFET通过将电容器C2拉到电源轨或者将额外的电流源耦合到电容器C2的第二端且MOSFET MNR保持低电平来使电容器C2放电。一旦电容器C2放电，其他晶体管就关断。复位晶体管MOSFETMNR将栅极拉至触发阈值(trip threshold)Vt以下，并且使能电流源I1以开始对MN1栅极节点充电。在某个点，MOSFET MN1的栅极上的电压使MOSFET MN1的漏极反相，并且反相器22的输出关闭电流源I1。MOSFET MN1的栅极端现在是对应于比较器阈值Vt的电压。或者，可以将C2复位两次，并使用I1+I2来建立Vt阈值，以保持恒定的充电电流并减小与误差有关的斜率的变化。

从图2中可以看出，电荷包可以被引入到传输门TG的左侧。根据一个实施例，电荷包是负电荷包。电流源I1和I2可以被彼此成比例地编程以形成期望的被乘数。当传输门TG导通时，与负电荷包中的电荷成比例地去除电荷。因此，当在传输门TG处引入负电荷包时，与负电荷包成比例地去除MOSFET MN1的栅极处的电荷。这与所施加的负电荷成比例地减小了MOSFET MN1的栅极上的电压。

电荷包可以是使MN1栅极电容放电的电流源。电荷包也可以是与存储在来自有源像素的针扎光电二极管或来自有源像素的浮动扩散的电荷储存器中的或存储在CCD移位寄存器的输出端的电荷相一致地去除的电荷。在某些情况下，例如选通电流源使MN1栅极电容放电，则不需要传输门。

在传输门TG被接通并且MOSFETMN1的栅极上的电压与输入电荷成比例地下降到低于Vt比较器阈值之后，电流源I1和I2被接通。电容器C1由I1+I2充电，直到达到Vt比较器阈值，此时反相器22关闭电流源I1和I2。将电容器C1充电到Vt比较器阈值所花费的时间可以由等式tcharge＝Qin/(I1+I2)表示。在此期间，电容器C2仅由电流源I2充电。将电荷Qin*I2/(I1+I2)放入电容器C2中发生了一段时间Qin/(I1+I2)。因此，输入电荷已乘以I2/(I1+I2)，并被存储在电容器C2上。

C2现在包含乘积电荷。电荷大小可用于后续的加法或乘法阶段，可被差分地读取为电压，或者可转移到已知电容进行读取。重要的是要注意，在感兴趣的信息纯粹是电荷的情况下，实际电容值可能无关紧要，而不必足够大以容纳电荷。例如，这可以在有源像素应用中是非常有用的电路，因为可以将积分电荷直接用作乘法器20的输入。

应当注意，电容器C1可以是MOSFET MN1的寄生电容、MOSFET MNR的漏极电容器、电流源I1的漏极电容以及传输门TG的重叠电容。由于该电容器仅用作电荷接收器，因此无需控制该电容器的值。电容器C2可以是一个非常小的电容器，因为它仅集成电荷，该电荷的大小不会大于电容器C1上的电荷。逐周期复位到Vt触发点充当一种相关的双采样机制，消除了闪烁噪声以及由于工艺或温度引起的触发点变化。

为了减少电荷注入，可以使用耗尽结型结构来创建传输门TG、MOSFET MN1、MOSFETMNR以及电流源I1和I2，该耗尽结型结构被进一步优化以减小重叠电容。这种结构的一个例子可以在图3中看到。这些结构可用于使能飞法(fF)或几分之一fF范围的电容器，因此可以非常快速地充满，而所需的功率很小。例如，通过直接耦合来自有源像素中的针扎光电二极管的输入电荷作为来自光电检测器的直接输入，与传统系统相比，可以保存电荷到电压或电流的转换，从而改善了噪声(就像进行数字化一样，每次转换都会增加噪音、成本、功率和延迟)。

乘法器20中的电流源I1和I2可能难以直接编程。图4中的电路可以帮助克服这个问题。四象限跨导器可以耦合到图2所示的单晶体管乘法器20。

如图4所示，可以看到跨导器40。跨导器40耦合到乘法器20。开关44可以用于将跨导器40耦合到乘法器20。到乘法器20的两个电压输入48是非常低的泄漏电容器或NVM存储器。

为了通过电压差分实现电流源I1+I2(乘法器10中的电流)的直接编程，可以执行以下操作。通过导通开关49并采样并保持结果，消除跨导器电阻器46两端的电压降，可以采样跨导器40中电流之间的差异。然后，该电流在乘法器20中用作I2电流。然后，可以使用相同的采样电流，并在第二阶段充电阶段用MOSFET MNR去除该电流。此后，在电阻器r46两端施加输入48或ΔV作为跨导器40的输入的两端的差分电压。因此，输入电荷的作为结果的被乘数为(I1-I2)/(ΔV/r)，在这种情况下I2-I1是跨导器偏置电流的差，而不是乘法器20中的电流源。

在校准阶段(I2-I1)可以针对r中的误差进行调整。可替代地，可以通过使r为可变电阻器来调整I2-I1。结果是我们可以根据(I2-I1)/(ΔV/r)来设置电荷被乘数。根据一个实施例，跨导器电阻器46可以是铁磁忆阻器。跨导器电阻器46也可以是由一连串的成对二极管连接的器件在三极管区域中偏置的晶体管，该一连串的成对二极管连接的器件由I1大小的电流42偏置。如果I1和I2也由恒定的跨导偏置电路偏置，则(I2-I1)和r仅取决于几何结构，并且将工艺和温度依赖性分开。

跨导器40可以在多个乘法器之间共享。例如，在广播脉动架构(broadcastsystolic architecture)中，可以扇出跨导器电流的多个副本，以生成权重操作数的多个副本。

代替输入电荷包，也可以使用选通电流源。在这种情况下，不需要传输门。电流源的选通将从MOSFET MN1的栅极去除电荷，使栅极电压低于Vt比较器阈值。电流源关闭后，电路将在传输门打开后如前所述运行。

参考图5，可以考虑示出加权加法器20的实施例。这里，示出了单个电荷储存器，该电荷储存器包括也连接到电容器C1(可以是电容器或浮动扩散)的MOSFET MN1的栅极、选通MOSFET 42的漏极以及也称为Iout的电流源40。标记为w1、wn以及偏差b1的电荷移动装置30以与期望的权重输入一致地并与电流源Iout40成比例地进行编程。这些权重输入由时间输入a1、an和b选通，这些时间输入a1、an和b被示出为连接到驱动MOSFET 42的栅极的缓冲器。在复位期间，MOSFET MN1的栅极被拉至其Vt比较器阈值以下，这将导致MOSFET MN1的漏极反相并允许反相器41接通电流源40，直到MPSFTE MN1栅极达到其开关阈值为止，之后将其关闭。在第一个周期中，多个脉冲输入a1…an和b的时间有效地允许权重在给定的时间内流动，从而使加权的电荷从MN1栅极处的电荷存储器中去除。一旦该电流被去除，MN1的漏极将再次翻转并且使反相器41接通电流源Iout，电流源Iout将替换由加权输入去除的电荷。这样做所需的时间将表示模拟输出端(aout)处的加权总和输出脉冲。

虽然已经根据各种特定实施例描述了本公开的实施例，但是本领域技术人员将认识到，可以在权利要求的精神和范围内进行修改来实践本公开的实施例。

Claims (13)

1.一种乘法器，包括：

MOSFET，所述MOSFET为共源极配置，用作具有Vt比较器阈值的比较器；

电流源，所述电流源耦合到所述MOSFET的漏极端；

反相器，所述反相器具有耦合到所述MOSFET的所述漏极端的输入端，所述反相器的输出端选通两路电流，所述两路电流的电流大小成比例；

第一电容器，所述第一电容器具有耦合到所述两路电流中的第一电流以及所述MOSFET的栅极的第一端和接地的第二端；

第二电容器，所述第二电容器具有耦合到所述两路电流中的第二电流的第一端和耦合到所述两路电流中的所述第一电流并耦合到MOSFET的所述栅极的第一端；

其中，首先复位所述乘法器，然后将所述MOSFET的所述栅极拉至所述MOSFET的阈值Vt以下，并且仅导通对栅极电容充电的所述第一电流，直到所述反相器关闭所述电流为止；一旦达到所述Vt比较器阈值，则从所述MOSFET的所述栅极去除输入电荷，使所述MOSFET的所述栅极上的电压降至所述Vt比较器阈值以下，其中降至所述Vt比较器阈值以下会使所述两路电流被使能，直到所述比较器达到所述Vt比较器阈值并且所述反相器关闭所述两路电流为止；

此后，所述第二电容器保持所述输入电荷的乘积值，所述乘积值被转换为所述第二电容器的大小的电压，或者用作后续阶段的电荷输入。

2.根据权利要求1所述的乘法器，包括第一电流源和第二电流源；所述第一电流源提供所述两路电流中的所述第一电流；所述第二电流源提供所述两路电流中的所述第二电流。

3.根据权利要求1所述的乘法器，包括跨导器；所述跨导器耦合到所述乘法器，所述跨导器提供所述两路电流的编程。

4.根据权利要求3所述的乘法器，包括开关；所述开关将所述乘法器耦合到所述跨导器。

5.根据权利要求2所述的乘法器，其中，所述跨导器包括采样和保持电路以及两个电流源，其中，将所述两个电流源的偏置电流之差用作所述乘法器中的所述两路电流中的所述第二电流；其中，使用所述采样和保持电路从所述第一电流源中去除电流，所述采样和保持电路在所述跨导器的输入为零的阶段期间对偏置电流的差进行采样。

6.根据权利要求5所述的乘法器，其中，所述跨导器包括电阻器，其中，针对所述两路电流中的误差来调整所述电阻器。

7.根据权利要求5所述的乘法器，其中，所述电阻器是模拟存储器件。

8.根据权利要求5所述的乘法器，其中，所述电阻器是在根据所述偏置源偏置的三极管区域中偏置的MOSFET，其中，所述偏置源来自被设计为保持恒定跨导的偏置源。

9.根据权利要求6所述的乘法器，其中，得到的被乘数等于(I1-I2)/ΔV/r，其中，I1和I2是所述跨导器中所述两个电流源的偏置电流，r是所述电阻器的电阻。

10.根据权利要求1所述的乘法器，包括：

传输门，所述传输门耦合到所述第一电容器；以及

复位晶体管，所述复位晶体管耦合到所述MOSFET的所述栅极以及所述第一电容器。

11.根据权利要求10所述的乘法器，其中，所述传输门上的电荷包引起来自所述乘法器的所述输入端的电荷的释放。

12.一种乘法器，包括：

MOSFET，所述MOSFET为共源极配置；

MOSFET电流源，所述MOSFET电流源耦合到所述MOSFET的漏极端；

反相器，所述反相器具有耦合到所述MOSFET的所述漏极端的输入端，所述反相器的输出端选通两路电流，所述两路电流的电流大小成比例；

第一电容器，所述第一电容器具有耦合到所述两路电流中的第一电流以及所述MOSFET的栅极的第一端和接地的第二端；

第二电容器，所述第二电容器具有耦合到所述两路电流中的第二电流的第一端和耦合到所述两路电流中的第一电流的第二端；

其中，首先通过使所述MOSFET的栅极电容放电来复位所述乘法器，然后使所述栅极电容再充电至Vt比较器阈值，然后从所述MOSFET的所述栅极端移除电荷，从而将所述栅极端上的电压降至所述Vt比较器阈值以下，使所述两路电流被使能，直到所述Vt比较器阈值达到先前的Vt比较器阈值并且所述反相器关闭所述两路电流为止，在下一个复位阶段，所述第二电容器保持电荷的乘积值。

13.一种加权加法器，包括：

MOSFET，所述MOSFET为共源极配置；

电流源，所述电流源耦合到所述MOSFET的漏极端；

反相器，所述反相器具有耦合到所述MOSFET的所述漏极端的输入端，所述反相器的输出端选通电流源；

电流源，所述电流源耦合到所述MOSFET的所述栅极；

第一电容器，所述第一电容器具有耦合到第二电流源以及所述MOSFET的栅极的第一端和接地的第二端；

第二MOSFET，所述第二MOSFET具有耦合到所述MOSFET的所述栅极、所述电流源以及所述电容器的漏极端，耦合到地的源极和耦合到复位信号的栅极端；

一个或更多个电流源，所述一个或更多个电流源的大小与根据权重进行编程的所述第二电流源成比例，并根据输入值被选通的每个电流源在第一周期内从所述MOSFET的所述栅极去除电荷；以及

其中所述第二电流源在第二周期期间替换所述电荷，替换所述电荷的时间是与输入的加权和成比例的脉冲。

Images