JPS5867061A - 電流による電荷量読取デバイス及び該デバイスを備えた電荷転送フイルタ - Google Patents
電流による電荷量読取デバイス及び該デバイスを備えた電荷転送フイルタInfo
- Publication number
- JPS5867061A JPS5867061A JP57165966A JP16596682A JPS5867061A JP S5867061 A JPS5867061 A JP S5867061A JP 57165966 A JP57165966 A JP 57165966A JP 16596682 A JP16596682 A JP 16596682A JP S5867061 A JPS5867061 A JP S5867061A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- charge
- capacitor
- filter
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
- H03H15/02—Transversal filters using analogue shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
Landscapes
- Networks Using Active Elements (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明線電流による電荷量読取デ／々イスに係シ、を九
前記デノイスを備えた電荷転送フィルタにも応用し得る
。
前記デノイスを備えた電荷転送フィルタにも応用し得る
。
この臘のデバイスはすでに公知であって、特に１１７１
１年丁月４日Ｔｈ＠ｍ５ｏｎ−Ｃ８Ｆの名で出願され九
フランスｌｉＩ％許出願第フ８１１１１１３８号、公告
第’１．４Ｂ＠＠＠４号に開示されている０本発明デノ
イス線トランジスタＱｓ及びＱｓの制御回路Ｏ構造によ
りて、前記引用した特許出願に開示されているデバイス
と区別される。
１年丁月４日Ｔｈ＠ｍ５ｏｎ−Ｃ８Ｆの名で出願され九
フランスｌｉＩ％許出願第フ８１１１１１３８号、公告
第’１．４Ｂ＠＠＠４号に開示されている０本発明デノ
イス線トランジスタＱｓ及びＱｓの制御回路Ｏ構造によ
りて、前記引用した特許出願に開示されているデバイス
と区別される。
この制御回路の機能はコンデンｔｃムを充電することと
、トランジスタＱｓを飽和状態に保°っことと、従って
、電荷流入時に電荷到着点Ｂにおいて一定の電位を維持
することとであることが想起される。前記電荷流入の結
果は従ってトランジスタＱｍ及びＱｓのノーダルポイン
トにおける電位に変化を生じさせることであり５、仁の
ことが読取信号を得ることを可能にする。
、トランジスタＱｓを飽和状態に保°っことと、従って
、電荷流入時に電荷到着点Ｂにおいて一定の電位を維持
することとであることが想起される。前記電荷流入の結
果は従ってトランジスタＱｍ及びＱｓのノーダルポイン
トにおける電位に変化を生じさせることであり５、仁の
ことが読取信号を得ることを可能にする。
先に引用した特許出願や制御回路が３個のＭＯＳトラン
ジスタＱａ＊Ｑ＊及びＱ・と２個のコンデンサＣ１及び
ＣＦとによって構成されているＯＫ対して、本発明によ
る一バイスの制御回路鉱車−のトランジスタと単一のコ
ンデンサとだけがら成シ立っている。
ジスタＱａ＊Ｑ＊及びＱ・と２個のコンデンサＣ１及び
ＣＦとによって構成されているＯＫ対して、本発明によ
る一バイスの制御回路鉱車−のトランジスタと単一のコ
ンデンサとだけがら成シ立っている。
本発明によるデノ々イスはそれ故に構造の単調さに関す
る利点を提供し、−万全寸法の減少をも成し遂げる。
る利点を提供し、−万全寸法の減少をも成し遂げる。
本発明は第１Ｍ０８）ッンジスタＱｓとＫＲ電荷量、読
取用デノ々イスに係る。前記トランジスタは電荷量の到
着点Ｂに直列に接続されている。
取用デノ々イスに係る。前記トランジスタは電荷量の到
着点Ｂに直列に接続されている。
第１コンデンｔｃｈは±の端子の−っを介して前記２個
のトランジスタのノーダルポイン）ＡＫｉ続されている
。前記デノそイスは更に、２個のトランジスタＱｌ及び
Ｑｓの丸め？一つの制御回路を含んでいる０本発明によ
れば、前記制御回路は定ドレイン及びゲートは定電位Ｖ
ＤＤに接続され、第３トランジスタＱ４のソースは第２
トランジスタＱ、ｏｒレイン及びダートに接続されてい
る。第＃Ｉｇ：２ンデン？ ＣＦはその端子の一つを介
して第２及び第３トランジスタＱｓ及びＱ４のノーダル
ポイン）ＦＫ接続されている。
のトランジスタのノーダルポイン）ＡＫｉ続されている
。前記デノそイスは更に、２個のトランジスタＱｌ及び
Ｑｓの丸め？一つの制御回路を含んでいる０本発明によ
れば、前記制御回路は定ドレイン及びゲートは定電位Ｖ
ＤＤに接続され、第３トランジスタＱ４のソースは第２
トランジスタＱ、ｏｒレイン及びダートに接続されてい
る。第＃Ｉｇ：２ンデン？ ＣＦはその端子の一つを介
して第２及び第３トランジスタＱｓ及びＱ４のノーダル
ポイン）ＦＫ接続されている。
本発明の他の４Ｖ微紘次の説明及び添付の図面を検討す
ると更に明白になるでおろう。
ると更に明白になるでおろう。
種々の図面において、同じ符号社同じ素子を示すが、わ
かシやすいように１種々の素子の寸法及び割合は図中で
は尊重し電い。
かシやすいように１種々の素子の寸法及び割合は図中で
は尊重し電い。
第１図は、電流にｃ４電荷量読取用の本発明によるデバ
イスの線図を示す、この図は先に引用した特許出願の第
１図と唸Ｍ０８トランジスタＱ−及びＱｓの制御回路の
構造についてのみ異る。第１図中、前記制御回路は点線
によって８まれでいる０両方の図面に同じ符号を使用す
る。従って、本特許出願の第１図の説明に関する限り、
後に述べる制御回路に関する以外は先に引用し九特詐出
願の第１図の績明に関連づけられるであろう。
イスの線図を示す、この図は先に引用した特許出願の第
１図と唸Ｍ０８トランジスタＱ−及びＱｓの制御回路の
構造についてのみ異る。第１図中、前記制御回路は点線
によって８まれでいる０両方の図面に同じ符号を使用す
る。従って、本特許出願の第１図の説明に関する限り、
後に述べる制御回路に関する以外は先に引用し九特詐出
願の第１図の績明に関連づけられるであろう。
しかしながら該読取デバイスは２個のＭＯ＆）２ンジス
タＱｍ及びＱ３を含んでおシ、トランジスタＱｍ及びＱ
ｓは読取られるべき電荷量の到着点Ｂに直列に接続され
ている゛ことが想起される。
タＱｍ及びＱ３を含んでおシ、トランジスタＱｍ及びＱ
ｓは読取られるべき電荷量の到着点Ｂに直列に接続され
ている゛ことが想起される。
コンデン？Ｃムのｌ端子は前記８個のトランジスタのノ
ーダルポイントに接続されている。前記コンデンサＣム
の別の端子はアースされている。
ーダルポイントに接続されている。前記コンデンサＣム
の別の端子はアースされている。
ＭＯ８）ランジスタＱｍはコンデンサｃｇを介して測定
されるべき電荷量を受取る。コンデンサＣｇは点Ｂどア
ースとの間に接続されている。点ＢにはまたＭＯ８トラ
ン゛ジスタＱｓがＭ続されており、トランジスタＱ１は
本デノ々イスを零にリセットする丸めに役立つ。コンデ
ンサＣ３は第１トランジスタ及び第２トランレスタのノ
ーダルポイント人に接続されている。前記コンデンサＣ
ｔ、の別の端子Ｓ謹はトランジスタＱ、に接続されてい
る。トランジスタＱ−は、制御回路に給電する電位ＶＩ
ＩＤ以下の値を有する第２定電位Ｖｐを用いてコンデン
ｔＯＬの予備光電を行う九めに役立つ。ｉ後に本デノイ
スは、点Ｓｔにおいて便用し得る信号を標本化して維持
するため且つ本デノ々イスがら出力信号Ｓ３を送出する
ための回路を含む。
されるべき電荷量を受取る。コンデンサＣｇは点Ｂどア
ースとの間に接続されている。点ＢにはまたＭＯ８トラ
ン゛ジスタＱｓがＭ続されており、トランジスタＱ１は
本デノ々イスを零にリセットする丸めに役立つ。コンデ
ンサＣ３は第１トランジスタ及び第２トランレスタのノ
ーダルポイント人に接続されている。前記コンデンサＣ
ｔ、の別の端子Ｓ謹はトランジスタＱ、に接続されてい
る。トランジスタＱ−は、制御回路に給電する電位ＶＩ
ＩＤ以下の値を有する第２定電位Ｖｐを用いてコンデン
ｔＯＬの予備光電を行う九めに役立つ。ｉ後に本デノイ
スは、点Ｓｔにおいて便用し得る信号を標本化して維持
するため且つ本デノ々イスがら出力信号Ｓ３を送出する
ための回路を含む。
トランジスタＱｌ及びＱｓのための本発明による制御回
路はエンハンスメントｆｉＭＯ８）ランジスタＱ４によ
って構成されている。トランジスタＱ４のドレイン及び
ゲートは定電位Ｖ ＤＤＫ接続されている。トランジス
タＱ４のソースはＭＯＳトランジスタＱｓのドレイン及
びダートに接続されている。コンデンサＣνの端子の一
つはＭＯ８トランジスタＱ３及びＱ４のノーＩルポイン
トＦＫ接続されている。先に引用した特許出願の第一図
に示されているクロック信号φＣはコンデンサＣｖの別
の端子Ｃｔに加えられる。本発明による制御回路におい
て、ＭＯＳトランジスタＱ３は、エンハンスメント型Ｍ
Ｏ８）ランジスタである。
路はエンハンスメントｆｉＭＯ８）ランジスタＱ４によ
って構成されている。トランジスタＱ４のドレイン及び
ゲートは定電位Ｖ ＤＤＫ接続されている。トランジス
タＱ４のソースはＭＯＳトランジスタＱｓのドレイン及
びダートに接続されている。コンデンサＣνの端子の一
つはＭＯ８トランジスタＱ３及びＱ４のノーＩルポイン
トＦＫ接続されている。先に引用した特許出願の第一図
に示されているクロック信号φＣはコンデンサＣｖの別
の端子Ｃｔに加えられる。本発明による制御回路におい
て、ＭＯＳトランジスタＱ３は、エンハンスメント型Ｍ
Ｏ８）ランジスタである。
先に引用したＩｆｆ奸出麟中、ＭＯＢ）ランジスタＱｓ
はデゾレツンヨン城トランジスタであった０本デノ々イ
スの他のＭＯＳ）ランジスタの聾（即ちデプレッション
蟹又はエンノ・ンスメン）ｆｆｌ）は変更されないｉま
である。
はデゾレツンヨン城トランジスタであった０本デノ々イ
スの他のＭＯＳ）ランジスタの聾（即ちデプレッション
蟹又はエンノ・ンスメン）ｆｆｌ）は変更されないｉま
である。
この説明は、大多数が二ン／）ンスメント製であ、って
或者即ちトランジスタＱｓｅＱｔｔ及びＱ１４が／ジス
タの場合について行われる。本デノ９イスは、勿論ｐ−
チャネルＭＯ８）ランジスタである。同様に、いくらか
のデプレッション型ＭＯＢ）ランジスタをエンハンスメ
ント型ＭＯ８）ランジスタによってｆき換えることがで
き、また逆のこともあり得る。しかしながら、トランジ
スタＱ３及びＱ４がエンハンスメント型であって、もし
Ｑｔｔ及びＱｌａとしてエンハンスメントＷＭＯ８）ラ
ンジスタを使用するならば、前記トランジｈりのグーＦ
はそれらのドレインに接続されなければならず、第１図
の場合の如くそれらのソースに社接続されない０Ｍ０８
トランジスタＱｓに関して、固有ノイスカ工ンハンスメ
ン）１１ＭＯ８）？ンジスタの固有ノイズよりも低いデ
プレッション型ＭＯ８）ランジスタを使用することが好
ましいことは注目に値する。
或者即ちトランジスタＱｓｅＱｔｔ及びＱ１４が／ジス
タの場合について行われる。本デノ９イスは、勿論ｐ−
チャネルＭＯ８）ランジスタである。同様に、いくらか
のデプレッション型ＭＯＢ）ランジスタをエンハンスメ
ント型ＭＯ８）ランジスタによってｆき換えることがで
き、また逆のこともあり得る。しかしながら、トランジ
スタＱ３及びＱ４がエンハンスメント型であって、もし
Ｑｔｔ及びＱｌａとしてエンハンスメントＷＭＯ８）ラ
ンジスタを使用するならば、前記トランジｈりのグーＦ
はそれらのドレインに接続されなければならず、第１図
の場合の如くそれらのソースに社接続されない０Ｍ０８
トランジスタＱｓに関して、固有ノイスカ工ンハンスメ
ン）１１ＭＯ８）？ンジスタの固有ノイズよりも低いデ
プレッション型ＭＯ８）ランジスタを使用することが好
ましいことは注目に値する。
本発明によるＭＯｇ）ツンジスタＱｍ及びＱ。
の制御回路の作用をこれから検討しよう。
この回路の作用を説明するために、第３図、（ａ）。
（ｂ）、及び（ｃ）を参照しよう。これらの図面はＭＯ
ＳトツンジスタＱｓ及びＱ４の断面図と、半導体基板２
における表面の電位φ の漸進的変化を表わす線図であ
る。斜線部分は少数キャリアの存在を示す。第３図（ａ
）ＫＭ左から右に、ＭＯＳ）ランジスタＱ４と、コンデ
ンサＣＦと、ＭＯＳ）ランクスタＱｓと、コンデンサＣ
１とが示されている。
ＳトツンジスタＱｓ及びＱ４の断面図と、半導体基板２
における表面の電位φ の漸進的変化を表わす線図であ
る。斜線部分は少数キャリアの存在を示す。第３図（ａ
）ＫＭ左から右に、ＭＯＳ）ランジスタＱ４と、コンデ
ンサＣＦと、ＭＯＳ）ランクスタＱｓと、コンデンサＣ
１とが示されている。
ＭＯＳ）ランジスタＱ４は２個のメイオーｒＤｍ及びＤ
Ｉとグー）Ｇｌ とによって構成されている。
Ｉとグー）Ｇｌ とによって構成されている。
ダイオードＤＩ及びゲートＧ１は定電位ＶＤＩ）に接続
されている。コンデンサＣＦはクロック信号ψ。
されている。コンデンサＣＦはクロック信号ψ。
を受信し、点ＦＩＩＣ接続されている。このコンデンサ
はその値が大きいために通常半導体ウエノ１に組込着れ
てはいない。ＭＯ８ＩＩンジスタＱ ｓ −ｐ ２個の
ダイオードＤＩ及びＤ゛４とゲートＧ、とによって構成
されている。ダイオードＤｓ及びゲートＧ、は互いに接
続されている。コンデンサＣムは通常亭導体りエハ２に
組込まれており、第３図（ａ）に図式的に表わされてい
る。前記コンデンサは点ムとアースとの間に接続されて
いる。
はその値が大きいために通常半導体ウエノ１に組込着れ
てはいない。ＭＯ８ＩＩンジスタＱ ｓ −ｐ ２個の
ダイオードＤＩ及びＤ゛４とゲートＧ、とによって構成
されている。ダイオードＤｓ及びゲートＧ、は互いに接
続されている。コンデンサＣムは通常亭導体りエハ２に
組込まれており、第３図（ａ）に図式的に表わされてい
る。前記コンデンサは点ムとアースとの間に接続されて
いる。
第５ｌｌ（ａ）は初期状態、即ちクロック信号φ。がま
だ低レベルに位置づけられてまだ高しベ°ルになつ九こ
とがない場合における、表面電位の漸進的変化を示す。
だ低レベルに位置づけられてまだ高しベ°ルになつ九こ
とがない場合における、表面電位の漸進的変化を示す。
′Ｆう／ジスタＱｓ及びＱ４は飽和状態におるような方
法で互いに接続されている。
法で互いに接続されている。
ダイオードＤＩ上の電位はｖ！＋！１に固定されている
。／−トＧｔの下では、電位はＶＤＤ−ＶｖａＫ固定さ
れている。トこでＶｔ４はトランジスタＱ４のしきい値
電圧を表わす、／イオードＤ、及びダイオ−１′ｐ３は
共に電位Ｖ鰭−Ｖ ｖ４にある。従ってトランジスタＱ
＄のゲートＧ、の下にはＶＤＩ −Ｖｔ４−Ｖ−に等し
い一位が現われておシ、ここで、■！３拡トラｙジスｊ
ＩＱｓ（ＤＬきい値電圧を表わす。トツンジスタＱｓの
ダイオ−￥Ｄ４もまえ前記電位にある。
。／−トＧｔの下では、電位はＶＤＤ−ＶｖａＫ固定さ
れている。トこでＶｔ４はトランジスタＱ４のしきい値
電圧を表わす、／イオードＤ、及びダイオ−１′ｐ３は
共に電位Ｖ鰭−Ｖ ｖ４にある。従ってトランジスタＱ
＄のゲートＧ、の下にはＶＤＩ −Ｖｔ４−Ｖ−に等し
い一位が現われておシ、ここで、■！３拡トラｙジスｊ
ＩＱｓ（ＤＬきい値電圧を表わす。トツンジスタＱｓの
ダイオ−￥Ｄ４もまえ前記電位にある。
点Ｆに接続されたコンデンサＣｙは電位ＶＤ！１−Ｖｔ
４で、実質的に一定な電流でトランジ天りＱ４を通じて
充電される。同一時限の間に、コンデンサＣムは電位Ｖ
ＤＩ） −Ｖｔ４− Ｖｖｓ テ、実質的に一定な電１
でトランジスタＱｓを通じて充電される。
４で、実質的に一定な電流でトランジ天りＱ４を通じて
充電される。同一時限の間に、コンデンサＣムは電位Ｖ
ＤＩ） −Ｖｔ４− Ｖｖｓ テ、実質的に一定な電１
でトランジスタＱｓを通じて充電される。
第３図（ｂ）はクロック信号φ。が高レベルに移行する
際の表面電位の漸進的変化を示す０本デＪイスのクロッ
ク信号が低レベルから高レベルに変化する際、これらの
り四ツク信号は零電圧からＶφに等しい電圧まで増大す
る。制御信号φ、が高レベルに移行する際、ダイオード
ＤＩ及びＤａ上の電位はＶｏｓ−Ｖｔ４ ＋Ｖ１ に変
化する０Ｍ０８）ランジスタＱ４はそのために閉塞され
る。ゲートＧｌ及びダイオードＤ４の下では電位はＶｔ
ＩＤ −Ｖｔ４＋Ｖφ−Ｖｙｌになっている。コンデ／
すＣムはトランジスタＱｓｔ通じて充電される。トラン
Ｆ Ｃム＋Ｃν と書き表わせ為電位において常に飽和状態である。
際の表面電位の漸進的変化を示す０本デＪイスのクロッ
ク信号が低レベルから高レベルに変化する際、これらの
り四ツク信号は零電圧からＶφに等しい電圧まで増大す
る。制御信号φ、が高レベルに移行する際、ダイオード
ＤＩ及びＤａ上の電位はＶｏｓ−Ｖｔ４ ＋Ｖ１ に変
化する０Ｍ０８）ランジスタＱ４はそのために閉塞され
る。ゲートＧｌ及びダイオードＤ４の下では電位はＶｔ
ＩＤ −Ｖｔ４＋Ｖφ−Ｖｙｌになっている。コンデ／
すＣムはトランジスタＱｓｔ通じて充電される。トラン
Ｆ Ｃム＋Ｃν と書き表わせ為電位において常に飽和状態である。
同し電位はまた点ムＫＩ［＋続されているダイオードＤ
４の上にも見られる。
４の上にも見られる。
この電圧は点ムの予備負荷電圧であって、この電圧は、
時刻ｔｍＫｔ［ｒが点Ｂに到着する前に、トランジスタ
Ｑ禦を飽和状態にするために役立つ。
時刻ｔｍＫｔ［ｒが点Ｂに到着する前に、トランジスタ
Ｑ禦を飽和状態にするために役立つ。
前記時刻ｔｓは先に引用し九文献の第意図に示されてお
多、ターｌ信号φ１が零に戻る瞬間として表わされてい
る。前記信号は電荷転送フィルタに加えられて、このフ
ィルタ上で電荷が読取られるべきである。
多、ターｌ信号φ１が零に戻る瞬間として表わされてい
る。前記信号は電荷転送フィルタに加えられて、このフ
ィルタ上で電荷が読取られるべきである。
コンデンサＣνは第１図に示す如くり四ツク信号φｅを
受信し得る。クロック信号φ１１．もｔ九先に引用し九
特殊出願の縞怠・図に示されている如＜Ｋｌ！用し得ろ
、先に引用し九特許出願の第２ａ図に示され七いる時限
Ｔ・の期間中、高レベルにある他の任意のり・ロック信
号を使用することもオた重である。
受信し得る。クロック信号φ１１．もｔ九先に引用し九
特殊出願の縞怠・図に示されている如＜Ｋｌ！用し得ろ
、先に引用し九特許出願の第２ａ図に示され七いる時限
Ｔ・の期間中、高レベルにある他の任意のり・ロック信
号を使用することもオた重である。
第３図（ｏ）はクロック信号φ。が低レベルに移行する
際の、基板内の表面電位の漸進的変化を示す。
際の、基板内の表面電位の漸進的変化を示す。
時刻ｔｓにおいて、電荷量Ｑ−が点Ｂに到着し、その結
果前記点Ｂにおける電位が減少する。前記電荷量Ｑ−が
点Ａに伝達されて、コンデンサＣムは電荷量Ｑｓに等し
い電荷量だけ放電する０点Ａにおける電位は減少する。
果前記点Ｂにおける電位が減少する。前記電荷量Ｑ−が
点Ａに伝達されて、コンデンサＣムは電荷量Ｑｓに等し
い電荷量だけ放電する０点Ａにおける電位は減少する。
ダイオードＤ４上の電位は減少し千ゲートＧ３の下に存
在する電位と同じになる。
在する電位と同じになる。
コンデンサＣＦの値は十分に大きく選ばれるのでクロッ
ク信号φ、が低レベルにある場合、前記コンデンサが実
用上放電しないことを確５ｓＫする。
ク信号φ、が低レベルにある場合、前記コンデンサが実
用上放電しないことを確５ｓＫする。
りｐツク信号炉。が新たに高レベルに移行する際コンデ
ンサＣム及びＣＦの電荷紘改めて精密に固定される。第
３図（ｂ）の電位が再びみられる。
ンサＣム及びＣＦの電荷紘改めて精密に固定される。第
３図（ｂ）の電位が再びみられる。
実用上、コンデンサＣνはコンデンサＣＡＯ値よシも３
０倍から１００倍高い値を有する。電圧ＶＤｎ、Ｖφ−
Ｖｔｌ及びＶｔ４の典型的な値は、Ｖｌ！１ ＝ １２
Ｖ ＊ Ｖφ ＝１７Ｖ。
０倍から１００倍高い値を有する。電圧ＶＤｎ、Ｖφ−
Ｖｔｌ及びＶｔ４の典型的な値は、Ｖｌ！１ ＝ １２
Ｖ ＊ Ｖφ ＝１７Ｖ。
Ｖｔ３子Ｖ ９４ ’＝ ３ Ｖ ムある。
値Ｃｖ ／ Ｃａ ＝ １００ ｔ−選ぶならば、点Ａ
の予備負荷電圧Ｖムは、計算上は２２．ＴＶに等しい。
の予備負荷電圧Ｖムは、計算上は２２．ＴＶに等しい。
実際は、測定された電圧Ｖムは回路の漂遊キャパシタン
スのために１８Ｖでしかない。
スのために１８Ｖでしかない。
点Ａの予備負荷電圧Ｖムは２０ポルト程度であり、一方
、本デＡイスの動作はＶＤＤを超えない１２ｄルト程度
の直流電圧を必要とするだけであることが観察される。
、本デＡイスの動作はＶＤＤを超えない１２ｄルト程度
の直流電圧を必要とするだけであることが観察される。
コンデンサＣＦの値はコンデンサＣムの値に従属的であ
る。もしＣムの値としてＣム＝１０９Ｆを選択するなら
ば、コンデンサＣνはこのとき３００乃至１０００１１
Ｆ のキャパシタンス含有しており、基板の外部に存
在するであろう。一般に１コンデンサＣムは半導体ウェ
ハに組込まれている。実用上、特に全寸法に関していか
なる問題も生起させずに、３０ｐＦまでのキャパシタン
スを組込ムコとが可能である。
る。もしＣムの値としてＣム＝１０９Ｆを選択するなら
ば、コンデンサＣνはこのとき３００乃至１０００１１
Ｆ のキャパシタンス含有しており、基板の外部に存
在するであろう。一般に１コンデンサＣムは半導体ウェ
ハに組込まれている。実用上、特に全寸法に関していか
なる問題も生起させずに、３０ｐＦまでのキャパシタン
スを組込ムコとが可能である。
第８図は第１図、の線図に少々変更を加えた本発明によ
るデノ々イスの線図を表わす。
るデノ々イスの線図を表わす。
トランジスタＱｓはヤのゲート上に直流電圧Ｖｌを受け
ることが注目される。トランジスタＱ１及びＱ−とコン
デンサＣｙとは同一のクロック信号φを受信する。第２
図にはまたトランジスタＱ１及びＱｓ上に存在す巻漂遊
キャ・々シタ７ Ｘ Ｃｐ １及びｃｐ婁が示されてい
る。
ることが注目される。トランジスタＱ１及びＱ−とコン
デンサＣｙとは同一のクロック信号φを受信する。第２
図にはまたトランジスタＱ１及びＱｓ上に存在す巻漂遊
キャ・々シタ７ Ｘ Ｃｐ １及びｃｐ婁が示されてい
る。
クロック回路を単純化するため、且つ更に高い周波数に
おける動作の場合にクロック信号の発生を容易にするた
めに、本発明デフイスが電荷量の読堆シを行うことを可
能にしている電荷転送フィルタは単相において動作可能
である。換言すれば電荷転送フィルタは先に引用し九特
許出願に説明されている。
おける動作の場合にクロック信号の発生を容易にするた
めに、本発明デフイスが電荷量の読堆シを行うことを可
能にしている電荷転送フィルタは単相において動作可能
である。換言すれば電荷転送フィルタは先に引用し九特
許出願に説明されている。
本発明による読取デ２イスと組合わされた電荷転送フィ
ルタは絶縁層で被覆された半導体基板を倉んでお如、゛
この絶縁層上に電荷蓄積電極が形成され′ていることが
想起される。電荷転送電極は前記蓄積電極間に形成され
ておシ、補助絶縁層音用いて後着即ち蓄積電極から絶縁
されている。各転送電極は隣゛接する蓄積電極に接続さ
れそいる。２個のうち１個の蓄積電極は２個以上の部分
に分割されておシ、読取りは通常各々の分割された蓄積
電極の１部分の下でのみ生起する。
ルタは絶縁層で被覆された半導体基板を倉んでお如、゛
この絶縁層上に電荷蓄積電極が形成され′ていることが
想起される。電荷転送電極は前記蓄積電極間に形成され
ておシ、補助絶縁層音用いて後着即ち蓄積電極から絶縁
されている。各転送電極は隣゛接する蓄積電極に接続さ
れそいる。２個のうち１個の蓄積電極は２個以上の部分
に分割されておシ、読取りは通常各々の分割された蓄積
電極の１部分の下でのみ生起する。
フィルタが重相で動作する際、フィルタは先に引用した
特許用−のｌｌｍａ図及び第ｇｂＬｉ！Ｊに示されてい
るクロック信号−ｌ及びψ麿を受信しない。
特許用−のｌｌｍａ図及び第ｇｂＬｉ！Ｊに示されてい
るクロック信号−ｌ及びψ麿を受信しない。
前記フィルタはこのとき例えば唯一っだけのクロック信
号φ１を受信し、この信号φ１は例えば奇数番目の蓄積
電極に加えられる。
号φ１を受信し、この信号φ１は例えば奇数番目の蓄積
電極に加えられる。
偶数番目の蓄積電極はこのときＶφ／２ に近い値の直
流電圧を受取り、読取９はこれらの電極の下で行ねれる
。
流電圧を受取り、読取９はこれらの電極の下で行ねれる
。
続城られるべき電゛荷量Ｑｍが点Ｐに到着する時、トラ
ンジスタＱｓのダートはＶφ／２に近い値の電圧ｖｏを
受取り、このときトランジスタＱｍは飽和状態であって
、点Ｂの電圧は■・−ｖ？ｌに等しい。絖堆シが起る偶
数番目の蓄積電極は通常２個以上の部分に分割されてい
る。電荷の読取りは通常各蓄積電極の１部分の下でのみ
行われる。蓄積電極の非有効部分は直流電圧Ｖ ｄ ／
２に接続されている。従って絖取如時においては、点
Ｂに接続されている蓄積電極の有効部分の下に同じ電圧
゛を加えることが好ましい。
ンジスタＱｓのダートはＶφ／２に近い値の電圧ｖｏを
受取り、このときトランジスタＱｍは飽和状態であって
、点Ｂの電圧は■・−ｖ？ｌに等しい。絖堆シが起る偶
数番目の蓄積電極は通常２個以上の部分に分割されてい
る。電荷の読取りは通常各蓄積電極の１部分の下でのみ
行われる。蓄積電極の非有効部分は直流電圧Ｖ ｄ ／
２に接続されている。従って絖取如時においては、点
Ｂに接続されている蓄積電極の有効部分の下に同じ電圧
゛を加えることが好ましい。
従って、電位Ｖ・を
Ｖ・−Ｖ！■＝Ｖφ／２、ただしＶ（１ｃｍＶφ／２＋
Ｖ＠の如く選択する。
Ｖ＠の如く選択する。
第１図の場合、コンデンサＣＦ 、＆びトランジスタＱ
−は”クロック信号φ。を受信し、トランジスタＱ１は
クロック信号φｍＡｓｔ受信する。同じクロック信号φ
をコンデンサＣｖとトランジスタＱ＋及びＱ・とに加え
得る。前記クロック１６号は信号ψ、又は−Ｌｌ、或い
はまた先に引用した特許出願の第２図に示された時限Ｔ
、の期間中高レベルにある中間信号の一つであり得る。
−は”クロック信号φ。を受信し、トランジスタＱ１は
クロック信号φｍＡｓｔ受信する。同じクロック信号φ
をコンデンサＣｖとトランジスタＱ＋及びＱ・とに加え
得る。前記クロック１６号は信号ψ、又は−Ｌｌ、或い
はまた先に引用した特許出願の第２図に示された時限Ｔ
、の期間中高レベルにある中間信号の一つであり得る。
第２図の場合、読取シデノ々イスが組合わされているフ
ィルタは単相で動作し、クロック信号φとしてはクロッ
ク信号ψ１を使用し得る。
ィルタは単相で動作し、クロック信号φとしてはクロッ
ク信号ψ１を使用し得る。
次に、読取られるべき電荷量が点Ｂに到着する前にトラ
ンジスタＱ１が夾際に非４箪状悪に戻ることを確実にす
ることが必要で必る 事実、第２図にはトランジスタＱ１がもはやアースされ
ずに調節自在な直流電圧ＶＢに接続されていることが注
目される。トランジスタＱ１のしきい値電圧及び通常選
択される／々イアス寛圧Ｖｍの九めに１ψｌがｖ ｐ
／ ２ Ｋ到達するとトランジスタＱ１は閉塞され、一
方では電荷はまだ点Ｂに接続された蓄積電極の下に転送
されていない。
ンジスタＱ１が夾際に非４箪状悪に戻ることを確実にす
ることが必要で必る 事実、第２図にはトランジスタＱ１がもはやアースされ
ずに調節自在な直流電圧ＶＢに接続されていることが注
目される。トランジスタＱ１のしきい値電圧及び通常選
択される／々イアス寛圧Ｖｍの九めに１ψｌがｖ ｐ
／ ２ Ｋ到達するとトランジスタＱ１は閉塞され、一
方では電荷はまだ点Ｂに接続された蓄積電極の下に転送
されていない。
り四ツク信号φ重がコンデンサＣ１とトランジスタＱ１
及びＱ９とに加えられる際、二つのクロック信号φ１及
びφｍｃｍはフィルタ及びその読取デノ々イスの単相動
作を確実にするのに十分である。
及びＱ９とに加えられる際、二つのクロック信号φ１及
びφｍｃｍはフィルタ及びその読取デノ々イスの単相動
作を確実にするのに十分である。
漂遊カッシリングは読取シ時における点Ａ及びＢの電位
を設定するのに重要な役割りを果す。トランジスタＱｓ
のドレイン及びゲートから成るアセンブリとソースとの
間の漂遊キャパシタンスＣＰ３と、トランジスタＱｔの
ダートとドレインとの間の漂遊キャパシタンスＣＰＩと
は第２図に点線で図式的４Ｃｆｉわす。読取デバイス）
；接続されているフィルタの転送電極と蓄積電極との間
のオーＡラツプキャノ？シタンスＣｒｔ考瀘することも
また必要である。これらの原゛遊キャパシタンスの結果
、電荷量Ｑｓが点Ｂに到着する時刻における点ムのと書
き表わされる。
を設定するのに重要な役割りを果す。トランジスタＱｓ
のドレイン及びゲートから成るアセンブリとソースとの
間の漂遊キャパシタンスＣＰ３と、トランジスタＱｔの
ダートとドレインとの間の漂遊キャパシタンスＣＰＩと
は第２図に点線で図式的４Ｃｆｉわす。読取デバイス）
；接続されているフィルタの転送電極と蓄積電極との間
のオーＡラツプキャノ？シタンスＣｒｔ考瀘することも
また必要である。これらの原゛遊キャパシタンスの結果
、電荷量Ｑｓが点Ｂに到着する時刻における点ムのと書
き表わされる。
前記最後の項は、変化し得る直流電圧ｖ１を調節するこ
とＫよって、漂遊キャパシタンスＣｐｈＣＦＩ及びＣｒ
Ｋよって導入されるエラーを修正す 。
とＫよって、漂遊キャパシタンスＣｐｈＣＦＩ及びＣｒ
Ｋよって導入されるエラーを修正す 。
ることが可能であることを示している。
本発明によるデバイスを、特に電荷の読１０Ｌシが各切
断された蓄積電極の２部分の下で生じるいくらか異なる
構造の電荷転送フィルタに組合わせることができること
は明らかである。
断された蓄積電極の２部分の下で生じるいくらか異なる
構造の電荷転送フィルタに組合わせることができること
は明らかである。
第１図及び＃！８図は本発明によるデバイスの説明図、
ｇｓ図（ａ） 、 （ｂ）及び（ｅ）はＭＯＳ）９ｙジ
／ＣりＱｓ及びＧ４の横断面図及び前記トランジスタの
動作を説明するのく役立つ線図である。 Ｑｌ＃Ｑｌ、Ｑ婁ｅＱａｔＱ−・・・・・・・・・トラ
ンジスタ、ＣＡ 、ＣＦ 、Ｃｇ、ＣＬ−”’−’：ｚ
ンデンサ、Ｇ１５Ｇ２ ・・・・・・ダート、Ｄｉ
＃ ＤＩ ｅ ＤＩ ＊ Ｄ４ ・・・・・−ダ
イオード、２・・・・・・半導体基板。 旧１＋吠オ理士宮 ｕｌ 広 Ｃ代理人ＩＰ壊
士今 村 元
ｇｓ図（ａ） 、 （ｂ）及び（ｅ）はＭＯＳ）９ｙジ
／ＣりＱｓ及びＧ４の横断面図及び前記トランジスタの
動作を説明するのく役立つ線図である。 Ｑｌ＃Ｑｌ、Ｑ婁ｅＱａｔＱ−・・・・・・・・・トラ
ンジスタ、ＣＡ 、ＣＦ 、Ｃｇ、ＣＬ−”’−’：ｚ
ンデンサ、Ｇ１５Ｇ２ ・・・・・・ダート、Ｄｉ
＃ ＤＩ ｅ ＤＩ ＊ Ｄ４ ・・・・・−ダ
イオード、２・・・・・・半導体基板。 旧１＋吠オ理士宮 ｕｌ 広 Ｃ代理人ＩＰ壊
士今 村 元
Claims (1)
- 【特許請求の範囲】 （１）第ｔＭｂｓ）？ンジスタ及び、＠２Ｍ０Ｂトラン
ジスタと、第１コンデンサと、前記２個のトランジスタ
のための制御回路とを含み、前記第１Ｍ０Ｂ）ランジス
タ及び第！ＭＯＢ）ツンジスタは電荷量到着点に対して
直列に接続されており、前記コンデンサはその端子の一
つを介して前記２個のトランジスタのノーダルポイント
に接続されており、前記制御回路の機能は第１プンデン
サを充電することと、電荷流入時に第１トランジスタを
飽和状態に保つことであって、前記流入の効果は読取信
号を送出する前記ノーダルポイントの電位に変化を生じ
ることであって、前記制御回路が定電位を受取り、第８
Ｍ０８）ッンジスタと第２コンデンサとを含んでおハ嬉
３ＭＯ８）ッンジスタのｒレイン及びダートは前記定電
位に接続されており、第８Ｍ０Ｂ）ランジスタのソース
は第２トランジスタのｒレインとゲートとに接続されて
お砂、第ｇ：ｆｆンデンナはその端子の一つを介して第
２トランジスタ及び第３トツンジスタのノーダルポイン
トｉ／ｃ接続されていることを特徴とする電流による電
荷量読取デバイス。 （２）第３電荷蓄積コンデンサが前記到着点に接続され
ていることを特徴とする特許請求の範囲第１項に記載の
デバイス。 （３） 該デバイスがこのデフイスを零にリセットす
るための第４トランジスタを含むことを特徴とする特許
請求の範囲第１項又は第２項に記載のデバイス。 （４）該デバイスが第１及び第２トランジスタのノーダ
ルポイントに接続された第４コンデンサを首んでおシ、
前記ｋＸ４コンデンサの他の端子は第５ト２ン２スタに
接続されておシ、第５ト２ンジスタはｉＸ２の定Ｊ１電
位を用いて第４コ／求の範囲第１項に記載のデバイス。 （５）該デバイスが、第４コンデンサ及び第５ト２／ジ
スタのノーダルポイントにおいて使用し得る１Ｓ号′ｆ
ｔｔｉｉｌｉ本化して維持する九め且っ該デバイスから
出力信号を送出するための回路を含むことを特徴とする
特許Ｍ求の範囲第４項に記載のデノ々イス。 （６） 第２及び第３トランジスタがエンハンスメン
ト戯トランク夏夕であることを特徴とする特許請求の範
囲第１項に記載（ＱｆＡデバイス −（７）第１トラン
ジスタがデプレッシ冒ン盤トランジスタであることを特
徴とする特許請求の範囲第り項に記載のデバイス。 エンハンスメント型トランジスタであることを特徴とす
る特許請求の範囲第１項に記載のデ・々イス。 （９）ＭＯＳ）ランジスタが、ｎ−チャネル型であるこ
とを特徴とする特許請求の範囲第１項に記載のデバイス
。 ａｌ フィルタが絶縁層で被覆された半導体基板を有
しておシ、前記絶縁層上に電′荷転送電極及び電−蓄積
電極が交互に列をなして配置されておシ、これらの電極
が所定の電位の付与に際して電荷を一板内に転送するの
に役立っている電荷転送フィルタであって、＃フィルタ
が、２個以上の部分に分割された蓄積電極の下で電荷量
を読取るための特許請求の範囲第１項に記載のデノぐイ
スを含むことを特徴とする電荷転送フィルタ。 ａυ 前記フィルタは単相動作用に設計されておシ、２
個のうち１個の蓄積電極にクロック信号が加えられ、他
方では他の蓄積電極は２つ以上の部分に分割されておシ
、電荷の読取シは前記蓄積電極の各々の少くとも一つの
部分の下で行われ、前記各部分のうち非有効部分は定電
圧を受取ることと、第１トランジスタがそのゲートにお
いて、蓄積電極の有効部分を接続し九電荷到着点の電位
が、電荷の流入時に１蓄積電極の非有効部分に印加され
る電圧に等しい如き定電圧を′受取ることを特徴とする
特許請求の範囲第１０項に記載のフィルタ。 ａ２ 第２コンデンサと、第４トランジスタと、第５
トランジスタとが同一のりシック信号を受信することを
特徴とする特許請求の範囲第１０項又は１１１１１１項
に記載のフィルタ。 α槽 り騨ツク信号が２個のうち１個の蓄積電極に加え
られるりシック信号と同一であることを特徴とする特許
請求の範囲第１１項に記載のフィルタ。 ａ４ 第４トランジスタの端子の一つが、読取られる
べき電荷量と同時に第１及び第２トランジスタのノーダ
ル４インドに転送される寄生電荷を補償するように調節
さ些た直流電圧を受取ることを特徴とする特許請求の範
囲第１０項に記載のフィルタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8118135A FR2513832A1 (fr) | 1981-09-25 | 1981-09-25 | Dispositif de lecture en courant d'une quantite de charges electriques et filtre a transfert de charges muni d'un tel dispositif |
| FR8118135 | 1981-09-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5867061A true JPS5867061A (ja) | 1983-04-21 |
Family
ID=9262478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57165966A Pending JPS5867061A (ja) | 1981-09-25 | 1982-09-22 | 電流による電荷量読取デバイス及び該デバイスを備えた電荷転送フイルタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4488129A (ja) |
| EP (1) | EP0076195B1 (ja) |
| JP (1) | JPS5867061A (ja) |
| DE (1) | DE3263284D1 (ja) |
| FR (1) | FR2513832A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2535127A1 (fr) * | 1982-10-22 | 1984-04-27 | Thomson Csf | Ligne a retard analogique a transfert de charges |
| JPH0669049B2 (ja) * | 1984-08-20 | 1994-08-31 | 株式会社東芝 | Ｃｃｄ出力信号処理回路 |
| JPS63157398A (ja) * | 1986-12-22 | 1988-06-30 | Fuji Photo Film Co Ltd | 電荷転送デバイスの出力アンプ |
| GB8919977D0 (en) * | 1989-09-04 | 1989-10-18 | Raychem Sa Nv | Environmental seal |
| JPH05235665A (ja) * | 1991-09-04 | 1993-09-10 | Hitachi Ltd | 増幅回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5436154A (en) * | 1977-08-26 | 1979-03-16 | Nec Corp | Amplifying circuit by charge transfer |
| JPS5537093A (en) * | 1978-07-04 | 1980-03-14 | Thomson Csf | Device for reading charged amount and charge transfer filter |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3623132A (en) * | 1970-12-14 | 1971-11-23 | North American Rockwell | Charge sensing circuit |
| FR2389899B1 (ja) * | 1977-05-06 | 1981-11-06 | Thomson Csf | |
| FR2453543A1 (fr) * | 1979-04-06 | 1980-10-31 | Thomson Csf | Filtre transversal a transfert de charges electriques |
-
1981
- 1981-09-25 FR FR8118135A patent/FR2513832A1/fr active Granted
-
1982
- 1982-09-16 EP EP82401688A patent/EP0076195B1/fr not_active Expired
- 1982-09-16 DE DE8282401688T patent/DE3263284D1/de not_active Expired
- 1982-09-17 US US06/419,207 patent/US4488129A/en not_active Expired - Lifetime
- 1982-09-22 JP JP57165966A patent/JPS5867061A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5436154A (en) * | 1977-08-26 | 1979-03-16 | Nec Corp | Amplifying circuit by charge transfer |
| JPS5537093A (en) * | 1978-07-04 | 1980-03-14 | Thomson Csf | Device for reading charged amount and charge transfer filter |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0076195B1 (fr) | 1985-04-24 |
| EP0076195A1 (fr) | 1983-04-06 |
| FR2513832A1 (fr) | 1983-04-01 |
| DE3263284D1 (en) | 1985-05-30 |
| FR2513832B1 (ja) | 1983-12-02 |
| US4488129A (en) | 1984-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4365204A (en) | Offset compensation for switched capacitor integrators | |
| JPH0457125B2 (ja) | ||
| US4540901A (en) | Image-sensing charge-coupled device with both high-speed and low-speed read-outs | |
| JPH084136B2 (ja) | 電荷転送装置 | |
| US20050017793A1 (en) | Boosted sampling circuit and relative method of driving | |
| JPH0824351B2 (ja) | 固体撮像装置 | |
| JPS5867061A (ja) | 電流による電荷量読取デバイス及び該デバイスを備えた電荷転送フイルタ | |
| US5033068A (en) | Charge transfer device | |
| US4716317A (en) | Control method for an integrated circuit using a three-level clock pulse signal | |
| JPH0377685B2 (ja) | ||
| JPS61224357A (ja) | 電荷転送装置 | |
| EP0147600B1 (en) | Charge coupled device structures and methods of using such structure to compare two charge packages | |
| US4103333A (en) | Charge coupled correlator device | |
| EP0277394B1 (en) | Picture pick-up device including a solid-state sensor and operating with a signal interference reduction | |
| JPS6358968A (ja) | 電荷結合素子 | |
| JPS58146131A (ja) | Ｍｏｓ ｆｅｔスイッチ回路 | |
| JPS63142781A (ja) | 固体撮像装置 | |
| JPS60206382A (ja) | アナログ・アキユムレータ | |
| JPS5946424B2 (ja) | 電荷転送素子 | |
| JPH08242168A (ja) | サンプルホールド回路およびそのアレイ装置 | |
| JPS60205678A (ja) | 非反復アナログ積分器 | |
| JPS6259399B2 (ja) | ||
| JPS58128095A (ja) | 電荷転送デバイス | |
| JPS6360567B2 (ja) | ||
| JP4102381B2 (ja) | アナログｆｉｆｏメモリ |