JPH0377685B2 - - Google Patents
Info
- Publication number
- JPH0377685B2 JPH0377685B2 JP54084903A JP8490379A JPH0377685B2 JP H0377685 B2 JPH0377685 B2 JP H0377685B2 JP 54084903 A JP54084903 A JP 54084903A JP 8490379 A JP8490379 A JP 8490379A JP H0377685 B2 JPH0377685 B2 JP H0377685B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- charge
- amount
- point
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 38
- 238000007599 discharging Methods 0.000 claims 2
- 239000000758 substrate Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- LFQCEHFDDXELDD-UHFFFAOYSA-N tetramethyl orthosilicate Chemical compound CO[Si](OC)(OC)OC LFQCEHFDDXELDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
- H03H15/02—Transversal filters using analogue shift registers
Landscapes
- Networks Using Active Elements (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は電荷量を読取るための装置に関するも
のである。この装置は半導体製媒体中における電
荷の転送を利用するフイルタに主として応用でき
る。
のである。この装置は半導体製媒体中における電
荷の転送を利用するフイルタに主として応用でき
る。
(従来の技術)
いわゆるトランスバーサル形フイルタの場合に
は、電荷転送フイルタは、たとえば、上に電荷が
設けられる絶縁層で被覆される半導体基板によつ
て構成される。所定の周期電位を印加することに
より、それらの電極は処理する信号を表す電荷群
を移動させる。それらの電極は互いに平行に、か
つ電荷の移動方向を横切るようにして配置され
る。ある数の電極が2つの等しくない部分に分割
され、それらの電極の下に達する電荷量が差動的
に読取られて信号の重みづけを行う。
は、電荷転送フイルタは、たとえば、上に電荷が
設けられる絶縁層で被覆される半導体基板によつ
て構成される。所定の周期電位を印加することに
より、それらの電極は処理する信号を表す電荷群
を移動させる。それらの電極は互いに平行に、か
つ電荷の移動方向を横切るようにして配置され
る。ある数の電極が2つの等しくない部分に分割
され、それらの電極の下に達する電荷量が差動的
に読取られて信号の重みづけを行う。
電極の下のある電荷量の読取りは2つの方法に
よつて行うことができる。
よつて行うことができる。
その1つは電圧読取りとして知られている方法
で、電荷の到達中に対象とする電極を分離状態に
維持することと、電位の漸進的な変化を観察する
ことにより電荷量の読取りを行う。この方法は基
板と絶縁層および電極で構成される大容量のコン
デンサを必要とし、したがつて出力信号が小さく
なることは知られている。電極の下に空間電荷が
存在するために動作が非直線的になることと、前
記した重みづけ係数の確度を高くできないことに
も注意すべきである。
で、電荷の到達中に対象とする電極を分離状態に
維持することと、電位の漸進的な変化を観察する
ことにより電荷量の読取りを行う。この方法は基
板と絶縁層および電極で構成される大容量のコン
デンサを必要とし、したがつて出力信号が小さく
なることは知られている。電極の下に空間電荷が
存在するために動作が非直線的になることと、前
記した重みづけ係数の確度を高くできないことに
も注意すべきである。
第2の方法は、電流読取り法または電荷読取法
と呼ばれている方法で、電極の電位を一定の値に
保つことと、電荷の到達に対応する電流を積分す
ることにより電荷量の読取りを行うものである。
と呼ばれている方法で、電極の電位を一定の値に
保つことと、電荷の到達に対応する電流を積分す
ることにより電荷量の読取りを行うものである。
この方法により電圧読取り法の欠点を解消する
ことはできるが、この方法を従来のやり方で応用
する場合には高利得増幅器を依然として必要とす
る。これらの高利得増幅器の欠点は、フイルタが
形成される基板と同じ基板に集積化することが容
易ではないことと、消費電力が大きいことであ
る。
ことはできるが、この方法を従来のやり方で応用
する場合には高利得増幅器を依然として必要とす
る。これらの高利得増幅器の欠点は、フイルタが
形成される基板と同じ基板に集積化することが容
易ではないことと、消費電力が大きいことであ
る。
(発明の目的および概要)
本発明は電荷量を読取るため、およびとくに電
荷転送フイルタに用いるための段を提供するもの
で、電荷転送フイルタに用いる場合には、この段
は前記したような諸欠点を生ずることなしにフイ
ルタ基板上に集積化できる。
荷転送フイルタに用いるための段を提供するもの
で、電荷転送フイルタに用いる場合には、この段
は前記したような諸欠点を生ずることなしにフイ
ルタ基板上に集積化できる。
より正確に表現すれば、本発明の装置は、電荷
の到達点に直列に接続される2つのMOSトラン
ジスタと、これら2つのトランジスタの共通接続
点に接続されるコンデンサと、2つのトランジス
タを制御する回路とを主として備え、この回路は
3つのMOSトランジスタと、比較的低い値の電
圧から前記コンデンサを充電するための2個の別
のコンデンサとを備えるものである。
の到達点に直列に接続される2つのMOSトラン
ジスタと、これら2つのトランジスタの共通接続
点に接続されるコンデンサと、2つのトランジス
タを制御する回路とを主として備え、この回路は
3つのMOSトランジスタと、比較的低い値の電
圧から前記コンデンサを充電するための2個の別
のコンデンサとを備えるものである。
電荷到達点に接続される2つのMOSトランジ
スタと、これらのトランジスタの共通接続点に接
続されるコンデンサとは、電荷到達点の電位を、
その点に電荷が流入することとは無関係に、一定
の値に維持するという機能を有する。したがつ
て、その点における電荷量は2つのトランジスタ
の共通接続点における電位の変化によつて表さ
れ、その点から読取信号がとり出される。
スタと、これらのトランジスタの共通接続点に接
続されるコンデンサとは、電荷到達点の電位を、
その点に電荷が流入することとは無関係に、一定
の値に維持するという機能を有する。したがつ
て、その点における電荷量は2つのトランジスタ
の共通接続点における電位の変化によつて表さ
れ、その点から読取信号がとり出される。
(実施例)
以下、図面を参照して本発明を詳細に説明す
る。
る。
第1図には2つのMOSトランジスタQ2,Q3が
示されており、トランジスタQ2のドレインとト
ランジスタQ3のソースとは互いに接続され、こ
のドレインとソースとの接続点Aとアースとの間
にはコンデンサCAが接続される。トランジスタ
Q2のソースは、MOSトランジスタQ1のドレイン
とコンデンサCgの一方の端子との共通接続点B
に接続され、コンデンサCgを介して被測定電荷
量を受ける。基準電圧源としてのアースに接続す
るためのコンデンサCgの他の端子は接地される。
第1図に示す回路装置が電荷転送フイルタに用い
られた場合には、コンデンサCgは読取りを行う
電極と、電荷を転送させる半導体基板と、電極お
よび基板を分離させる絶縁層とにより、電極の下
の半導体内に生ずる空間電荷領域により発生され
る容量を考慮に入れて、構成される。
示されており、トランジスタQ2のドレインとト
ランジスタQ3のソースとは互いに接続され、こ
のドレインとソースとの接続点Aとアースとの間
にはコンデンサCAが接続される。トランジスタ
Q2のソースは、MOSトランジスタQ1のドレイン
とコンデンサCgの一方の端子との共通接続点B
に接続され、コンデンサCgを介して被測定電荷
量を受ける。基準電圧源としてのアースに接続す
るためのコンデンサCgの他の端子は接地される。
第1図に示す回路装置が電荷転送フイルタに用い
られた場合には、コンデンサCgは読取りを行う
電極と、電荷を転送させる半導体基板と、電極お
よび基板を分離させる絶縁層とにより、電極の下
の半導体内に生ずる空間電荷領域により発生され
る容量を考慮に入れて、構成される。
この種の回路装置に対して比較的低い(代表的
な場合で約12V)1つの電位値VDDにより、コン
デンサCAの電荷を得ることを可能にする回路に
よつてトランジスタQ2,Q3は制御される。その
ために、トランジスタQ2のゲートへは信号φ3が
直接与えられ、トランジスタQ3のゲートは同じ
信号φ3がコンデンサDEを介して与えられ、トラ
ンジスタQ3のドレインへはコンデンサCFを介し
て信号φ3が与えられる。このトランジスタQ3の
ドレインはトランジスタQ3の1つの端子にも接
続される。トランジスタQ4のゲートへは周期信
号φRAZが与えられ、トランジスタQ4の他の端子
への定電圧VDDが与えられる。トランジスタQ3の
ゲートとコンデンサCEとの共通接続点Eには、
トランジスタQ5とQ6が接続される。これらのト
ランジスタQ5,Q6は定電圧源VDDとアースの間に
直列に接続される。トランジスタQ5は信号φRAZ
により制御され、トランジスタQ6は信号φCによ
り制御される。
な場合で約12V)1つの電位値VDDにより、コン
デンサCAの電荷を得ることを可能にする回路に
よつてトランジスタQ2,Q3は制御される。その
ために、トランジスタQ2のゲートへは信号φ3が
直接与えられ、トランジスタQ3のゲートは同じ
信号φ3がコンデンサDEを介して与えられ、トラ
ンジスタQ3のドレインへはコンデンサCFを介し
て信号φ3が与えられる。このトランジスタQ3の
ドレインはトランジスタQ3の1つの端子にも接
続される。トランジスタQ4のゲートへは周期信
号φRAZが与えられ、トランジスタQ4の他の端子
への定電圧VDDが与えられる。トランジスタQ3の
ゲートとコンデンサCEとの共通接続点Eには、
トランジスタQ5とQ6が接続される。これらのト
ランジスタQ5,Q6は定電圧源VDDとアースの間に
直列に接続される。トランジスタQ5は信号φRAZ
により制御され、トランジスタQ6は信号φCによ
り制御される。
第1図に示す回路装置は、MOSトランジスタ
Q1で構成されて完全なアセンブリをリセツトす
るための装置も有する。このトランジスタQ1は
B点とアースの間に接続され、そのゲートに与え
られる信号φRAZによつて制御される。
Q1で構成されて完全なアセンブリをリセツトす
るための装置も有する。このトランジスタQ1は
B点とアースの間に接続され、そのゲートに与え
られる信号φRAZによつて制御される。
A点とS1点の間にはコンデンサCLが接続され、
S1点と基準電位を供給する定電圧源VPとの間に
はMOSトランジスタQ9が接続される。このトラ
ンジスタQ9は信号φCによつて制御される。
S1点と基準電位を供給する定電圧源VPとの間に
はMOSトランジスタQ9が接続される。このトラ
ンジスタQ9は信号φCによつて制御される。
第1図に示す装置はS1点に接続される出力段も
有する。この出力段は5個のMOSトランジスタ
Q10〜Q14とコンデンサCHとを有する。トランジ
スタQ10,Q11は、電圧源VDDとアースの間に直列
に接続される。トランジスタQ10のゲートはS1点
に接続され、トランジスタQ11のゲートは接地さ
れる。トランジスタQ12の1つの端子はトランジ
スタQ10とQ11との共通接続点Gに接続され、ト
ランジスタQ12の他の端子はH点に接続される。
トランジスタQ12のゲートには信号φECHが与えら
れる。コンデンサCHはH点とアースの間に接続
される。トランジスタQ13とQ14は電圧源VDDとア
ースの間に直列に接続され、トランジスタQ13と
Q14の共通接続点は装置の出力点S2を構成する。
出力信号はこのS2点とアースの間に生ずる。
有する。この出力段は5個のMOSトランジスタ
Q10〜Q14とコンデンサCHとを有する。トランジ
スタQ10,Q11は、電圧源VDDとアースの間に直列
に接続される。トランジスタQ10のゲートはS1点
に接続され、トランジスタQ11のゲートは接地さ
れる。トランジスタQ12の1つの端子はトランジ
スタQ10とQ11との共通接続点Gに接続され、ト
ランジスタQ12の他の端子はH点に接続される。
トランジスタQ12のゲートには信号φECHが与えら
れる。コンデンサCHはH点とアースの間に接続
される。トランジスタQ13とQ14は電圧源VDDとア
ースの間に直列に接続され、トランジスタQ13と
Q14の共通接続点は装置の出力点S2を構成する。
出力信号はこのS2点とアースの間に生ずる。
第1図に示す装置では、トランジスタQ1,Q6,
Q9,Q10,Q12,Q13はエンハンスメント形であ
り、トランジスタQ2〜Q5,Q11,Q14はデプリー
シヨン形である。しかし、トランジスタQ11と
Q14のゲートがソースでなくてドレインに接続さ
れる場合には、トランジスタQ11,Q14はエンハ
ンスメント形にすることができる。
Q9,Q10,Q12,Q13はエンハンスメント形であ
り、トランジスタQ2〜Q5,Q11,Q14はデプリー
シヨン形である。しかし、トランジスタQ11と
Q14のゲートがソースでなくてドレインに接続さ
れる場合には、トランジスタQ11,Q14はエンハ
ンスメント形にすることができる。
第2図は第1図に示す装置へ与える信号と、第
1図に示す装置を応用できる電荷転送フイルタの
制御信号として使用できる周期信号とのタイミン
グ波形図である。
1図に示す装置を応用できる電荷転送フイルタの
制御信号として使用できる周期信号とのタイミン
グ波形図である。
第2図aは周期がTで、振幅がOとVDDの間で
変化するほぼ長方形波である信号φ1を示す。し
かし、信号φ1の上側長方形波の持続時間は下側
長方形波の持続時間より2τだけ長い。
変化するほぼ長方形波である信号φ1を示す。し
かし、信号φ1の上側長方形波の持続時間は下側
長方形波の持続時間より2τだけ長い。
第2図bは信号φ1と同じ形および同じ周期T
を有し、信号φ1より(τ+T0)だけ位相が遅れ
ている信号φ2を示す。
を有し、信号φ1より(τ+T0)だけ位相が遅れ
ている信号φ2を示す。
第2図cは信号φRAZの波形を示す。この波形は
信号φ1と同じ周期Tを有し、かつ、たとえば
T/8にほぼ等しい時間T1における振幅は電圧
VDDの電位に等しく、信号φ2の後縁部(時刻t1)
に同期している。
信号φ1と同じ周期Tを有し、かつ、たとえば
T/8にほぼ等しい時間T1における振幅は電圧
VDDの電位に等しく、信号φ2の後縁部(時刻t1)
に同期している。
第2図dは信号φ1の周期Tに等しい周期を有
する信号φ3の波形を示す。この信号の波形は周
期T6だけ(T−T0)よりも短く、信号φRAZより
T1+T6だけ位相が遅れている。
する信号φ3の波形を示す。この信号の波形は周
期T6だけ(T−T0)よりも短く、信号φRAZより
T1+T6だけ位相が遅れている。
第2図eは信号φCの波形を示す。この信号φC
の周期はTで、時間T3の間における振幅は電圧
VDDの振幅と同じ値であり、信号φ2の前縁部(時
刻t2)の時に零となるように、信号φ3から時間
T2だけ位相が遅れている。
の周期はTで、時間T3の間における振幅は電圧
VDDの振幅と同じ値であり、信号φ2の前縁部(時
刻t2)の時に零となるように、信号φ3から時間
T2だけ位相が遅れている。
第2図fは信号φECHの波形を示す。この信号の
周期はTで、時間間隔T5における振幅は電圧VDD
の電位にほぼ等しく、信号φ3の後縁部からT7だ
け位相が遅れている。
周期はTで、時間間隔T5における振幅は電圧VDD
の電位にほぼ等しく、信号φ3の後縁部からT7だ
け位相が遅れている。
周期Tは1〜数10マイクロ秒とすることができ
る。
る。
次に第1図に示す回路の動作を説明する。
MOSトランジスタQ2,Q3の機能は点AとBに
電位を設定することである。
電位を設定することである。
信号φ2が零に戻る時刻t1から時間T1の間は信
号φRAZが加えられる。この信号φRAZが加えられる
と、コンデンサCgに貯えられている電荷が放電
されるとともに、トランジスタQ4,Q5をそれぞ
れ通じて点E,Fを電圧VDDまで上昇させる。制
御信号φ3がゼロであるからコンデンサCE,CFが
充電される。
号φRAZが加えられる。この信号φRAZが加えられる
と、コンデンサCgに貯えられている電荷が放電
されるとともに、トランジスタQ4,Q5をそれぞ
れ通じて点E,Fを電圧VDDまで上昇させる。制
御信号φ3がゼロであるからコンデンサCE,CFが
充電される。
時刻t4になると信号φRAZは零になつてトランジ
スタQ4,Q5は非導通状態となる。そして、たと
えば20〜50ナノ秒台の時間T6だけ遅れて、信号
φ3はVDDの振幅に等しくなる。そのために点Eと
Fの電圧は2VDDとなり、コンデンサCE,CFは充
電されたままである。更に、トランジスタQ2,
Q3は導通状態を保つ。三極素子として動作する
トランジスタQ3はA点をF点における電圧に等
しくする。MOSトランジスタQ2のゲートには電
圧VDDが与えられ、ドレインには、コンデンサCF
からコンデンサCAへ放電されたために電圧2VDD
より少し低い電圧が与えられて、トランジスタ
Q2は飽和モードで動作し、B点における電圧は
VDD−VTに保たれる。トランジスタQ2と、この装
置に用いられているその他のデプリーシヨン形
TMOSトランジスタのしきい値電圧がVTである
と仮定すると、トランジスタQ2はもはや導通状
態を保てない。したがつて、B点の前記した充電
は時間T2の間に行われる。
スタQ4,Q5は非導通状態となる。そして、たと
えば20〜50ナノ秒台の時間T6だけ遅れて、信号
φ3はVDDの振幅に等しくなる。そのために点Eと
Fの電圧は2VDDとなり、コンデンサCE,CFは充
電されたままである。更に、トランジスタQ2,
Q3は導通状態を保つ。三極素子として動作する
トランジスタQ3はA点をF点における電圧に等
しくする。MOSトランジスタQ2のゲートには電
圧VDDが与えられ、ドレインには、コンデンサCF
からコンデンサCAへ放電されたために電圧2VDD
より少し低い電圧が与えられて、トランジスタ
Q2は飽和モードで動作し、B点における電圧は
VDD−VTに保たれる。トランジスタQ2と、この装
置に用いられているその他のデプリーシヨン形
TMOSトランジスタのしきい値電圧がVTである
と仮定すると、トランジスタQ2はもはや導通状
態を保てない。したがつて、B点の前記した充電
は時間T2の間に行われる。
この時間中にA点における電位の最終的な値
V0は、 V0=CA/CA+CF・VA0+CF/CA+CF・2VDD となる。ここに、VA0は時刻t0の時にA点におけ
る初期電圧、2VDDはコンデンサCFの初期端子間
電圧である。
V0は、 V0=CA/CA+CF・VA0+CF/CA+CF・2VDD となる。ここに、VA0は時刻t0の時にA点におけ
る初期電圧、2VDDはコンデンサCFの初期端子間
電圧である。
時間T3の間に信号φCがVDDに等しくなると、
MOSトランジスタQ6が導通させれてコンデンサ
CEを放電させるから、MOSトランジスタQ3は非
導通状態にさせられる。
MOSトランジスタQ6が導通させれてコンデンサ
CEを放電させるから、MOSトランジスタQ3は非
導通状態にさせられる。
信号φCはトランジスタQ9も駆動して、信号φ2
が上昇を開始する時刻t2より前に、S1点を基準電
位VPまで上昇させる。この基準電位Vpは電圧VDD
より低いか、VDDに等しい。時間T3が経過して信
号φCが零になつた時にコンデンサCLの端子間電
圧VCLは、 VCL=VS1−V0=VP−V0 (1) となる。
が上昇を開始する時刻t2より前に、S1点を基準電
位VPまで上昇させる。この基準電位Vpは電圧VDD
より低いか、VDDに等しい。時間T3が経過して信
号φCが零になつた時にコンデンサCLの端子間電
圧VCLは、 VCL=VS1−V0=VP−V0 (1) となる。
時刻t2では信号φ2は再びVDDに等しくなり、そ
れから時間τだけ遅れて信号φ1は再び零となる
(時刻t3)。ここで、測定する電荷量が時刻t3の時
にコンデンサCgに貯えられたと仮定する。これ
は、信号φ1,φ2のような信号により制御される
電荷転送フイルタの場合である。また、この種の
フイルタの場合には、電極の下にある電荷量が到
達すると、B点における電位は低くなる。第1図
に示す装置においては、このためにトランジスタ
Q2がターンオンさせられ、B点における電位を
VDD−VTへ復帰させる電流が発生される。そのた
めにトランジスタQ2はターンオフさせられる。
このために、コンデンサCAは電荷量QSに等しい
量の電荷が放電させられる。
れから時間τだけ遅れて信号φ1は再び零となる
(時刻t3)。ここで、測定する電荷量が時刻t3の時
にコンデンサCgに貯えられたと仮定する。これ
は、信号φ1,φ2のような信号により制御される
電荷転送フイルタの場合である。また、この種の
フイルタの場合には、電極の下にある電荷量が到
達すると、B点における電位は低くなる。第1図
に示す装置においては、このためにトランジスタ
Q2がターンオンさせられ、B点における電位を
VDD−VTへ復帰させる電流が発生される。そのた
めにトランジスタQ2はターンオフさせられる。
このために、コンデンサCAは電荷量QSに等しい
量の電荷が放電させられる。
したがつて、A点における電位VA1は値QS/CA
だけ低下させられて VA1=V0−QS/CA (2) となり、S1点における電位S1は、 VS1=VA1+VCL となる。この電圧VS1の式に(1)、(2)式を代入して
整理すると、 VS1=VP−QS/CA となり、それにより未知項VA0に依存する項V0を
なくすことができる。
だけ低下させられて VA1=V0−QS/CA (2) となり、S1点における電位S1は、 VS1=VA1+VCL となる。この電圧VS1の式に(1)、(2)式を代入して
整理すると、 VS1=VP−QS/CA となり、それにより未知項VA0に依存する項V0を
なくすことができる。
トランジスタQ10とQ14とコンデンサCHで構成
されている出力段により、S1点における信号を標
本化し、この標本化された信号を低インピーダン
ス出力端子S2から出力させることができる。
されている出力段により、S1点における信号を標
本化し、この標本化された信号を低インピーダン
ス出力端子S2から出力させることができる。
標本化動作は、A点が放電させられる時間であ
るT4から数ナノ秒以内の時間だけ遅れた(遅れ
時間T7)時間T5の間に行われる。そうすると、
信号φ3が零へ戻る結果としてトランジスタQ2が
非導状態となるから、標本化動作中にA点におけ
る電位が変化することを防ぐ。
るT4から数ナノ秒以内の時間だけ遅れた(遅れ
時間T7)時間T5の間に行われる。そうすると、
信号φ3が零へ戻る結果としてトランジスタQ2が
非導状態となるから、標本化動作中にA点におけ
る電位が変化することを防ぐ。
この出力段に抵抗素子としてデプリーシヨン形
トランジスタQ11,Q14を用いることにより、低
ノイズ出力を得ることができるという利点が生ず
る。
トランジスタQ11,Q14を用いることにより、低
ノイズ出力を得ることができるという利点が生ず
る。
電荷量を電流読取りするための以上説明した装
置は、先に述べた利点に加えて次のような利点も
有する。すなわち、電源電圧はVDDを超えず(電
圧VDDはこの種の装置では比較的低くでき、たと
えば12Vに等しくできる)、B点における電位で
MOSトランジスタQ2を飽和モードにバイアスで
き、またA点に次のような十分に大きい電圧スイ
ングを生じさせることができる。CF≫CAであれ
ば、 V0−(Vφ3−VT)≒VDD−VT となる。
置は、先に述べた利点に加えて次のような利点も
有する。すなわち、電源電圧はVDDを超えず(電
圧VDDはこの種の装置では比較的低くでき、たと
えば12Vに等しくできる)、B点における電位で
MOSトランジスタQ2を飽和モードにバイアスで
き、またA点に次のような十分に大きい電圧スイ
ングを生じさせることができる。CF≫CAであれ
ば、 V0−(Vφ3−VT)≒VDD−VT となる。
これは、MOSトランジスタQ2,Q3の制御回路
によつて可能とされる。この制御回路により、時
間T2の間にE点にある電位を得ることが可能で
ある。また、A点において一定に保たれ、かつ装
置の初期状態とは独立の値を有する信号を標本化
できる。
によつて可能とされる。この制御回路により、時
間T2の間にE点にある電位を得ることが可能で
ある。また、A点において一定に保たれ、かつ装
置の初期状態とは独立の値を有する信号を標本化
できる。
更に、第1図を参照して説明した実施例を基に
して、各種の実施例を構成することもできる。そ
れらの実施例のいくつかを次に列記する。
して、各種の実施例を構成することもできる。そ
れらの実施例のいくつかを次に列記する。
Q10およびQ11と同様に接続される2つのMOS
トランジスタで構成された回路段をA点に接続す
るもの。
トランジスタで構成された回路段をA点に接続す
るもの。
電圧VPがVDDよりかなり低い信号の平均値をS1
点に印加した場合に生ずる高周波ひずみを減少さ
せるために、MOSトランジスタQ10をデプリーシ
ヨン形MOSトランジスタで置き換えたもの。
点に印加した場合に生ずる高周波ひずみを減少さ
せるために、MOSトランジスタQ10をデプリーシ
ヨン形MOSトランジスタで置き換えたもの。
更に一般的にいえば、信号φCとφRAZとの振幅が
一致させられるという条件が満される場合に、エ
ンハンスメント形MOSトランジスタQ1とQ6をデ
プリーシヨン形MOSトランジスタで置き換えた
もの。
一致させられるという条件が満される場合に、エ
ンハンスメント形MOSトランジスタQ1とQ6をデ
プリーシヨン形MOSトランジスタで置き換えた
もの。
同様に、駆動信号φ3とφRAZとの振幅が一致させ
られるという条件が満される場合に、デプリーシ
ヨン形MOSトランジスタQ3,Q4,Q5をエンハン
スメント形MOSトランジスタに置き換えたもの。
られるという条件が満される場合に、デプリーシ
ヨン形MOSトランジスタQ3,Q4,Q5をエンハン
スメント形MOSトランジスタに置き換えたもの。
トランジスタQ3を3極素子として動作させて
F点における電圧、したがつてA点における予充
電電圧の調節の幅をより広くするために、種々の
回路点とくにMOSトランジスタQ4とQ5のドレイ
ンにおける電圧(VDD4<VDD5)を1つの電圧VDD
の代りに用いるもの。
F点における電圧、したがつてA点における予充
電電圧の調節の幅をより広くするために、種々の
回路点とくにMOSトランジスタQ4とQ5のドレイ
ンにおける電圧(VDD4<VDD5)を1つの電圧VDD
の代りに用いるもの。
第3図a,bは本発明の装置を応用できる、電
荷結合素子(CCD)を用いる横形フイルタを示
す。
荷結合素子(CCD)を用いる横形フイルタを示
す。
この種のフイルタは周知であつて、IEEE固体
回路ジヤーナル(Journal of Solid State
Circuits)1973年4月号、Vol.SC8、No.2、138ペ
ージ所載の「電荷転送素子を用いる横形濾波
(Transversal filering using chargetranster
devices)」と題する論文に記述されている。これ
らのフイルタはシフトレジスタを用い、入力信号
が各段のレベルで集められて重みづけ係数が与え
られ、フイルタの出力信号を構成するために、こ
のようにして得られた種々の信号が加え合わせら
れるような種類のものである。
回路ジヤーナル(Journal of Solid State
Circuits)1973年4月号、Vol.SC8、No.2、138ペ
ージ所載の「電荷転送素子を用いる横形濾波
(Transversal filering using chargetranster
devices)」と題する論文に記述されている。これ
らのフイルタはシフトレジスタを用い、入力信号
が各段のレベルで集められて重みづけ係数が与え
られ、フイルタの出力信号を構成するために、こ
のようにして得られた種々の信号が加え合わせら
れるような種類のものである。
このフイルタは半導体基板1と、この基板1の
表面に付着された絶縁層41と、この絶縁層41
の上に形成された蓄積電極11〜16,21〜2
3と、これらの蓄積電極の上に形成された分離層
40と、この分離層40の上に形成された転送電
極32〜36とを備え、フイルタの両端には基板
1の中にダイオードDi、Dsが形成される。ダイ
オードDiは、公知技術の1つに従つて、入力信号
Eを表すある量の電荷を基板1に注入し、ダイオ
ードDsはそれらの電荷を除去するためにそれら
の電荷を集める。
表面に付着された絶縁層41と、この絶縁層41
の上に形成された蓄積電極11〜16,21〜2
3と、これらの蓄積電極の上に形成された分離層
40と、この分離層40の上に形成された転送電
極32〜36とを備え、フイルタの両端には基板
1の中にダイオードDi、Dsが形成される。ダイ
オードDiは、公知技術の1つに従つて、入力信号
Eを表すある量の電荷を基板1に注入し、ダイオ
ードDsはそれらの電荷を除去するためにそれら
の電荷を集める。
このフイルタは第3図bに平面図で示され、第
3図aには電荷の移動するo−x方向に沿う断面
図でそれぞれ示されている。電荷はダイオードDi
からダイオードDsまで、o−x方向に直角に設
けられてシフトレジスタの素子を構成する前記電
極によつて転送させられる。前述した重みづけ係
数を表すために、2つの蓄積電極(図では電極1
1と12、13と14、15と16)のうちの一
方が2つの部分に分割される。分割されたそれら
の電極はB点に接続されて利用可能な信号を受
け、分割されていない電極へは信号φ1が与えら
れる。転送電極へは信号φ1またはφ2が与えられ
る。
3図aには電荷の移動するo−x方向に沿う断面
図でそれぞれ示されている。電荷はダイオードDi
からダイオードDsまで、o−x方向に直角に設
けられてシフトレジスタの素子を構成する前記電
極によつて転送させられる。前述した重みづけ係
数を表すために、2つの蓄積電極(図では電極1
1と12、13と14、15と16)のうちの一
方が2つの部分に分割される。分割されたそれら
の電極はB点に接続されて利用可能な信号を受
け、分割されていない電極へは信号φ1が与えら
れる。転送電極へは信号φ1またはφ2が与えられ
る。
動作時には、各電極に信号φ1,φ2が与えられ
た結果として、入力信号Eに対応する明確な量の
電荷が各電極の下へ逐次転送される。それらの電
荷が分割されている各電極11,12,13,1
4,15,16の下を通過する時に、2つの装置
L1,L2によつて読取られる。装置L1は半分の電
極11,13,15に使用され、これらの電極は
第1図に示すB点に対応するB1点に接続される。
装置L2は電極11,13,15に向い合う半分
の電極12,14,16に使用され、これらの電
極はB1点に対応するB2点に接続される。第1図
に示すコンデンサCgは読取り動作が行われる電
極と、この電極が上に形成されている絶縁層と、
半導体基板とによつて構成される。
た結果として、入力信号Eに対応する明確な量の
電荷が各電極の下へ逐次転送される。それらの電
荷が分割されている各電極11,12,13,1
4,15,16の下を通過する時に、2つの装置
L1,L2によつて読取られる。装置L1は半分の電
極11,13,15に使用され、これらの電極は
第1図に示すB点に対応するB1点に接続される。
装置L2は電極11,13,15に向い合う半分
の電極12,14,16に使用され、これらの電
極はB1点に対応するB2点に接続される。第1図
に示すコンデンサCgは読取り動作が行われる電
極と、この電極が上に形成されている絶縁層と、
半導体基板とによつて構成される。
装置L1,L2は読取信号S1,S2を差動増幅器A1
へそれぞれ与え、この差動増幅器A1は信号Sを
発生する。したがつて、この信号Sは濾波された
信号の標本を表す。
へそれぞれ与え、この差動増幅器A1は信号Sを
発生する。したがつて、この信号Sは濾波された
信号の標本を表す。
第1図に示す回路装置を横形フイルタに応用す
る場合には前記したようにリセツトすることによ
り、分割されている電極の下に存在する電荷が除
去されることになる。それらの電荷は信号φ1が
与えられている分割されていない電極へ桁送りさ
れ、時刻t3まではその電極の下に保持される。
る場合には前記したようにリセツトすることによ
り、分割されている電極の下に存在する電荷が除
去されることになる。それらの電荷は信号φ1が
与えられている分割されていない電極へ桁送りさ
れ、時刻t3まではその電極の下に保持される。
本発明の装置L1,L2は電荷転送フイルタに容
易に統合できる。装置L1,L2を使用することに
よりフイルタと、その補助読取素子を1枚の半導
体基板上に集積化できる。
易に統合できる。装置L1,L2を使用することに
よりフイルタと、その補助読取素子を1枚の半導
体基板上に集積化できる。
第1図は本発明の読取装置の一実施例の回路
図、第2図は本発明の装置へ与えられたり、本発
明の装置により発生される信号のタイミング波形
図、第3図は本発明の装置を用いることができる
従来の電荷転送フイルタの概略断面図および概略
平面図である。 1……基板、11〜16,21〜23……蓄積
電極、32〜36……転送電極、41……絶縁
層、Di……電荷注入ダイオード、Ds……電荷収
集ダイオード、L1,L2……読取装置。
図、第2図は本発明の装置へ与えられたり、本発
明の装置により発生される信号のタイミング波形
図、第3図は本発明の装置を用いることができる
従来の電荷転送フイルタの概略断面図および概略
平面図である。 1……基板、11〜16,21〜23……蓄積
電極、32〜36……転送電極、41……絶縁
層、Di……電荷注入ダイオード、Ds……電荷収
集ダイオード、L1,L2……読取装置。
Claims (1)
- 【特許請求の範囲】 1 第1および第2の二つのトランジスタを有
し、これら各トランジスタはそれぞれソース、ド
レインおよびゲートを有するものであり、前記第
1のトランジスタのドレインが共通接続点Aに接
続され、この共通接続点Aで前記第1のトランジ
スタのドレインは前記第2のトランジスタのソー
スに直列接続され、前記第1のトランジスタのソ
ースが読み取られるべき電荷量の到達点Bに接続
された、第1および第2の二つのトランジスタ
(Q2およびQ3)と、 二つの端子を有し、第1の端子は前記二つのト
ランジスタの共通接続点Aに接続され、第2の端
子は基準電圧源に接続された第1のコンデンサ
CAとをそなえ、 電荷量の読取前に、前記第1のコンデンサを、
前記第2のトランジスタを介して電圧VDDを供
給する外部電源の電圧のほぼ2倍に等しい電圧に
充電すると共に、前記第1のトランジスタのゲー
トに前記外部電源電圧VDDを与えて前記読み取ら
れるべき電荷量の到達点Bに接続されているソー
スの電位をVDD−VT(VTは第1のトランジスタ
のしきい値である)に予め設定し、 電荷量の読取り時には、前記ソースの電位を
VDD−VTに維持した状態で、前記第1のトラン
ジスタの導通状態を前記電荷量の到達点Bに与え
られた電荷の量に応じて変化させ、前記第1のコ
ンデンサに充電された電荷を前記第1のトランジ
スタを介して放電させることにより前記共通接続
点Aの電位を前記電荷量の到達点Bに与えられた
電荷の量に応じて変化させることを特徴とする電
荷量を読み取るための装置。 2 第1および第2の二つのトランジスタを有
し、これら各トランジスタはそれぞれソース、ド
レインおよびゲートを有するものであり、前記第
1のトランジスタのドレインが共通接続点Aに接
続され、この共通接続点Aで前記第1のトランジ
スタのドレインは前記第2のトランジスタのソー
スに直列接続され、前記第1のトランジスタのソ
ースが読み取られるべき電荷量の到達点Bに接続
された、第1および第2の二つのトランジスタ
(Q2およびQ3)と、 前記二つのトランジスタの共通接続点Aに接続
された一つの端子を有する第1のコンデンサCA
と、 前記二つのトランジスタのゲートに接続され、
前記第1のコンデンサCAを充電し、かつ前記第
1のトランジスタQ2の動作によつて前記共通接
続点Aの電位変化を形成して前記共通接続点Aか
ら読取り信号を取り出す制御回路とをそなえ、 前記制御回路は、外部電源から第1の一定電位
VDDを受けるものであり、 前記外部電源電位VDDと前記第2のトランジス
タQ3との間に接続された第3のトランジスタQ4
と、 前記外部電源VDDと基準電位との間に直列接続
された第4のトランジスタQ5および第5のトラ
ンジスタQ6と、 前記第2のトランジスタQ3のゲートが接続さ
れた、前記第4のトランジスタQ5および第5の
トランジスタQ6の共通接続点Eと前記第1のト
ランジスタQ2との間に接続された第2のコンデ
ンサCEと、 前記第2のトランジスタQ3および前記第3の
トランジスタQ4の共通接続点Fと前記第1のト
ランジスタQ2のゲートとの間に接続された第3
のコンデンサCFとをそなえ、 電荷量の読取前に、前記第1のコンデンサを、
前記第2のトランジスタを介して電圧VDDを供
給する外部電源の電圧のほぼ2倍に等しい電圧に
充電すると共に、前記第1のトランジスタのゲー
トに前記外部電源電圧VDDを与えて前記読み取ら
れるべき電荷量の到達点Bに接続されているソー
スの電位をVDD−VT(VTは第1のトランジスタの
しきい値である)に予め設定し、 電荷量の読取り時には、前記ソースの電位を
VDD−VTに維持した状態で、前記第1のトランジ
スタの導通状態を前記電荷量の到達点Bに与えら
れた電荷の量に応じて変化させ、前記第1のコン
デンサに充電された電荷を前記第1のトランジス
タを介して放電させることにより前記共通接続点
Aの電位を前記電荷量の到達点Bに与えられた電
荷の量に応じて変化させることを特徴とする電荷
量を読み取るための装置。 3 特許請求の範囲第2項記載の装置において、 前記電荷量の到達点Bに接続された電荷畜積用
の第4のコンデンサCgをそなえる、電荷量を読
み取るための装置。 4 特許請求の範囲第2項記載の装置において、 該装置をリセツトするための第6のトランジス
タQ1をそなえる、電荷量を読み取るための装
置。 5 特許請求の範囲第2項記載の装置において、 前記トランジスタはMOS型である、電荷量を
読み取るための装置。 6 特許請求の範囲第5項記載の装置において、 前記第1のトランジスタQ2はデプリーシヨン
型である、電荷量を読み取るための装置。 7 特許請求の範囲第6項記載の装置において、 前記第2ないし第4のトランジスタQ3,Q4,
Q5はデプリーシヨン型である、電荷量を読み取
るための装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7819933A FR2430694A1 (fr) | 1978-07-04 | 1978-07-04 | Dispositif de lecture d'une quantite de charges electriques, et filtre a transfert de charges muni d'un tel dispositif |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5537093A JPS5537093A (en) | 1980-03-14 |
JPH0377685B2 true JPH0377685B2 (ja) | 1991-12-11 |
Family
ID=9210315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8490379A Granted JPS5537093A (en) | 1978-07-04 | 1979-07-04 | Device for reading charged amount and charge transfer filter |
Country Status (5)
Country | Link |
---|---|
US (1) | US4355244A (ja) |
JP (1) | JPS5537093A (ja) |
DE (1) | DE2926842C2 (ja) |
FR (1) | FR2430694A1 (ja) |
GB (1) | GB2030396B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2513832A1 (fr) * | 1981-09-25 | 1983-04-01 | Thomson Csf | Dispositif de lecture en courant d'une quantite de charges electriques et filtre a transfert de charges muni d'un tel dispositif |
DE3232444A1 (de) * | 1982-09-01 | 1984-03-01 | Gossen Gmbh, 8520 Erlangen | Schaltungsanordnung fuer addition von kleinen ladungsmengen waehrend einer kurzen messzeit |
EP0143600B1 (en) * | 1983-11-21 | 1991-02-20 | Nec Corporation | A circuit for detecting signal charges transferred in a charge transfer device |
US4716312A (en) * | 1985-05-07 | 1987-12-29 | California Institute Of Technology | CMOS logic circuit |
JPS62230052A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 電荷転送装置 |
JPS63157398A (ja) * | 1986-12-22 | 1988-06-30 | Fuji Photo Film Co Ltd | 電荷転送デバイスの出力アンプ |
US5142346A (en) * | 1987-04-03 | 1992-08-25 | Texas Instruments Incorporated | Floating gate JFET image sensor |
NL8901019A (nl) * | 1989-04-24 | 1990-11-16 | Philips Nv | Sensorschakeling voor gecorreleerde dubbele signaalbemonstering. |
JP3069373B2 (ja) * | 1990-11-28 | 2000-07-24 | 株式会社日立製作所 | 固体撮像装置の駆動方法 |
JP3057810B2 (ja) * | 1991-06-07 | 2000-07-04 | 日本電気株式会社 | 電荷検出装置 |
JPH05235665A (ja) * | 1991-09-04 | 1993-09-10 | Hitachi Ltd | 増幅回路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE819834C (de) * | 1949-08-05 | 1951-11-05 | Eickhoff Geb | Gewinnungs- und Ladevorrichtung fuer den Strebbau |
US3648063A (en) * | 1970-01-28 | 1972-03-07 | Ibm | Modified storage circuit for shift register |
US3623132A (en) * | 1970-12-14 | 1971-11-23 | North American Rockwell | Charge sensing circuit |
NL7306902A (ja) * | 1972-05-26 | 1973-11-28 | ||
US3868516A (en) * | 1973-01-02 | 1975-02-25 | Texas Instruments Inc | Dispersion compensated circuitry for analog charged systems |
US3877056A (en) * | 1973-01-02 | 1975-04-08 | Texas Instruments Inc | Charge transfer device signal processing system |
US3889245A (en) * | 1973-07-02 | 1975-06-10 | Texas Instruments Inc | Metal-insulator-semiconductor compatible charge transfer device memory system |
US3838293A (en) * | 1973-10-11 | 1974-09-24 | Ncr | Three clock phase, four transistor per stage shift register |
US3947705A (en) * | 1974-10-24 | 1976-03-30 | Texas Instruments Inc. | Method and system for achieving and sampling programmable tap weights in charge coupled devices |
US3949245A (en) * | 1974-10-24 | 1976-04-06 | Texas Instruments Incorporated | Method and system for sensing charges at distributed points on a charge coupled device |
US4080581A (en) * | 1975-04-30 | 1978-03-21 | Tokyo Shibaura Electric Co., Ltd. | Charge transfer transversal filter |
FR2389899B1 (ja) * | 1977-05-06 | 1981-11-06 | Thomson Csf |
-
1978
- 1978-07-04 FR FR7819933A patent/FR2430694A1/fr active Granted
-
1979
- 1979-06-28 US US06/052,931 patent/US4355244A/en not_active Expired - Lifetime
- 1979-07-02 GB GB7922950A patent/GB2030396B/en not_active Expired
- 1979-07-03 DE DE2926842A patent/DE2926842C2/de not_active Expired
- 1979-07-04 JP JP8490379A patent/JPS5537093A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
DE2926842C2 (de) | 1984-10-31 |
DE2926842A1 (de) | 1980-01-17 |
FR2430694B1 (ja) | 1982-12-17 |
JPS5537093A (en) | 1980-03-14 |
FR2430694A1 (fr) | 1980-02-01 |
GB2030396B (en) | 1982-10-27 |
GB2030396A (en) | 1980-04-02 |
US4355244A (en) | 1982-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4365217A (en) | Charge-transfer switched-capacity filter | |
CA1185005A (en) | Image pickup apparatus | |
JPH0457125B2 (ja) | ||
US4398099A (en) | Switched-capacitance amplifier, a switched-capacitance filter and a charge-transfer filter comprising an amplifier of this type | |
Ranganathan et al. | Discrete-time parametric amplification based on a three-terminal MOS varactor: Analysis and experimental results | |
US4528684A (en) | Charge-coupled device output circuit | |
JPH0377685B2 (ja) | ||
US4746871A (en) | Differential switched capacitor integrator using a single integration capacitor | |
US4071775A (en) | Charge coupled differential amplifier for transversal filter | |
US4048525A (en) | Output circuit for charge transfer transversal filter | |
US4354257A (en) | Sense amplifier for CCD memory | |
US4004157A (en) | Output circuit for charge transfer transversal filter | |
JPH02301382A (ja) | 相関二重信号サンプリング用センサ回路 | |
US4377760A (en) | Device for reading a quantity of electric charge | |
US4195273A (en) | CTD charge subtraction transversal filter | |
JPS6112408B2 (ja) | ||
US3973138A (en) | Bucket brigade transversal filter | |
JP3869010B2 (ja) | 電流メモリ | |
GB1566947A (en) | Signal subtraction systems | |
US4366455A (en) | Switched-capacity amplifier, switched-capacity filter and charge-transfer filter comprising such an amplifier | |
US4151429A (en) | Differential charge sensing circuit for MOS devices | |
US6404262B1 (en) | Switched capacitor integrator using unity gain buffers | |
US4488129A (en) | Device for current-reading of a quantity of electric charges and a charge-transfer filter equipped with said device | |
US4293832A (en) | Transversal charge transfer filter | |
JPS59132668A (ja) | 電荷転送素子の出力装置 |