JPH0377685B2 - - Google Patents

Info

Publication number
JPH0377685B2
JPH0377685B2 JP54084903A JP8490379A JPH0377685B2 JP H0377685 B2 JPH0377685 B2 JP H0377685B2 JP 54084903 A JP54084903 A JP 54084903A JP 8490379 A JP8490379 A JP 8490379A JP H0377685 B2 JPH0377685 B2 JP H0377685B2
Authority
JP
Japan
Prior art keywords
transistor
charge
amount
point
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54084903A
Other languages
English (en)
Other versions
JPS5537093A (en
Inventor
Bunowaagonan Roje
Ryuku Beruje Jan
Rui Kuchuuru Jan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPS5537093A publication Critical patent/JPS5537093A/ja
Publication of JPH0377685B2 publication Critical patent/JPH0377685B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H15/00—Transversal filters
    • H03H15/02—Transversal filters using analogue shift registers

Landscapes

  • Networks Using Active Elements (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は電荷量を読取るための装置に関するも
のである。この装置は半導体製媒体中における電
荷の転送を利用するフイルタに主として応用でき
る。
（従来の技術） いわゆるトランスバーサル形フイルタの場合に
は、電荷転送フイルタは、たとえば、上に電荷が
設けられる絶縁層で被覆される半導体基板によつ
て構成される。所定の周期電位を印加することに
より、それらの電極は処理する信号を表す電荷群
を移動させる。それらの電極は互いに平行に、か
つ電荷の移動方向を横切るようにして配置され
る。ある数の電極が２つの等しくない部分に分割
され、それらの電極の下に達する電荷量が差動的
に読取られて信号の重みづけを行う。
電極の下のある電荷量の読取りは２つの方法に
よつて行うことができる。
その１つは電圧読取りとして知られている方法
で、電荷の到達中に対象とする電極を分離状態に
維持することと、電位の漸進的な変化を観察する
ことにより電荷量の読取りを行う。この方法は基
板と絶縁層および電極で構成される大容量のコン
デンサを必要とし、したがつて出力信号が小さく
なることは知られている。電極の下に空間電荷が
存在するために動作が非直線的になることと、前
記した重みづけ係数の確度を高くできないことに
も注意すべきである。
第２の方法は、電流読取り法または電荷読取法
と呼ばれている方法で、電極の電位を一定の値に
保つことと、電荷の到達に対応する電流を積分す
ることにより電荷量の読取りを行うものである。
この方法により電圧読取り法の欠点を解消する
ことはできるが、この方法を従来のやり方で応用
する場合には高利得増幅器を依然として必要とす
る。これらの高利得増幅器の欠点は、フイルタが
形成される基板と同じ基板に集積化することが容
易ではないことと、消費電力が大きいことであ
る。
（発明の目的および概要） 本発明は電荷量を読取るため、およびとくに電
荷転送フイルタに用いるための段を提供するもの
で、電荷転送フイルタに用いる場合には、この段
は前記したような諸欠点を生ずることなしにフイ
ルタ基板上に集積化できる。
より正確に表現すれば、本発明の装置は、電荷
の到達点に直列に接続される２つのMOSトラン
ジスタと、これら２つのトランジスタの共通接続
点に接続されるコンデンサと、２つのトランジス
タを制御する回路とを主として備え、この回路は
３つのMOSトランジスタと、比較的低い値の電
圧から前記コンデンサを充電するための２個の別
のコンデンサとを備えるものである。
電荷到達点に接続される２つのMOSトランジ
スタと、これらのトランジスタの共通接続点に接
続されるコンデンサとは、電荷到達点の電位を、
その点に電荷が流入することとは無関係に、一定
の値に維持するという機能を有する。したがつ
て、その点における電荷量は２つのトランジスタ
の共通接続点における電位の変化によつて表さ
れ、その点から読取信号がとり出される。
（実施例） 以下、図面を参照して本発明を詳細に説明す
る。
第１図には２つのMOSトランジスタQ2，Q3が
示されており、トランジスタQ2のドレインとト
ランジスタQ3のソースとは互いに接続され、こ
のドレインとソースとの接続点Ａとアースとの間
にはコンデンサCAが接続される。トランジスタ
Q2のソースは、MOSトランジスタQ1のドレイン
とコンデンサCgの一方の端子との共通接続点Ｂ
に接続され、コンデンサCgを介して被測定電荷
量を受ける。基準電圧源としてのアースに接続す
るためのコンデンサCgの他の端子は接地される。
第１図に示す回路装置が電荷転送フイルタに用い
られた場合には、コンデンサCgは読取りを行う
電極と、電荷を転送させる半導体基板と、電極お
よび基板を分離させる絶縁層とにより、電極の下
の半導体内に生ずる空間電荷領域により発生され
る容量を考慮に入れて、構成される。
この種の回路装置に対して比較的低い（代表的
な場合で約12V）１つの電位値VDDにより、コン
デンサCAの電荷を得ることを可能にする回路に
よつてトランジスタQ2，Q3は制御される。その
ために、トランジスタQ2のゲートへは信号φ3が
直接与えられ、トランジスタQ3のゲートは同じ
信号φ3がコンデンサDEを介して与えられ、トラ
ンジスタQ3のドレインへはコンデンサCFを介し
て信号φ3が与えられる。このトランジスタQ3の
ドレインはトランジスタQ3の１つの端子にも接
続される。トランジスタQ4のゲートへは周期信
号φRAZが与えられ、トランジスタQ4の他の端子
への定電圧VDDが与えられる。トランジスタQ3の
ゲートとコンデンサCEとの共通接続点Ｅには、
トランジスタQ5とQ6が接続される。これらのト
ランジスタQ5，Q6は定電圧源VDDとアースの間に
直列に接続される。トランジスタQ5は信号φRAZ
により制御され、トランジスタQ6は信号φCによ
り制御される。
第１図に示す回路装置は、MOSトランジスタ
Q1で構成されて完全なアセンブリをリセツトす
るための装置も有する。このトランジスタQ1は
Ｂ点とアースの間に接続され、そのゲートに与え
られる信号φRAZによつて制御される。
Ａ点とS1点の間にはコンデンサCLが接続され、
S1点と基準電位を供給する定電圧源VPとの間に
はMOSトランジスタQ9が接続される。このトラ
ンジスタQ9は信号φCによつて制御される。
第１図に示す装置はS1点に接続される出力段も
有する。この出力段は５個のMOSトランジスタ
Q10〜Q14とコンデンサCHとを有する。トランジ
スタQ10，Q11は、電圧源VDDとアースの間に直列
に接続される。トランジスタQ10のゲートはS1点
に接続され、トランジスタQ11のゲートは接地さ
れる。トランジスタQ12の１つの端子はトランジ
スタQ10とQ11との共通接続点Ｇに接続され、ト
ランジスタQ12の他の端子はＨ点に接続される。
トランジスタQ12のゲートには信号φECHが与えら
れる。コンデンサCHはＨ点とアースの間に接続
される。トランジスタQ13とQ14は電圧源VDDとア
ースの間に直列に接続され、トランジスタQ13と
Q14の共通接続点は装置の出力点S2を構成する。
出力信号はこのS2点とアースの間に生ずる。
第１図に示す装置では、トランジスタQ1，Q6，
Q9，Q10，Q12，Q13はエンハンスメント形であ
り、トランジスタQ2〜Q5，Q11，Q14はデプリー
シヨン形である。しかし、トランジスタQ11と
Q14のゲートがソースでなくてドレインに接続さ
れる場合には、トランジスタQ11，Q14はエンハ
ンスメント形にすることができる。
第２図は第１図に示す装置へ与える信号と、第
１図に示す装置を応用できる電荷転送フイルタの
制御信号として使用できる周期信号とのタイミン
グ波形図である。
第２図ａは周期がＴで、振幅がＯとVDDの間で
変化するほぼ長方形波である信号φ1を示す。し
かし、信号φ1の上側長方形波の持続時間は下側
長方形波の持続時間より2τだけ長い。
第２図ｂは信号φ1と同じ形および同じ周期Ｔ
を有し、信号φ1より（τ＋T0）だけ位相が遅れ
ている信号φ2を示す。
第２図ｃは信号φRAZの波形を示す。この波形は
信号φ1と同じ周期Ｔを有し、かつ、たとえば
Ｔ／８にほぼ等しい時間T1における振幅は電圧
VDDの電位に等しく、信号φ2の後縁部（時刻t1）
に同期している。
第２図ｄは信号φ1の周期Ｔに等しい周期を有
する信号φ3の波形を示す。この信号の波形は周
期T6だけ（Ｔ−T0）よりも短く、信号φRAZより
T1＋T6だけ位相が遅れている。
第２図ｅは信号φCの波形を示す。この信号φC
の周期はＴで、時間T3の間における振幅は電圧
VDDの振幅と同じ値であり、信号φ2の前縁部（時
刻t2）の時に零となるように、信号φ3から時間
T2だけ位相が遅れている。
第２図ｆは信号φECHの波形を示す。この信号の
周期はＴで、時間間隔T5における振幅は電圧VDD
の電位にほぼ等しく、信号φ3の後縁部からT7だ
け位相が遅れている。
周期Ｔは１〜数10マイクロ秒とすることができ
る。
次に第１図に示す回路の動作を説明する。
MOSトランジスタQ2，Q3の機能は点ＡとＢに
電位を設定することである。
信号φ2が零に戻る時刻t1から時間T1の間は信
号φRAZが加えられる。この信号φRAZが加えられる
と、コンデンサCgに貯えられている電荷が放電
されるとともに、トランジスタQ4，Q5をそれぞ
れ通じて点Ｅ，Ｆを電圧VDDまで上昇させる。制
御信号φ3がゼロであるからコンデンサCE，CFが
充電される。
時刻t4になると信号φRAZは零になつてトランジ
スタQ4，Q5は非導通状態となる。そして、たと
えば20〜50ナノ秒台の時間T6だけ遅れて、信号
φ3はVDDの振幅に等しくなる。そのために点Ｅと
Ｆの電圧は2VDDとなり、コンデンサCE，CFは充
電されたままである。更に、トランジスタQ2，
Q3は導通状態を保つ。三極素子として動作する
トランジスタQ3はＡ点をＦ点における電圧に等
しくする。MOSトランジスタQ2のゲートには電
圧VDDが与えられ、ドレインには、コンデンサCF
からコンデンサCAへ放電されたために電圧2VDD
より少し低い電圧が与えられて、トランジスタ
Q2は飽和モードで動作し、Ｂ点における電圧は
VDD−VTに保たれる。トランジスタQ2と、この装
置に用いられているその他のデプリーシヨン形
TMOSトランジスタのしきい値電圧がVTである
と仮定すると、トランジスタQ2はもはや導通状
態を保てない。したがつて、Ｂ点の前記した充電
は時間T2の間に行われる。
この時間中にＡ点における電位の最終的な値
V0は、 V0＝CA／CA＋CF・VA0＋CF／CA＋CF・2VDD となる。ここに、VA0は時刻t0の時にＡ点におけ
る初期電圧、2VDDはコンデンサCFの初期端子間
電圧である。
時間T3の間に信号φCがVDDに等しくなると、
MOSトランジスタQ6が導通させれてコンデンサ
CEを放電させるから、MOSトランジスタQ3は非
導通状態にさせられる。
信号φCはトランジスタQ9も駆動して、信号φ2
が上昇を開始する時刻t2より前に、S1点を基準電
位VPまで上昇させる。この基準電位Vpは電圧VDD
より低いか、VDDに等しい。時間T3が経過して信
号φCが零になつた時にコンデンサCLの端子間電
圧VCLは、 VCL＝VS1−V0＝VP−V0 (1) となる。
時刻t2では信号φ2は再びVDDに等しくなり、そ
れから時間τだけ遅れて信号φ1は再び零となる
（時刻t3）。ここで、測定する電荷量が時刻t3の時
にコンデンサCgに貯えられたと仮定する。これ
は、信号φ1，φ2のような信号により制御される
電荷転送フイルタの場合である。また、この種の
フイルタの場合には、電極の下にある電荷量が到
達すると、Ｂ点における電位は低くなる。第１図
に示す装置においては、このためにトランジスタ
Q2がターンオンさせられ、Ｂ点における電位を
VDD−VTへ復帰させる電流が発生される。そのた
めにトランジスタQ2はターンオフさせられる。
このために、コンデンサCAは電荷量QSに等しい
量の電荷が放電させられる。
したがつて、Ａ点における電位VA1は値QS／CA
だけ低下させられて VA1＝V0−QS／CA (2) となり、S1点における電位S1は、 VS1＝VA1＋VCL となる。この電圧VS1の式に(1)、(2)式を代入して
整理すると、 VS1＝VP−QS／CA となり、それにより未知項VA0に依存する項V0を
なくすことができる。
トランジスタQ10とQ14とコンデンサCHで構成
されている出力段により、S1点における信号を標
本化し、この標本化された信号を低インピーダン
ス出力端子S2から出力させることができる。
標本化動作は、Ａ点が放電させられる時間であ
るT4から数ナノ秒以内の時間だけ遅れた（遅れ
時間T7）時間T5の間に行われる。そうすると、
信号φ3が零へ戻る結果としてトランジスタQ2が
非導状態となるから、標本化動作中にＡ点におけ
る電位が変化することを防ぐ。
この出力段に抵抗素子としてデプリーシヨン形
トランジスタQ11，Q14を用いることにより、低
ノイズ出力を得ることができるという利点が生ず
る。
電荷量を電流読取りするための以上説明した装
置は、先に述べた利点に加えて次のような利点も
有する。すなわち、電源電圧はVDDを超えず（電
圧VDDはこの種の装置では比較的低くでき、たと
えば12Vに等しくできる）、Ｂ点における電位で
MOSトランジスタQ2を飽和モードにバイアスで
き、またＡ点に次のような十分に大きい電圧スイ
ングを生じさせることができる。CF≫CAであれ
ば、 V0−（Vφ3−VT）≒VDD−VT となる。
これは、MOSトランジスタQ2，Q3の制御回路
によつて可能とされる。この制御回路により、時
間T2の間にＥ点にある電位を得ることが可能で
ある。また、Ａ点において一定に保たれ、かつ装
置の初期状態とは独立の値を有する信号を標本化
できる。
更に、第１図を参照して説明した実施例を基に
して、各種の実施例を構成することもできる。そ
れらの実施例のいくつかを次に列記する。
Q10およびQ11と同様に接続される２つのMOS
トランジスタで構成された回路段をＡ点に接続す
るもの。
電圧VPがVDDよりかなり低い信号の平均値をS1
点に印加した場合に生ずる高周波ひずみを減少さ
せるために、MOSトランジスタQ10をデプリーシ
ヨン形MOSトランジスタで置き換えたもの。
更に一般的にいえば、信号φCとφRAZとの振幅が
一致させられるという条件が満される場合に、エ
ンハンスメント形MOSトランジスタQ1とQ6をデ
プリーシヨン形MOSトランジスタで置き換えた
もの。
同様に、駆動信号φ3とφRAZとの振幅が一致させ
られるという条件が満される場合に、デプリーシ
ヨン形MOSトランジスタQ3，Q4，Q5をエンハン
スメント形MOSトランジスタに置き換えたもの。
トランジスタQ3を３極素子として動作させて
Ｆ点における電圧、したがつてＡ点における予充
電電圧の調節の幅をより広くするために、種々の
回路点とくにMOSトランジスタQ4とQ5のドレイ
ンにおける電圧（VDD4＜VDD5）を１つの電圧VDD
の代りに用いるもの。
第３図ａ，ｂは本発明の装置を応用できる、電
荷結合素子（CCD）を用いる横形フイルタを示
す。
この種のフイルタは周知であつて、IEEE固体
回路ジヤーナル（Journal of Solid State
Circuits）1973年４月号、Vol.SC8、No.２、138ペ
ージ所載の「電荷転送素子を用いる横形濾波
（Transversal filering using chargetranster
devices）」と題する論文に記述されている。これ
らのフイルタはシフトレジスタを用い、入力信号
が各段のレベルで集められて重みづけ係数が与え
られ、フイルタの出力信号を構成するために、こ
のようにして得られた種々の信号が加え合わせら
れるような種類のものである。
このフイルタは半導体基板１と、この基板１の
表面に付着された絶縁層４１と、この絶縁層４１
の上に形成された蓄積電極１１〜１６，２１〜２
３と、これらの蓄積電極の上に形成された分離層
４０と、この分離層４０の上に形成された転送電
極３２〜３６とを備え、フイルタの両端には基板
１の中にダイオードDi、Dsが形成される。ダイ
オードDiは、公知技術の１つに従つて、入力信号
Ｅを表すある量の電荷を基板１に注入し、ダイオ
ードDsはそれらの電荷を除去するためにそれら
の電荷を集める。
このフイルタは第３図ｂに平面図で示され、第
３図ａには電荷の移動するｏ−ｘ方向に沿う断面
図でそれぞれ示されている。電荷はダイオードDi
からダイオードDsまで、ｏ−ｘ方向に直角に設
けられてシフトレジスタの素子を構成する前記電
極によつて転送させられる。前述した重みづけ係
数を表すために、２つの蓄積電極（図では電極１
１と１２、１３と１４、１５と１６）のうちの一
方が２つの部分に分割される。分割されたそれら
の電極はＢ点に接続されて利用可能な信号を受
け、分割されていない電極へは信号φ1が与えら
れる。転送電極へは信号φ1またはφ2が与えられ
る。
動作時には、各電極に信号φ1，φ2が与えられ
た結果として、入力信号Ｅに対応する明確な量の
電荷が各電極の下へ逐次転送される。それらの電
荷が分割されている各電極１１，１２，１３，１
４，１５，１６の下を通過する時に、２つの装置
L1，L2によつて読取られる。装置L1は半分の電
極１１，１３，１５に使用され、これらの電極は
第１図に示すＢ点に対応するB1点に接続される。
装置L2は電極１１，１３，１５に向い合う半分
の電極１２，１４，１６に使用され、これらの電
極はB1点に対応するB2点に接続される。第１図
に示すコンデンサCgは読取り動作が行われる電
極と、この電極が上に形成されている絶縁層と、
半導体基板とによつて構成される。
装置L1，L2は読取信号S1，S2を差動増幅器A1
へそれぞれ与え、この差動増幅器A1は信号Ｓを
発生する。したがつて、この信号Ｓは濾波された
信号の標本を表す。
第１図に示す回路装置を横形フイルタに応用す
る場合には前記したようにリセツトすることによ
り、分割されている電極の下に存在する電荷が除
去されることになる。それらの電荷は信号φ1が
与えられている分割されていない電極へ桁送りさ
れ、時刻t3まではその電極の下に保持される。
本発明の装置L1，L2は電荷転送フイルタに容
易に統合できる。装置L1，L2を使用することに
よりフイルタと、その補助読取素子を１枚の半導
体基板上に集積化できる。
【図面の簡単な説明】
第１図は本発明の読取装置の一実施例の回路
図、第２図は本発明の装置へ与えられたり、本発
明の装置により発生される信号のタイミング波形
図、第３図は本発明の装置を用いることができる
従来の電荷転送フイルタの概略断面図および概略
平面図である。 １……基板、１１〜１６，２１〜２３……蓄積
電極、３２〜３６……転送電極、４１……絶縁
層、Di……電荷注入ダイオード、Ds……電荷収
集ダイオード、L1，L2……読取装置。

Claims (1)

  1. 【特許請求の範囲】 １ 第１および第２の二つのトランジスタを有
    し、これら各トランジスタはそれぞれソース、ド
    レインおよびゲートを有するものであり、前記第
    １のトランジスタのドレインが共通接続点Ａに接
    続され、この共通接続点Ａで前記第１のトランジ
    スタのドレインは前記第２のトランジスタのソー
    スに直列接続され、前記第１のトランジスタのソ
    ースが読み取られるべき電荷量の到達点Ｂに接続
    された、第１および第２の二つのトランジスタ
    （Q2およびQ3）と、 二つの端子を有し、第１の端子は前記二つのト
    ランジスタの共通接続点Ａに接続され、第２の端
    子は基準電圧源に接続された第１のコンデンサ
    CAとをそなえ、 電荷量の読取前に、前記第１のコンデンサを、
    前記第２のトランジスタを介して電圧VDDを供
    給する外部電源の電圧のほぼ２倍に等しい電圧に
    充電すると共に、前記第１のトランジスタのゲー
    トに前記外部電源電圧VDDを与えて前記読み取ら
    れるべき電荷量の到達点Ｂに接続されているソー
    スの電位をVDD−VT（VTは第１のトランジスタ
    のしきい値である）に予め設定し、 電荷量の読取り時には、前記ソースの電位を
    VDD−VTに維持した状態で、前記第１のトラン
    ジスタの導通状態を前記電荷量の到達点Ｂに与え
    られた電荷の量に応じて変化させ、前記第１のコ
    ンデンサに充電された電荷を前記第１のトランジ
    スタを介して放電させることにより前記共通接続
    点Ａの電位を前記電荷量の到達点Ｂに与えられた
    電荷の量に応じて変化させることを特徴とする電
    荷量を読み取るための装置。 ２ 第１および第２の二つのトランジスタを有
    し、これら各トランジスタはそれぞれソース、ド
    レインおよびゲートを有するものであり、前記第
    １のトランジスタのドレインが共通接続点Ａに接
    続され、この共通接続点Ａで前記第１のトランジ
    スタのドレインは前記第２のトランジスタのソー
    スに直列接続され、前記第１のトランジスタのソ
    ースが読み取られるべき電荷量の到達点Ｂに接続
    された、第１および第２の二つのトランジスタ
    （Q2およびQ3）と、 前記二つのトランジスタの共通接続点Ａに接続
    された一つの端子を有する第１のコンデンサCA
    と、 前記二つのトランジスタのゲートに接続され、
    前記第１のコンデンサCAを充電し、かつ前記第
    １のトランジスタQ2の動作によつて前記共通接
    続点Ａの電位変化を形成して前記共通接続点Ａか
    ら読取り信号を取り出す制御回路とをそなえ、 前記制御回路は、外部電源から第１の一定電位
    VDDを受けるものであり、 前記外部電源電位VDDと前記第２のトランジス
    タQ3との間に接続された第３のトランジスタQ4
    と、 前記外部電源VDDと基準電位との間に直列接続
    された第４のトランジスタQ5および第５のトラ
    ンジスタQ6と、 前記第２のトランジスタQ3のゲートが接続さ
    れた、前記第４のトランジスタQ5および第５の
    トランジスタQ6の共通接続点Ｅと前記第１のト
    ランジスタQ2との間に接続された第２のコンデ
    ンサCEと、 前記第２のトランジスタQ3および前記第３の
    トランジスタQ4の共通接続点Ｆと前記第１のト
    ランジスタQ2のゲートとの間に接続された第３
    のコンデンサCFとをそなえ、 電荷量の読取前に、前記第１のコンデンサを、
    前記第２のトランジスタを介して電圧VDDを供
    給する外部電源の電圧のほぼ２倍に等しい電圧に
    充電すると共に、前記第１のトランジスタのゲー
    トに前記外部電源電圧VDDを与えて前記読み取ら
    れるべき電荷量の到達点Ｂに接続されているソー
    スの電位をVDD−VT（VTは第１のトランジスタの
    しきい値である）に予め設定し、 電荷量の読取り時には、前記ソースの電位を
    VDD−VTに維持した状態で、前記第１のトランジ
    スタの導通状態を前記電荷量の到達点Ｂに与えら
    れた電荷の量に応じて変化させ、前記第１のコン
    デンサに充電された電荷を前記第１のトランジス
    タを介して放電させることにより前記共通接続点
    Ａの電位を前記電荷量の到達点Ｂに与えられた電
    荷の量に応じて変化させることを特徴とする電荷
    量を読み取るための装置。 ３ 特許請求の範囲第２項記載の装置において、 前記電荷量の到達点Ｂに接続された電荷畜積用
    の第４のコンデンサCgをそなえる、電荷量を読
    み取るための装置。 ４ 特許請求の範囲第２項記載の装置において、 該装置をリセツトするための第６のトランジス
    タＱ１をそなえる、電荷量を読み取るための装
    置。 ５ 特許請求の範囲第２項記載の装置において、 前記トランジスタはMOS型である、電荷量を
    読み取るための装置。 ６ 特許請求の範囲第５項記載の装置において、 前記第１のトランジスタQ2はデプリーシヨン
    型である、電荷量を読み取るための装置。 ７ 特許請求の範囲第６項記載の装置において、 前記第２ないし第４のトランジスタQ3，Q4，
    Q5はデプリーシヨン型である、電荷量を読み取
    るための装置。
JP8490379A 1978-07-04 1979-07-04 Device for reading charged amount and charge transfer filter Granted JPS5537093A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7819933A FR2430694A1 (fr) 1978-07-04 1978-07-04 Dispositif de lecture d'une quantite de charges electriques, et filtre a transfert de charges muni d'un tel dispositif

Publications (2)

Publication Number Publication Date
JPS5537093A JPS5537093A (en) 1980-03-14
JPH0377685B2 true JPH0377685B2 (ja) 1991-12-11

Family

ID=9210315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8490379A Granted JPS5537093A (en) 1978-07-04 1979-07-04 Device for reading charged amount and charge transfer filter

Country Status (5)

Country Link
US (1) US4355244A (ja)
JP (1) JPS5537093A (ja)
DE (1) DE2926842C2 (ja)
FR (1) FR2430694A1 (ja)
GB (1) GB2030396B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2513832A1 (fr) * 1981-09-25 1983-04-01 Thomson Csf Dispositif de lecture en courant d'une quantite de charges electriques et filtre a transfert de charges muni d'un tel dispositif
DE3232444A1 (de) * 1982-09-01 1984-03-01 Gossen Gmbh, 8520 Erlangen Schaltungsanordnung fuer addition von kleinen ladungsmengen waehrend einer kurzen messzeit
EP0143600B1 (en) * 1983-11-21 1991-02-20 Nec Corporation A circuit for detecting signal charges transferred in a charge transfer device
US4716312A (en) * 1985-05-07 1987-12-29 California Institute Of Technology CMOS logic circuit
JPS62230052A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 電荷転送装置
JPS63157398A (ja) * 1986-12-22 1988-06-30 Fuji Photo Film Co Ltd 電荷転送デバイスの出力アンプ
US5142346A (en) * 1987-04-03 1992-08-25 Texas Instruments Incorporated Floating gate JFET image sensor
NL8901019A (nl) * 1989-04-24 1990-11-16 Philips Nv Sensorschakeling voor gecorreleerde dubbele signaalbemonstering.
JP3069373B2 (ja) * 1990-11-28 2000-07-24 株式会社日立製作所 固体撮像装置の駆動方法
JP3057810B2 (ja) * 1991-06-07 2000-07-04 日本電気株式会社 電荷検出装置
JPH05235665A (ja) * 1991-09-04 1993-09-10 Hitachi Ltd 増幅回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE819834C (de) * 1949-08-05 1951-11-05 Eickhoff Geb Gewinnungs- und Ladevorrichtung fuer den Strebbau
US3648063A (en) * 1970-01-28 1972-03-07 Ibm Modified storage circuit for shift register
US3623132A (en) * 1970-12-14 1971-11-23 North American Rockwell Charge sensing circuit
NL7306902A (ja) * 1972-05-26 1973-11-28
US3868516A (en) * 1973-01-02 1975-02-25 Texas Instruments Inc Dispersion compensated circuitry for analog charged systems
US3877056A (en) * 1973-01-02 1975-04-08 Texas Instruments Inc Charge transfer device signal processing system
US3889245A (en) * 1973-07-02 1975-06-10 Texas Instruments Inc Metal-insulator-semiconductor compatible charge transfer device memory system
US3838293A (en) * 1973-10-11 1974-09-24 Ncr Three clock phase, four transistor per stage shift register
US3947705A (en) * 1974-10-24 1976-03-30 Texas Instruments Inc. Method and system for achieving and sampling programmable tap weights in charge coupled devices
US3949245A (en) * 1974-10-24 1976-04-06 Texas Instruments Incorporated Method and system for sensing charges at distributed points on a charge coupled device
US4080581A (en) * 1975-04-30 1978-03-21 Tokyo Shibaura Electric Co., Ltd. Charge transfer transversal filter
FR2389899B1 (ja) * 1977-05-06 1981-11-06 Thomson Csf

Also Published As

Publication number Publication date
DE2926842C2 (de) 1984-10-31
DE2926842A1 (de) 1980-01-17
FR2430694B1 (ja) 1982-12-17
JPS5537093A (en) 1980-03-14
FR2430694A1 (fr) 1980-02-01
GB2030396B (en) 1982-10-27
GB2030396A (en) 1980-04-02
US4355244A (en) 1982-10-19

Similar Documents

Publication Publication Date Title
US4365217A (en) Charge-transfer switched-capacity filter
CA1185005A (en) Image pickup apparatus
JPH0457125B2 (ja)
US4398099A (en) Switched-capacitance amplifier, a switched-capacitance filter and a charge-transfer filter comprising an amplifier of this type
Ranganathan et al. Discrete-time parametric amplification based on a three-terminal MOS varactor: Analysis and experimental results
US4528684A (en) Charge-coupled device output circuit
JPH0377685B2 (ja)
US4746871A (en) Differential switched capacitor integrator using a single integration capacitor
US4071775A (en) Charge coupled differential amplifier for transversal filter
US4048525A (en) Output circuit for charge transfer transversal filter
US4354257A (en) Sense amplifier for CCD memory
US4004157A (en) Output circuit for charge transfer transversal filter
JPH02301382A (ja) 相関二重信号サンプリング用センサ回路
US4377760A (en) Device for reading a quantity of electric charge
US4195273A (en) CTD charge subtraction transversal filter
JPS6112408B2 (ja)
US3973138A (en) Bucket brigade transversal filter
JP3869010B2 (ja) 電流メモリ
GB1566947A (en) Signal subtraction systems
US4366455A (en) Switched-capacity amplifier, switched-capacity filter and charge-transfer filter comprising such an amplifier
US4151429A (en) Differential charge sensing circuit for MOS devices
US6404262B1 (en) Switched capacitor integrator using unity gain buffers
US4488129A (en) Device for current-reading of a quantity of electric charges and a charge-transfer filter equipped with said device
US4293832A (en) Transversal charge transfer filter
JPS59132668A (ja) 電荷転送素子の出力装置