JP3869010B2 - 電流メモリ - Google Patents
電流メモリ Download PDFInfo
- Publication number
- JP3869010B2 JP3869010B2 JP51004397A JP51004397A JP3869010B2 JP 3869010 B2 JP3869010 B2 JP 3869010B2 JP 51004397 A JP51004397 A JP 51004397A JP 51004397 A JP51004397 A JP 51004397A JP 3869010 B2 JP3869010 B2 JP 3869010B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- memory cell
- memory
- transistor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/028—Current mode circuits, e.g. switched current memories
Landscapes
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Description
本発明は、サンプルされた平衡電流の形態の入力信号を記憶するアナログ電流メモリに関するものである。
第1の粗電流メモリセルと、第2の微電流メモリセルと、記憶すべき電流を受け取る入力部と、記憶した電流を取り出す出力部と、クロックサイクルの第1の時間期間の第1の部分中に入力電流を第1の電流メモリセルに供給する第1のスイッチ手段と、クロックサイクルの第1の時間期間の第2の部分中に入力電流を第2の電流メモリセルに供給する第2のスイッチと、クロックサイクルの後の部分すなわち次のクロックサイクル中に第1及び第2の電流メモリセルの結合された出力を電流メモリの出力部に供給する第3のスイッチ手段とを具えるアナログ電流メモリは、欧州特許出願公開第0608 936号に開示されている。このような2個の電流メモリを結合して平衡電流を記憶するのに好適な電流メモリを形成することができる。このS2 I電流メモリとして既知の電流メモリは、切り換え電流回路用に以前に提案され、1993年にピーター ペリグリナス社から発行された本「スイッチド カーレント アン アナログ テクニーク フォー ディジタル テクニーク」シー トマゾウ,ジェ.ビィ.ヒュー,及びエヌ.シー.バターズバイ著の第36頁の第3.4図に記載されている簡単な電流メモリよりも一層良好な性能を与えるが、理想的な性能を達成するに至っていない。
切り換え電流メモリの動作においては、種々の理由により電流転送誤差が発生し、この誤差の発生は上述した本に既に記載されている。簡単に説明すると、上記誤差は、メモリトランジスタのドレインコンタクダンス、メモリトランジスタのドレイン−ゲート容量及びメモリスイッチからの電荷注入に起因している。これらの効果はメモリに理想的な単位値以下の電流転送ゲインを与えている。積分器として用いる場合、これらの非理想的なメモリは導入されたダンピングにより低下したQファクタを与えてしまう。
前述した本に記載されているように、これらの効果を最小にするため種々の技術が用いられ、最近S2 I技術が導入された。このS2 I技術は誤差を高い効率で減少させるが、ドレイン−ゲート容量に起因する誤差を減少させるのにはあまり有効ではない。そのため、ドレイン−ゲート容量の低減が全てのスイッチド電流回路に重要な場合、S2 Iを利用した試みはあまり行われていない。
本発明の目的は、欧州特許出願公開第0608 936号に記載されているように2個の電流メモリを結合することによりドレイン−ゲート容量に起因する誤差が低減された平衡入力電流用のアナログ電流メモリを提供することにある。
本発明は、サンプルされた電流の形態の入力信号を記憶するアナログ電流メモリであって、平衡電流サンプルを受け取る第1及び第2の入力部と、記憶した平衡電流サンプルを出力する第1及び第2の出力部と、前記第1入力部に結合されている入力部及び前記第1出力部に結合されている出力部を有する第1の電流メモリセルと、前記第2入力部に結合されている入力部及び前記第2出力部に結合されている出力部を有する第2の電流メモリセルとを具え、前記第1及び第2の電流メモリセルが粗メモリセル及び微メモリセルをそれぞれ有し、粗メモリセルが前記入力電流をクロックサイクルの第1の期間の第1の部分中にサンプリングし、前記微メモリセルが前記入力電流及び粗メモリセルにより記憶された電流を前記クロックサイクルの第1の期間の第2の部分中にサンプリングし、前記第1及び第2の電流メモリセルが、記憶した出力電流を前記クロックサイクルの第2の期間中又は次のクロックサイクル中に発生し、前記記憶された出力電流を粗メモリセルの出力と微メモリセルの出力との結合された出力とし、粗メモリセル及び微メモリセルが、ゲート電極とドレイン電極との間に接続したスイッチを有する電界効果トランジスタをそれぞれ具え、前記スイッチがオープンしたとき記憶した出力電流が得られる電流メモリにおいて、前記各粗メモリセルの電界効果トランジスタのゲート電極を、その粗メモリセルのトランジスタのドレイン−ゲート容量に等しい容量を有するキャパシタを介して他方の粗メモリセルのトランジスタのドレイン電極に接続し、前記各微メモリセルのトランジスタのゲート電極を、前記ドレイン−ゲート容量に等しい容量を有するキャパシタを介して他方の微メモリセルのトランジスタのドレイン電極に接続したことを特徴とするアナログ電流メモリを提供する。
中和キャパシタを設けてメモリトランジスタのドレイン−ゲート容量を補償することによりメモリトランジスタのゲート−ソース容量の電荷は出力端子の平衡した電圧乱れに対してほぼ一定に維持される。
キャパシタの容量を増大してトランジスタ中の別の欠陥を補償できると共にドレインコンダクタンスに起因する電流転送誤差も付加的に補償するように選択することもできる。
これにより、ドレインコンダクタンスや電荷注入等に起因する別の電流転送誤差を相殺することができる。後述するように、加えた容量の値はデバイス特性から計算することができる。2個の粗メモリセル又は2個の微メモリセルのトランジスタは基板上で反対向きに配置し各々が2個のサブトランジスタを構成することができ、この場合一方のトランジスタのゲートポリシリコンは他方のトランジスタの2個のドレイン電極間に挟まれるように延在する。2個のドレイン電極はゲートポリシリコンの延長部の少なくとも一部上に延在する共通の区域を有することができる。
変形例とし又は付加するものとして、2個の粗メモリセル又は2個の微メモリセルは基板上で対抗するように配置し、一方のトランジスタのドレイン、ゲート及びソースの方向を他方のトランジスタの方向に対して反対とすることができる。この場合、アクティブ領域はドレイン電極を越えるように延在し、その外縁は他方のトランジスタのゲートポリシリコンの延長部により規定さる。このように、キャパシタはメモリトランジスタと同一の技術により形成され、処理の精度に応じてメモリトランジスタのゲート−ドレイン容量値に追従する。さらに、アクティブ領域及び電極の配置は、マスク整列誤差があっても相対容量値が正しくなるように設定することができる。
本発明の上述した構成及び作用効果は以下の説明から明らかにする。
図1は既知の平衡電流メモリの回路線図である。
図2は浮遊容量の形成を示す電流メモリに用いられるメモリトランジスタの構造を示す。
図3は本発明の平衡電流メモリの第1実施例の回路線図である。
図4は2個のメモリトランジスタと中和コンデンサの構成を示す。
図5は2個のメモリトランジスタと中和コンデンサの別の構成を示す。
図6は本発明の平衡電流メモリの第2実施例の回路線図である。
図7は図4の構成をいかに変形して図6の回路を構成するかを示す。
図8は図1、3及び6の電流メモリのスイッチを制御するクロック波形を示す。
図1は、欧州特許出願公開第0608936号に開示された2個のS2 I電流メモリを用いる平衡電流メモリの回路線図である。この平衡電流メモリは、粗メモリセルM1と微メモリセルM2とを含む第2の電流メモリと、粗メモリセルM11と微メモリセルM12とを含む第2の電流メモリとで構成される。この電流メモリは平衡入力電流が入力する2個の入力部1及び11を有する。入力部1はスイッチS1を介して加算接続部2に結合する。加算接続部2はスイッチS2を介して出力部3に接続する。同様に、入力部11はスイッチ11を介して加算接続部12に接続され、加算接続部12はスイッチS12を介して出力部13に接続する。第1の電流メモリの一部を構成する粗メモリセルM1はNチャネル電界効果トランジスタT1を有し、そのソース電極を電源ラインVssに接続し、そのドレイン電極は加算接続部2に接続する。スイッチS3はトランジスタT1のゲート電極とドレイン電極との間に接続する。微メモリセルM2はPチャネル電界効果トランジスタT2を有し、そのソース電極は電源ラインVddに接続し、そのドレイン電極は加算接続部2に接続する。スイッチS4はトランジスタT2のゲート電極とドレイン電極との間に接続し、スイッチS5はトランジスタT2のゲート電極と端子4との間に接続し、この端子4には基準電圧源Vrefを接続する。同様に、第2の電流メモリは粗メモリセルM11と微メモリセルM12を有する。粗メモリセルM11はNチャネル電界効果トランジスタT11を有し、そのソース電極を電源ラインVssに接続し、そのドレイン電極は加算接続部2に接続し、トランジスタT12のゲート電極はスイッチS15を介してバイアス基準電位Vrefに接続する。微メモリセルM12はPチャネル電界効果トランジスタT12を有し、そのソース電極は電源ラインVddに接続し、そのドレイン電極は加算接続部2に接続する。スイッチS14はトランジスタT12のゲート電極とドレイン電極との間に接続し、スイッチS15は端子4とトランジスタT12のゲート電極との間に接続する。
スイッチS1及びS11は波形φ1で制御し、スイッチS2及びS12は波形φ2により制御する。スイッチS3,S5,S13及びS15は波形φ1aにより制御し、スイッチS4及びS14は波形φ1bにより制御する。
前述した刊行物及び欧州特許出願公開第0608936号に記載されているように、これらスイッチがトランジスタT1,T2,T11及びT12をオープンに接続すると、これらトランジスタを流れる電流は図1においてキャパシタC1,C2,C11及びC12として線図的に示すゲートソース容量の電荷として保持される。これらゲート−ソース容量はpチャネルトランジスタの場合値Cpをとり、Nチャネルトランジスタの場合NNをとる。さらに、トランジスタT1,T2,T11,及びT12にトレイン−ゲート容量が存在し、これら容量をキャパシタC3,C4,C13及びC14としてそれぞれ線図的に示し、pチャネルトランジスタの場合値Cdgpとし、Nチャネルトランジスタの場合NdgNとする。
実際には、このメモリセルのトランジスタは通常セルフアラインしたCMOSIC処理により作られ、寄生ドレイン−ゲート容量が存在する。この理由は、ゲートポリシリコンがドレイン拡散層とオーパラップし、ゲートポリシリコンとドレイン接点メタライゼーションとの間に浮遊容量が存在するためである。これは図2に図示し、図2はソース拡散領域21及びドレイン拡散領域22が形成されている基板20を示す。基板は酸化層23を有し、この酸化層中にゲートポリシリコン層24が形成され、ゲートポリシリコン層はソース拡散領域及びドレイン拡散領域とオーパラップしている。ソースメタライゼーション25及びドレインメラタイゼーション26を形成し、これらの電極とオーミック接続できるようにする。明らかに、ゲートポリシリコンとドレイン拡散領域22との間及びゲートポリシリコン24とドレインメタライゼーション26との間に浮遊容量が存在する。
出力部のいかなる電圧変化により、微及び粗メモリトランジスタの両方のゲート電圧が乱され、これにより出力電流に誤差が生じてしまう。
図3は、図1に示す電流メモリに基づく本発明の電流メモリを示す。尚、図1に示す素子と同一の形態及び機能を有する素子には同一符号を付し、図3の実施例の構造及び動作の説明において誤差だけについて検討する。
図3に示すように、別の図4のキャパシタC31,C32,C33及びC34を設ける。キャパシタ31はトランジスタT1のゲート電極とトランジスタT11のドレイン電極との間に接続し、キャパシタC32はトランジスタT2のゲート電極とトランジスタT12のドレイン電極との間に接続し、キャパシタC33はトランジスタT11のゲート電極とトランジスタT1のドレイン電極との間に接続し、キャパシタC34はトランジスタT12のゲート電極とトランジスタT12のドレイン電極との間に接続する。
キャパシタC31及びC33の値はCdgNと等しくし、キャパシタC32及びC34の値はCdgpに等しくする。ここで、CdgNはトランジスタT1及びT11のドレイン−ゲート容量であり、CdgpはトランジスタT2及びT12のドレイン−ゲート容量である。接続部2と12において平衡電圧の乱れが生ずると、大きさが等しく且つ反対向きの電流がメモリトランジスタのゲート−ソース容量C1,C2,C11,C12の各々に流れ込む。この結果、メモリトランジスタのゲート電圧に対する乱れ、つまりそれらのゲート−ドレインキャパシタに起因する出力電流の誤差は最小になる。
最良の性能を得るためには、中和コンデンサが寄生ドレイン−ゲートキャパシタと極めて正確に整合する必要がある。これをいかにして達成するかを図示するため、偶数個の(本例の場合2個)の並列サブトランジスタを有するNMOSメモリトランジスタを用いるメモリトランジスタの構成を図4に示す。
図4に示すように、基板40の堆積された酸化層を有する区域が2個のトランジスタ41及び42を支持し、各トランジスタは2個のサブトランジスタを有する。酸化層に窓43及び44を形成し、ゲートポリシリコン層を堆積する。ゲート接続部g1は2個のポリシリコンゲート領域g1a及びg1bまで延在し、これらゲート領域は窓43の一部分上に延在する。ゲート領域g1aは窓44の一部を覆うようにも延在する。ゲート接続部g2は2個のポリシリコンゲート領域g2a及びg2bまで延在し、これらゲート領域は窓44の一部を覆うように延在し、ゲート領域g2bは窓43の一部分を覆うようにも延在する。ドレインメタライゼーションd1は窓43のドレイン拡散層上の2個の金属接点d1a及びd1bまで延在し、これら金属接点はゲート延在部g2bのいずれかの側に位置する。同様に、ドレインメタライゼーションd2も窓44のドレイン拡散層上の金属接点d2a及びd2dまで延在し、これら金属接点ゲート延長部g1aのいずれかの側に位置する。ソースメタライゼーションs1a,s1b,s2a,s2dは窓43及び44のソース拡散層上に延在し、電源電圧ラインのメタライゼーション
まで延在する。
必要とするキャパシタC31及びC33は、2個の接続されたドレイン間に挟まれたトランジスタにより、すなわちd1a,g2d,d1bとd2a,g1a,d2dにより形成される。各トランジスタはそのソース及びドレインをメモリトランジスタの二重ドレインで分担し、ゲートはその相補的メモリトランジスタのゲートに接続される。
動作中、S2 Iメモリの電圧スィングが過剰にならずメモリトランジスタの飽和動作に対してノーマリの場合中和トランジスタがカットする領域に残存し、同一のオーバラップ及びそのゲートのいずれかの端部の浮遊容量に寄与し、この結果メモリトランジスタを構成する二重サブトランジスタの結合された寄生ドレイン−ゲート容量に全体として整合する。
メモリトランジスタが奇数のサブトランジスタ又は単一のトランジスタで構成される場合、中和は図5に示す構造により達成される(複数のサブトランジスタについて適切になるように図4に示す図1又はそれ以上の構造が結合されている)。図5に示す構造において、アクティブ領域51及び52(破線で示す)はドレイン領域d1及びd2を超えて延在する。これら延在するアクティブ領域の遠い側の境界は、ドレイン拡散層の遠い側の境界を規定するマスクとして作用するポリシリコン区域g1c及びg2cで覆う。この結果として、ドレイン電極d1及びd2を有する1対のトランジスタが形成され、これらドレイン電極は、特別なポリシリコン区域g1c及びg2cと、それら自身のゲートポリシリコン領域g1及びg2とオーバラップするのと同一の量だけオーバラップする。これにより、メモリトランジスタの寄生ドレイン−ゲート容量と整合する外部キャパシタが形成される。中和は同様に、付加的なポリシリコン区域g1c及びg2cを相補的なトランジスタのゲートg1及びg2にそれぞれ接続することにより達成される。特別なポリシリコンの下側に反転層が形成されるのを回避するため、電圧スィングについて(図4の構成に課せられる制約と)同一の制約が必要である。
いかなる数(奇数又は偶数)のサブトランジスタの場合にも、図4に示す構成と図5に示す構成とを結合することにより中和キャパシタを形成することができる。図示の構成は、メモリトランジスタのドレインと基板との間で特別な容量を形成せず、メモリトランジスタのゲートに特別なリークも誘導しない利点がある。さらに、ポリシリコンとドレイン金属領域との間で偏移が生ずるマスク整列誤差が生じても、寄生ドレイン−ゲート容量と中和キャパシタを等しく変化させる。
上記説明は、発生する出力電流に対するメモリトランジスタのドレイン−ゲート容量の作用をいかに補償するかについて開示した。ドレインコンダクタンス及び電荷注入に起因する電流転送誤差の中和について説明する。
図6は、寄生ドレインコンダクタンス及び外部中和キャパシタを有する図3に示す形態のS2 Iメモリセルを示す(寄生ドレイン−ゲート容量は上述したように個別に中和されたものとしているので、これら寄生容量は除外されている)。粗メモリ及び微メモリの電流転送誤差は以下の式で与えられる。
ここで、gdaNとgdap並びにgmNとgmpはそれぞれ粗メモリトランジスタ及び微メモリトランジスタのドレインコンダクタンス及びトランジスタコンダクタンスであり、
ここで、CNはゲート−ソースキャパシタC1及びC11の容量であり、CPはゲート−ソースキャパシタC2及びC12の容量でありCN′は中和キャパシタC65及びC61の容量であり、Cp′は中和キャパシタC66及びC68の容量である。
この条件において、粗メモリ及び微メモリのいずれにも電流転送誤差は発生せず、従ってS2 Iメモリセルにも電流転送誤差は発生しない。誤差の相殺は、ICプロセスの拡がりについて追従しない技術的に類似していないパラメータ(この場合、ドレインコンダクタンス及び特定されていない別の容量)を用いることにより得られた。一方、相殺は、ある特定された処理条件で達成されることができる。フィルタの用途において、例えば通常の条件下でドレインコンダクタンス効果に起因する誤差のある設計周波数を中心にすることを利用することができる。
一般に、ドレイン−ゲート容量がすでに中和されているメモリセルにおいて、ドレインコンダクタンス、電荷注入等により生ずる誤差が結合される結果として電流転送誤差が生ずる。この課題に対する実際的な試みは、トランジスタレベルシミュレータ(例えば、スパイス)用いて遷移シミュレーションにより個々の設計についての全誤差を測定し、以下の式に基づく中和キャパシタを適用することである。
ここで、C′及びCはそれぞれ中和容量及びゲート−ソース容量であり、εは非中和誤差である。S2 Iメモリの場合、この中和は粗メモリについてだけ適用されてその誤差を相殺することができる。これは微メモリの誤差を同時に中和することができず、しかも粗メモリが誤差を有していない場合この中和は不要になる。
付加的な中和キャパシタC65及びC67は、中和ポリシリコン(ドレイン−ゲート容量を中和するために既に存在する)を十分に覆うようにドレイン金属を単に延在させることにより形成でき、必要な付加的な浮遊容量が形成される。
図7は、メモリトランジスタのゲート−ドレイン容量を中和することに加えてゲートコンダクタンス及び別の効果を中和するために必要な特別の容量を形成するために図4の構成をどのように変形するかを示す。図7において、図4の2個のサブトランジスタから2個のトランジスタ70及び71を形成する。この場合、2個のドレイン区域d1aとd1b並びにd2aとd2bがリンクして領域d1及びdを形成すると共にゲートポリシリコン延長部g2b及びg1a上にそれぞれ延在して付加的な容量を形成する。
同一の中和技術を適用して、例えば差動増幅器の入力段を形成するロングテイルペア電圧増幅器のような平衡電流増幅器のミラー容量を中和することができる。この中和は有用な帯域幅を拡大し安定性を改善する。
本開示内容を読むことにより、当業者にとって他の変形が可能である。このような変形は設計上既に既知の別の構成及び電気又は電子回路を含み既に説明した構成に変えて又は共に用いることができる。
第1の粗電流メモリセルと、第2の微電流メモリセルと、記憶すべき電流を受け取る入力部と、記憶した電流を取り出す出力部と、クロックサイクルの第1の時間期間の第1の部分中に入力電流を第1の電流メモリセルに供給する第1のスイッチ手段と、クロックサイクルの第1の時間期間の第2の部分中に入力電流を第2の電流メモリセルに供給する第2のスイッチと、クロックサイクルの後の部分すなわち次のクロックサイクル中に第1及び第2の電流メモリセルの結合された出力を電流メモリの出力部に供給する第3のスイッチ手段とを具えるアナログ電流メモリは、欧州特許出願公開第0608 936号に開示されている。このような2個の電流メモリを結合して平衡電流を記憶するのに好適な電流メモリを形成することができる。このS2 I電流メモリとして既知の電流メモリは、切り換え電流回路用に以前に提案され、1993年にピーター ペリグリナス社から発行された本「スイッチド カーレント アン アナログ テクニーク フォー ディジタル テクニーク」シー トマゾウ,ジェ.ビィ.ヒュー,及びエヌ.シー.バターズバイ著の第36頁の第3.4図に記載されている簡単な電流メモリよりも一層良好な性能を与えるが、理想的な性能を達成するに至っていない。
切り換え電流メモリの動作においては、種々の理由により電流転送誤差が発生し、この誤差の発生は上述した本に既に記載されている。簡単に説明すると、上記誤差は、メモリトランジスタのドレインコンタクダンス、メモリトランジスタのドレイン−ゲート容量及びメモリスイッチからの電荷注入に起因している。これらの効果はメモリに理想的な単位値以下の電流転送ゲインを与えている。積分器として用いる場合、これらの非理想的なメモリは導入されたダンピングにより低下したQファクタを与えてしまう。
前述した本に記載されているように、これらの効果を最小にするため種々の技術が用いられ、最近S2 I技術が導入された。このS2 I技術は誤差を高い効率で減少させるが、ドレイン−ゲート容量に起因する誤差を減少させるのにはあまり有効ではない。そのため、ドレイン−ゲート容量の低減が全てのスイッチド電流回路に重要な場合、S2 Iを利用した試みはあまり行われていない。
本発明の目的は、欧州特許出願公開第0608 936号に記載されているように2個の電流メモリを結合することによりドレイン−ゲート容量に起因する誤差が低減された平衡入力電流用のアナログ電流メモリを提供することにある。
本発明は、サンプルされた電流の形態の入力信号を記憶するアナログ電流メモリであって、平衡電流サンプルを受け取る第1及び第2の入力部と、記憶した平衡電流サンプルを出力する第1及び第2の出力部と、前記第1入力部に結合されている入力部及び前記第1出力部に結合されている出力部を有する第1の電流メモリセルと、前記第2入力部に結合されている入力部及び前記第2出力部に結合されている出力部を有する第2の電流メモリセルとを具え、前記第1及び第2の電流メモリセルが粗メモリセル及び微メモリセルをそれぞれ有し、粗メモリセルが前記入力電流をクロックサイクルの第1の期間の第1の部分中にサンプリングし、前記微メモリセルが前記入力電流及び粗メモリセルにより記憶された電流を前記クロックサイクルの第1の期間の第2の部分中にサンプリングし、前記第1及び第2の電流メモリセルが、記憶した出力電流を前記クロックサイクルの第2の期間中又は次のクロックサイクル中に発生し、前記記憶された出力電流を粗メモリセルの出力と微メモリセルの出力との結合された出力とし、粗メモリセル及び微メモリセルが、ゲート電極とドレイン電極との間に接続したスイッチを有する電界効果トランジスタをそれぞれ具え、前記スイッチがオープンしたとき記憶した出力電流が得られる電流メモリにおいて、前記各粗メモリセルの電界効果トランジスタのゲート電極を、その粗メモリセルのトランジスタのドレイン−ゲート容量に等しい容量を有するキャパシタを介して他方の粗メモリセルのトランジスタのドレイン電極に接続し、前記各微メモリセルのトランジスタのゲート電極を、前記ドレイン−ゲート容量に等しい容量を有するキャパシタを介して他方の微メモリセルのトランジスタのドレイン電極に接続したことを特徴とするアナログ電流メモリを提供する。
中和キャパシタを設けてメモリトランジスタのドレイン−ゲート容量を補償することによりメモリトランジスタのゲート−ソース容量の電荷は出力端子の平衡した電圧乱れに対してほぼ一定に維持される。
キャパシタの容量を増大してトランジスタ中の別の欠陥を補償できると共にドレインコンダクタンスに起因する電流転送誤差も付加的に補償するように選択することもできる。
これにより、ドレインコンダクタンスや電荷注入等に起因する別の電流転送誤差を相殺することができる。後述するように、加えた容量の値はデバイス特性から計算することができる。2個の粗メモリセル又は2個の微メモリセルのトランジスタは基板上で反対向きに配置し各々が2個のサブトランジスタを構成することができ、この場合一方のトランジスタのゲートポリシリコンは他方のトランジスタの2個のドレイン電極間に挟まれるように延在する。2個のドレイン電極はゲートポリシリコンの延長部の少なくとも一部上に延在する共通の区域を有することができる。
変形例とし又は付加するものとして、2個の粗メモリセル又は2個の微メモリセルは基板上で対抗するように配置し、一方のトランジスタのドレイン、ゲート及びソースの方向を他方のトランジスタの方向に対して反対とすることができる。この場合、アクティブ領域はドレイン電極を越えるように延在し、その外縁は他方のトランジスタのゲートポリシリコンの延長部により規定さる。このように、キャパシタはメモリトランジスタと同一の技術により形成され、処理の精度に応じてメモリトランジスタのゲート−ドレイン容量値に追従する。さらに、アクティブ領域及び電極の配置は、マスク整列誤差があっても相対容量値が正しくなるように設定することができる。
本発明の上述した構成及び作用効果は以下の説明から明らかにする。
図1は既知の平衡電流メモリの回路線図である。
図2は浮遊容量の形成を示す電流メモリに用いられるメモリトランジスタの構造を示す。
図3は本発明の平衡電流メモリの第1実施例の回路線図である。
図4は2個のメモリトランジスタと中和コンデンサの構成を示す。
図5は2個のメモリトランジスタと中和コンデンサの別の構成を示す。
図6は本発明の平衡電流メモリの第2実施例の回路線図である。
図7は図4の構成をいかに変形して図6の回路を構成するかを示す。
図8は図1、3及び6の電流メモリのスイッチを制御するクロック波形を示す。
図1は、欧州特許出願公開第0608936号に開示された2個のS2 I電流メモリを用いる平衡電流メモリの回路線図である。この平衡電流メモリは、粗メモリセルM1と微メモリセルM2とを含む第2の電流メモリと、粗メモリセルM11と微メモリセルM12とを含む第2の電流メモリとで構成される。この電流メモリは平衡入力電流が入力する2個の入力部1及び11を有する。入力部1はスイッチS1を介して加算接続部2に結合する。加算接続部2はスイッチS2を介して出力部3に接続する。同様に、入力部11はスイッチ11を介して加算接続部12に接続され、加算接続部12はスイッチS12を介して出力部13に接続する。第1の電流メモリの一部を構成する粗メモリセルM1はNチャネル電界効果トランジスタT1を有し、そのソース電極を電源ラインVssに接続し、そのドレイン電極は加算接続部2に接続する。スイッチS3はトランジスタT1のゲート電極とドレイン電極との間に接続する。微メモリセルM2はPチャネル電界効果トランジスタT2を有し、そのソース電極は電源ラインVddに接続し、そのドレイン電極は加算接続部2に接続する。スイッチS4はトランジスタT2のゲート電極とドレイン電極との間に接続し、スイッチS5はトランジスタT2のゲート電極と端子4との間に接続し、この端子4には基準電圧源Vrefを接続する。同様に、第2の電流メモリは粗メモリセルM11と微メモリセルM12を有する。粗メモリセルM11はNチャネル電界効果トランジスタT11を有し、そのソース電極を電源ラインVssに接続し、そのドレイン電極は加算接続部2に接続し、トランジスタT12のゲート電極はスイッチS15を介してバイアス基準電位Vrefに接続する。微メモリセルM12はPチャネル電界効果トランジスタT12を有し、そのソース電極は電源ラインVddに接続し、そのドレイン電極は加算接続部2に接続する。スイッチS14はトランジスタT12のゲート電極とドレイン電極との間に接続し、スイッチS15は端子4とトランジスタT12のゲート電極との間に接続する。
スイッチS1及びS11は波形φ1で制御し、スイッチS2及びS12は波形φ2により制御する。スイッチS3,S5,S13及びS15は波形φ1aにより制御し、スイッチS4及びS14は波形φ1bにより制御する。
前述した刊行物及び欧州特許出願公開第0608936号に記載されているように、これらスイッチがトランジスタT1,T2,T11及びT12をオープンに接続すると、これらトランジスタを流れる電流は図1においてキャパシタC1,C2,C11及びC12として線図的に示すゲートソース容量の電荷として保持される。これらゲート−ソース容量はpチャネルトランジスタの場合値Cpをとり、Nチャネルトランジスタの場合NNをとる。さらに、トランジスタT1,T2,T11,及びT12にトレイン−ゲート容量が存在し、これら容量をキャパシタC3,C4,C13及びC14としてそれぞれ線図的に示し、pチャネルトランジスタの場合値Cdgpとし、Nチャネルトランジスタの場合NdgNとする。
実際には、このメモリセルのトランジスタは通常セルフアラインしたCMOSIC処理により作られ、寄生ドレイン−ゲート容量が存在する。この理由は、ゲートポリシリコンがドレイン拡散層とオーパラップし、ゲートポリシリコンとドレイン接点メタライゼーションとの間に浮遊容量が存在するためである。これは図2に図示し、図2はソース拡散領域21及びドレイン拡散領域22が形成されている基板20を示す。基板は酸化層23を有し、この酸化層中にゲートポリシリコン層24が形成され、ゲートポリシリコン層はソース拡散領域及びドレイン拡散領域とオーパラップしている。ソースメタライゼーション25及びドレインメラタイゼーション26を形成し、これらの電極とオーミック接続できるようにする。明らかに、ゲートポリシリコンとドレイン拡散領域22との間及びゲートポリシリコン24とドレインメタライゼーション26との間に浮遊容量が存在する。
出力部のいかなる電圧変化により、微及び粗メモリトランジスタの両方のゲート電圧が乱され、これにより出力電流に誤差が生じてしまう。
図3は、図1に示す電流メモリに基づく本発明の電流メモリを示す。尚、図1に示す素子と同一の形態及び機能を有する素子には同一符号を付し、図3の実施例の構造及び動作の説明において誤差だけについて検討する。
図3に示すように、別の図4のキャパシタC31,C32,C33及びC34を設ける。キャパシタ31はトランジスタT1のゲート電極とトランジスタT11のドレイン電極との間に接続し、キャパシタC32はトランジスタT2のゲート電極とトランジスタT12のドレイン電極との間に接続し、キャパシタC33はトランジスタT11のゲート電極とトランジスタT1のドレイン電極との間に接続し、キャパシタC34はトランジスタT12のゲート電極とトランジスタT12のドレイン電極との間に接続する。
キャパシタC31及びC33の値はCdgNと等しくし、キャパシタC32及びC34の値はCdgpに等しくする。ここで、CdgNはトランジスタT1及びT11のドレイン−ゲート容量であり、CdgpはトランジスタT2及びT12のドレイン−ゲート容量である。接続部2と12において平衡電圧の乱れが生ずると、大きさが等しく且つ反対向きの電流がメモリトランジスタのゲート−ソース容量C1,C2,C11,C12の各々に流れ込む。この結果、メモリトランジスタのゲート電圧に対する乱れ、つまりそれらのゲート−ドレインキャパシタに起因する出力電流の誤差は最小になる。
最良の性能を得るためには、中和コンデンサが寄生ドレイン−ゲートキャパシタと極めて正確に整合する必要がある。これをいかにして達成するかを図示するため、偶数個の(本例の場合2個)の並列サブトランジスタを有するNMOSメモリトランジスタを用いるメモリトランジスタの構成を図4に示す。
図4に示すように、基板40の堆積された酸化層を有する区域が2個のトランジスタ41及び42を支持し、各トランジスタは2個のサブトランジスタを有する。酸化層に窓43及び44を形成し、ゲートポリシリコン層を堆積する。ゲート接続部g1は2個のポリシリコンゲート領域g1a及びg1bまで延在し、これらゲート領域は窓43の一部分上に延在する。ゲート領域g1aは窓44の一部を覆うようにも延在する。ゲート接続部g2は2個のポリシリコンゲート領域g2a及びg2bまで延在し、これらゲート領域は窓44の一部を覆うように延在し、ゲート領域g2bは窓43の一部分を覆うようにも延在する。ドレインメタライゼーションd1は窓43のドレイン拡散層上の2個の金属接点d1a及びd1bまで延在し、これら金属接点はゲート延在部g2bのいずれかの側に位置する。同様に、ドレインメタライゼーションd2も窓44のドレイン拡散層上の金属接点d2a及びd2dまで延在し、これら金属接点ゲート延長部g1aのいずれかの側に位置する。ソースメタライゼーションs1a,s1b,s2a,s2dは窓43及び44のソース拡散層上に延在し、電源電圧ラインのメタライゼーション
まで延在する。
必要とするキャパシタC31及びC33は、2個の接続されたドレイン間に挟まれたトランジスタにより、すなわちd1a,g2d,d1bとd2a,g1a,d2dにより形成される。各トランジスタはそのソース及びドレインをメモリトランジスタの二重ドレインで分担し、ゲートはその相補的メモリトランジスタのゲートに接続される。
動作中、S2 Iメモリの電圧スィングが過剰にならずメモリトランジスタの飽和動作に対してノーマリの場合中和トランジスタがカットする領域に残存し、同一のオーバラップ及びそのゲートのいずれかの端部の浮遊容量に寄与し、この結果メモリトランジスタを構成する二重サブトランジスタの結合された寄生ドレイン−ゲート容量に全体として整合する。
メモリトランジスタが奇数のサブトランジスタ又は単一のトランジスタで構成される場合、中和は図5に示す構造により達成される(複数のサブトランジスタについて適切になるように図4に示す図1又はそれ以上の構造が結合されている)。図5に示す構造において、アクティブ領域51及び52(破線で示す)はドレイン領域d1及びd2を超えて延在する。これら延在するアクティブ領域の遠い側の境界は、ドレイン拡散層の遠い側の境界を規定するマスクとして作用するポリシリコン区域g1c及びg2cで覆う。この結果として、ドレイン電極d1及びd2を有する1対のトランジスタが形成され、これらドレイン電極は、特別なポリシリコン区域g1c及びg2cと、それら自身のゲートポリシリコン領域g1及びg2とオーバラップするのと同一の量だけオーバラップする。これにより、メモリトランジスタの寄生ドレイン−ゲート容量と整合する外部キャパシタが形成される。中和は同様に、付加的なポリシリコン区域g1c及びg2cを相補的なトランジスタのゲートg1及びg2にそれぞれ接続することにより達成される。特別なポリシリコンの下側に反転層が形成されるのを回避するため、電圧スィングについて(図4の構成に課せられる制約と)同一の制約が必要である。
いかなる数(奇数又は偶数)のサブトランジスタの場合にも、図4に示す構成と図5に示す構成とを結合することにより中和キャパシタを形成することができる。図示の構成は、メモリトランジスタのドレインと基板との間で特別な容量を形成せず、メモリトランジスタのゲートに特別なリークも誘導しない利点がある。さらに、ポリシリコンとドレイン金属領域との間で偏移が生ずるマスク整列誤差が生じても、寄生ドレイン−ゲート容量と中和キャパシタを等しく変化させる。
上記説明は、発生する出力電流に対するメモリトランジスタのドレイン−ゲート容量の作用をいかに補償するかについて開示した。ドレインコンダクタンス及び電荷注入に起因する電流転送誤差の中和について説明する。
図6は、寄生ドレインコンダクタンス及び外部中和キャパシタを有する図3に示す形態のS2 Iメモリセルを示す(寄生ドレイン−ゲート容量は上述したように個別に中和されたものとしているので、これら寄生容量は除外されている)。粗メモリ及び微メモリの電流転送誤差は以下の式で与えられる。
ここで、gdaNとgdap並びにgmNとgmpはそれぞれ粗メモリトランジスタ及び微メモリトランジスタのドレインコンダクタンス及びトランジスタコンダクタンスであり、
ここで、CNはゲート−ソースキャパシタC1及びC11の容量であり、CPはゲート−ソースキャパシタC2及びC12の容量でありCN′は中和キャパシタC65及びC61の容量であり、Cp′は中和キャパシタC66及びC68の容量である。
この条件において、粗メモリ及び微メモリのいずれにも電流転送誤差は発生せず、従ってS2 Iメモリセルにも電流転送誤差は発生しない。誤差の相殺は、ICプロセスの拡がりについて追従しない技術的に類似していないパラメータ(この場合、ドレインコンダクタンス及び特定されていない別の容量)を用いることにより得られた。一方、相殺は、ある特定された処理条件で達成されることができる。フィルタの用途において、例えば通常の条件下でドレインコンダクタンス効果に起因する誤差のある設計周波数を中心にすることを利用することができる。
一般に、ドレイン−ゲート容量がすでに中和されているメモリセルにおいて、ドレインコンダクタンス、電荷注入等により生ずる誤差が結合される結果として電流転送誤差が生ずる。この課題に対する実際的な試みは、トランジスタレベルシミュレータ(例えば、スパイス)用いて遷移シミュレーションにより個々の設計についての全誤差を測定し、以下の式に基づく中和キャパシタを適用することである。
ここで、C′及びCはそれぞれ中和容量及びゲート−ソース容量であり、εは非中和誤差である。S2 Iメモリの場合、この中和は粗メモリについてだけ適用されてその誤差を相殺することができる。これは微メモリの誤差を同時に中和することができず、しかも粗メモリが誤差を有していない場合この中和は不要になる。
付加的な中和キャパシタC65及びC67は、中和ポリシリコン(ドレイン−ゲート容量を中和するために既に存在する)を十分に覆うようにドレイン金属を単に延在させることにより形成でき、必要な付加的な浮遊容量が形成される。
図7は、メモリトランジスタのゲート−ドレイン容量を中和することに加えてゲートコンダクタンス及び別の効果を中和するために必要な特別の容量を形成するために図4の構成をどのように変形するかを示す。図7において、図4の2個のサブトランジスタから2個のトランジスタ70及び71を形成する。この場合、2個のドレイン区域d1aとd1b並びにd2aとd2bがリンクして領域d1及びdを形成すると共にゲートポリシリコン延長部g2b及びg1a上にそれぞれ延在して付加的な容量を形成する。
同一の中和技術を適用して、例えば差動増幅器の入力段を形成するロングテイルペア電圧増幅器のような平衡電流増幅器のミラー容量を中和することができる。この中和は有用な帯域幅を拡大し安定性を改善する。
本開示内容を読むことにより、当業者にとって他の変形が可能である。このような変形は設計上既に既知の別の構成及び電気又は電子回路を含み既に説明した構成に変えて又は共に用いることができる。
Claims (5)
- サンプルされた電流の形態の入力信号を記憶するアナログ電流メモリであって、平衡電流サンプルを受け取る第1及び第2の入力部と、記憶した平衡電流サンプルを出力する第1及び第2の出力部と、前記第1入力部に結合されている入力部及び前記第1出力部に結合されている出力部を有する第1の電流メモリセルと、前記第2入力部に結合されている入力部及び前記第2出力部に結合されている出力部を有する第2の電流メモリセルとを具え、前記第1及び第2の電流メモリセルの各々が粗メモリセル及び微メモリセルを有し、前記粗メモリセルが前記入力電流をクロックサイクルの第1の期間の第1の部分中にサンプリングし、前記微メモリセルが前記入力電流及び前記粗メモリセルにより記憶された電流を前記クロックサイクルの第1の期間の第2の部分中にサンプリングし、前記第1及び第2の電流メモリセルが、記憶出力電流を前記クロックサイクルの第2の期間中又は次のクロックサイクル中に発生し、前記記憶出力電流は、前記粗メモリセルの出力と前記微メモリセルの出力とを結合した出力であり、前記粗メモリセル及び前記微メモリセルの各々が、ゲート電極とドレイン電極との間に接続したスイッチを有する電界効果トランジスタを具え、前記スイッチがオープンしたとき前記記憶出力電流が得られる電流メモリにおいて、
各前記粗メモリセルの前記電界効果トランジスタのゲート電極を、前記粗メモリセルの前記トランジスタのドレイン−ゲート容量に等しい容量を有するキャパシタを介して他の前記粗メモリセルの前記トランジスタのドレイン電極に接続し、各前記微メモリセルの前記トランジスタのゲート電極を、前記ドレイン−ゲート容量に等しい容量を有するキャパシタを介して他の前記微メモリセルの前記トランジスタのドレイン電極に接続したことを特徴とする電流メモリ。 - 請求項1に記載の電流メモリにおいて、少なくとも前記粗メモリセルの前記キャパシタが、前記トランジスタの他の欠陥を補償するための追加的な容量を有することを特徴とする電流メモリ。
- 請求項1又は2に記載の電流メモリにおいて、2個の前記粗メモリセルの前記トランジスタ又は2個の前記微メモリセルの前記トランジスタが、基板上で互いに対向して配置されると共に、各々が2個のサブトランジスタとして形成され、一方の前記トランジスタのゲートポリシリコンが他方の前記トランジスタの2個のドレイン電極間に挟まれるように延在する電流メモリ。
- 請求項3に記載の電流メモリおいて、前記2個のドレイン電極が、前記ゲートポリシリコンの延長部の少なくとも一部上に延在する共通の区域を有する電流メモリ。
- 請求項1から3までのいずれかに記載の電流メモリにおいて、2個の前記粗メモリセルの前記トランジスタ又は2個の前記微メモリセルの前記トランジスタが基板上で互いに対向して配置され、一方の前記トランジスタのドレイン、ゲート及びソースの向きが他方の前記トランジスタの向きと逆であり、アクティブ領域がドレイン領域を越えて延在し、前記アクティブ領域の外縁が他方の前記トランジスタのゲートポリシリコンの延長部により規定されている電流メモリ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9517787.9 | 1995-08-31 | ||
GBGB9517787.9A GB9517787D0 (en) | 1995-08-31 | 1995-08-31 | Current memory |
PCT/IB1996/000842 WO1997008708A2 (en) | 1995-08-31 | 1996-08-26 | Current memory |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10508410A JPH10508410A (ja) | 1998-08-18 |
JP3869010B2 true JP3869010B2 (ja) | 2007-01-17 |
Family
ID=10780003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51004397A Expired - Fee Related JP3869010B2 (ja) | 1995-08-31 | 1996-08-26 | 電流メモリ |
Country Status (6)
Country | Link |
---|---|
US (1) | US5666303A (ja) |
EP (1) | EP0789918B1 (ja) |
JP (1) | JP3869010B2 (ja) |
DE (1) | DE69617382D1 (ja) |
GB (1) | GB9517787D0 (ja) |
WO (1) | WO1997008708A2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9517790D0 (en) * | 1995-08-31 | 1995-11-01 | Philips Electronics Uk Ltd | Switched current circuits |
GB9614271D0 (en) * | 1996-07-06 | 1996-09-04 | Philips Electronics Nv | Current memory |
US5783952A (en) * | 1996-09-16 | 1998-07-21 | Atmel Corporation | Clock feedthrough reduction system for switched current memory cells |
GB9720712D0 (en) * | 1997-10-01 | 1997-11-26 | Philips Electronics Nv | Current comparator |
GB9720740D0 (en) * | 1997-10-01 | 1997-12-03 | Philips Electronics Nv | Switched-current memory |
US6768348B2 (en) * | 2001-11-30 | 2004-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Sense amplifier and electronic apparatus using the same |
EP2075909A3 (en) * | 2007-12-26 | 2016-10-12 | TPO Displays Corp. | Current sampling method and circuit |
US9490759B2 (en) * | 2014-05-27 | 2016-11-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Neutralization of parasitic capacitance using MOS device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2231423A (en) * | 1989-05-10 | 1990-11-14 | Philips Electronic Associated | Integrator circuit |
JPH0453096A (ja) * | 1990-06-19 | 1992-02-20 | Toshiba Corp | アナログ記憶装置 |
GB9301463D0 (en) * | 1993-01-26 | 1993-03-17 | Philips Electronics Uk Ltd | Current memory |
US5430670A (en) * | 1993-11-08 | 1995-07-04 | Elantec, Inc. | Differential analog memory cell and method for adjusting same |
-
1995
- 1995-08-31 GB GBGB9517787.9A patent/GB9517787D0/en active Pending
-
1996
- 1996-08-26 EP EP96926529A patent/EP0789918B1/en not_active Expired - Lifetime
- 1996-08-26 DE DE69617382T patent/DE69617382D1/de not_active Expired - Lifetime
- 1996-08-26 JP JP51004397A patent/JP3869010B2/ja not_active Expired - Fee Related
- 1996-08-26 WO PCT/IB1996/000842 patent/WO1997008708A2/en active IP Right Grant
- 1996-08-27 US US08/708,162 patent/US5666303A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0789918B1 (en) | 2001-11-28 |
DE69617382D1 (de) | 2002-01-10 |
WO1997008708A3 (en) | 1997-04-03 |
GB9517787D0 (en) | 1995-11-01 |
WO1997008708A2 (en) | 1997-03-06 |
JPH10508410A (ja) | 1998-08-18 |
US5666303A (en) | 1997-09-09 |
EP0789918A2 (en) | 1997-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Hasler et al. | Overview of floating-gate devices, circuits, and systems | |
US4365204A (en) | Offset compensation for switched capacitor integrators | |
EP0308007B1 (en) | A circuit arrangement for storing sampled analogue electrical currents | |
EP0078674B1 (en) | Programmable transversal filter and method of filtering a signal | |
EP0608936B1 (en) | Current memory | |
JPH0430679B2 (ja) | ||
JP3869010B2 (ja) | 電流メモリ | |
KR950014094B1 (ko) | 샘플된 아날로그 전기신호 처리방법 및 장치 | |
WO1985001623A1 (en) | Switched capacitor circuits | |
US4633101A (en) | Semiconductor sample and hold switching circuit | |
US4031490A (en) | Analog signal processor | |
US5767708A (en) | Current integrator circuit with conversion of an input current into a capacitive charging current | |
US5164616A (en) | Integrated sample and hold circuit with feedback circuit to increase storage time | |
JPH057800B2 (ja) | ||
US4151429A (en) | Differential charge sensing circuit for MOS devices | |
US5717623A (en) | Analog current memory having resistance to reduce current transport error | |
JPH01175410A (ja) | 半導体アナログ・スイッチ | |
JPS60174518A (ja) | Cmosアナログスイツチ | |
EP0941539B1 (en) | Switched-current memory | |
JP2553620B2 (ja) | Mos型サンプルホールドドライバー装置 | |
JP3101423B2 (ja) | インピーダンス変換回路 | |
JPS61214815A (ja) | アナログスイツチ | |
JP3033346B2 (ja) | サンプルホールド回路 | |
JPH0340300A (ja) | サンプルホールド回路 | |
Hoei | High accuracy CMOS switched-current ladder filters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061012 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |