JPH057800B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はフイードバツク形サンプルホールド回
路とその方法に関する。

サンプルホールド回路は、例えば集積電子回路
において遅延機能を実現するものであり、単独で
もまたトランスバーサルフイルタのような時間領
域フイルタで多段としても使用される。

本発明は一例として添付の図面を参照して説明
される。

第１図を参照すれば、共通の演算増幅器Ａと関
連して動作するようにバンクとして相互接続され
たＮ個のサンプルホールド回路段の周知の構成に
おいて、破線で囲まれた段の各々は基本サンプル
ホールド回路部とサンプルホールド回路の出力を
増幅器Ａの反転入力に接続するスイツチ付きのフ
イードバツク路を含んでいる。サンプルホールド
回路部の各々はサンプリングスイツチS_s、ホール
ドコンデンサC_HおよびバツフアＢを含んでいる。
サンプリングスイツチS_sは個々の関連した１次サ
ンプリングスイツチングパルス列T_sの集合のパ
ルスによつて連続的に動作される。フイードバツ
ク部はフイードバツク付勢スイツチS_Fを含み、こ
れはスイツチングパルス列の第２の集合T_Fのパ
ルスによつて連続的に動作され、これによつて特
定の段のフイードバツクがその段のサンプルホー
ルドプロセス全体にわたつて行なわれるようにな
つている。サンプリングスイツチS_sおよびフイー
ドバツク付勢スイツチS_Fに対するスイツチングパ
ルスの電気的接続の詳細は当業者には明らかであ
り、図面を分りやすくするために、こゝでは図示
していない。

段のひとつの動作の一般的な様子を理解するた
めには、そのサンプリングスイツチが導通した閉
成状態にあり、信号の出力が信号の入力を追尾す
るようになつている状態をまず仮定するとわかり
やすい。サンプリングスイツチS_sが開いたとき、
出力は固定したホールド値に保持される。もしス
イツチS_sが完全なスイツチで、増幅器Ａとバツフ
アＢが理想的であるならば、そのときにはホール
ド出力はサンプリングスイツチS_sが開かれたとき
に存在した入力と正確に同一の大きさを持つ。フ
イードバツクループは増幅器Ａと関連して信号出
力に対するバツフアＢとサンプリングスイツチS_s
の電圧オフセツトの影響を軽減する。サンプリン
グスイツチS_sは一般的に電気的スイツチング素子
であり、ひとつあるいはそれ以上のMOS（メタル
−オキサイド−半導体）トランジスタのような
FET（電界効果トランジスタ）を使用することに
よつて特にうまく実現することができる。

MOS素子は電子的スイツチ素子として特に適
したものではあるが、これは決して完全なもので
はない。MOS素子のゲート、ソース、ドレイン
間の結合のために、MOSサンプリングスイツチ
S_sが開いたあとにも、スイツチング電荷フイード
スルーの形で望ましくない誤差電荷が保持用コン
デンサC_Hに与えられる。このとき、サンプリン
グスイツチS_sはソースからドレインへの導通を行
なつていないから、演算増幅器Ａはもはや保持コ
ンデンサC_Hに正しい電荷を保持するようには動
作しない。この結果として、保持電圧のオフセツ
トが生じ、その大きさはサンプリングスイツチS_s
から保持コンデンサC_Hへの電荷フイードスルー
の量を保持コンデンサC_Hの容量値で除した値と
なる。保持コンデンサC_Hの容量の大きさによつ
て、これを充電する速度が制限されるから、保持
用コンデンサC_Hの容量の大きさを自由に増加し
て保持電圧オフセツトを減少することはできな
い。

従来知られていた保持電圧オフセツトを減少す
る方法は電荷フイードスルー補償スイツチをサン
プリングスイツチS_sの両端に接続することであ
る。これは例えば米国特許4308468に述べられて
いる。このような方法によつて特定のスイツチ素
子についてはフイードスルー電荷の全体の影響を
大幅に減らすことができるが、これはスイツチご
とのフイードスルー電荷特性の変動の効果を考慮
したものではない。実際の場合には二つのスイツ
チが同一の特性を持つことはなく、各サンプリン
グスイツチS_sのフイードスルー電荷の効果は両方
のフイードスルー電荷の効果が同一である程度に
しか、それに関連した補償スイツチによつて減少
されることはない。従つて、フイードバツク形サ
ンプル−ホールド回路のバンクでは、すべての段
が同一の信号をサンプルしているときにでも、サ
ンプリングスイツチS_sおよびこれらの両端に接続
された他の補償スイツチを通る正味の電荷フイー
ドスルーの変動によつて保持コンデンサの電圧の
間の変動を生ずることになる。これによつてサン
プルホールド回路の出力が繰返して順次にサンプ
ルされるような構成では固定パターンの雑音が生
ずる。この問題は例えばIEEE Journal of Solid
−State Circuits，1981年８月号第SC−16巻第４
号頁367−371のサンター（Sunter）他の“音声
周波数応用のためのプログラマブルトランスバー
サルフイルタ”と題する論文にトランスバーサル
フイルタに関して述べられている。

本発明のひとつの特徴に従えば、サンプルホー
ルド回路は増幅器と、信号源の入力とバツフアの
入力の間の回路に接続された１次サンプリングス
イツチと、バツフアの入力と規準電圧点の間に接
続された１次保持コンデンサと、バツフアの出力
に応動して増幅器の入力にフイードバツク信号を
与えるフイードバツク手段と、増幅器の出力に接
続されサンプリングスイツチによつて発生された
スイツチングフイードスルー誤差に応動してこの
ような誤差を実質的に修正する修正サンプルホー
ルド手段とを含んでいる。

本発明の他の特徴に従えば、増幅器の出力が１
次保持された信号を発生するための１次フイード
バツクサンプルホールド回路によつてサンプルさ
れ、増幅器の出力が修正保持信号を発生するため
の２次サンプルホールド回路によつてサンプルさ
れて保持され、修正保持信号を減衰したものが１
次保持信号と組合わされるようなフイードバツク
サンプル・ホールド回路で信号をサンプルして保
持する方法が提供される。

本発明のさらに他の特徴に従えば、サンプル・
ホールド回路は二つの規準電圧点の間に直列に接
続された第１、第２および第３のコンデンサを含
み、第１および第２のコンデンサの共通ノードは
信号ノードを形成し、第２および第３のコンデン
サの共通ノードは修正ノードを形成し、１次サン
プリングスイツチ手段の一端は信号ノードに接続
されていて、信号ノードを選択的に信号電位源の
入力に接続し、２次サンプリングスイツチ手段は
修正ノードを選択的に信号電圧源の入力に接続
し、修正フイードバツク手段はその入力が信号ノ
ードにその出力が修正ノードに接続された演算増
幅手段を含め、１次サンプリングスイツチ手段に
よる信号ノードの信号電圧源入力の切断によつて
生ずる信号ノードの電圧の変化に応動して修正ノ
ードにおける電圧を修正するのに適している。

本発明の一実施例においては、修正サンプリン
グスイツチと修正保持コンデンサはそれぞれ増幅
器の出力と通常は接地電圧である規準電圧点の間
に直列に接続されており、修正サンプルホールド
回路を形成する。修正結合コンデンサの一方の端
子は修正サンプリングスイツチと修正サンプルホ
ールド回路の共通ノードに接続されており、その
他方の端子は１次サンプリングスイツチと１次保
持コンデンサの間の共通ノードに接続されてお
り、これによつて減衰された修正回路の出力を１
次信号路に結合する。

１次回路が保持状態にスイツチされてから短時
間の後で、修正回路は１次回路に保持された信号
のフイードバツク修正のための減衰された２次経
路を形成する。これに対応して減衰された結合は
２次修正回路をその保持状態にスイツチすること
によつて同様に生ずるスイツチング電荷フイード
スルーの影響を減少する。

本発明の他の実施例においては、規準電圧と、
修正保持コンデンサと修正サンプリングスイツチ
の間の共通ノードの間に接続された修正零スイツ
チを含み、そのノードを周期的に零として大きな
信号振幅がより良く修正されるようにする。

第２図を参照すればバンク１０の第１段の部分
であるMOS素子によるフイードバツク形サンプ
ルホールド回路段１２が図示されている。これで
はすべてのコンデンサとトランジスタスイツチは
MOS素子であり、これは高性能高利得の演算増
幅器Ａを含んでいる。増幅器Ａは反転入力ポート
（−）と非反転入力ポート（＋）および出力ポー
ト１４を有している。図には第１段１２だけを図
示しているが、バンクには追加の段が接続されて
おり、増幅器Ａはそれらに対して共通になつてい
ることが理解されるであろう。

各々の段１２は入力ポート１５と出力ポート１
６を有するバツフアＢを含んでいる。増幅器Ａの
出力ポート１４はMOSトランジスタの１次サン
プリングスイツチS_sを通して、バツフアＢの入力
ポートに接続されている。バツフアの出力ポート
１６はそれにフイードバツク付勢スイツチS_Fが設
けられたフイードバツク路１８によつて増幅器Ａ
の反転入力ポート（−）に接続されている。

１次保持コンデンサC_HはバツフアＢの入力ポ
ートＢと接地電圧の間に接続されている。保持コ
ンデンサC_Hより本質的に小さい容量を有する修
正結合コンデンサC_ccと１次保持コンデンサC_Hと
ほぼ同一の容量を持つ修正保持コンデンサC_CHが、
それぞれバツフアＢの入力１５と接地電圧の間に
直列に接続されている。２次修正サンプリングス
イツチS_cは増幅器Ａの出力ポート１４を修正保持
コンデンサC_CHと修正結合コンデンサC_ccの共通ノ
ード２２に結合する。スイツチS_s，S_cは相互に似
ている。各スイツチはＮチヤネルとＰチヤネルの
HOSトランジスタを並列に接続したもので、そ
のゲートは適切なスイツチ制御パルスによつて駆
動される。トランジスタの相補的特性によつて
個々の電荷フイードスルーを本質的に相互に相殺
することができるから、この周知の手法によつて
スイツチの電荷フイードスルーを最小化すること
ができる。回路１０の信号入力は増幅器Ａの非反
転入力ポート（＋）に与えられる。段１２からの
信号出力はバツフアＢの出力ポート１６から生ず
る。

段１２の回路構成は、それによつてフイードバ
ツクループ１８をサンプリングスイツチS_sの開に
よつて生ずる保持電圧オフセツトを修正するため
に使用することができる手段を提供する。これを
実現するために、増幅器Ａは修正保持コンデンサ
C_CHに修正電圧V_cを記憶する。修正保持コンデン
サC_CHの充電によつて電荷は修正結合コンデンサ
を通して保持コンデンサに与えられ、これによつ
てサンプリングスイツチS_sの電荷フイードスルー
による保持電圧オフセツトを修正する。

スイツチS_s，S_c，Ｓでは適切なクロツク源から
の接続によるそれぞれのスイツチパルス列T_S，
T_C，T_Fによつて以下に述べる適切な時点で動作
するが、その接続は当業者には明らかであるので
図示していない。

動作モードは次のようである。信号追尾時には
サンプリングスイツチS_sと修正スイツチS_cは共に
閉成しており、フイードバツク路１８が付勢され
ていて、出力は入力に等しくなつている。サンプ
リングスイツチS_sだけが次に第１のパルス列T_s
によつて開き、保持コンデンサC_Hが正しい保持
電圧値V_Hの近くに充電されたままとなるが、こ
れにはサンプリングスイツチS_sを通しての電荷フ
イードスルーの結果として生る誤差電圧V_errprが
伴なう。次に修正スイツチS_cは出力が再び入力に
等しくなるまで修正保持コンデンサC_CHを充電す
ることによつて、増幅器Ａが保持電圧値V_Hを修
正することができるようにするための２次経路を
形成する。このとき、第２のスイツチングパルス
列T_cによつて修正スイツチS_cが開く。修正結合
コンデンサC_ccの大きさは１次保持コンデンサC_H
の大きさよりはるかに小さいから、修正スイツチ
S_cを開くことによつて生ずる修正保持コンデンサ
C_CHのオフセツト電圧はほぼ C_c／C_H 倍だけ出力電圧V_putに対して減衰されることにな
る。

回路１０の変形は第３図の回路１９であり、こ
れはその段２０に修正零スイツチS_czが追加され
ていることを除いて回路１０と同様である。この
追加のスイツチは修正結合コンデンサC_ccと修正
保持コンデンサC_CHの共通リード２２と接地電圧
の間に接続されていて、これもまた第１のパルス
列T_sによつて動作される。この機能によつて、
各々の保持の前に共通ノード２２を零にすること
ができた信号振幅の修正が可能になる。

段２０の動作では、信号を追尾する間にまず１
次サンプリングスイツチS_sと修正零スイツチS_cz
が閉成し、修正スイツチS_cは開となる。次にサン
プリングスイツチS_sと修正零スイツチS_szが１次
サンプリングパルス列T_sによつて同時に開かれ、
一方修正パルスT_cによつて修正スイツチS_cが同
時に閉成する。修正保持コンデンサC_CHの電圧は
初期には０すなわち接地電圧にあるから、増幅器
Ａは修正電圧V_cを０からいずれかの極性でフル
スケールに変化することができ、これによつて大
信号振幅にわたつて大きな修正電圧を与えること
ができる。しかしこの構成の欠点は大入力信号が
存在したときには増幅器Ａが０あるいは０の近く
に戻らなければならないということである。これ
には余分な時間を必要とし、これによつて保持機
能に必要な時間がある程度延びることになる。

本発明の一実施例であるこの回路の目的は１次
サンプリングスイツチS_sを通る電荷フイードスル
ーの効果を本質的に減少することである。修正電
圧もまた記憶されるから、修正電圧を記憶したと
きのスイツチフイードスルーが１次サンプルホー
ルド回路のフイードスルーより小さいような構成
を使用しなければならない。１次サンプリングス
イツチS_sを開いたときに生ずる誤差電圧は10ミリ
ボルト程度であり、これに対して記憶されている
信号は数ボルトであるので、記憶された修正電圧
の信号出力への効果は減衰され、必要な修正を実
行する修正電圧には充分な範囲が存在することに
なる。修正電圧がスイツチ手段と１次保持コンデ
ンサC_Hに似た保持コンデンサによつて記憶され
ているとすれば、このような回路のバンクは段の
バンクの１次サンプルホールド回路が出力電圧に
示すのと同一の変動を修正電圧に与える。このと
きにはもし修正電圧のそれぞれの信号出力に対す
る効果が減衰されれば、修正スイツチS_cのランダ
ムな差によつて生ずる修正電圧の変動もそれに対
応して減少することができる。最小の固定パター
ン雑音とするという観点からすれば、修正信号の
減衰はできるだけ大きくしておくべきであり、一
方減衰誤差電圧はサンプリングスイツチS_sからの
フイードスルーによつて発生される最悪の誤差を
修正するのに充分大きいようになつているべきで
ある。しかし、修正電圧の減衰は増幅器Ａに関連
したフイードバツクループ中の要素であるから、
これはループのセツトリング時間に影響する。従
つて、全体のサンプルホールド動作に許される時
間の条件によつて、使用することができる減衰の
量には、よりきびしい制約が課せられることにな
る。

例えば増幅器への入力信号が音声周波数あるい
はこれより周波数の高い信号であるようなサンプ
ルホールド回路１０の典型的な実際的応用では、
増幅器の入力ポートの前に入力信号のサンプルホ
ールドを行なうことが望ましい。これは増幅器の
出力ポートの信号レベルが、修正サンプルホール
ドコンデンサが充電されている間に、大きな電荷
を受けて、これによつて修正の精度に影響を受け
るのを防止する。

上述の説明ではサンプルホールド段１２のバン
ク１０が相互に接続された形態について考えて来
たが、増幅器Ａを付けた単一の段１２を使用して
も有用なサンプルホールド機能を実行できること
を理解されたい。

バツフアＢは信号出力に接続された回路が保持
コンデンサC_Hの電荷を変化するのを防止する。
バンク１０の段１２において、これはトランジス
タとなつているが、これはまた公称１の利得を持
つた他の種類の増幅器であつても良い。

サンプルホールド手段は任意の適切なサンプル
ホールド回路の構成をとつても良く、バンク１０
の段１２に示したような単一のサンプリングスイ
ツチと保持コンデンサを持つ特定の構成である必
要はない。

上述した回路１０および１９では上述の修正結
合手段はコンデンサであるが、それによつて信号
出力に対して減衰された形の修正信号を与えるこ
とができるのであれば、他の結合手段を使用する
こともできる。

サンプルホールド回路の種々のノードの参照電
圧は同一である必要はない。実際ある種場合には
それが異るレベルを持つことが望ましいこともあ
る。

【図面の簡単な説明】

第１図は周知のフイードバツク形サンプルホー
ルド回路の段バンクの一部の説明的回路図；第２
図は本発明の一実施例たるフイードバツク形サン
プルホールド回路段バンクの一部の説明的回路
図；第３図は追加の修正零スイツチを含むように
変更された第２図の回路段の説明的回路図であ
る。 主要部分の符号の説明 請求範囲中の名称 符号 明細書中の名称 増幅器 Ａ 増幅器 １次サンプリング １次サンプリング スイツチ S_s スイツチ １次保持コンデンサ C_H １次保持コンデンサ 修正サンプルホール ２次修正サンプリン ド手段 S_c グスイツチ C_CH 修正保持コンデンサ 修正サンプリング ２次修正サンプリン スイツチ S_c グスイツチ 修正保持コンデンサ C_CH 修正保持コンデンサ 結合手段 C_cc 修正結合コンデンサ 修正結合コンデンサ C_cc 修正結合コンデンサ 修正零スイツチ S_cz 修正零スイツチ

Claims (1)

1. 【特許請求の範囲】 １ 入力信号ノードとバツフア（例えばＢ）の入
   力（例えば１５）の間の回路に接続された１次サ
   ンプリングスイツチ（例えばS_s）と、該バツフア
   の入力と規準電圧点の間に接続された１次保持コ
   ンデンサ（例えばC_H）と、前記入力信号ノード
   から入力を受けるべく設けた増幅器（例えばＡ）
   と、該バツフアの出力（例えば１６）に応動して
   前記増幅器への入力としてフイードバツク信号を
   与えるフイードバツク手段（例えば１８，S_F）
   と、該増幅器の出力（例えば１４）に接続された
   手段であつて前記サンプリングスイツチによつて
   発生されるスイツチングフイードスルー誤差に応
   動してこのような誤差を実質的に修正する修正サ
   ンプルホールド手段（例えばS_c，C_CH，C_cc）とを
   含むサンプルホールド回路。 ２ 特許請求の範囲第１項に記載の回路におい
   て、修正サンプルホールド手段は、一方の側を修
   正サンプングスイツチ（例えばS_c）を介し増幅器
   の出力（例えば１４）に接続し他方の側を規準電
   圧点に接続した修正保持コンデンサ（例えばC_CH）
   と、一方の側を該修正保持コンデンサに接続し修
   正信号を発生する結合手段（例えばC_cc）とを含
   むことを特徴とするサンプルホールド回路。 ３ 特許請求の範囲第２項に記載の回路におい
   て、結合手段はバツフアの入力（例えば１５）と
   修正保持コンデンサ（例えばC_CH）の一方の側と
   の間に接続され、１次保持コンデンサ（例えば
   C_H）のそれより実質的に小さい容量を持つ修正
   結合コンデンサ（例えばC_cc）を含むことを特徴
   とするサンプルホールド回路。 ４ 特許請求の範囲第２項あるいは第３項に記載
   の回路において、規準電圧点と修正保持コンデン
   サ（例えばC_CH）の一方の側との間に接続された
   修正零スイツチ（例えばS_cz）を含むことを特徴
   とするサンプルホールド回路。 ５ １次保持信号（例えばC_H上）を発生するた
   めに１次サンプルホールド回路（例えばS_s，C_H）
   によつて入力信号をサンプルホールドし、修正保
   持信号（例えばC_CH上）を発生するために、該入
   力信号と該１次保持信号とに基づいて与えられる
   増幅器の出力（例えば１４）を２次サンプルホー
   ルド回路（例えばS_c，C_CH）によつてサンプルホ
   ールドし、更に該修正保持信号を減衰して１次保
   持信号と結合することを特徴とするサンプルホー
   ルド回路で入力信号をサンプルホールドする方
   法。 ６ 第１、第２及び第３のコンデンサを含むサン
   プルホールド回路であつて、第２のコンデンサ
   （例えばC_cc）は第１のコンデンサ（例えばC_H）の
   一方の側と第３のコンデンサ（例えばC_CH）の一
   方の側とに接続し、第１のコンデンサの他方の側
   は規準電圧に接続し、第３のコンデンサの他方の
   側は規準電圧に接続し、第１のコンデンサと第２
   のコンデンサの共通ノードは１次信号ノード（例
   えば１５）を形成し、第２のコンデンサと第３の
   コンデンサの共通ノード（例えば２２）は修正ノ
   ードを形成し、更に１次信号ノードを入力信号ノ
   ードに選択的に接続するために一方の側を１次信
   号ノードに接続された１次サンプリングスイツチ
   手段（例えばS_s）と、入力信号ノードに結合され
   た入力と２次サンプリングスイツチ手段（例えば
   S_c）を介し、修正ノード（例えば２２）に結合さ
   れた出力（例えば１４）を有する演算増幅器（例
   えばＡ）を含む修正フイードバツク手段とを含
   み、該修正フイードバツク手段は、１次サンプリ
   ングスイツチ手段（例えばS_s）による１次信号ノ
   ードの入力信号ノードからの切断による１次信号
   ノードの電圧の変化に応動して１次信号ノードに
   おける電圧を修正するようにしたサンプルホール
   ド回路。 ７ 特許請求の範囲第６項に記載の回路におい
   て、演算増幅器（例えばＡ）は、１次信号ノード
   （例えば１５）に接続された入力を持つバツフア
   （例えばＢ）からの出力を受け入れるための入力
   を有することを特徴とするサンプルホールド回
   路。