JPH0430679B2 - - Google Patents

Description

【発明の詳細な説明】 発明の分野 本発明は一般に帰還形サンプルホールド電子回
路に関し、特に段の形態を成す複数の斯かる回路
のトランスバーサルフイルタバンクとして接続
し、MOS形集積回路に組込んだ装置に関する。

発明の背景 サンプリングスイツチの機能を達成するための
MOSトランジスタに依存する帰還形サンプルホ
ールド回路式トランスバーサルフイルタバンクに
は、固定パターンノイズと電源ノイズとの両方の
問題が存在している。

固定パターンノイズは、MOSトランジスタ・
スイツチング・デバイスの特性に由来するもので
ある。各サンプルホールド段においては、スイツ
チング制御信号源からのスイツチングパルス列に
応答して動作するMOSサンプリングスイツチを
介して、保持キヤパシタは信号に接続されてい
る。信号追跡状態から信号保持状態へ変化させる
ためのパルス列により、スイツチが導通性のON
状態から抵抗性のOFF状態に動作した場合には、
保持キヤパシタ上の電圧に影響を与えるスイツチ
ング電荷の貫通によつて誤差が発生し、“貫通電
圧オフセツト”として一般に言及されるような保
持信号を誘起する。与えられた回路における
MOSスイツチングトランジスタのなかにわずか
な変化があると、バンクの複数段のなかに該当す
る貫通電圧オフセツトの変化が生ずるため、出力
信号に固定パターンノイズが生ずる。

バンクの出力に接続されたいずれかの回路から
保持キヤパシタをDC的に隔離するためには、保
持キヤパシタから出力信号を取出さなければなら
ないが、この目的で使用されるバツフアに対して
は電源除去の問題が関係している。保持キヤパシ
タはMOSバツフアトランジスタ、通常はソース
ホロワのゲートに接続されている。バツフアトラ
ンジスタのドレーンは電源電圧レールに結合され
ている。この構成で、バツフアトランジスタのゲ
ート・ドレーン間キヤパシタンスは電源ノイズを
保持キヤパシタンスに寄生的に結合している。

発明の要旨 本発明においては、サンプルホールド形トラン
スバーサル・フイルタ・バンクの各段の帰還形サ
ンプルホールド回路部が２重帰還形サンプルホー
ルド式のものである。一対のＮチヤネル形バツフ
アトランジスタのひとつはエンハンスモード形で
あり、他はデプレシヨンモード形であつて、これ
らは保持キヤパシタと電源供給レールとの間の寄
生的容量結合が事実上除去されるように二重帰還
形サンプルホールド部に接続されている。さら
に、バツフアトランジスタのひとつの寄生ゲー
ト・ドレーン間キヤパシタンスが二重帰還形サン
プルホールド部に対して結合キヤパシタの機能を
有するものであるように回路素子が構成してあ
る。二重帰還の特長が事実上、固定パターンノイ
ズを除去するものである反面、相補対称形バツフ
アトランジスタは電源ノイズ除去性能を大幅に改
善するものである。

詳細な説明 第１図は、トランスバーサルフイルタバンク１
０を示す図である。フイルタバンク１０は高利
得、高性能の増幅器１２を備え、増幅器１２はそ
の非反転入力１４において、単純なサンプルホー
ルドスイツチとキヤパシタとの組合せからの信号
を受信し、複数の相互接続された同一の帰還サン
プルホールド段１６により共用されている。増幅
器１２の出力１８は段１６の入力節点２２として
接続されている。増幅器１２の反転入力２０は段
１６の帰還節点２４に接続されている。段１６は
順次、信号をサンプルホールドし、出力信号を出
力節点２６に与え、そこから信号は他の用途に供
するため他の回路へと通過してゆく。

段１６の順次動作はクロツク信号源２８からの
スイツチングパルス列により制御されている。各
段１６は特定の段１６に関連した３つのスイツチ
ングパルス列T₁，T₂，T₃を受信する。これらの
パルス列T₁，T₂，T₃の時間系列、ならびにそれ
らのパルス間隔T₁，T₂，T₃については、フイル
タバンク１０の動作モードに関して、さらに詳細
に後で論ずる。段１６のひとつは、第２図に詳細
に示してある。段１６は二重帰還形サンプルホー
ルド式のものであり、第１および第２のサンプル
ホールド回路を備えている。第２の回路は、動作
中に誘起された誤差電圧を較正するように、第１
の回路に付加したものである。斯かる構成は米合
衆国特許出願第426293号に記載されている。

入力節点２２は、第１のサンプルスイツチ３０
から成る第１サンプルホールド分岐点に導びか
れ、その後“サンプリングスイツチ”は第１の保
持キヤパシタ３２へ直列に接続され、さらにその
後、“保持キヤパシタ”の他の端子は接地されて
いる。この第１の分岐点と並列に、較正用サンプ
リングスイツチ３４から成立つ第２の較正用分岐
点があり、その後“較正スイツチ”と較正用保持
キヤパシタ３６があつて、さらにその後、“較正
キヤパシタ”は入力節点２２と接地端子との間に
直列接続されている。サンプルホールドの第１の
信号は、サンプリングスイツチ３０とホールドキ
ヤパシタ３２との間の共通節点３８において得ら
れる。サンプルホールドの較正信号は、較正スイ
ツチ３４と較正キヤパシタ３６との間の共通節点
４０において得られる。

これらの保持信号節点３８，４０は、一対のバ
ツフアトランジスタ４４，４６を含むバツフア４
２に結合されている。ひとつは、そのドレーンが
電源供給レールV_DDに接続され、そのゲートが較
正用共通節点４０に接続されたデプレシヨンモー
ド形トランジスタ４４である。他は、そのゲート
が第１の共通節点３８に接続され、そのソースが
定電流源４７に接続されたエンハンスメントモー
ド形バツフアトランジスタ４６である。デプレシ
ヨンモード形バツフアトランジスタ４４のソース
は、節点４８においてエンハンスメントモード形
トランジスタ４６のドレーンに接続されている。
両バツフアトランジスタ４４，４６のバルク領域
は、出力節点２６においてエンハンスメントモー
ド形トランジスタ４６のソースに接続されてい
る。しかしながら、エンハンスメントモード形ト
ランジスタ４６のソースに接続する代りに、デプ
レシヨンモード形トランジスタ４４は、そのバル
クが自身のソースに接続されている。

出力節点２６と増幅器１２の反転入力（−）と
の間には、帰還イネーブルスイツチによつて制御
することができる帰還線路が接続されている。サ
ンプリングスイツチ３０、較正スイツチ３４、な
らびに帰還イネーブルスイツチ５４はすべて単
極、単役のMOSトランジスタにより作られた電
子式スイツチである。図においては詳細を省略し
て、段１６が容易によく理解できるように単純な
スイツチとして描いてある。

段１６の３つのスイツチ３０，３４，５４の順
次動作は第３図のタイミングダイアグラムにより
示してあり、第３図において縦軸は電圧を表わ
し、横軸は時間を表わす。スイツチ３０，３４，
５４はそれぞれクロツク信号源２８からの別々の
スイツチングパルス列T₁，T₂，T₃によりアドレ
スされている。T₁〜T₃に関連したスイツチが閉
じている期間によりパルス列は照合される。斯く
して、T₁は、期間T₁に対してサンプリングスイ
ツチ３０を閉じるように出力されたクロツク信号
源２８からのパルス列を照合する。T₂は、期間
T₂に対して較正スイツチ３４を閉じるパルス列
を照合する。T₃は、期間T₃に対して帰還イネー
ブルスイツチ５４を閉じるパルス列を照合する。
タイミングダイアグラムに示すように、それぞれ
スイツチ３０，３４，５４に関連した線T₁，T₂，
T₃は、パルス列のスイツチングパルスの高−低
電圧レベルを表わすものである。レベルが高レベ
ルである場合には、スイツチは閉じている。レベ
ルが低レベルである場合には、スイツチは開いて
いる。段１６の全動作サイクル期間T₃には、帰
還イネーブルスイツチ５４は閉じている。この期
間にはフイルタバンク１０の他のすべての段１６
の貫通イネーブルスイツチ５４は開いていて、他
の段は事実上デイスエーブルされているものと理
解される。最初に、第１の期間T₁にはサンプリ
ングスイツチ３０を介して入力節点２２の電圧を
保持キヤパシタ３２が追跡していて、この期間に
はサンプリングスイツチ３０と較正スイツチ３４
とは共に閉じている。

この１の期間T₁の終了時点で、サンプリング
スイツチ３０は開くが、較正スイツチ３４は閉じ
たままである。第２の期間T₂の終了時点では、
較正スイツチ３４も開く、このスイツチングシー
ケンスが段１６の出力に与える効果は、後で詳細
に論ずる。

節点４８と第１の共通節点３８との間に接続さ
れた結合キヤパシタ５６に破線で示してあるが、
これは結合キヤパシタ５６が実際にはエンハンス
モード形バツフアトランジスタ４６のゲート・ド
レーン間の寄生キヤパシタンスであるためであ
る。出力信号における貫通電圧オフセツトを較正
するための第２の期間T₂においては、このキヤ
パシタンスが第１の共通節点３８と較正用共通節
点４０との間に結合を与えいる。

第１のスイツチ期間T₁の終了時点でサンプリ
ングスイツチ３０が開くならば、保持キヤパシタ
３２上にオフセツト電圧が誘起する。これは、
MOSトランジスタの特性であるスイツチング電
荷貫通誤差から得られるものである。しかしなが
ら、較正用共通節点４０からの較正信号が寄生的
なゲート・ドレーン結合キヤパシタンス５６を介
して保持キヤパシタ３２に結合されるように、第
２の期間T₂の残りの期間に較正スイツチ３４は
閉じたままである。結合キヤパシタ５６が大きさ
のほゞ等しい保持キヤパシタ３２ならびに較正キ
ヤパシタ３６の両方よりかなり小さいと云う事実
により、保持キヤパシタ３２に対する較正キヤパ
シタ３６の結合が減ぜられている。その結果、第
２のスイツチ期間T₂の終了時点において較正ス
イツチ３４が開き、電荷貫通誤差を発生させるな
らば、この誤差の保持キヤパシタ３２における信
号レベルに対する影響が可なり減ぜられ、重要で
はなくなつている。

異なつたDCレベルにおいては両方のバツフア
トランジスタ４４，４６がバツフアとして働らい
ているとは云え、第１のスイツチ期間T₁におい
ては、節点４８と出力節点２６との両方における
信号が入力節点２２における信号に追従する、較
正期間においては、デプレシヨンモード形バツフ
アトランジスタ４４はソース節点４８に対して利
得が１のバツフアであるとして機能し続け、エン
ハンスモード形バツフアトランジスタ４４のゲー
ト・ドレーン間のオーバラツプ領域は結合キヤパ
シタ５６として働らく。電源供給レールV_DDにお
けるノイズの寄生結合は第１の保持キヤパシタ３
２よりも、むしろ較正キヤパシタ３６に対するも
のである。その結果、出力節点２６における斯か
るノイズの段１６の出力信号への影響は大きく減
ぜられる。何故ならば、デプレシヨンモード形バ
ツフアトランジスタ４４、あるいはエンハンスメ
ントモード形バツフアトランジスタ４６のゲー
ト・ドレーン間の寄生キヤパシタンスは、典型的
には較正キヤパシタ３６、あるいは保持キヤパシ
タ３２の値のほゞ1/30倍も小さな値である。

第４図は、第３図の段をさらに詳細に示したも
のである。スイツチ３０，３４，５４はそれぞ
れ、単一トグルスイツチとして機能する対称形ト
ランジスタ構成を形作つているため、並列に接続
された２個のエンハンスメントモードの相補対称
形MOSトランジスタの組合せとして知られてい
る。一対のトランジスタのＰチヤネル部分はイン
バータ５８を介して制御信号源パルスを受取る。
斯かる並列構成は、部分的にスイツチング電荷の
貫通を消去し、単一トランジスタで非常に顕著な
ボデイ効果の問題を減ずるものである。スイツチ
３０，３４，５４はそれぞれ、クロツク信号源２
８からのそれぞれのスイツチングパルス列T₁，
T₂，T₃を受けるものとして示してある。エンハ
ンスメントモード形バツフアトランジスタ４６の
ソースは、バイアス電源源４７に接続されたもの
として示してある。第４図におけるトランジスタ
の“＋”、ならびに“−”の記号は、バルク領域
が正の電源端子、ならびに負の電源端子に接続さ
れているものとして示したものである。

（一般的考察） 帰還形サンプルホールド・トランスバーサル・
フイルタ・バンク１０の典形的な実際の応用で
は、増幅器に対する入力信号がオーデイオ周波あ
るいはそれ以上であり、増幅器１２の入力１４の
前の段１６に対する回路１３によつて与えられて
いるような、到来信号をサンプルホールドするこ
とが忠告される。これによつて、較正キヤパシタ
３６が充電されていて、較正の確度に影響してい
る期間には、増幅器１２の出力１８における信号
レベルが大幅に変化するのを防いでいる。十分に
低い周波数の信号に対して、回路１３は省略する
ことができる。

上の議論はそれぞれ結合されているサンプルホ
ールド段１６のバンク１０を含むものであるとは
云え、有用な低オフセツト電圧形帰還サンプルホ
ールド機能を達成するよう、増幅器１２に関連し
て単一段１６を使用することもできるものと理解
しなければならない。

第１および第２のサンプルホールド分岐点は適
切なサンプルホールドのサンプル構造のものとす
ることができるが、バンク１０の段１６に対して
記載したような単一のサンプルスイツチ３０と保
持キヤパシタ３２とを特定に構成したものである
必要はない。

本発明による段１６の種々の接地電位節点は或
る基準電位レベルにあるが、すべて、これらの節
点のレベルが同一である必要性はない。事実、或
る場合には、異なるレベルである方有利なことも
ある。

結合キヤパシタ５６の蓄積キヤパシタ３２に対
する大きさの比は、特定の回路応用に対して決定
されている。与えられた信号帯域幅に対して、較
正量は演算増幅器１２の性能特性、ならびにスイ
ツチ３８，４０に許容されているスイツチング電
荷貫通量に依存している。電話信号に対する上記
比の典型的な値は、20〜60の間の値であると期待
できる。

電圧源手段の極性を逆にすれば、問題の回路の
該当デバイスの極性性導電チヤネルに関し、逆極
性の導電性チヤネルのデバイスを使用して、上記
回路を実現することができることは明らかであ
る。

上記装置においては、サンプルホールド段１６
の較正用サンプルホールド分岐点は、デプレシヨ
ンモード形トランジスタ４４の形態で利得が１の
バツフアによつて第１のサンプルホールド分岐点
に結合されているが、斯かるバツフアされた結合
は、例えばＮチヤネルエンハンスメントモード形
トランジスタ４６のドレーンを駆動するためのＰ
チヤネルソースホロワ構成のような他の手段によ
つても実施できる。このバツフアは利得１のもの
である必要はない。その理由は、バツフアの損失
は第１の分岐点と較正用分岐点との間の結合を減
ずるように、単に付加したものにすぎないためで
ある。一般に、このバツフアは、エンハンスメン
トモード形トランジスタ４６のドレーンにおける
インピーダンスより低い値の出力インピーダンス
を有し、ソース・ドレーン間電圧が低ずぎるため
に活性動作領域から外れてエンハンスメントモー
ド形トランジスタ４６が動作する程度まで電圧降
下が大きくてはならない。

【図面の簡単な説明】

第１図は、本発明の原理によりサンプルホール
ド形トランスバーサルフイルタとして接続された
複数の二重帰還形サンプルホールド段を示す回路
ブロツク系統図である。第２図は、第１図の二重
帰還形サンプルホールド式トランスバーサルフイ
ルタの一段を示す回路系統図である。第３図は、
第２図の段のスイツチのタイミングシーケンスを
グラフ的に表わした図である。第４図は、スイツ
チの構造を詳細に示す第２図の段の回路系統図で
ある。 〔主要部分の符号の説明〕、１０……フイルタ
バンク、１２……増幅器、１６……サンプルホー
ルド段、２８……クロツク信号源、３０，３４…
…サンプリングスイツチ、３２，３６……保持キ
ヤパシタ、４４，４６……トランジスタ、４７…
…バイアス電圧源、５４……帰還イネーブルスイ
ツチ。

Claims (1)

1. 【特許請求の範囲】 １ 反転入力端子、非反転入力端子、ならびに出
   力端子を備えた増幅器と、 入力端子ならびに出力端子を備えたバツフア
   と、信号入力端子と前記バツフアの入力端子との
   間に接続されたサンプリングスイツチと、 第１の側において前記バツフアの入力端子に接
   続され、第２の側において基準電位点に接続され
   た保持キヤパシタと、 前記バツフアの出力端子に接続され、前記増幅
   器の入力端子に結合された帰還手段と を具備してなる回路において、 第１の側において前記増幅器の出力端子に接続
   された較正用スイツチと、 第１の側において基準電位点に接続され、第２
   の側において前記較正用スイツチの第２の側に接
   続された較正用保持キヤパシタと、 ゲートが前記サンプリングスイツチの第２の側
   に接続され、ドレーン・ソース導電路がバイアス
   電流手段に接続されたエンハンスメントモードの
   トランジスタと、 前記較正用スイツチの第２の側を前記エンハン
   スメントモード形トランジスタのドレーンに結合
   するためのバツフア手段と、 を具備してなることを特徴とするサンプルホール
   ド回路。 ２ 特許請求の範囲第１項記載のサンプルホール
   ド回路において、 前記バツフア手段はゲートが前記較正用スイツ
   チの第２の側に接続され、ドレーン・ソース間導
   電路がバイアス電流手段に接続されたデプレシヨ
   ンモード形トランジスタである ことを特徴とするサンプルホールド回路。 ３ 特許請求の範囲第２項記載のサンプルホール
   ド回路において、 前記第１および第２のトランジスタは同一の導
   電チヤネル極性を有し、前記デプレシヨンモード
   形トランジスタはソースが前記エンハンスメント
   モード形トランジスタのドレーンに接続され、ド
   レーンが正の電圧源手段に接続されたものであ
   り、前記エンハンスメントトランジスタのソース
   はバイアス電流源手段と直列に負の電圧源手段に
   接続されたものである。 ことを特徴とするサンプルホールド回路。 ４ 特許請求の範囲第３項記載のサンプルホール
   ド回路において、 増幅器の非反転入力端子に入る前に信号をサン
   プルホールドするための手段を具備したことを特
   徴とするサンプルホールド回路。