JP2804764B2 - 動作モードの間で切換え可能な増幅器装置 - Google Patents

動作モードの間で切換え可能な増幅器装置

Info

Publication number
JP2804764B2
JP2804764B2 JP63200266A JP20026688A JP2804764B2 JP 2804764 B2 JP2804764 B2 JP 2804764B2 JP 63200266 A JP63200266 A JP 63200266A JP 20026688 A JP20026688 A JP 20026688A JP 2804764 B2 JP2804764 B2 JP 2804764B2
Authority
JP
Japan
Prior art keywords
amplifier
terminal
input terminal
signal
switching means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63200266A
Other languages
English (en)
Other versions
JPS6470997A (en
Inventor
アルフイ・モスコヴイチ
Original Assignee
シグナル プロセッシング テクノロジーズ,インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シグナル プロセッシング テクノロジーズ,インコーポレーテッド filed Critical シグナル プロセッシング テクノロジーズ,インコーポレーテッド
Publication of JPS6470997A publication Critical patent/JPS6470997A/ja
Application granted granted Critical
Publication of JP2804764B2 publication Critical patent/JP2804764B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements
    • G11C27/024Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はトラックおよびホールド増幅器に関し、更に
詳しくは、帰還構成と入力構成の間で切換えて1つの動
作モードから別の動作モードへ変化する、演算増幅器を
用いるトラックおよびホールド増幅器に関する。
〔従来の技術〕
信号処理においては、ある選択された帰還の間、変換
するアナログ信号がとった直前の値を供給する必要がし
ばしばある。これが起る典型的な状況は、アナログ電圧
信号の振幅値のデジタル表現を提供する、すなわち、ア
ナログデジタル変換においてである。
このような変換のために、変化するアナログ信号の一
連の振幅値がデジタル表現へ変換するために選択され
る。そのような各振幅値は、前の振幅値の入手からある
選択された時間間隔が経過した後得られる。変換器への
入力信号が、変換作動中にアナログデジタル変換器への
入力端子においてほぼ一定の値を維持するならば、最良
の変換結果を得ることができる。選択された持続時間の
間、各選択されたアナログ値に対してほぼ一定の値を供
給するための周知の種類の回路はトラックおよびホール
ド増幅器である。
ある選択された時間にトラックおよびホールド増幅器
の入力端子へ加えられるアナログ信号の値に基づいてい
るそのようなほぼ一定の値を、トラックおよびホールド
増幅器が、供給できる速さは、増幅器が2つの動作モー
ドの各々に入って安定するのに要する時間の長さにより
決定される。それらのモードの1つは、増幅器の出力信
号が入力信号をほぼ再現したものであるトラックモード
である。別のモードは、増幅器の出力信号が、ホールド
モードへ切換えられた時の入力信号を表わすほぼ一定の
値を与えるホールドモードである。トラックおよびホー
ルド増幅器のホールド期間中にデジタル表現へ変換する
ことは、ホールドモードへ切換えた結果として起こる過
渡減少が終了し、そしてそのホールドモードの持続時間
にわたって増幅器の出力がほぼ一定の電圧になるまでは
開始することはできない。その後、トラックおよびホー
ルド増幅器は、元のトラックモードへ切換えられた後で
は、トラックモードへ切換えられたことにより生じた過
渡現象が終わって、増幅器の出力が再びその入力端子に
現在現れているアナログ電圧を表わすようになるまで
は、ホールドモードへ切換えることはできない。
したがって、相互に加え合わされるこれら2つの安定
化時間は、このようなトラックおよびホールド増幅器が
これに続くデジタル値への変換のための、妥当な正確な
値を供給するために、許すことができる2つの変換の間
の最短時間間隔を表わす。この安定化時間の和の逆数
は、正確に達成できる最高の変換周波数である。同様
に、他の用途においては、これらの安定化時間は、トラ
ックおよびホールド増幅器が2つの動作モードの間で切
換わることができる速さを制限する。
差動演算増幅器を用いる単一入力増幅器における単一
信号は、差の信号に較べてその入力端子に生ずる寄生キ
ャパシタンスに充電される電荷が不平衡になる結果とな
り、安定化時間が長くなる。したがって、安定化時間を
短くするためにそのような効果を打消すトラックおよび
ホールド増幅器の構成が望まれている。
〔発明の概要〕
本発明は、使用されている演算増幅器の第2の入力端
子に補償信号を加えるために、追加のスイッチング手段
を有し、これにより演算増幅器の第1の入力端子におけ
る望ましくない効果を打ち消すトラック及びホールド増
幅装置を提供する。
〔実施例〕
以下、図面を参照して本発明を詳しく説明する。
第1図は本発明のトラック及びホールド増幅器装置の
回路図を示す。この装置は、典型的には非常に高性能の
演算増幅器10を有する。この演算増幅器は反転入力端子
11と非反転入力端子12と、出力端子13を有し、その出力
端子は第1図に示されるトラックおよびホールド増幅器
装置の出力端子も兼ねる。
0.01%の確度を達成できるトラックおよびホールド増
幅器装置に使用するために適当な演算増幅器10に要求さ
れる典型的なパラメタは、100,000をこえる零周波数利
得と、20MHzより広い利得1(ユニティーゲイン)の帯
域幅と、200v/μsecより高いスリューレートとである。
同相信号電圧除去比は100dBの範囲になければならな
い。入力抵抗値はメグオームの範囲になければならず、
出力抵抗値は数十オームより高くてはならない。
演算増幅器10のオフセット電流は、多くの用途におい
ては許容できる確度を得るために非常に小さくなければ
ならない。オフセット電流は数ナノアンペアより大きく
てはならない。種々の用途においては、演算増幅器10の
パラメタのそれらの値の間のかね合いを許すことができ
るか、通常は、高い性能を発揮できる演算増幅器を、正
確な結果を迅速に得るために必要とする。
第1図において、演算増幅器10の出力端子13と反転入
力端子12の間に帰還コンデンサ14が接続される。同様な
補償コンデンサ15が非反転入力端子12とアースの間に接
続される。コンデンサ14と15のキャパシタンスは、補償
目的のために合理的な可能なほぼ同一のパラメタを持つ
ように典型的に選択される。モノリシック集積回路にお
いては、コンデンサ14,15のキャパシンタンス値は50pF
であるように選択され、典型的には、二酸化シリコンに
より隔離されているドープされた多結晶シリコンを有す
る平行板キャパシンタンス構造を用いて形成するのが普
通である。
別の帰還路が演算増幅器10の出力端子13から延びる
が、これは反転入力端子11へ選択的に接続されるだけで
ある。この帰還路は帰還抵抗器16と、帰還路を反転入力
端子11へ選択的に接続するスイッチング手段であるスイ
ッチ17とを有する。スイッチ17はPチャンネル、接合電
界効果トランジスタで典型的に構成される。増幅器装置
の入力端子18と、帰還抵抗器16とスイッチ17の共通接続
点との間に入力抵抗器19が接続される。
アースと演算増幅器10の非反転入力端子12の間に、ス
イッチング手段として機能する別のPチャンネル、接合
電界効果トランジスタ21により抵抗器20が選択的に接続
される。スイッチ17,21として機能するそれらの電界効
果トランジスタのゲートは装置の制御電圧入力端子22へ
共通に接続される。
抵抗器16,19は典型的に同じ抵抗値を有し、かつニッ
ケル・クロム合金の薄膜により通常製作される。その抵
抗値は、モノリシック集積回路で構成される装置では10
00オームとすることができる。演算増幅器10のオフセッ
ト電流の影響を最小にするために、抵抗器20の抵抗値
は、抵抗器16と19の並列組合わせの抵抗値すなわち500
オームに等しく選択されるのが普通である。それらの抵
抗器の他のパラメタは補償目的のために妥当であるよう
にできるだけ一致させる。
これまで説明してきた回路(ここでは、第1図に破線
で囲んだ部品を除く)は、制御入力端子22へ加えられる
制御信号により設定されて、トラックモードとホールド
モードの2つの動作モードで動作する。装置の出力端子
13にある持続時間だけ保持される選択された値を有する
アナログ信号が装置のアナログ信号入力端子18へ加えら
れる。スイッチ17と21は閉じられて数オームまたはそれ
より低い実効導電率値を有すると、装置がトラックモー
ドで動作して、これまでに説明した総ての回路部品は回
路中で動作する。すなわち、出力端子13における出力
は、入力端子18に現われる装置入力信号の周波数内容が
トラックおよびホールド増幅器装置の閉ループ帯域幅内
にほぼある限りは、その装置入力信号の値に密接に追従
する。その帯域幅は抵抗器19の抵抗値とコンデンサ14の
キャパシタンス値により主として設定される。スイッチ
17と21は、制御入力端子22に加えられた、典型的には2
ボルトである典型的な電界効果トランジスタのしきい値
より低い電圧により閉じられる。制御入力端子22におけ
る制御信号は、このモードにおいては、零ボルトに通常
セットされる。
制御信号入力端子22における電圧を、スイッチ17,21
として機能する電界効果トランジスタのしきい値より大
きい正の電圧に増加させることにより、それらのスイッ
チは開かれてこの装置をホールドモードに置く。スイッ
チ17,21を開くと抵抗器16と19が反転入力端子11から切
離され、抵抗器20が非反転入力端子12から切離される。
コンデンサ15は非反転入力端子12へ接続されたままで、
またコンデンサ14は反転入力端子11へ接続されたままで
あり、補償を行うために各入力端子に対称的なインピー
ダンスを持たせる。この構成においては、装置出力端子
13に現われる信号はほぼ一定の電圧であり、トラック動
作モード中にスイッチングの瞬間までコンデンサ14に充
電された電圧の大きさに等しい。もし、入力端子18にお
けるアナログ信号が装置の閉ループ、帯域幅内にあれ
ば、この出力電圧は、電界効果トランジスタであるスイ
ッチ17,21がスイッチングしてホールドモードを開始す
る直前に入力端子18に生じている電圧である。
したがって、コンデンサ14上のこの電圧は装置出力端
子13へ供給され、制御入力端子22における制御信号が電
界効果トランジスタであるスイッチ17,21を再び閉じる
ことによりトラックモードへ戻すまで、その値にほぼ一
定に保たれる。また、コンデンサ14と15はいずれの動作
モードにおいても回路中に残り、コンデンサ15は入力端
子12において補償作用を行って、コンデンサ14が接続さ
れている入力端子11に起る効果を打消す。
この動作により、装置出力端子13は、2つのモードの
間のスイッチングに起因するスイッチング過渡現象を含
む装置出力波形が生ずる。その波形の例が、第2A図と第
2B図に示され、ホールドモードへのスイッチングと、ト
ラックモードへの復帰スイッチングをそれぞれ表わす波
形が示されている。いままで説明した部品のみを含んで
いる第1図の装置は、この例においては、第2A図に示さ
れている波形の時刻0において制御入力端子22に加えら
れた正パルスにより開始されるホールドモードへスイッ
チングされることにより動作を始める。このスイッチン
グの直前に装置入力端子18に存在するように選択される
値は0ボルトであり従ってスイッチングによる過渡情報
を誤差情報だけが第2B図の上側の波形内に存在する。こ
の結果が第2B図の上側の波形に示されている。装置出力
電圧信号中の最初の正のスパイクと、その後の負への移
行が、第2B図の上側の波形の時刻0の直後に示されてい
る。これらが起る理由は、スイッチ17,21のゲートと各
スイッチの終端領域の間に避けることのできない寄生キ
ャパシタンスが存在することであり、これらの終端領域
は演算増幅器10の入力端子の別々の1つへそれぞれ接続
される。すなわち、スイッチ17と21の各終端領域はそれ
ぞれ反転入力端子11と非反転入力端子12へ接続される。
それらの寄生キャパシンタンスは等しくないことが多
いので、入力端子22上の制御信号におけるスイッチング
パルス1に応じて差電圧が反転入力端子11と非反転入力
端子12の間に生じ、そして、さらに制御信号電圧パルス
が帰還抵抗器16を横切って増幅器10の出力インピーダン
スへ容量結合されて、増幅器10の出力端子13に、従っ
て、また増幅器装置の出力端子に正電圧スパイクを与え
る。この正電圧スパイクによりひき起された過渡効果
は、コンデンサ14を含めて、増幅器10に関連する他の電
気的エネルギーの蓄積手段の相互作用のために、増幅器
出力端子13における出力が定常値に達する前に、波形中
の正電圧スパイクに続く負電圧への移行を生ずる。この
定常値、すなわち、ほぼ一定の値は、スイッチ17と21が
開かれてホールドモードを始める直前における入力端子
18でのアナログ信号の値を表わす。
ホールドモードの開始時のこれらのスイッチング過渡
現象により生じた電気的エネルギーは、抵抗器16,19及
び他の相互作用する蓄積手段の抵抗値に依存する時定数
で、主として、これらの抵抗器16及び19中で消費され
る。これらのホールドモードの初めのスイッチング過渡
現象は、その最終の減衰が、ホールドモード中に達した
最終定常値のデジタル表現中の最下位ビットの半分以内
になった時に、十分に減衰したと仮定される。この判断
基準はデジタル変換状況においてトラックおよびホール
ド増幅器装置を使用することを仮定している。この点
は、第2B図の左側において、垂直方向に隔てられている
一対の水平線の一方の水平線のこの点において水平線と
交差する負への移行の負のピークにおいて起ることがわ
かり、これらの水平線には0.5LSBを示す矢印が付いてい
る。その負のピークは、図の波形中でスイッチングの開
始の約10.0ナノ秒後に起る。
ホールドモード中の演算増幅器10の出力端子13におけ
る最終の値は、0ボルト以外(約−3.5〜−4.0mvの「ぺ
デスタル」と記されている矢印の間の値)であることが
わかる。その理由は、先に述べたように、スイッチング
時の制御電圧に起因する入力端子11と12の間の差電圧が
それぞれ異なる値の寄生キャパシタンスに蓄積されるか
らである。この差電圧は、演算増幅器10の入力インピー
ダンスが高いため、非常にゆっくり消費される。この誤
差電圧の値は、第2A図の波形に示されているホールドモ
ード中のスイッチング電圧の正の値に、スイッチ17,21
のゲートから演算増幅器10への寄生キャパシタンスの差
の比を乗じた値を、コンデンサ14,15のキャパシタンス
の平均値で除したものに等しい。
ホールドモードの終りで、第2A図に示されている制御
信号の波形中の100nsと示されている時点において、そ
の制御信号波形中の正電圧を入力端子22から除去するこ
とによりスイッチ17,21は閉じられる。この動作で次の
トラックモードが始まる。これは、第2B図の上側の波形
において、演算増幅器10の出力端子13における負の電圧
スパイクがその直後に生ずることが示されている。した
がって、増幅器装置の出力もこのようになるが、それは
ホールドモードにおける初めの正のスパイク中に含まれ
る同じ要因のためである。これらの要因はスイッチ17,2
1として機能する電界効果トランジスタのゲートから、
演算増幅器10の入力端子に接続されている前記電界効果
トランジスタの終端領域までの寄生キャパシタンス、お
よび演算増幅器10に関連する帰還と内部エネルギー蓄積
手段である。しかし、この場合には、スイッチ17,21が
開かれている間に寄生キャパシタンスに蓄積された追加
のエネルギーも存在する。この追加のエネルギーは、ト
ラックモードからホールドモードへのスイッチングと対
比して、ホールドモードからトラックモードへのスイッ
チング中にスパイクを一層大きくすることに寄与する。
また、これらのトラックモードの最初の過渡現象の減
衰は、その寄生部品に蓄積されたエネルギーが、抵抗器
16と19の並列抵抗値およびコンデンサ14のキャパシタン
ス値とにより主として決定される時定数で、抵抗器16と
19において消費されるためである。前述のように、スイ
ッチング過渡現象が0.5LSB値(このトラックおよびホー
ルド増幅器装置のデジタル変換用途を再び仮定する)以
下に減衰した時に、スイッチング過渡現象は、スイッチ
ング目的のためには十分に減衰したとみなされる。その
0.5LSB値は、第2B図の上側の波形の右側の垂直矢印の一
方の矢印の点において水平線と交差している波形で示さ
れている。この点は、トラックモードへのスイッチング
の点の約135ナノ秒後に起きている。
この最後の時間間隔、すなわち、トラックモードへス
イッチングした後0.5LSBの判断基準を基にして許容でき
る確度でホールドモードへ再びスイッチングすることが
可能になるまでの時間は、別のスイッチングを追加する
ことにより大幅に短縮できる。このスイッチ23が第1図
に示されている。このスイッチもPチャンネル接合電界
効果トランジスタで構成されるが、この場合にはそのゲ
ートは別の制御端子となる。スイッチ23の終端領域はド
レインおよびソースとして機能し、抵抗器16と19および
スイッチ17の共通接続点から抵抗器20とスイッチ21の共
通接続点へ接続される。スイッチ23は制御入力端子24で
制御信号を受ける。その制御信号は制御入力端子22に現
われる制御信号か逆電圧値へ切換わる、すなわち、それ
ら2つの制御入力端子における制御信号は互いに論理的
に相補する信号である。すなわち、制御入力端子22にス
イッチ17と21を閉じる正電圧が加えられると、制御入力
端子24にはスイッチ23を開く零電圧が加えられ、この逆
もまた真である。したがって、スイッチ17,21が開かれ
るとスイッチ23は閉じられるが、スイッチ17,21が閉じ
られるとスイッチ23は開かれる。
その結果として、第1図のトラックおよびホールド増
幅器装置がスイッチ17,21が開かれてホールドモードに
入るスイッチ23は閉じる。その結果、演算増幅器10の反
転入力端子11に関連する寄生キャパシタンスにホールド
モード中に蓄積されたエネルギーは、増幅器の非反転入
力端子12へ接続されている回路からはもはや分離されな
い。すなわち、反転入力端子11に関連する寄生キャパシ
タンスへの充電は、スイッチ23が存在しない場合に起る
ように、非反転入力端子12に関連する寄生キャパシタン
スに充電されていなくても完全に不平衡であるというこ
とはない。その代りに、演算増幅器10の2つの入力端子
に関連する寄生キャパシタンスの充電により、それらの
入力端子に共通信号成分が生ずる。トラックモードを開
始するためにスイッチ17,21が閉じられた後で、それら
の共通信号成分は演算増幅器10の同相信号比だけ減衰さ
せられて、より小さい過渡現象がトラックモードの開始
時により短い時間だけ持続される結果となる。
このことは、スイッチ23が存在する第1図の回路を表
す第2C図に示されている上側の波形からわかる。第2A図
に示す波形は制御入力端子22に適用され、その論理的に
相補な信号が制御入力端子24に加えられ、0ボルトが装
置入力端子18へ加えられる。これからわかるように、演
算増幅器10の出力電圧は負へ移行するから、装置の出力
電圧は、寄生キャパシタンスの放電と初めのトラックモ
ードの過渡現象の遅延を表わす負の電圧スパイク(およ
びそれに続く小さな正の電圧スパイク)に追従する。第
2C図におけるこの負の移行の大きさと持続時間は、第2B
図におけるそれよりかなり小さい。0.5LSBの判断基準を
用いる持続時間は75ナノ秒であり、これは、第2B図に示
す135ナノ秒から大幅な短縮である。
一方、第2C図に示す波形においては、ホールドモード
へのスイッチングが行われた後は負の移行は少し長く持
続する。しかし、全体としては、ホールドモードへのス
イッチングと、そのモードからトラックモードヘのスイ
ッチングにおける過渡状態の持続時間の合計は、スイッ
チ23を用いることによりはるかに短くされる。これによ
りトラックモードとホールドモードとの間のスイッチン
グ速度が高くなるから、デジタル変換のために、このト
ラックおよびホールド増幅器装置が用いられるならば、
より多数のデジタル変換を行うことができる。第2B図と
第2C図における「ペデスタル」電圧が異なる理由は、ス
イッチ23を構成する接合電界効果トランジスタに関連す
る追加の寄生キャパシタンスが導入されるためである。
別の利点が装置の出力端子への入力信号のフィードス
ルーに関連して、第2B図と第2C図の下側のグラフに示さ
れている。それらの下側のグラフはホールドモード部分
における波形の一層負の電圧部分にとったもので、ホー
ルドモード部分に対しては時間軸をのばしてある。ホー
ルドモードにおいては、入力端子18上において起る信号
の変化は演算増幅器の出力端子、したがって装置の出力
端子13における出力にいくらかの影響を及ぼす。その理
由は、抵抗器16,19と演算増幅器10の出力インピーダン
スの間に起る分圧作用と、スイッチ23が存在しない時の
スイッチ17に関連する寄生キャパシタンスを介する反転
入力端子11のみへの容量結合のためである。一定のレベ
ルを中心として変化する正弦波電圧の形の信号が反転入
力端子11へ加えられると、あるレベルを中心として変化
する対応する正弦波電圧が出力端子13に現われる。
それの一例が第2B図に示されている。この場合にはス
イッチ23は用いられていない。この第2B図は、ピークピ
ーク値が約350μvである値を有する入力端子18上の入
力信号から生じた出力信号を示すものである。ホールド
モード中は閉じられるスイッチ23が用いられている第2C
図においては、その同じ入力信号が100μvより低いピ
ークピーク電圧を生ずることが示されている。このよう
な改善が行われた理由は、非反転入力端子12を、スイッ
チ23の閉成によりスイッチ21に関連する寄生キャパシタ
ンスを介してもフィードスルー信号を結合することによ
り、その信号が非反転入力端子12へ加えられるからであ
る。このようにすると、スイッチ17と21に関連する寄生
キャパシタンスを介して演算増幅器10の両方の入力端子
へ結合される信号の同相分が増幅器10の同相信号電圧除
去機能により抑制される。したがって、スイッチ23はト
ラックおよびホールド増幅装置におけるフィードスルー
を減少させる。
【図面の簡単な説明】
第1図は本発明のトラックおよびホールド増幅装置の回
路図、第2A図乃至第2C図は第1図に示す回路の動作を示
すタイミング波形図である。 10……トラックおよびホールド増幅器装置、17,21,23…
…スイッチ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G11C 27/02

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】装置信号入力端子と装置信号出力端子を有
    し、トラックモードとホールドモードの間で切り換え可
    能な増幅器装置において、 各々が比較的高い回路インピーダンスを示す第1および
    第2の増幅器入力端子と、比較的低い回路インピーダン
    スを示す増幅器出力端子とを有する信号増幅器と、 前記信号増幅器の増幅器出力端子と前記信号増幅器の第
    2の増幅器入力端子の間に電気的に接続される帰還容量
    手段と、 第1、第2、第3の抵抗手段であって、前記第1の抵抗
    手段は、前記信号増幅器の増幅器出力端子と第1の節点
    の間に電気的に接続され、前記第2の抵抗手段は、前記
    第1の節点と前記増幅器装置の信号入力端子の間に電気
    的に接続され、前記第3の抵抗手段は第2の節点と第1
    の電圧源に接続される第1の端子手段との間に電気的に
    接続される前記第1、第2、第3の抵抗手段と、 第1、第2、第3のスイッチング手段であって、各々が
    第1及び第2のスイッチ端子をもち、各々が前記第1と
    第2のスイッチ端子の間に導電路を設けることを指示で
    きる制御端子をもつ前記第1、第2、第3のスイッチ手
    段と、 を備え、 前記第1のスイッチング手段の第1のスイッチ端子は、
    前記信号増幅器の第2の増幅器入力端子に電気的に接続
    され、 前記第1のスイッチング手段の第2のスイッチ端子は、
    前記第1の節点に電気的に接続され、 前記第2のスイッチング手段の第1のスイッチ端子は、
    前記信号増幅器の第1の増幅器入力端子に電気的に接続
    され、 前記第2のスイッチング手段の第2のスイッチ端子は、
    前記第2の節点に電気的に接続され、 前記第3のスイッチング手段の第1のスイッチ端子は、
    前記第1の節点に電気的に接続され、 前記第3のスイッチング手段の第2のスイッチ端子は、
    前記第2の節点に電気的に接続され、 前記トラックモードの動作において、前記第1および第
    2のスイッチング手段は閉じ、前記第3のスイッチング
    手段は開き、 前記ホールドモードの動作において、前記第1および第
    2のスイッチング手段は開き、前記第3のスイッチング
    手段は閉じることを特徴とする前記増幅器装置。
  2. 【請求項2】請求項1記載の装置において、前記信号増
    幅器の前記第1の増幅器入力端子と前記第1の端子手段
    の間に電気的に接続される補償容量手段を更に備えるこ
    とを特徴とする増幅器装置。
  3. 【請求項3】請求項1記載の装置において、前記第1の
    スイッチング手段の前記制御端子と前記第2のスイッチ
    ング手段の前記制御端子は相互に電気的に接続されるこ
    とを特徴とする増幅器装置。
  4. 【請求項4】請求項1記載の装置において、前記第1、
    第2及び第3のスイッチング手段は、前記第1及び第2
    のスイッチ端子となるソース及びドレインをもつ電界効
    果トランジスタ手段であることを特徴とする増幅器装
    置。
  5. 【請求項5】請求項1記載の装置において、前記信号増
    幅器は、前記第1の増幅器入力端子となる非反転入力、
    前記第2の増幅器入力端子となる反転入力、及び前記増
    幅器出力端子となる出力をもつ演算増幅器であることを
    特徴とする増幅器装置。
  6. 【請求項6】請求項2記載の装置において、前記帰還容
    量手段及び前記補償容量手段は、実質的に同一のキャパ
    シタンス値をもつことを特徴とする増幅器装置。
  7. 【請求項7】請求項1記載の装置において、前記第3の
    抵抗手段は、前記第1の抵抗手段と前記第2の抵抗手段
    の並列組合せと実質的に等しい抵抗値をもつことを特徴
    とする増幅器装置。
JP63200266A 1987-08-12 1988-08-12 動作モードの間で切換え可能な増幅器装置 Expired - Lifetime JP2804764B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US85056 1987-08-12
US07/085,056 US4779012A (en) 1987-08-12 1987-08-12 Track-and-hold amplifier

Publications (2)

Publication Number Publication Date
JPS6470997A JPS6470997A (en) 1989-03-16
JP2804764B2 true JP2804764B2 (ja) 1998-09-30

Family

ID=22189185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63200266A Expired - Lifetime JP2804764B2 (ja) 1987-08-12 1988-08-12 動作モードの間で切換え可能な増幅器装置

Country Status (4)

Country Link
US (1) US4779012A (ja)
EP (1) EP0303241A3 (ja)
JP (1) JP2804764B2 (ja)
KR (1) KR890004485A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7534254B1 (en) 1988-06-13 2009-05-19 Warsaw Orthopedic, Inc. Threaded frusto-conical interbody spinal fusion implants
CN1128944A (zh) 1988-06-13 1996-08-14 卡林技术公司 插入脊椎植入物的设备与方法
US6120502A (en) 1988-06-13 2000-09-19 Michelson; Gary Karlin Apparatus and method for the delivery of electrical current for interbody spinal arthrodesis
US7491205B1 (en) 1988-06-13 2009-02-17 Warsaw Orthopedic, Inc. Instrumentation for the surgical correction of human thoracic and lumbar spinal disease from the lateral aspect of the spine
US6770074B2 (en) 1988-06-13 2004-08-03 Gary Karlin Michelson Apparatus for use in inserting spinal implants
US4962325A (en) * 1988-09-09 1990-10-09 Analog Devices, Inc. Sample-hold amplifier circuit
US5272394A (en) * 1990-06-26 1993-12-21 Digital Equipment Corporation Wide bandwidth peak follower circuitry
US5130572A (en) * 1990-12-26 1992-07-14 Burr-Brown Corporation Operational track-and-hold amplifier
US5124576A (en) * 1991-03-26 1992-06-23 Unitrode Corporation Track and hold amplifier
US5298801A (en) * 1991-09-11 1994-03-29 U.S. Philips Corporation Track-and-hold circuit
FR2672748B1 (fr) * 1991-12-10 1993-12-10 Burr Brown Corp Amplificateur operationnel de suivi et de maintien.
ATE282366T1 (de) 1993-06-10 2004-12-15 Karlin Technology Inc Wirbeldistraktor
US5406146A (en) * 1993-11-09 1995-04-11 Motorola, Inc. Circuit and method for generating a buffered output having low distortion
US6758849B1 (en) 1995-02-17 2004-07-06 Sdgi Holdings, Inc. Interbody spinal fusion implants
JP3208299B2 (ja) * 1995-02-20 2001-09-10 シャープ株式会社 アクティブマトリクス方式液晶駆動回路
US5689201A (en) * 1995-08-08 1997-11-18 Oregon State University Track-and-hold circuit utilizing a negative of the input signal for tracking
US6107888A (en) * 1998-04-06 2000-08-22 Vtc Inc. Method to equalize input currents to differential-to-single-ended amplifier configuration
JP2005210202A (ja) * 2004-01-20 2005-08-04 Matsushita Electric Works Ltd 電力計測用オペアンプのオフセット調整方法
US7136000B1 (en) * 2005-06-17 2006-11-14 National Semiconductor Corporation Selective offset adjustment of a track and hold circuit
JP2007235436A (ja) * 2006-02-28 2007-09-13 Sunx Ltd 電子回路及び光電センサ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE207794C (ja) *
GB1533468A (en) * 1976-08-12 1978-11-22 Elliott Bros Sample and hold circuits
JPS558656A (en) * 1978-07-04 1980-01-22 Nec Corp Sample hold circuit
JPS60169800U (ja) * 1984-04-17 1985-11-11 株式会社アドバンテスト サンプル・ホ−ルド回路
JPS615679U (ja) * 1984-06-14 1986-01-14 株式会社 ヴアンダミユ−レン商会 挟圧具

Also Published As

Publication number Publication date
EP0303241A2 (en) 1989-02-15
KR890004485A (ko) 1989-04-22
EP0303241A3 (en) 1990-04-25
JPS6470997A (en) 1989-03-16
US4779012A (en) 1988-10-18

Similar Documents

Publication Publication Date Title
JP2804764B2 (ja) 動作モードの間で切換え可能な増幅器装置
JP3715987B2 (ja) 定インピーダンスサンプリングスイッチ
US4845383A (en) High frequency voltage comparator circuit
JPH0313677B2 (ja)
US6046612A (en) Self-resetting comparator circuit and method
US5367302A (en) Isolating a CDAC array in a current integrating ADC
US4672239A (en) Sample-and-hold circuit arrangement
US4410855A (en) Electronic analog switching device
US4728811A (en) Sample-and-hold circuit
US6094155A (en) Dual reference voltage buffer and method for updating CDAC bit capacitors
JPS628619A (ja) デジタル−アナログ変換器
US4647865A (en) Parasitic insensitive switched capacitor input structure for a fully differential operational amplifier
US5517140A (en) Sample and hold circuit
JPH0381323B2 (ja)
US5767708A (en) Current integrator circuit with conversion of an input current into a capacitive charging current
JPS5875922A (ja) 半導体スイツチ回路
JPS6365172B2 (ja)
US6480065B1 (en) CMOS folding amplifier having high resolution and low power consumption
JP2880422B2 (ja) サンプルホールド回路
US5570048A (en) Sample-and-hold circuit with reduced clock feedthrough
JPH05126864A (ja) 電流/電圧変換回路
US5113091A (en) Apparatus and method for comparing signals
JP3405257B2 (ja) チャージポンプ回路
JPS60251600A (ja) サンプルホ−ルド回路
US6133765A (en) Switched-current memory