JP3405257B2 - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JP3405257B2 JP3405257B2 JP05882399A JP5882399A JP3405257B2 JP 3405257 B2 JP3405257 B2 JP 3405257B2 JP 05882399 A JP05882399 A JP 05882399A JP 5882399 A JP5882399 A JP 5882399A JP 3405257 B2 JP3405257 B2 JP 3405257B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drain
- current
- voltage
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はチャージポンプ回路に関
するものであり、特に磁気記憶装置の位相同期回路中に
用いられるものである。 【０００２】 【従来の技術】従来のチャージポンプ回路を図３に示
す。１及び４の定電流トランジスタに流れる定電流を２
及び３のスイッチングトランジスタでスイッチする事に
より、５の電流出力端子に出力するという構成であっ
た。 【０００３】 【発明が解決しようとする課題】しかし、従来のチャー
ジポンプ回路では１及び４の定電流トランジスタのドレ
イン電圧が、２と３のスイッチングトランジスタがオフ
時に不定となるため、前記スイッチングトランジスタの
両端電圧がオンした場合とオフした場合とで、前記ドレ
イン電圧が異なる場合が多い。また、前記、定電流トラ
ンジスタのドレイン接続点にはそれ自身のドレイン・ソ
ース間容量とゲート・ドレイン間容量等が寄生容量とし
て存在する。 【０００４】特に、前記ドレイン・ソース間寄生容量
が、２または３のスイッチングトランジスタがオンする
ことによって充電されて１２または１３の電圧が５の電
流出力端子の電圧と等しくなっても、１または４の定電
流トランジスタ自身でドレイン・ソース間寄生容量に蓄
えられた電荷を放電してしまうため、２または３のスイ
ッチングトランジスタがオフすると１２のドレイン端子
電圧はＶＤＤへ、１３のドレイン端子電圧はＶＳＳへす
ぐに戻ってしまう事が問題となる。この時、１または４
の定電流トランジスタのドレイン・ソース間の寄生容量
をＣＳ、流れる電流をｉとすれば、各ドレイン端子電圧
が電源側へ戻る時の電圧変化量はほぼ次式に従う。 【０００５】ｄＶ／ｄｔ＝ｉ／ＣＳ （１） 仮に、ドレイン・ソース間寄生容量ＣＳを０．５ＰＦ、
電流値を５μＡ、ドレイン端子初期電圧を２．５Ｖ、Ｖ
ＤＤを５Ｖとすると、２または３のスイッチングトラン
ジスタのオフ状態が２５０ｎＳ続くと１２または１３の
各ドレイン端子電圧は各々ＶＤＤまたはＶＳＳへ戻って
しまう。即ち、前記ドレイン・ソース間寄生容量の電荷
はゼロとなる。 【０００６】以上から、２または３のスイッチングトラ
ンジスタのオフ状態がしばらく続いた後にオンした瞬
間、定電流トランジスタからの電流だけでなくＶＤＤも
しくはＶＳＳから前記、寄生容量を充電するための電流
が流れ、この電流が５の電流出力端子へ電流が流れて誤
差を生ずるという問題があった。 【０００７】この問題は特に、微少定電流のチャージポ
ンプに応用する場合に大きな問題となる。微少定電流を
得るために１と４の定電流トランジスタのチャネル長を
大きくすると、チャネル長にほぼ比例して前記寄生容量
も大きくなるので、所望の微少電流に対して相対的に非
常に大きな値の誤差電流が発生する。この誤差電流は２
または３のスイッチングトランジスタがオン状態を重ね
る事によって前記、寄生容量を充放電して前記、２また
は３のスイッチングトランジスタのドレイン電圧とソー
ス電圧が等しくなるまで続く。２または３のスイッチン
グトランジスタのオフ状態が続いて前記寄生容量の電荷
が抜ける事により前記ドレイン電圧とソース電圧の差が
大きくなると、前記スイッチングトランジスタが次にオ
ンした時に同様の誤差電流を発生し、以後同様の動作を
繰り返す。 【０００８】そこで本発明は、所望の出力電流が小さい
場合でも高精度の電流を出力するチャージポンプ回路を
実現するものである。 【０００９】 【課題を解決するための手段】本発明のチャージポンプ
回路は、正の電源端子と負の電源端子との間に直列接続
された、第１の定電流トランジスタと、第１のスイッチ
ングトランジスタと、第２のスイッチングトランジスタ
と、第２の定電流トランジスタと、前記第１及び第２の
スイッチングトランジスタの接続点から取り出された出
力端子と、前記第１のスイッチングトランジスタのゲー
ト電位を制御する第１の制御信号と、前記第２のスイッ
チングトランジスタのゲート電位を制御する第２の制御
信号と、を備えたチャージポンプ回路において、前記第
１の定電流トランジスタのドレインと正の電源端子との
間に設けられた第１のコンデンサと、前記第１の定電流
トランジスタのドレインと負の電源端子との間に設けら
れた第２のコンデンサと、前記第２の定電流トランジス
タのドレインと正の電源端子との間に設けられた第３の
コンデンサと、前記第２の定電流トランジスタのドレイ
ンと負の電源端子との間に設けられた第４のコンデンサ
とを備えたことを特徴とする。 【００１０】 【実施例】以下、本発明について実施例に基づいて詳細
に説明する。図１は本発明のチャージポンプ回路の一実
施例を示す図である。１の定電流トランジスタのゲート
端子及び、４の定電流トランジスタのゲート端子には各
々ある一定のバイアス電圧が印加されており、このバイ
アス電圧によって決まる定電流を２または３のスイッチ
ングトランジスタのいずれか一方がオンする事によっ
て、５の電流出力端子に電流を出力する。ここで、２及
び３のスイッチングトランジスタは各々のゲート端子に
入力される１０及び１１のオンオフ制御信号によって制
御され、両トランジスタが同時にオンすることはない。 【００１１】従って、２のスイッチングトランジスタが
オンすると１の定電流トランジスタの出力電流が５の電
流出力端子に出力され、３のスイッチングトランジスタ
がオンすると４の定電流トランジスタの出力電流が５の
電流出力端子に出力される。 【００１２】６及び７は２のスイッチングトランジスタ
のドレイン電圧とソース電圧をほぼ同電圧に保持するた
めのコンデンサであり、８及び９は３のスイッチングト
ランジスタのドレイン電圧とソース電圧をほぼ同電圧に
保持するためのコンデンサである。ここで、６、７、
８、９のコンデンサ容量は１２及び１３のドレイン端子
に寄生する寄生容量に対して充分大きいものとする。 【００１３】いま、２のスイッチングトランジスタがオ
ンすると、６及び７のコンデンサの内部電荷が充放電す
るのに充分な時間経過後は、１２のドレイン端子電圧と
５の電流出力端子電圧は等しくなる。次に、２のスイッ
チングトランジスタがオフすると１の定電流トランジス
タの出力電流によって６及び７のコンデンサに電荷が注
入されて１２のドレイン端子電圧は５の電流出力端子電
圧を基準に次第に正側に変化する。この時の電圧変化量
は、１の定電流トランジスタの出力電流をｉとし６及び
７のコンデンサの容量を各々Ｃとすると次式で与えられ
る。 【００１４】ｄＶ／ｄｔ＝ｉ／２Ｃ （２） 次に、３のスイッチングトランジスタがオンした場合も
同様に１３のドレイン端子電圧は５の電流出力端子電圧
と等しくなり、オフした場合は４の定電流トランジスタ
の出力電流によって１３のドレイン端子電圧は５の電流
出力端子電圧を基準に負側に変化する。この時の電圧変
化量は、４の定電流トランジスタの出力電流値が１の定
電流トランジスタの出力電流値と等しく、８及び９と６
のコンデンサの容量が等しいとすれば、次式で与えられ
る。 【００１５】ｄＶ／ｄｔ＝−ｉ／２Ｃ （３） チャージポンプ回路を位相同期回路中に使用する場合、
１０及び１１のオンオフ制御端子には通常、１０にオン
のパルス列が入力された後１１にオンのパルス列が入力
されるというように、交互にパルス列が入力される。１
０及び１１のオンオフ制御信号のオフ状態の続く最大時
間と、１２及び１３の各々のドレイン電圧の許容電圧変
化量によって、前記（２）（３）式から６と７及び８と
９のコンデンサの必要最小容量は容易に求まる。前記コ
ンデンサの容量が決まれば、以上一連の動作を繰り返す
事によって１２及び１３の各ドレイン電圧は許容電圧範
囲から逸脱することなく、その結果５の電流出力端子か
ら出力される誤差電流を低減して、１及び４の定電流ト
ランジスタによって決まる電流を高精度に出力させるこ
とができる。 【００１６】尚、ここに挙げた実施例はあくまでも本発
明の一実施例にすぎない。本発明のもう一つの実施例を
図２に示す。１６は演算増幅回路を用いたバッファ回路
であり、周知の回路である。１６のバッファ回路は５の
電流出力端子の電圧を入力として前記入力電圧と等しい
電圧を低インピーダンスで出力する。１４は２のスイッ
チングトランジスタと逆相で動作するスイッチングトラ
ンジスタであり、１５は３のスイッチングトランジスタ
と逆相で動作するスイッチングトランジスタである。１
０のオンオフ制御入力によって２のスイッチングトラン
ジスタがオンした場合は１４のスイッチングトランジス
タはオフとなり、２のスイッチングトランジスタがオフ
した時は１４のスイッチングトランジスタはオンする。
また、１１のオンオフ制御信号によって３のスイッチン
グトランジスタがオンした時は１５のスイッチングトラ
ンジスタはオフとなり、３のスイッチングトランジスタ
がオフした時は１５のスイッチングトランジスタはオン
する。 【００１７】２のスイッチングトランジスタがオンした
時は、１４のスイッチングトランジスタがオフとなるた
め、１６のバッファ回路の出力電圧は２の電流スイッチ
ング動作に影響を及ぼさない。この時、１２のドレイン
電圧は２のスイッチングトランジスタによって５の電流
出力端子と短絡して５の電圧と等しくなり、２のスイッ
チングトランジスタがオフしても１４のスイッチングト
ランジスタがオンする事によって５の電流出力端子の電
圧と同じ電圧に保持される。 【００１８】同様に、１１のオンオフ制御入力によって
３のスイッチングトランジスタがオンした場合は１６の
バッファ回路の出力は１５のスイッチングトランジスタ
がオフする事によって３のスイッチングトランジスタの
電流スイッチング動作から切り離される。３のスイッチ
ングトランジスタがオフした時は、１５のスイッチング
トランジスタがオンして１３のドレイン電圧を５の電流
出力端子の電圧と同電位に固定する。 【００１９】以上から、１２及び１３の各ドレイン電圧
は常に５の電流出力端子電圧と等しくなる。 【００２０】 【発明の効果】以上述べたように、本発明のチャージポ
ンプ回路によれば、定電流をスイッチするスイッチ回路
の両端電圧が常に等しいか、または近い電圧に保持され
ているため、スイッチオン時に寄生容量を通じて出力端
子に発生する出力電流誤差を低減して高精度の電流を出
力することができる。 【００２１】本発明は特に、微少電流のチャージポンプ
回路を実現する場合に有効である。
するものであり、特に磁気記憶装置の位相同期回路中に
用いられるものである。 【０００２】 【従来の技術】従来のチャージポンプ回路を図３に示
す。１及び４の定電流トランジスタに流れる定電流を２
及び３のスイッチングトランジスタでスイッチする事に
より、５の電流出力端子に出力するという構成であっ
た。 【０００３】 【発明が解決しようとする課題】しかし、従来のチャー
ジポンプ回路では１及び４の定電流トランジスタのドレ
イン電圧が、２と３のスイッチングトランジスタがオフ
時に不定となるため、前記スイッチングトランジスタの
両端電圧がオンした場合とオフした場合とで、前記ドレ
イン電圧が異なる場合が多い。また、前記、定電流トラ
ンジスタのドレイン接続点にはそれ自身のドレイン・ソ
ース間容量とゲート・ドレイン間容量等が寄生容量とし
て存在する。 【０００４】特に、前記ドレイン・ソース間寄生容量
が、２または３のスイッチングトランジスタがオンする
ことによって充電されて１２または１３の電圧が５の電
流出力端子の電圧と等しくなっても、１または４の定電
流トランジスタ自身でドレイン・ソース間寄生容量に蓄
えられた電荷を放電してしまうため、２または３のスイ
ッチングトランジスタがオフすると１２のドレイン端子
電圧はＶＤＤへ、１３のドレイン端子電圧はＶＳＳへす
ぐに戻ってしまう事が問題となる。この時、１または４
の定電流トランジスタのドレイン・ソース間の寄生容量
をＣＳ、流れる電流をｉとすれば、各ドレイン端子電圧
が電源側へ戻る時の電圧変化量はほぼ次式に従う。 【０００５】ｄＶ／ｄｔ＝ｉ／ＣＳ （１） 仮に、ドレイン・ソース間寄生容量ＣＳを０．５ＰＦ、
電流値を５μＡ、ドレイン端子初期電圧を２．５Ｖ、Ｖ
ＤＤを５Ｖとすると、２または３のスイッチングトラン
ジスタのオフ状態が２５０ｎＳ続くと１２または１３の
各ドレイン端子電圧は各々ＶＤＤまたはＶＳＳへ戻って
しまう。即ち、前記ドレイン・ソース間寄生容量の電荷
はゼロとなる。 【０００６】以上から、２または３のスイッチングトラ
ンジスタのオフ状態がしばらく続いた後にオンした瞬
間、定電流トランジスタからの電流だけでなくＶＤＤも
しくはＶＳＳから前記、寄生容量を充電するための電流
が流れ、この電流が５の電流出力端子へ電流が流れて誤
差を生ずるという問題があった。 【０００７】この問題は特に、微少定電流のチャージポ
ンプに応用する場合に大きな問題となる。微少定電流を
得るために１と４の定電流トランジスタのチャネル長を
大きくすると、チャネル長にほぼ比例して前記寄生容量
も大きくなるので、所望の微少電流に対して相対的に非
常に大きな値の誤差電流が発生する。この誤差電流は２
または３のスイッチングトランジスタがオン状態を重ね
る事によって前記、寄生容量を充放電して前記、２また
は３のスイッチングトランジスタのドレイン電圧とソー
ス電圧が等しくなるまで続く。２または３のスイッチン
グトランジスタのオフ状態が続いて前記寄生容量の電荷
が抜ける事により前記ドレイン電圧とソース電圧の差が
大きくなると、前記スイッチングトランジスタが次にオ
ンした時に同様の誤差電流を発生し、以後同様の動作を
繰り返す。 【０００８】そこで本発明は、所望の出力電流が小さい
場合でも高精度の電流を出力するチャージポンプ回路を
実現するものである。 【０００９】 【課題を解決するための手段】本発明のチャージポンプ
回路は、正の電源端子と負の電源端子との間に直列接続
された、第１の定電流トランジスタと、第１のスイッチ
ングトランジスタと、第２のスイッチングトランジスタ
と、第２の定電流トランジスタと、前記第１及び第２の
スイッチングトランジスタの接続点から取り出された出
力端子と、前記第１のスイッチングトランジスタのゲー
ト電位を制御する第１の制御信号と、前記第２のスイッ
チングトランジスタのゲート電位を制御する第２の制御
信号と、を備えたチャージポンプ回路において、前記第
１の定電流トランジスタのドレインと正の電源端子との
間に設けられた第１のコンデンサと、前記第１の定電流
トランジスタのドレインと負の電源端子との間に設けら
れた第２のコンデンサと、前記第２の定電流トランジス
タのドレインと正の電源端子との間に設けられた第３の
コンデンサと、前記第２の定電流トランジスタのドレイ
ンと負の電源端子との間に設けられた第４のコンデンサ
とを備えたことを特徴とする。 【００１０】 【実施例】以下、本発明について実施例に基づいて詳細
に説明する。図１は本発明のチャージポンプ回路の一実
施例を示す図である。１の定電流トランジスタのゲート
端子及び、４の定電流トランジスタのゲート端子には各
々ある一定のバイアス電圧が印加されており、このバイ
アス電圧によって決まる定電流を２または３のスイッチ
ングトランジスタのいずれか一方がオンする事によっ
て、５の電流出力端子に電流を出力する。ここで、２及
び３のスイッチングトランジスタは各々のゲート端子に
入力される１０及び１１のオンオフ制御信号によって制
御され、両トランジスタが同時にオンすることはない。 【００１１】従って、２のスイッチングトランジスタが
オンすると１の定電流トランジスタの出力電流が５の電
流出力端子に出力され、３のスイッチングトランジスタ
がオンすると４の定電流トランジスタの出力電流が５の
電流出力端子に出力される。 【００１２】６及び７は２のスイッチングトランジスタ
のドレイン電圧とソース電圧をほぼ同電圧に保持するた
めのコンデンサであり、８及び９は３のスイッチングト
ランジスタのドレイン電圧とソース電圧をほぼ同電圧に
保持するためのコンデンサである。ここで、６、７、
８、９のコンデンサ容量は１２及び１３のドレイン端子
に寄生する寄生容量に対して充分大きいものとする。 【００１３】いま、２のスイッチングトランジスタがオ
ンすると、６及び７のコンデンサの内部電荷が充放電す
るのに充分な時間経過後は、１２のドレイン端子電圧と
５の電流出力端子電圧は等しくなる。次に、２のスイッ
チングトランジスタがオフすると１の定電流トランジス
タの出力電流によって６及び７のコンデンサに電荷が注
入されて１２のドレイン端子電圧は５の電流出力端子電
圧を基準に次第に正側に変化する。この時の電圧変化量
は、１の定電流トランジスタの出力電流をｉとし６及び
７のコンデンサの容量を各々Ｃとすると次式で与えられ
る。 【００１４】ｄＶ／ｄｔ＝ｉ／２Ｃ （２） 次に、３のスイッチングトランジスタがオンした場合も
同様に１３のドレイン端子電圧は５の電流出力端子電圧
と等しくなり、オフした場合は４の定電流トランジスタ
の出力電流によって１３のドレイン端子電圧は５の電流
出力端子電圧を基準に負側に変化する。この時の電圧変
化量は、４の定電流トランジスタの出力電流値が１の定
電流トランジスタの出力電流値と等しく、８及び９と６
のコンデンサの容量が等しいとすれば、次式で与えられ
る。 【００１５】ｄＶ／ｄｔ＝−ｉ／２Ｃ （３） チャージポンプ回路を位相同期回路中に使用する場合、
１０及び１１のオンオフ制御端子には通常、１０にオン
のパルス列が入力された後１１にオンのパルス列が入力
されるというように、交互にパルス列が入力される。１
０及び１１のオンオフ制御信号のオフ状態の続く最大時
間と、１２及び１３の各々のドレイン電圧の許容電圧変
化量によって、前記（２）（３）式から６と７及び８と
９のコンデンサの必要最小容量は容易に求まる。前記コ
ンデンサの容量が決まれば、以上一連の動作を繰り返す
事によって１２及び１３の各ドレイン電圧は許容電圧範
囲から逸脱することなく、その結果５の電流出力端子か
ら出力される誤差電流を低減して、１及び４の定電流ト
ランジスタによって決まる電流を高精度に出力させるこ
とができる。 【００１６】尚、ここに挙げた実施例はあくまでも本発
明の一実施例にすぎない。本発明のもう一つの実施例を
図２に示す。１６は演算増幅回路を用いたバッファ回路
であり、周知の回路である。１６のバッファ回路は５の
電流出力端子の電圧を入力として前記入力電圧と等しい
電圧を低インピーダンスで出力する。１４は２のスイッ
チングトランジスタと逆相で動作するスイッチングトラ
ンジスタであり、１５は３のスイッチングトランジスタ
と逆相で動作するスイッチングトランジスタである。１
０のオンオフ制御入力によって２のスイッチングトラン
ジスタがオンした場合は１４のスイッチングトランジス
タはオフとなり、２のスイッチングトランジスタがオフ
した時は１４のスイッチングトランジスタはオンする。
また、１１のオンオフ制御信号によって３のスイッチン
グトランジスタがオンした時は１５のスイッチングトラ
ンジスタはオフとなり、３のスイッチングトランジスタ
がオフした時は１５のスイッチングトランジスタはオン
する。 【００１７】２のスイッチングトランジスタがオンした
時は、１４のスイッチングトランジスタがオフとなるた
め、１６のバッファ回路の出力電圧は２の電流スイッチ
ング動作に影響を及ぼさない。この時、１２のドレイン
電圧は２のスイッチングトランジスタによって５の電流
出力端子と短絡して５の電圧と等しくなり、２のスイッ
チングトランジスタがオフしても１４のスイッチングト
ランジスタがオンする事によって５の電流出力端子の電
圧と同じ電圧に保持される。 【００１８】同様に、１１のオンオフ制御入力によって
３のスイッチングトランジスタがオンした場合は１６の
バッファ回路の出力は１５のスイッチングトランジスタ
がオフする事によって３のスイッチングトランジスタの
電流スイッチング動作から切り離される。３のスイッチ
ングトランジスタがオフした時は、１５のスイッチング
トランジスタがオンして１３のドレイン電圧を５の電流
出力端子の電圧と同電位に固定する。 【００１９】以上から、１２及び１３の各ドレイン電圧
は常に５の電流出力端子電圧と等しくなる。 【００２０】 【発明の効果】以上述べたように、本発明のチャージポ
ンプ回路によれば、定電流をスイッチするスイッチ回路
の両端電圧が常に等しいか、または近い電圧に保持され
ているため、スイッチオン時に寄生容量を通じて出力端
子に発生する出力電流誤差を低減して高精度の電流を出
力することができる。 【００２１】本発明は特に、微少電流のチャージポンプ
回路を実現する場合に有効である。
【図面の簡単な説明】
【図１】本発明のチャージポンプ回路の一実施例を示す
図。 【図２】本発明のもう一つの実施例を示す図。 【図３】従来のチャージポンプ回路を示す図。 【符号の説明】 １ 定電流トランジスタ ２ スイッチングトランジスタ ３ スイッチングトランジスタ ４ 定電流トランジスタ ５ 電流出力端子 ６ コンデンサ ７ コンデンサ ８ コンデンサ ９ コンデンサ １０ ２のオンオフ制御端子 １１ ３のオンオフ制御端子 １２ １のドレイン端子 １３ ４のドレイン端子 １４ スイッチングトランジスタ １５ スイッチングトランジスタ １６ バッファ回路
図。 【図２】本発明のもう一つの実施例を示す図。 【図３】従来のチャージポンプ回路を示す図。 【符号の説明】 １ 定電流トランジスタ ２ スイッチングトランジスタ ３ スイッチングトランジスタ ４ 定電流トランジスタ ５ 電流出力端子 ６ コンデンサ ７ コンデンサ ８ コンデンサ ９ コンデンサ １０ ２のオンオフ制御端子 １１ ３のオンオフ制御端子 １２ １のドレイン端子 １３ ４のドレイン端子 １４ スイッチングトランジスタ １５ スイッチングトランジスタ １６ バッファ回路
Claims (1)
- (57)【特許請求の範囲】 【請求項１】正の電源端子と負の電源端子との間に直列
接続された、第１の定電流トランジスタと、第１のスイ
ッチングトランジスタと、第２のスイッチングトランジ
スタと、第２の定電流トランジスタと、 前記第１及び第２のスイッチングトランジスタの接続点
から取り出された出力端子と、 前記第１のスイッチングトランジスタのゲート電位を制
御する第１の制御信号と、 前記第２のスイッチングトランジスタのゲート電位を制
御する第２の制御信号と、を備えたチャージポンプ回路
において、 前記第１の定電流トランジスタのドレインと正の電源端
子との間に設けられた第１のコンデンサと、前記第１の
定電流トランジスタのドレインと負の電源端子との間に
設けられた第２のコンデンサと、前記第２の定電流トラ
ンジスタのドレインと正の電源端子との間に設けられた
第３のコンデンサと、前記第２の定電流トランジスタの
ドレインと負の電源端子との間に設けられた第４のコン
デンサとを備えたことを特徴とするチャージポンプ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05882399A JP3405257B2 (ja) | 1999-03-05 | 1999-03-05 | チャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05882399A JP3405257B2 (ja) | 1999-03-05 | 1999-03-05 | チャージポンプ回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3196731A Division JP2921184B2 (ja) | 1991-08-06 | 1991-08-06 | チャージポンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11339463A JPH11339463A (ja) | 1999-12-10 |
| JP3405257B2 true JP3405257B2 (ja) | 2003-05-12 |
Family
ID=13095369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05882399A Expired - Fee Related JP3405257B2 (ja) | 1999-03-05 | 1999-03-05 | チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3405257B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3493575B2 (ja) | 2000-07-28 | 2004-02-03 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置、チャージポンプ回路およびｐｌｌ回路 |
| US6844762B2 (en) | 2002-10-30 | 2005-01-18 | Freescale Semiconductor, Inc. | Capacitive charge pump |
| KR20100138196A (ko) | 2009-06-24 | 2010-12-31 | 삼성전자주식회사 | 차지 펌프 |
-
1999
- 1999-03-05 JP JP05882399A patent/JP3405257B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11339463A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0540052B1 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| JPH08316746A (ja) | スイッチドキャパシタを導入した低電圧差動増幅器のための装置 | |
| US6448833B2 (en) | Delay circuit | |
| US7372319B1 (en) | Constant boosted voltage generator circuit for feedback switches in a switched capacitor circuit | |
| JP3405257B2 (ja) | チャージポンプ回路 | |
| US6707703B2 (en) | Negative voltage generating circuit | |
| US20220407406A1 (en) | High speed driver for high frequency dcdc converter | |
| US20240056093A1 (en) | Switched capacitor circuit | |
| US5329247A (en) | Switchable MOS current mirror | |
| JP2921184B2 (ja) | チャージポンプ回路 | |
| EP0769848B1 (en) | A gain stage and offset voltage elimination method | |
| WO1984004421A1 (en) | Circuit for effecting improved slew rate of operational amplifiers | |
| JPS584848B2 (ja) | Ａ／ｄ変換回路 | |
| JPH02233015A (ja) | 対称な２つのチャージ・ポンプを有するデバイスにより制御された電力ｍｏｓトランジスタ | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| KR940026963A (ko) | 센스증폭회로 및 그의 구동방법 | |
| WO2002015382A2 (en) | Oscillator having reduced sensitivity to supply voltage changes | |
| JPH01161913A (ja) | クロックドライバー回路 | |
| JP2001318111A (ja) | 静電容量測定回路、静電容量比較器、およびバッファ回路 | |
| JP2553620B2 (ja) | Ｍｏｓ型サンプルホールドドライバー装置 | |
| JP2006092483A (ja) | スイッチトキャパシタ回路 | |
| JP2000114946A (ja) | オートリセット回路 | |
| KR900007929B1 (ko) | 전압 램프 속도(Ramp Speed) 제어회로 | |
| JP3124730B2 (ja) | チョッパコンパレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |