JP2921184B2 - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JP2921184B2 JP2921184B2 JP3196731A JP19673191A JP2921184B2 JP 2921184 B2 JP2921184 B2 JP 2921184B2 JP 3196731 A JP3196731 A JP 3196731A JP 19673191 A JP19673191 A JP 19673191A JP 2921184 B2 JP2921184 B2 JP 2921184B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching transistor
- drain
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/10—Internal combustion engine [ICE] based vehicles
- Y02T10/40—Engine management systems
Landscapes
- Dram (AREA)
Description
【０００１】
【産業上の利用分野】本発明はチャージポンプ回路に関
するものであり、特に磁気記憶装置の位相同期回路中に
用いられるものである。
するものであり、特に磁気記憶装置の位相同期回路中に
用いられるものである。
【０００２】
【従来の技術】従来のチャージポンプ回路を図３に示
す。１及び４の定電流トランジスタに流れる定電流を２
及び３のスイッチングトランジスタでスイッチする事に
より、５の電流出力端子に出力するという構成であっ
た。
す。１及び４の定電流トランジスタに流れる定電流を２
及び３のスイッチングトランジスタでスイッチする事に
より、５の電流出力端子に出力するという構成であっ
た。
【０００３】
【発明が解決しようとする課題】しかし、従来のチャー
ジポンプ回路では１及び４の定電流トランジスタのドレ
イン電圧が、２と３のスイッチングトランジスタがオフ
時に不定となるため、前記スイッチングトランジスタの
両端電圧がオンした場合とオフした場合で、前記ドレイ
ン電圧が異なる場合が多い。また、前記、定電流トラン
ジスタのドレイン接続点にはそれ自身のドレイン・ソー
ス間容量とゲート・ドレイン間容量等が寄生容量として
存在する。特に、前記ドレイン・ソース間寄生容量が、
２または３のスイッチングトランジスタがオンすること
によって充電されて１２または１３の電圧が５の電流出
力端子の電圧と等しくなっても、１または４の定電流ト
ランジスタ自身でドレイン・ソース間寄生容量に蓄えら
れた電荷を放電してしまうため、２または３のスイッチ
ングトランジスタがオフすると１２のドレイン端子電圧
はＶＤＤへ、１３のドレイン端子電圧はＶＳＳへすぐに
戻ってしまう事が問題となる。この時、１または４の定
電流トランジスタのドレイン・ソース間の寄生容量をＣ
Ｓ、流れる電流をｉとすれば、各ドレイン端子電圧が電
源側へ戻る時の電圧変化量はほぼ次式に従う。
ジポンプ回路では１及び４の定電流トランジスタのドレ
イン電圧が、２と３のスイッチングトランジスタがオフ
時に不定となるため、前記スイッチングトランジスタの
両端電圧がオンした場合とオフした場合で、前記ドレイ
ン電圧が異なる場合が多い。また、前記、定電流トラン
ジスタのドレイン接続点にはそれ自身のドレイン・ソー
ス間容量とゲート・ドレイン間容量等が寄生容量として
存在する。特に、前記ドレイン・ソース間寄生容量が、
２または３のスイッチングトランジスタがオンすること
によって充電されて１２または１３の電圧が５の電流出
力端子の電圧と等しくなっても、１または４の定電流ト
ランジスタ自身でドレイン・ソース間寄生容量に蓄えら
れた電荷を放電してしまうため、２または３のスイッチ
ングトランジスタがオフすると１２のドレイン端子電圧
はＶＤＤへ、１３のドレイン端子電圧はＶＳＳへすぐに
戻ってしまう事が問題となる。この時、１または４の定
電流トランジスタのドレイン・ソース間の寄生容量をＣ
Ｓ、流れる電流をｉとすれば、各ドレイン端子電圧が電
源側へ戻る時の電圧変化量はほぼ次式に従う。
【０００４】 ｄＶ／ｄｔ＝ｉ／ＣＳ （１） 仮に、ドレイン・ソース間寄生容量ＣＳを０．５ＰＦ、
電流値を５μＡ、ドレイン端子初期電圧を２．５Ｖ、Ｖ
ＤＤを５Ｖとすると、２または３のスイッチングトラン
ジスタのオフ状態が２５０ｎＳ続くと１２または１３の
各ドレイン端子電圧は各々ＶＤＤまたはＶＳＳへ戻って
しまう。即ち、前記ドレイン・ソース間寄生容量の電荷
はゼロとなる。
電流値を５μＡ、ドレイン端子初期電圧を２．５Ｖ、Ｖ
ＤＤを５Ｖとすると、２または３のスイッチングトラン
ジスタのオフ状態が２５０ｎＳ続くと１２または１３の
各ドレイン端子電圧は各々ＶＤＤまたはＶＳＳへ戻って
しまう。即ち、前記ドレイン・ソース間寄生容量の電荷
はゼロとなる。
【０００５】以上から、２または３のスイッチングトラ
ンジスタのオフ状態がしばらく続いた後にオンした瞬
間、定電流トランジスタからの電流だけでなくＶＤＤも
しくはＶＳＳから前記、寄生容量を充電するための電流
が流れ、この電流が５の電流出力端子へ電流が流れて誤
差を生ずるという問題があった。
ンジスタのオフ状態がしばらく続いた後にオンした瞬
間、定電流トランジスタからの電流だけでなくＶＤＤも
しくはＶＳＳから前記、寄生容量を充電するための電流
が流れ、この電流が５の電流出力端子へ電流が流れて誤
差を生ずるという問題があった。
【０００６】この問題は特に、微少定電流のチャージポ
ンプに応用する場合に大きな問題となる。微少定電流を
得るために１と４の定電流トランジスタのチャネル長を
大きくすると、チャネル長にほぼ比例して前記寄生容量
も大きくなるので、所望の微少電流に対して相対的に非
常に大きな値の誤差電流が発生する。この誤差電流は２
または３のスイッチングトランジスタがオン状態を重ね
る事によって前記、寄生容量を充放電して前記、２また
は３のスイッチングトランジスタのドレイン電圧とソー
ス電圧が等しくなるまで続く。２または３のスイッチン
グトランジスタのオフ状態が続いて前記寄生容量の電荷
が抜ける事により前記ドレイン電圧とソース電圧の差が
大きくなると、前記スイッチングトランジスタが次にオ
ンした時に同様の誤差電流を発生し、以後同様の動作を
繰り返す。
ンプに応用する場合に大きな問題となる。微少定電流を
得るために１と４の定電流トランジスタのチャネル長を
大きくすると、チャネル長にほぼ比例して前記寄生容量
も大きくなるので、所望の微少電流に対して相対的に非
常に大きな値の誤差電流が発生する。この誤差電流は２
または３のスイッチングトランジスタがオン状態を重ね
る事によって前記、寄生容量を充放電して前記、２また
は３のスイッチングトランジスタのドレイン電圧とソー
ス電圧が等しくなるまで続く。２または３のスイッチン
グトランジスタのオフ状態が続いて前記寄生容量の電荷
が抜ける事により前記ドレイン電圧とソース電圧の差が
大きくなると、前記スイッチングトランジスタが次にオ
ンした時に同様の誤差電流を発生し、以後同様の動作を
繰り返す。
【０００７】そこで本発明は、所望の出力電流が小さい
場合でも高精度の電流を出力するチャージポンプ回路を
実現するものである。
場合でも高精度の電流を出力するチャージポンプ回路を
実現するものである。
【０００８】
【課題を解決するための手段】本発明のチャージポンプ
回路は、正の電源端子と負の電源端子との間に直列接続
された、第１の定電流トランジスタと、第１のスイッチ
ングトランジスタと、第２のスイッチングトランジスタ
と、第２の定電流トランジスタと、前記第１及び第２の
スイッチングトランジスタの接続点から取り出された出
力端子と、前記第１のスイッチングトランジスタのゲー
ト電位を制御する第１の制御信号と、前記第２のスイッ
チングトランジスタのゲート電位を制御する第２の制御
信号と、を備えたチャージポンプ回路において、前記出
力端子の信号を入力とするバッファ回路と、前記第１の
制御信号により、前記バッファ回路出力と前記第１の定
電流トランジスタのドレインを接続制御する第３のスイ
ッチングトランジスタと、前記第２の制御信号により、
前記バッファ回路出力と前記第２の定電流トランジスタ
のドレインを接続制御する第４のスイッチングトランジ
スタと、を備え、前記第１のスイッチングトランジスタ
がオフのとき、前記第３のスイッチングトランジスタを
介して、前記バッファ回路の出力電位が前記第１の定電
流トランジスタのドレインに印加され、前記第２のスイ
ッチングトランジスタがオフのとき、前記第４のスイッ
チングトランジスタを介して、前記バッファ回路の出力
電位が前記第２の定電流トランジスタのドレインに印加
されるよう構成したことを特徴とする。
回路は、正の電源端子と負の電源端子との間に直列接続
された、第１の定電流トランジスタと、第１のスイッチ
ングトランジスタと、第２のスイッチングトランジスタ
と、第２の定電流トランジスタと、前記第１及び第２の
スイッチングトランジスタの接続点から取り出された出
力端子と、前記第１のスイッチングトランジスタのゲー
ト電位を制御する第１の制御信号と、前記第２のスイッ
チングトランジスタのゲート電位を制御する第２の制御
信号と、を備えたチャージポンプ回路において、前記出
力端子の信号を入力とするバッファ回路と、前記第１の
制御信号により、前記バッファ回路出力と前記第１の定
電流トランジスタのドレインを接続制御する第３のスイ
ッチングトランジスタと、前記第２の制御信号により、
前記バッファ回路出力と前記第２の定電流トランジスタ
のドレインを接続制御する第４のスイッチングトランジ
スタと、を備え、前記第１のスイッチングトランジスタ
がオフのとき、前記第３のスイッチングトランジスタを
介して、前記バッファ回路の出力電位が前記第１の定電
流トランジスタのドレインに印加され、前記第２のスイ
ッチングトランジスタがオフのとき、前記第４のスイッ
チングトランジスタを介して、前記バッファ回路の出力
電位が前記第２の定電流トランジスタのドレインに印加
されるよう構成したことを特徴とする。
【０００９】
【実施例】以下、本発明について実施例に基づいて詳細
に説明する。図１は本発明のチャージポンプ回路の一実
施例を示す図である。１の定電流トランジスタのゲート
端子及び、４の定電流トランジスタのゲート端子には各
々ある一定のバイアス電圧が印加されており、このバイ
アス電圧によって決まる定電流を２または３のスイッチ
ングトランジスタのいずれか一方がオンする事によっ
て、５の電流出力端子に電流を出力する。ここで、２及
び３のスイッチングトランジスタは各々のゲート端子に
入力される１０及び１１のオンオフ制御信号によって制
御され、両トランジスタが同時にオンすることはない。
に説明する。図１は本発明のチャージポンプ回路の一実
施例を示す図である。１の定電流トランジスタのゲート
端子及び、４の定電流トランジスタのゲート端子には各
々ある一定のバイアス電圧が印加されており、このバイ
アス電圧によって決まる定電流を２または３のスイッチ
ングトランジスタのいずれか一方がオンする事によっ
て、５の電流出力端子に電流を出力する。ここで、２及
び３のスイッチングトランジスタは各々のゲート端子に
入力される１０及び１１のオンオフ制御信号によって制
御され、両トランジスタが同時にオンすることはない。
【００１０】従って、２のスイッチングトランジスタが
オンすると１の定電流トランジスタの出力電流が５の電
流出力端子に出力され、３のスイッチングトランジスタ
がオンすると４の定電流トランジスタの出力電流が５の
電流出力端子に出力される。６及び７は２のスイッチン
グトランジスタのドレイン電圧とソース電圧をほぼ同電
圧に保持するためのコンデンサであり、８及び９は３の
スイッチングトランジスタのドレイン電圧とソース電圧
をほぼ同電圧に保持するためのコンデンサである。ここ
で、６、７、８、９のコンデンサ容量は１２及び１３の
ドレイン端子に寄生する寄生容量に対して充分大きいも
のとする。
オンすると１の定電流トランジスタの出力電流が５の電
流出力端子に出力され、３のスイッチングトランジスタ
がオンすると４の定電流トランジスタの出力電流が５の
電流出力端子に出力される。６及び７は２のスイッチン
グトランジスタのドレイン電圧とソース電圧をほぼ同電
圧に保持するためのコンデンサであり、８及び９は３の
スイッチングトランジスタのドレイン電圧とソース電圧
をほぼ同電圧に保持するためのコンデンサである。ここ
で、６、７、８、９のコンデンサ容量は１２及び１３の
ドレイン端子に寄生する寄生容量に対して充分大きいも
のとする。
【００１１】いま、２のスイッチングトランジスタがオ
ンすると、６及び７のコンデンサの内部電荷が充放電す
るのに充分な時間経過後は、１２のドレイン端子電圧と
５の電流出力端子電圧は等しくなる。次に、２のスイッ
チングトランジスタがオフすると１の定電流トランジス
タの出力電流によって６及び７のコンデンサに電荷が注
入されて１２のドレイン端子電圧は５の電流出力端子電
圧を基準に次第に正側に変化する。この時の電圧変化量
は、１の定電流トランジスタの出力電流をｉとし６及び
７のコンデンサの容量を各々Ｃとすると次式で与えられ
る。
ンすると、６及び７のコンデンサの内部電荷が充放電す
るのに充分な時間経過後は、１２のドレイン端子電圧と
５の電流出力端子電圧は等しくなる。次に、２のスイッ
チングトランジスタがオフすると１の定電流トランジス
タの出力電流によって６及び７のコンデンサに電荷が注
入されて１２のドレイン端子電圧は５の電流出力端子電
圧を基準に次第に正側に変化する。この時の電圧変化量
は、１の定電流トランジスタの出力電流をｉとし６及び
７のコンデンサの容量を各々Ｃとすると次式で与えられ
る。
【００１２】ｄＶ／ｄｔ＝ｉ／２Ｃ （２） 次に、３のスイッチングトランジスタがオンした場合も
同様に１３のドレイン端子電圧は５の電流出力端子電圧
と等しくなり、オフした場合は４の定電流トランジスタ
の出力電流によって１３のドレイン端子電圧は５の電流
出力端子電圧を基準に負側に変化する。この時の電圧変
化量は、４の定電流トランジスタの出力電流値が１の定
電流トランジスタの出力電流値と等しく、８及び９と６
のコンデンサの容量が等しいとすれば、次式で与えられ
る。
同様に１３のドレイン端子電圧は５の電流出力端子電圧
と等しくなり、オフした場合は４の定電流トランジスタ
の出力電流によって１３のドレイン端子電圧は５の電流
出力端子電圧を基準に負側に変化する。この時の電圧変
化量は、４の定電流トランジスタの出力電流値が１の定
電流トランジスタの出力電流値と等しく、８及び９と６
のコンデンサの容量が等しいとすれば、次式で与えられ
る。
【００１３】 ｄＶ／ｄｔ＝−ｉ／２Ｃ （３） チャージポンプ回路を位相同期回路中に使用する場合、
１０及び１１のオンオフ制御端子には通常、１０にオン
のパルス列が入力された後１１にオンのパルス列が入力
されるというように、交互にパルス列が入力される。１
０及び１１のオンオフ制御信号のオフ状態の続く最大時
間と、１２及び１３の各々のドレイン電圧の許容電圧変
化量によって、前記（２）（３）式から６と７及び８と
９のコンデンサの必要最小容量は容易に求まる。前記コ
ンデンサの容量が決まれば、以上一連の動作を繰り返す
事によって１２及び１３の各ドレイン電圧は許容電圧範
囲から逸脱することなく、その結果５の電流出力端子か
ら出力される誤差電流を低減して、１及び４の定電流ト
ランジスタによって決まる電流を高精度に出力させるこ
とができる。
１０及び１１のオンオフ制御端子には通常、１０にオン
のパルス列が入力された後１１にオンのパルス列が入力
されるというように、交互にパルス列が入力される。１
０及び１１のオンオフ制御信号のオフ状態の続く最大時
間と、１２及び１３の各々のドレイン電圧の許容電圧変
化量によって、前記（２）（３）式から６と７及び８と
９のコンデンサの必要最小容量は容易に求まる。前記コ
ンデンサの容量が決まれば、以上一連の動作を繰り返す
事によって１２及び１３の各ドレイン電圧は許容電圧範
囲から逸脱することなく、その結果５の電流出力端子か
ら出力される誤差電流を低減して、１及び４の定電流ト
ランジスタによって決まる電流を高精度に出力させるこ
とができる。
【００１４】尚、ここに挙げた実施例はあくまでも本発
明の一実施例にすぎない。本発明のもう一つの実施例を
図２に示す。１６は演算増幅回路を用いたバッファ回路
であり、周知の回路である。１６のバッファ回路は５の
電流出力端子の電圧を入力として前記入力電圧と等しい
電圧を低インピーダンスで出力する。１４は２のスイッ
チングトランジスタと逆相で動作するスイッチングトラ
ンジスタであり、１５は３のスイッチングトランジスタ
と逆相で動作するスイッチングトランジスタである。１
０のオンオフ制御入力によって２のスイッチングトラン
ジスタがオンした場合は１４のスイッチングトランジス
タはオフとなり、２のスイッチングトランジスタがオフ
した時は１４のスイッチングトランジスタはオンする。
また、１１のオンオフ制御信号によって３のスイッチン
グトランジスタがオンした時は１５のスイッチングトラ
ンジスタはオフとなり、３のスイッチングトランジスタ
がオフした時は１５のスイッチングトランジスタはオン
する。
明の一実施例にすぎない。本発明のもう一つの実施例を
図２に示す。１６は演算増幅回路を用いたバッファ回路
であり、周知の回路である。１６のバッファ回路は５の
電流出力端子の電圧を入力として前記入力電圧と等しい
電圧を低インピーダンスで出力する。１４は２のスイッ
チングトランジスタと逆相で動作するスイッチングトラ
ンジスタであり、１５は３のスイッチングトランジスタ
と逆相で動作するスイッチングトランジスタである。１
０のオンオフ制御入力によって２のスイッチングトラン
ジスタがオンした場合は１４のスイッチングトランジス
タはオフとなり、２のスイッチングトランジスタがオフ
した時は１４のスイッチングトランジスタはオンする。
また、１１のオンオフ制御信号によって３のスイッチン
グトランジスタがオンした時は１５のスイッチングトラ
ンジスタはオフとなり、３のスイッチングトランジスタ
がオフした時は１５のスイッチングトランジスタはオン
する。
【００１５】２のスイッチングトランジスタがオンした
時は、１４のスイッチングトランジスタがオフとなるた
め、１６のバッファ回路の出力電圧は２の電流スイッチ
ング動作に影響を及ぼさない。この時、１２のドレイン
電圧は２のスイッチングトランジスタによって５の電流
出力端子と短絡して５の電圧と等しくなり、２のスイッ
チングトランジスタがオフしても１４のスイッチングト
ランジスタがオンする事によって５の電流出力端子の電
圧と同じ電圧に保持される。同様に、１１のオンオフ制
御入力によって３のスイッチングトランジスタがオンし
た場合は１６のバッファ回路の出力は１５のスイッチン
グトランジスタがオフする事によって３のスイッチング
トランジスタの電流スイッチング動作から切り離され
る。３のスイッチングトランジスタがオフした時は、１
５のスイッチングトランジスタがオンして１３のドレイ
ン電圧を５の電流出力端子の電圧と同電位に固定する。
時は、１４のスイッチングトランジスタがオフとなるた
め、１６のバッファ回路の出力電圧は２の電流スイッチ
ング動作に影響を及ぼさない。この時、１２のドレイン
電圧は２のスイッチングトランジスタによって５の電流
出力端子と短絡して５の電圧と等しくなり、２のスイッ
チングトランジスタがオフしても１４のスイッチングト
ランジスタがオンする事によって５の電流出力端子の電
圧と同じ電圧に保持される。同様に、１１のオンオフ制
御入力によって３のスイッチングトランジスタがオンし
た場合は１６のバッファ回路の出力は１５のスイッチン
グトランジスタがオフする事によって３のスイッチング
トランジスタの電流スイッチング動作から切り離され
る。３のスイッチングトランジスタがオフした時は、１
５のスイッチングトランジスタがオンして１３のドレイ
ン電圧を５の電流出力端子の電圧と同電位に固定する。
【００１６】以上から、１２及び１３の各ドレイン電圧
は常に５の電流出力端子電圧と等しくなる。
は常に５の電流出力端子電圧と等しくなる。
【００１７】
【発明の効果】以上述べたように、本発明のチャージポ
ンプ回路によれば、定電流をスイッチするスイッチ回路
の両端電圧が常に等しいか、または近い電圧に保持され
ているため、スイッチオン時に寄生容量を通じて出力端
子に発生する出力電流誤差を低減して高精度の電流を出
力することができる。
ンプ回路によれば、定電流をスイッチするスイッチ回路
の両端電圧が常に等しいか、または近い電圧に保持され
ているため、スイッチオン時に寄生容量を通じて出力端
子に発生する出力電流誤差を低減して高精度の電流を出
力することができる。
【００１８】本発明は特に、微少電流のチャージポンプ
回路を実現する場合に有効である。
回路を実現する場合に有効である。
【図１】本発明のチャージポンプ回路の一実施例を示す
図。
図。
【図２】本発明のもう一つの実施例を示す図。
【図３】従来のチャージポンプ回路を示す図。
【符号の説明】 １ 定電流トランジスタ ２ スイッチングトランジスタ ３ スイッチングトランジスタ ４ 定電流トランジスタ ５ 電流出力端子 ６ コンデンサ ７ コンデンサ ８ コンデンサ ９ コンデンサ １０ ２のオンオフ制御端子 １１ ３のオンオフ制御端子 １２ １のドレイン端子 １３ ４のドレイン端子 １４ スイッチングトランジスタ １５ スイッチングトランジスタ １６ バッファ回路
Claims (1)
- 【請求項１】正の電源端子と負の電源端子との間に直列
接続された、第１の定電流トランジスタと、第１のスイ
ッチングトランジスタと、第２のスイッチングトランジ
スタと、第２の定電流トランジスタと、 前記第１及び第２のスイッチングトランジスタの接続点
から取り出された出力端子と、 前記第１のスイッチングトランジスタのゲート電位を制
御する第１の制御信号と、 前記第２のスイッチングトランジスタのゲート電位を制
御する第２の制御信号と、を備えたチャージポンプ回路
において、 前記出力端子の信号を入力とするバッファ回路と、 前記第１の制御信号により、前記バッファ回路出力と前
記第１の定電流トランジスタのドレインを接続制御する
第３のスイッチングトランジスタと、 前記第２の制御信号により、前記バッファ回路出力と前
記第２の定電流トランジスタのドレインを接続制御する
第４のスイッチングトランジスタと、を備え、 前記第１のスイッチングトランジスタがオフのとき、前
記第３のスイッチングトランジスタを介して、前記バッ
ファ回路の出力電位が前記第１の定電流トランジスタの
ドレインに印加され、 前記第２のスイッチングトランジスタがオフのとき、前
記第４のスイッチングトランジスタを介して、前記バッ
ファ回路の出力電位が前記第２の定電流トランジスタの
ドレインに印加されるよう構成したことを特徴とするチ
ャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3196731A JP2921184B2 (ja) | 1991-08-06 | 1991-08-06 | チャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3196731A JP2921184B2 (ja) | 1991-08-06 | 1991-08-06 | チャージポンプ回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05882399A Division JP3405257B2 (ja) | 1999-03-05 | 1999-03-05 | チャージポンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0541078A JPH0541078A (ja) | 1993-02-19 |
| JP2921184B2 true JP2921184B2 (ja) | 1999-07-19 |
Family
ID=16362655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3196731A Expired - Fee Related JP2921184B2 (ja) | 1991-08-06 | 1991-08-06 | チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2921184B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5971791A (en) * | 1996-08-30 | 1999-10-26 | Kansei Corporation | Waterproof connector |
-
1991
- 1991-08-06 JP JP3196731A patent/JP2921184B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0541078A (ja) | 1993-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0540052B1 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| US5111072A (en) | Sample-and-hold switch with low on resistance and reduced charge injection | |
| US4617481A (en) | Amplifier circuit free from leakage between input and output ports | |
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| US5302863A (en) | CMOS peak amplitude detector | |
| US7372319B1 (en) | Constant boosted voltage generator circuit for feedback switches in a switched capacitor circuit | |
| EP0355555B1 (en) | Circuit for processing a time-varying signal | |
| US5461304A (en) | Switchable current source circuit and phase detector configuration having such a circuit | |
| JP3405257B2 (ja) | チャージポンプ回路 | |
| US4500846A (en) | Circuit for effecting improved slew rate of operational amplifiers | |
| JP2921184B2 (ja) | チャージポンプ回路 | |
| EP0434898B1 (en) | Semiconductor integrated circuit | |
| US20070182461A1 (en) | Resonant line drivers | |
| US5329247A (en) | Switchable MOS current mirror | |
| US20240056093A1 (en) | Switched capacitor circuit | |
| JPS62261205A (ja) | 増幅回路 | |
| JPS584848B2 (ja) | Ａ／ｄ変換回路 | |
| JPH02233015A (ja) | 対称な２つのチャージ・ポンプを有するデバイスにより制御された電力ｍｏｓトランジスタ | |
| US4808943A (en) | Switching circuit of amplifier output | |
| JPS59138121A (ja) | 電界効果トランジスタ・スイッチを整合させるための装置 | |
| US5589784A (en) | Method and apparatus for detecting changes in a clock signal to static states | |
| JPH0213821B2 (ja) | ||
| JP3979720B2 (ja) | サンプルアンドホールド回路 | |
| JPH01161913A (ja) | クロックドライバー回路 | |
| JP2000132989A (ja) | トラックホールド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |