JPS62261205A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は一般に増幅回路に関し、さらに具体的には、オ
フセット電圧補正およびオフセット電圧ドリフト補正を
含む増幅回路に関するものである。

Ｂ、従来技術 オフセット電圧増幅器は既知であり、以前から使用され
てきた。具体的には、かかる増幅器では。

差動増幅器のオフセット電圧を補正する種々の手法が使
われてきた。かかる手法は１選択された時間中にオフセ
ット電圧を感知して記憶し、増幅器が信号源に接続され
ている第２の時間中にオフセット電圧と逆になるように
それを増幅器の入力端子に供給して、オフセット電圧を
相殺する回路を増幅器に結合する方法を用いるものなど
、様々である。

１つの手法が、米国特許第３９８８６８９号に示されて
いる。この特許には、第１および第２の増幅器を、第１
および第２の増幅器の出力端子に結合された第３の増幅
器と共に使って、１つの増、幅器のオフセット電圧を相
殺する回路が教示されている。第３の増幅器から第１お
よび第２の増幅器の入力端子へのフィードバックは、オ
フセット電圧が第２の増幅器の入力端子間に接続された
キャパシタに記憶されるような形で行なわれる。オフセ
ット電圧がそのようにキャパシタに記憶されると、スイ
ッチが開いて、信号増幅器による信号の増幅でオフセッ
ト電圧が相殺される。

別の手法が、米国特許第４４２９２８１号に示されてい
る。この特許には、装置の入力端子および出力端子にか
かる電圧が変動するのを防止し、積分動作を急速に安定
化させるため、演算増幅器の出力端子がキャパシタを介
して入力端子に結合されるように構成された集積回路が
示されている。

さらに別の手法が、米国特許第４２２９７０３号に示さ
れている。この特許には、出力増幅器が抵抗性容量性連
結から成るフィードバック・ルーフを有する、オフセッ
ト補償回路でのゼロ基準の使用が教示されている。

最後に、米国特許第４１９０８０５号には、増幅器の負
の入力端子に直接結合するか、または増幅器の入力端子
に容量的に結合することができる、抵抗性フィードバッ
ク・ループを用いた転流型増幅器が教示されている。

上記の各手法は、特に新しい、高速の高周波ＦＥＴ回路
を用いた場合は、オフセット電圧補正およびオフセット
電圧ドリフト補正を良好に行なうことができない。特に
、それら、の手法は、オフセット誤差を小さくすること
ができず、また大きくて複雑な整合されたトランジスタ
回路がない場合は鋤かない。

Ｃ９発明が解決しようとする問題点 従って、抵抗性フィードバックを必要とせず、整合され
ない高周波電界効果トランジスタ回路で使用するのに適
した、オフセット電圧補正を含む増幅回路が必要とされ
ている。

従って、本発明の主な目的は、オフセット電圧およびオ
フセット電圧ドリフトを補正する増幅回路を提供するこ
とにある。本発明の別の目的は、回路内の各増幅器のオ
フセット電圧誤差が自動的に補償され補正される、オフ
セット電圧補正増幅回路を提供することにある。

本発明のさらに別の目的は、増幅器のオフセット電圧お
よびオフセット電圧ドリフトによって導入される誤差を
減らしながら、低レベルの交流信号を増幅できる、転流
型（ｃｏｍｍｕｔａｔｉｎｇ）オフセット記憶回路を提
供することにある。この回路を用いると、２つの並列な
増幅器を介した直流信号の転流により、各増幅器のオフ
セット電圧誤差を自動的に補償することができる。

Ｄ８問題点を解決するための手段 本発明の目的は、信号増幅器のオフセット電圧を相殺す
るための回路によって実現される。この回路は、演算増
幅器に差動電圧を印加するための第１および第２の入力
電圧手段と、演算増幅器の出力端子をその１方の入力端
子に接続するフィードバック手段と、フィードバック手
段に結合された増幅器の入力端子と一方の入力電圧手段
との間に結合されたキャパシタとを有する。この回路は
、増幅器のオフセット電圧またはオフセット電圧ドリフ
トによって導入される誤差を減らしながら。

低レベルの交流信号を増幅できる、連続した信号経路を
有する。

本発明の追加的特徴は、本発明の回路が、差動入力段の
各トランジスタを整合させるだけでは達成できないよう
なレベルの非常に低いオフセット電圧およびオフセット
電圧ドリフトを有する増幅器が必要とされる応用分野に
使用できることである。

本発明のさらに別の特徴は、本発明のすべての構成要素
を半導体チップ中に集積できることである。

本発明では従来技術で使用された抵抗性フィードバック
がなくなるため、抵抗−容量（ＲＣ）時定数がすべてな
くなる。このため、オフセット記憶キャパシタの急速な
充電が可能であり、したがって高い転流周波数を達成で
き、また、より小さなオフセット記憶キャパシタを使用
でき、増幅器に付随するスイッチング・ノイズを除去す
るためのフィルタ技術も簡単になる。このオフセット記
憶キャパシタは、増幅器の非反転入力を迂回するように
設けられ、キャパシタの充電中にスイッチの両端間に生
じろ電圧スパイクによって引き起こされる正のフィード
バックを防止して増幅器の安定性を高めることができる
。

Ｅ、実施例 第１図に、本発明を具体化した回路を詳細に示す。この
回路には、１対の演算増幅器１０および２０があり、こ
れらの増幅器は、その入力端子に供給された電圧に比例
する出力電圧を発生する。

増幅器１０および２０の出力１０ｃおよび２０ｃは、そ
れぞれ出力トランジスタ１７および２７を介して電圧出
力ノード３ｏに結合される。

増幅器１０の正入力ノードすなわち非反転入力ノード１
０ａは、電界効果トランジスタ１１のソース・ドレイン
電極を介して入力電圧ノード３１に結合され、また電界
効果トランジスタ１２のソース・ドレイン電極を介して
接地される。演算増幅器１０の負入力ノードすなわち反
転入力ノード１０ｂは、キャパシタ１５および電界効果
トランジスタ１４のソース・ドレイン電極を介して接地
され、またもう１つの電界効果トランジスタ１３のソー
ス・ドレイン電極を介して第２の入力電圧ノード３２に
結合される。演算増幅器の負入力ノード１０ｂは、フィ
ードバック・トランジスタ１６を介してそれ自体の出力
ノードにも結合される。

トランジスタ１１．１３および１７の制御電極は、クロ
ック・ノード３３に共通結合され、電界効果トランジス
タ１２．１４および１６の制御電極は、電源７２と７３
の間に結合されたトランジスタ９０および９１から成る
インバータ回路の出力端子に共通結合される。トランジ
スタ９０および９１のゲートは、ノード３３に結合され
る。

第２の演算増幅器２０は、同様に構成され、その正入力
ノードすなわち非反転入力ノード２０ａは電界効果トラ
ンジスタ２１を介して入力電圧ノード３１に結合され、
またもう１つの電界効果トランジスタ２２を介して接地
される。同様に、増幅器２０の負入力ノードすなわち反
転入力ノード２０ｂは、キャパシタ２５および電界効果
トランジスタ２４を介して接地され、また電界効果トラ
ンジスタ２３を介して第２の入力電圧ノード３２に結合
される。演算増幅器２０の負の入力ノード２０ｂはフィ
ードバック・トランジスタ２６を介してその出力ノード
２０ｃに結合される。

トランジスタ２１．２３および２７の制御電極は、全て
インバータ・トランジスタ９０および９１の出力ノード
に結合され、トランジスタ２２．２４および２６の制御
電極は全てクロック３３に結合される。

第１図のこれらのトランジスタは２つのグループに分け
られ、各グループ内の全てのトランジスタは同時に導通
または非導通状態になる。第１のグループはトランジス
タ１１．１３．１７．２２．２４および２６から成り、
第２のグループはトランジスタ１２．１４．１６．２１
．２３および２７から成る。一方のグループが導通して
いるとき。

他方のグループは非導通であり、逆も同様である。

それが起こる速度を転流周波数と呼ぶが、この速度によ
ってオフセット記憶モードと信号処理モードの間で各増
幅器が切り換えられる速度がきまり、逆も同様である。

オフセット記憶モードとは、キャパシタが増幅器のオフ
セット電圧まで充電されるモードである。信号処理モー
ドとは、増幅器のオフセット電圧を相殺するためキャパ
シタが入力信号と直列に置かれるモードである。

正および負の電圧、すなわち、交査する差動電圧ｖ１お
よびｖ２が同時にノード３１および３２に印加され、ト
ランジスタ１１．１３．２１および２３のソースはすべ
てそれらが結合されているノードの電圧レベルになる。

同様に、位相制御ノード３３に、クロック信号が印加さ
れる。

第１図の回路の動作は、グループ１および２のトランジ
スタを、グループ２の全てのトランジスタが非導通のと
き、グループ１の全てのトランジスタが導通し、逆も同
様となるように、転流周波数で交互に導通させることに
よって行なわれるにの動作をさらに第２Ａ図、第２Ｂ図
、第３Ａ図および第３Ｂ図に示す。これらの図は、スイ
ッチによって表わされるトランジスタのグループの交互
動作中の回路のみを概略的に示す。第２Ａ図を参照する
と、増幅器１０は、信号処理モードで接続される。この
信号処理モードでは、スイッチ１１ａ、１３ａおよび１
７ａが閉じられ、非反転入力端子３１が増幅器１０の非
反転入力端子に接続され、反転入力端子３２がキャパシ
タ１５を介して増幅器１ｏの反転入力端子に接続され、
増幅器１ｏの出力端子が出力端子３０に接続される。同
時に、第２Ｂ図に示すように、スイッチ２２ａ、２４ａ
および２６ａも閉じて、増幅器２０がオフセット記憶モ
ードで接続される。このオフセット記憶モードでは、増
幅器２０の非反転入力端子は接地され、増幅器２０の反
転入力端子は増幅器２０の出力端子に接続され、かつキ
ャパシタ２５を介して接地される。オフセット記憶モー
ドでは。

キャパシタ２５が増幅器２０のオフセット電圧まで充電
される。充電電流はスイッチ２２ａを全く流れず、この
スイッチの両端間で電圧スパイクが発生することが防止
される。万一、電圧スパイクがスイッチ２２ａの両端間
で発生した場合、それが増幅器２０の非反転入力に結合
され、正のフィードバックによって増幅器が不安定にな
る。また。

本発明では抵抗性フィードバックが用いられていないの
で、キャパシタ２５は増幅器２０のオフセット電圧まで
急速に充電される。キャパシタが完全に充電されるのに
かかる時間は、増幅器２０の出力駆動能力およびスイッ
チ２４ａおよび２６ａの抵抗のみによって制限される。

従って、抵抗性フィードバックがないため１本発明では
ずっと高い転流周波数を得ることができる。

転流サイクルの前半の終りに、スイッチｌｌａ、１３ａ
、１７ａ、２２ａ、２４ａ、および２６ａが開き、グル
ープ２のスイッチ１２ａ、１４ａ、１６ａ、２１ａ、２
３ａ、および２７ａが閉じるので、増幅器１０は第３Ａ
図に示すように、オフセット記憶モードに切り換えられ
、増幅器２０は、第３Ｂ図に示すように、信号処理モー
ドに切り換えられる。キャパシタ２５は、以前に増幅器
２゜のオフセット電圧まで充電されているが、増幅器２
ｏの反転入力端子と直列になるように切り換えられ、そ
の結果キャパシタ２５に蓄えられた電圧は増幅器２０の
オフセット電圧と反対の向きまたは極性になる。この構
成では、入力信号は、キャパシタ２５と直列に増幅器２
０に結合され、キャパシタ２５に逆向きの電圧が蓄えら
れているためにオフセット電圧が相殺される。第３Ｂ図
に示すように増幅器２０が信号処理モードにあ、る間、
増幅器１０は、第３Ａ図に示すように、オフセット記憶
モードにあり、従って、転流サイクルの後半では、キャ
パシタ１５が増幅器１０のオフセット電圧まで充電され
る。、１つの転流サイクルに対して説明したスイッチの
この交互の開閉サイクルは、転流周波数によって決まる
速度で繰り返えされる。

このようにして、本発明は、低レベルの交流信号を増幅
しながら、同時に増幅器のオフセット電圧およびオフセ
ット電圧ドリフトを相殺する、連続信号経路をもたらす
。

本発明は特に、集積回路、または大きな集積回路システ
ムの一部として形成するのに適している。

第１図は、本発明をＣＭＯ５集積回路の形で実現したも
のを詳細に示す。この回路で、トランジスタ１１．１２
．１３．１４．１６．１７．２１．２２．２３．２４．
２６および２７はｎチャネル・トランジスタであり、す
なわちそれらのトランジスタのゲートに正の電圧がかか
る場合に導通し。

それらのゲートが負の電圧に接続される場合には、開、
すなわち非導通状態になる。オフセット記憶キャパシタ
１５および２５も１．同じチップ上に集積することがで
きる。転流周波数は、端子３３に印加されるクロック信
号として回路に導入され、ｐチャネル・トランジスタ９
０とｎチャネル・トランジスタ９１から成るクロック・
インバータによって反転されて、クロック信号の反転形
を供給する。スイッチ１１．１３．１７．２２．２４お
よび２６のゲート１’ＴＣｔＪｎは、端子３３のクロッ
ク信号を受は取り、スイッチ１２．１４．１６．２１．
２３および２７のゲート電極は、クロック・インバータ
からのクロック信号の反転形を受は取る。

増幅器１０は、ｐチャネル入カドランジスタロ３および
６４とｎチャネル負荷トランジスタ６６および６７から
成る差動入力段によって形成される。増幅器への反転入
力端子は、トランジスタ６３のゲート電極から構成され
、非反転入力端子はトランジスタ６４のゲート電極から
構成される。

差動入力段の中の直流電流は、Ｐチャネル・トランジス
タ６１から成る電流ミラーと、ｐチャネル・トランジス
タ６０およびｎチャネル・トランジスタ６５から成るバ
イアス回路によって設定される。

出力段は、ｎチャネル・トランジスタ６８およびｐチャ
ネル・トランジスタ６２から成るソース・フォロワから
構成される。キャパシタ６９は、増幅器が無条件に安定
になるようにするための、周波数補償に使用される。増
幅器２０は、第１図に示すように、増幅器１０と同等で
ある。増幅器１０および２０は、端子７０および７４で
それぞれ正の電源に接続され、端子７１および７５でそ
れぞれ負の電源に接続される。正および負の電源電圧は
、大きさが同じで極性が逆になるように選ばれ、従って
、接地基＄電圧はこの２つの電圧のちょうど中間になる
。１つの電源しか必要でない応用分野では、接地基準電
圧を、１つの電源電圧のちょうど１／２に相当する電圧
に設定することができる。

第１図に示す回路は、本発明を実現するための可能な方
法の１つにすぎない。トランジスタまたはスイッチに対
する別の実施形態など別の構成が可能である。転流周波
数は、回路設計者が選ぶことができ、それぞれの用途に
応じて変えることができる。一般的には、転流周波数は
、増幅される信号の最高周波数成分よりもずっと高くな
るように選ぶ、転流増幅器の後に、Ｎ単な低域フィルタ
を設けて、スイッチング・ノイズを除去することができ
る。キャパシタはオフセット電圧を長時間記憶する必要
がないので、転流周波数を高くすると、必要なオフセッ
ト記憶キャパシタの寸法も減少する。

Ｆ０発明の効果 本発明の回路によれば、増幅器のオフセット電圧誤差が
自動的に補償され、補正され、かつ増幅器のオフセット
電圧およびオフセット電圧ドリフトによって導入される
誤差を減らしながら低レベルの交流信号を増幅できる。

【図面の簡単な説明】

第１Ａ図及び第ＹＢ図は、本発明の原理に従って構成さ
れたオフセット補正増幅回路を示す図、第２Ａ図および
第２Ｂ図は、第１の動作状態にある時の２つの増幅器の
接続状態を示す図。 第３Ａおよび第３Ｂ図は、第２の動作状態にある時の２
つの増幅器の接続状態を示す図である。 １０．２０・・・・増幅器、１１．１２．１３．１４．
１６．１７．２１．２２，２３．２４．２６゜２７・・
・・トランジスタ、１５．２５・・・・キャパシタ、３
０・・・・出力ノード、３１．３２・・・・入力ノード
。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　山　　本　　仁　　朗（外１名） ＦＩＧ。２Ａ −ＩＮ ＦＩＧ、３Ｂ

Claims (1)

1. 【特許請求の範囲】 第１及び第２の入力を有し、その出力が上記第２の入力
   にフイードバツク結合された演算増幅器と、 上記第１及び第２の入力に差動電圧を印加するための第
   １及び第２の入力電圧手段と、 上記第２の入力と上記第２の入力電圧手段との間に結合
   されたキヤパシタと、 を有する増幅回路。